JPH0651957A - 乱数発生装置 - Google Patents

Abstract

(57)【要約】 【目的】 乱数発生装置に関し、バルス列の並びが異な
る乱数列を発生することができる乱数発生装置を提供す
ることを目的とする。 【構成】 ｎ次の最大周期列信号を生成するＬＦＳＲを
備えた乱数発生装置において、あらかじめ定められた期
間にわたって乱数列を発生した後、カウンタ４０３と、
カウンタ４０３の内容に対応して前記ＬＦＳＲのシフト
レジスタ５０１のフィードバック位置を切り替えるセレ
クタ５０２からなり、予め定められた期間にわたって乱
数列を発生した後、前記ＬＦＳＲのフィードバック位置
を切り替える手段を設ける構成とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、パルス密度変調された
ランダムパルス列を生成する装置に用いられる乱数発生
装置に関する。

【０００２】

【従来の技術】従来、信号処理装置として、数値を２値
パルス列（ここでは、便宜上”１”と”０”の２値で表
現されるパルス列とする）の時間当たりの”１”又は”
０”のパルスの数、即ちパルス密度で表現して、演算処
理を行なうものがある。

【０００３】例えば、図１に示される様に、パルス列で
表現された数値の積は、２値パルス列の論理積で求める
ことができる。１／４のパルス密度を持つパルス列ａと
１／２のパルス密度を持つパルス列ｂの論理積をとるパ
ルス列ｃになりそのパルス密度は、１／８となる。精度
に注意すれば簡単なデジタル回路で、演算系を構成する
ことが可能である。この場合の演算精度は、パルス列の
長さと、”１”の位置の不規則度によって決まることは
明かである。

【０００４】このような用途に供される、２値パルス列
を得るために一様乱数を発生する乱数源と比較器を用い
る方法がある。例えば、基準クロック１２７個分の長さ
を持つパルス列でパルス密度が、１０／１２７であるよ
うなパルス列を得るためには、１から１２７までの一様
乱数を順次発生させ所望の数値１０と比較器で比較し、
再生された乱数が１から１０ならば、”１”のパルスを
出力し、１１から１２７ならば、”０”のパルスを出力
すれば、所望のパルス列を得ることができる。乱数源と
しては従来、物理雑音を使う方法等が用いられていた
が、再現性がない、特性の制御が難しい等の理由によ
り、最近では、簡単なデジタル回路で構成可能であり、
良質な２値乱数列を得ることができるＬＦＳＲが良く用
いられる。ＬＦＳＲは、例えば図２に示すようにシフト
レジスタの一部のビットをフィードバックしてその排他
論理和をとって再びシフトインさせるもので、フィード
バック位置を注意深く選ぶと、最大周期列信号と呼ばれ
る２値乱数列が得られる。ｐ段ＬＦＳＲでは最大で”２
のｐ乗−１”の周期を持つ２値数列が得られるが、この
中で最大の周期を持つものが、最大周期列信号である。

【０００５】例えば、７段のＬＦＳＲで最大周期列信号
の得られる回路構成は、図３（ａ）〜（ｄ）に示される
４種類が存在する。回路の左側に記された式 1〜 4は、
特性多項式とよばれ、フィードバック位置を示すもので
ある。図３（ａ）〜（ｄ）に示されるＬＦＳＲに最大周
期である１２７個のクロックをあたえて発生させた２値
乱数列を２値乱数列式（ａ）〜（ｄ）に示す。ここで
は、１００００００（２進）をＬＦＳＲの初期値として
順次シフトアウトされる２値数列を示している。

【０００６】この２値乱数列から、注意深く決めた一定
の間隔で取りだして、並列に並べることにより、２進数
乱数列を得られる。例えば、前述した１〜１２７の乱数
列を得るためには、７段のＬＦＳＲのうち最大周期信号
を発生するものを用意して、ＬＦＳＲの各ビットを並列
に取りだして、７ビットの乱数列とすればよい。これ
は、最大周期信号列から間隔１で順次７ビット取りだす
ことに相当する。

【０００７】図３（ａ）〜（ｄ）に示されるＬＦＳＲ
で、シフトイン側のビットをＬＳＢ、シフトアウト側の
ビットをＭＳＢとし、ＬＦＳＲの初期値を６４（１０
進）とすると乱数列式（ａ）〜（ｄ）に示す乱数列が得
られる。１〜１２７の数の出現は、不規則であり前述し
た一定のパルス密度のランダム２値パルス列の生成に使
用することができる。

【０００８】 （２値乱数列式） （ａ） 特殊多項式 １＋Ｘ＋Ｘ⁷ （フィードバック位置；１番目、７番目 ） Ｍ系列 10000001111111010101001100111011101001011000110111101101 01101100100100011100001011111001010111001101000100111100 010100001100000 （ｂ） 特殊多項式 １＋Ｘ⁶＋Ｘ⁷（フィードバック位置；６番目、７番目） Ｍ系列 10000001000001100001010001111001000101100111010100111110 10000111000100100110110101101111011000110100101110111001 100101010111111 （ｃ） 特殊多項式 １＋Ｘ⁴＋Ｘ⁷（フィードバック位置；４番目、７番目） Ｍ系列 10000001000100110001011101011011000001100110101001110011 11011010000101010111110100101000110111000111111100001110 111100101100100 （ｄ） 特殊多項式 １＋Ｘ³＋Ｘ⁷（フィードバック位置；３番目、７番目） Ｍ系列 10000001001001101001111011100001111111000111011000101001 01111101010100001011011110011100101011001100000110110101 110100011001000

【０００９】 （乱数列式） （ａ） １＋Ｘ＋Ｘ⁷ 乱数列 64 1 3 7 15 31 63 127 126 125 122 117 106 85 42 84 41 83 38 76 25 51 103 78 29 59 119 110 93 58 116 105 82 37 75 22 44 88 49 99 70 13 27 55 111 94 61 123 118 109 90 53 107 86 45 91 54 108 89 50 100 73 18 36 72 17 35 71 14 28 56 112 97 66 5 11 23 47 95 62 124 121 114 101 74 21 43 87 46 92 57 115 102 77 26 52 104 81 34 68 9 19 39 79 30 60 120 113 98 69 10 20 40 80 33 67 6 12 24 48 96 65 2 4 8 16 32 （ｂ） １＋Ｘ⁶＋Ｘ⁷ 乱数列 64 1 2 4 8 16 32 65 3 6 12 24 48 97 66 5 10 20 40 81 35 71 15 30 60 121 114 100 72 17 34 69 11 22 44 89 51 103 78 29 58 117 106 84 41 83 39 79 31 62 125 122 116 104 80 33 67 7 14 28 56 113 98 68 9 18 36 73 19 38 77 27 54 109 90 53 107 86 45 91 55 111 94 61 123 118 108 88 49 99 70 13 26 52 105 82 37 75 23 46 93 59 119 110 92 57 115 102 76 25 50 101 74 21 42 85 43 87 47 95 63 127 126 124 120 112 96 （ｃ） １＋Ｘ⁴＋Ｘ⁷ 乱数列 64 1 2 4 8 17 34 68 9 19 38 76 24 49 98 69 11 23 46 93 58 117 107 86 45 91 54 108 88 48 96 65 3 6 12 25 51 102 77 26 53 106 84 41 83 39 78 28 57 115 103 79 30 61 123 118 109 90 52 104 80 33 66 5 10 21 42 85 43 87 47 95 62 125 122 116 105 82 37 74 20 40 81 35 70 13 27 55 110 92 56 113 99 71 15 31 63 127 126 124 120 112 97 67 7 14 29 59 119 111 94 60 121 114 101 75 22 44 89 50 100 73 18 36 72 16 32 （ｄ） １＋Ｘ³＋Ｘ⁷ 乱数列 64 1 2 4 9 18 36 73 19 38 77 26 52 105 83 39 79 30 61 123 119 110 92 56 112 97 67 7 15 31 63 127 126 124 120 113 99 71 14 29 59 118 108 88 49 98 69 10 20 41 82 37 75 23 47 95 62 125 122 117 106 85 42 84 40 80 33 66 5 11 22 45 91 55 111 94 60 121 115 103 78 28 57 114 101 74 21 43 86 44 89 51 102 76 24 48 96 65 3 6 13 27 54 109 90 53 107 87 46 93 58 116 104 81 35 70 12 25 50 100 72 17 34 68 8 16 32

【００１０】

【発明が解決しようとする課題】しかしながら、このよ
うなＬＦＳＲを使った乱数生成装置を用いて、繰り返し
ランダム２値パルス列を発生せる場合、ＬＦＳＲの構造
が決まれば、パルス列内では、”１”の並びがランダム
であるが、繰り返し発生するパルス列どうしを比べる
と、毎回同じパルス並びとなり、不都合である。

【００１１】本発明は、繰り返し乱数列を発生させる時
に、バルス列の並びが異なる乱数列を発生することがで
きる乱数発生装置を提供することを目的とする。

【００１２】また、本発明は、繰り返し乱数列を発生さ
せる時に、毎回ランダムな種類の乱数列を簡単に発生さ
せることができる乱数発生装置を提供することを目的と
するものである。

【００１３】

【課題を解決するための手段】この発明による第１の乱
数発生装置は、ｎ次の最大周期列信号を生成する第一の
ＬＦＳＲを備えた乱数発生装置において、上記の目的を
達成するため、あらかじめ定められた期間にわたって乱
数列を発生した後、前記ＬＦＳＲのフィードバック位置
を切り替える手段を設けたことを特徴とする。

【００１４】この発明による第２の乱数発生装置は、上
記第１の乱数発生装置において、上記手段が、カウンタ
と、カウンタの内容に応じてＬＦＳＲのフィードバック
位置を切り換えるセレクタとを備えることを特徴とす
る。

【００１５】この発明による第３の乱数発生装置は、上
記第１の乱数発生装置において、上記手段が、ｍビット
のシフトレジスタと、該シフトレジスタに格納されたビ
ットデータに従って前記ＬＦＳＲのフィードバック位置
を切り替えるセレクタとを備えることを特徴とする。

【００１６】この発明による第４の乱数発生装置は、上
記第１の乱数発生装置において、上記手段が、最大周期
列信号を生成する第二のＬＦＳＲと、前記第二のＬＦＳ
Ｒから発生させた２値乱数により前記第一のＬＦＳＲの
フィードバック位置を切り替えるセレクタとを備えるこ
とを特徴とする。

【００１７】

【作用】ＬＦＳＲのフィードバック位置を変化させる
と、繰り返し発生される乱数列のバルスの並びが変化す
る。

【００１８】なお、ＬＦＳＲを備えた乱数発生装置にお
いてパルスの並びが異なる乱数列を発生させるために
は、本発明の方法の他に、ＬＦＳＲの初期値を変更する
方法も考えられる。

【００１９】

【実施例】本発明の一実施例に係る乱数発生装置を図面
に基づいて具体的に説明すれば、以下の通りである。

【００２０】図４の回路図に示すように、７ビットのシ
フトレジスタ４０１と、排他的論理和回路４０４と、フ
ィードバック位置を選択するセレクタ４０２とでＬＦＳ
Ｒが構成される。

【００２１】このシフトレジスタ４０１の各ビットデー
タｒ 、ｒ ……ｒ を並列に取り出し、シフトイン側
をＬＳＢシフトアウト側をＭＳＢとした２進数乱数（ｂ
0 ，ｂ1 ，ｂ2 ，ｂ3 ，ｂ4 ，ｂ5 ，ｂ6 ）を得る。

【００２２】さらに、セレクタ４０２には２ビットバイ
ナリカウンタ４０３が接続され、カウンタ４０３はカウ
ントクロック４０７の入力に応じて００→０１→１０→
１１→００の順で内容を受け取り、図５の対比図に示す
ように、”００”に対してはｒ1 、”０１”に対しては
ｒ6 、”０１”に対してはｒ4 、”１１”に対してはｒ
3 を選択して、フィードバックするようにしている。

【００２３】例えば、初期値としてカウンタ４０３に
は”００”を、シフトレジスタ４０１には”０００００
０１”のデータを設定した場合、フィードバックはｒ1
が選択されるので、順次この状態からシフトクロック４
０６にクロックを１２７回入れることにより、乱数列式
（ａ）に示す乱数列６４、１、３、７、１５、３１、…
が得られる。次に、カウントクロック４０７にクロック
を少なくとも１回入れる。例えば１回だけ入れるとカウ
ンタ４０３は１つ進み”００”から”０１”に代わり、
フィードバックはｒ1 からｒ6 に切換わる。

【００２４】この状態から再びシフトクロック４０６に
クロックを１２７回入れると、今度は乱数列式（ｂ）に
示す乱数列６４、１、２、４、８、１６、３２、…が得
られ、前回とは異なったものとなる。

【００２５】カウントクロック４０７に入れるクロック
はある一定周期毎に少なくとも１回出力する様に制御す
ればよい、カウント４０３は２ｂｉｔでなくともよくｎ
ビットのうちのｍビットをデコードして、セレクタ４０
２を制御してもよい。

【００２６】乱数発生に用いるＬＦＳＲは実施例では７
ビットであるが、他のビット数であってもよい。さらに
７ビット以外ならば可能なフィードバック位置は、４ケ
所以外となるかも知れないのでセレクタ４０２で選択す
るフィードバック位置と、フィードバック数は実施例以
外のものでもよい。

【００２７】このように本実施例では乱数列を繰り返し
発生する毎に、図５に示されるように、フィードバック
位置をサイクリックに更新し、前回とは異なる種類の乱
数列を得ることができる。

【００２８】図６は、本発明の他の実施例に係る乱数発
生装置の回路図であり、この装置は７ビットのシフトレ
ジスタ５０１と、排他的論理和回路５０４と、フィード
バック位置を切り換えるセレクタ５０２とからなる７ビ
ットの第１ＬＦＳＲ５０５を備える。

【００２９】また、セレクタ５０２には２ビットのシフ
トレジスタ５０３が接続され、内容に応じてシフトレジ
スタ５０１のフィードバック位置が切り換わるよう構成
されている。シフトレジスタ５０３の内容が”００”な
らばｒ11が、”０１”ならばｒ16が、”１０”ならばｒ
14が、”１１”ならばｒ13が各々選択される。

【００３０】さらに、シフトレジスタ５０３のシフト入
力端子には、第２ＬＦＳＲ５０６のシフトアウト端子が
接続され、ＬＦＳＲ５０６のシフトアウトデータをシフ
トレジスタ５０３に入力できるよう構成されている。Ｌ
ＦＳＲ５０６のフィードバック位置はｒ31からのフィー
ドバックに固定されており、２値乱数列式（ａ）に示さ
れる最大周期列信号を発生する。

【００３１】シフトレジスタ５０３には初期値として、
例えば”１１”が設定される。さらに、シフトレジスタ
５０１には、初期値として”００００００１”のデータ
を設定する。さらにＬＦＳＲ５０６には初期値とし
て、”１０１１１００”を設定する。シフトレジスタ５
０３の内容が”１１”でＬＦＳＲ５０５のフィードバッ
クはｒ13が選択される。順次この状態からシフトクロッ
ク５０８にクロックを１２７回入れることにより、２値
乱数列として６４、１、２、４、９、１８、３６…が得
られる。

【００３２】次にシフトクロック５０９にクロックを少
くとも１回入れる。例えば１回だけ入れたとすると、シ
フトレジスタ５０３の内容は”１１”から”０１”に変
わりＬＦＳＲ５０５のフィードバック位置はｒ13からｒ
16に切り換わる。この状態から再びシフトクロック５０
８にクロックを１２７回入れると、今度は、６４、１、
２、４、８、１６、３２…の乱数列が得られ、前回とは
異なった乱数列が得られる。以下、乱数列に繰り返し発
生することに図７の対比図に示すようにシフトレジスタ
５０３の内容が”０１”→”００”→”１０”→…のよ
うに変更され、前回とは異なる種類の乱数列が得られる
ことになる。

【００３３】さらに、ＬＦＳＲ５０６で発しされる２値
数列は最大周期列信号であり、したがって、シフトレジ
スタ５０３の内容は繰り返し毎に、毎回ランダムなもの
となる。

【００３４】本実施例ではＬＦＳＲ５０５、５０９とも
７段のものにしたが他の段数でも良い。さらにＬＦＳＲ
５０６のフィードバック位置は他の位置でもよい。

【００３５】

【発明の効果】この発明の第１の乱数発生装置によれ
ば、ＬＦＳＲのフィードバック位置を切り変えることに
よりパルスの並びが異なる乱数列を出力させることがで
きる。

【００３６】この発明の第２の乱数発生装置によれば、
カウンタの内容を変化させ、カウンタの内容に応じてセ
レクタでＬＦＳＲのフィードバック位置を切り変えるこ
とによりパルスの並びが異なる乱数列を出力させること
ができる。

【００３７】この発明の第３の乱数発生装置によれば、
シフトレジスタのビットデータを変化させることによ
り、このビットデータの内容に応じてセレクタでＬＦＳ
Ｒのフィードバック位置を切り変え、パルスの並びが異
なる乱数列を出力させることができる。

【００３８】この発明の第４の乱数発生装置によれば、
第２のＬＦＳＲから発生させた２値乱数を変化させるこ
とにより、セレクタで第１のＬＦＳＲのフィードバック
位置を切り変え、第１のＬＦＳＲからパルスの並びが異
なる乱数列を出力させることができる。

【図面の簡単な説明】

【図１】パルス密度方式の演算の原理図である。

【図２】ＬＦＳＲの構成図である。

【図３】フィードバック位置によるＬＦＳＲの出力変化
を示す説明図である。

【図４】本発明の構成図である。

【図５】カウンタの内容、フィードバック位置及び特性
多項式の対応関係を示す対比図である。

【図６】本発明の構成図である。

【図７】第２ＬＦＳＲの最大周期信号、第２ＬＦＳＲの
ビットデータ、シフトレジスタの内容及び状態の対応関
係を示す対比図である。

【符号の説明】

４０１ シフトレジスタ ４０２ セレクタ ４０３ カウンタ ４０４ 排他的論理和回路 ５０１ シフトレジスタ ５０２ セレクタ ５０３ シフトレジスタ ５０４ 排他的論理和回路 ５０５ 第１ＬＦＳＲ ５０６ 第２ＬＦＳＲ

Claims (4)

【特許請求の範囲】
1. 【請求項１】 ｎ次の最大周期列信号を生成する第一の
   リニアフィードバックシフトレジスタ（以後、リニアフ
   ィードバックシフトレジスタをＬＦＳＲと略記する。）
   を備えた乱数発生装置において、あらかじめ定められた
   期間にわたって乱数列を発生した後、前記ＬＦＳＲのフ
   ィードバック位置を切り替える手段を設けたことを特徴
   とする乱数発生装置。
2. 【請求項２】 上記手段が、カウンタと、カウンタの内
   容に応じてＬＦＳＲのフィードバック位置を切り換える
   セレクタとを備えることを特徴とする請求項１に記載の
   乱数発生装置。
3. 【請求項３】 上記手段が、ｍビットのシフトレジスタ
   と、該シフトレジスタに格納されたビットデータに従っ
   て前記ＬＦＳＲのフィードバック位置を切り換えるセレ
   クタとを備えることを特徴とする請求項１に記載の乱数
   発生装置。
4. 【請求項４】 上記手段が、最大周期列信号を生成する
   第二のＬＦＳＲと、前記第二のＬＦＳＲから発生させた
   ２値乱数により前記第一のＬＦＳＲのフィードバック位
   置を切り替えるセレクタとを備えることを特徴とする請
   求項１に記載の乱数発生装置。