JPH0650793B2 - 基板の形成パターン保護構造 - Google Patents
基板の形成パターン保護構造Info
- Publication number
- JPH0650793B2 JPH0650793B2 JP63243600A JP24360088A JPH0650793B2 JP H0650793 B2 JPH0650793 B2 JP H0650793B2 JP 63243600 A JP63243600 A JP 63243600A JP 24360088 A JP24360088 A JP 24360088A JP H0650793 B2 JPH0650793 B2 JP H0650793B2
- Authority
- JP
- Japan
- Prior art keywords
- melting point
- glass protective
- substrate
- film
- protective film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
Description
【発明の詳細な説明】 [発明の目的] <産業上の利用分野> 本発明は、基板上にパターン形成された導体膜や抵抗体
膜等を保護するための基板の形成パターン保護構造に関
する。
膜等を保護するための基板の形成パターン保護構造に関
する。
<従来の技術> 従来、ハイブリッドIC等に於て、第3図に示すよう
に、セラミック等からなる基板21上に所望のパターン
に形成された例えば導体膜22、23を外乱から保護す
ると共に両膜間を互いに絶縁するべく、両膜表面を含む
基板21の表面を全面に亘りガラス保護膜24にて覆っ
ている。
に、セラミック等からなる基板21上に所望のパターン
に形成された例えば導体膜22、23を外乱から保護す
ると共に両膜間を互いに絶縁するべく、両膜表面を含む
基板21の表面を全面に亘りガラス保護膜24にて覆っ
ている。
上記ガラス保護膜24としては、特に熱によって抵抗値
が変化し易い抵抗体膜に対してその影響を及ぼすことが
ないように、一般に酸化鉛を多く含み融点が500℃〜
550℃の低融点ガラスを用い、これを塗布した後焼成
することにより成膜していた。
が変化し易い抵抗体膜に対してその影響を及ぼすことが
ないように、一般に酸化鉛を多く含み融点が500℃〜
550℃の低融点ガラスを用い、これを塗布した後焼成
することにより成膜していた。
しかしながら、上記したような形成パターンの互いに隣
接する部分間、即ち例えば第3図に示す導体膜22と導
体膜23との間は0.3mm程度と近接しており、かつ上
記低融点ガラスはその絶縁性及び耐電圧性が比較的低い
ことから、互いに隣接する部分間に発生する静電気によ
りガラス保護膜24が損傷し易くなるため、両部分間の
絶縁性が低下し、場合によっては両部分間が短絡するこ
とが考えられる。
接する部分間、即ち例えば第3図に示す導体膜22と導
体膜23との間は0.3mm程度と近接しており、かつ上
記低融点ガラスはその絶縁性及び耐電圧性が比較的低い
ことから、互いに隣接する部分間に発生する静電気によ
りガラス保護膜24が損傷し易くなるため、両部分間の
絶縁性が低下し、場合によっては両部分間が短絡するこ
とが考えられる。
<発明が解決しようとする課題> このような従来技術の問題点に鑑み、本発明の主な目的
は、基板上にパターン形成された配線の互いに隣接する
部分間を好適に絶縁すると共に外乱から保護することが
可能な基板の形成パターン保護構造を提供することにあ
る。
は、基板上にパターン形成された配線の互いに隣接する
部分間を好適に絶縁すると共に外乱から保護することが
可能な基板の形成パターン保護構造を提供することにあ
る。
[発明の構成] <課題を解決するための手段> このような目的は、本発明によれば、基板上にパターン
形成された導体膜、抵抗体膜等の保護構造であって、前
記形成パターンの互いに隣接する部分が各々相対的に絶
縁性、耐電圧性及び融点の低い材料からなるガラス保護
膜に覆われ、かつ前記部分間の露出する基板表面が、相
対的に絶縁性、耐電圧性及び融点の高い材料からなるガ
ラス保護膜により覆われ、前記各ガラス保護膜により前
記各部分間が絶縁されたことを特徴とする基板の形成パ
ターン保護構造を提供することにより達成される。
形成された導体膜、抵抗体膜等の保護構造であって、前
記形成パターンの互いに隣接する部分が各々相対的に絶
縁性、耐電圧性及び融点の低い材料からなるガラス保護
膜に覆われ、かつ前記部分間の露出する基板表面が、相
対的に絶縁性、耐電圧性及び融点の高い材料からなるガ
ラス保護膜により覆われ、前記各ガラス保護膜により前
記各部分間が絶縁されたことを特徴とする基板の形成パ
ターン保護構造を提供することにより達成される。
<作用> このように、パターンの両部分が温度の影響を受け易い
場合でも焼成温度は高いが絶縁性及び耐電圧性の良い高
融点ガラス保護膜をこの両部分が形成されるべき領域間
に形成した後、このパターン部分を形成し、その後、低
融点ガラス保護膜にて覆うようにすることにより、パタ
ーンに熱影響を及ぼすことなく両部分間を好適に絶縁で
きる。
場合でも焼成温度は高いが絶縁性及び耐電圧性の良い高
融点ガラス保護膜をこの両部分が形成されるべき領域間
に形成した後、このパターン部分を形成し、その後、低
融点ガラス保護膜にて覆うようにすることにより、パタ
ーンに熱影響を及ぼすことなく両部分間を好適に絶縁で
きる。
<実施例> 以下、本発明の好適実施例を添付の図面について詳しく
説明する。
説明する。
第1図は、本発明に基づく保護構造が適用されたハイブ
リッドICに於て、導体膜及び抵抗体膜等が所望のパタ
ーンで形成されたセラミック基板1を示す。
リッドICに於て、導体膜及び抵抗体膜等が所望のパタ
ーンで形成されたセラミック基板1を示す。
セラミック基板1上にパターン形成された互いに隣接す
る導体膜または抵抗体膜からなる配線パターン2、3
は、耐電圧性及び融点の低い主成分が酸化鉛からなる低
融点ガラス保護膜4及5に覆われている。また、配線パ
ターン2、3の間には、上記低融点ガラスよりも絶縁
性、耐電圧性及び融点の高い材料からなる高融点ガラス
保護膜6が充塞されている。この高融点ガラス保護膜6
は、各パターン2、3と図示されない別のパターンとの
間にも設けられている。
る導体膜または抵抗体膜からなる配線パターン2、3
は、耐電圧性及び融点の低い主成分が酸化鉛からなる低
融点ガラス保護膜4及5に覆われている。また、配線パ
ターン2、3の間には、上記低融点ガラスよりも絶縁
性、耐電圧性及び融点の高い材料からなる高融点ガラス
保護膜6が充塞されている。この高融点ガラス保護膜6
は、各パターン2、3と図示されない別のパターンとの
間にも設けられている。
ここで、低融点ガラス保護膜4、5は従来のガラス保護
膜と同様であるが、高融点ガラス保護膜6は、その性質
上低融点ガラス保護膜4、5よりも厚く、更には両パタ
ーン2、3よりも厚くなる。また、高融点ガラス保護膜
6は、主成分が酸化鉛(PbO)、酸化硼素(B
2O3)、二酸化珪素(SiO2)、酸化カルシウム
(CaO)及びアルミナ(Al2O3)、焼成温度が8
50℃〜900℃の例えばLS−601(商品名:田中
マッシー社製クロスオーバ用ガラス)であって良い異種
ガラスからなるガラスペーストを焼成したものからな
り、絶縁性及び耐電圧性に優れている。従って、両導体
膜2、3間を好適に絶縁できると共に外乱からも好適に
保護できる。
膜と同様であるが、高融点ガラス保護膜6は、その性質
上低融点ガラス保護膜4、5よりも厚く、更には両パタ
ーン2、3よりも厚くなる。また、高融点ガラス保護膜
6は、主成分が酸化鉛(PbO)、酸化硼素(B
2O3)、二酸化珪素(SiO2)、酸化カルシウム
(CaO)及びアルミナ(Al2O3)、焼成温度が8
50℃〜900℃の例えばLS−601(商品名:田中
マッシー社製クロスオーバ用ガラス)であって良い異種
ガラスからなるガラスペーストを焼成したものからな
り、絶縁性及び耐電圧性に優れている。従って、両導体
膜2、3間を好適に絶縁できると共に外乱からも好適に
保護できる。
第2図に本実施例に於ける製造手順をフロー図で示す。
ここで、この基板はハイブリッドIC用基板であり、絶
縁されるべきパターンの部分(導体膜または抵抗体膜)
間の距離は0.3mm程度であり、高融点ガラス保護膜の
膜厚は40μm、低融点ガラス保護膜の膜厚は15μm
程度である。このように、導体膜(熱に強いパターン)
→高融点ガラス保護膜→抵抗体膜(熱に弱いパターン)
→低融点ガラス保護膜の順に形成することにより、熱に
弱いパターン部分に影響を及ぼすことがない。従って、
焼成温度の高い異種ガラスからなる高融点ガラス保護膜
にて覆うことができない場合であっても、上記同様なク
ロスオーバ用ガラスであって良い異種ガラスからなる高
融点ガラス保護膜6を両パターン間に充塞することで、
両パターン間を好適に絶縁することができる。また、ガ
ラス保護膜全体を絶縁性、耐電圧性の高い例えばクロス
オーバ用ガラスであって良い異種ガラスからなる高融点
ガラスにて形成すると、その焼成温度が高いことから例
えば抵抗体膜等の比較的熱に弱いパターンに熱による影
響を与えるばかりでなく、このような高融点ガラスはそ
の性質上粘度が高く膜厚が厚くなることから、基板が重
量化すると共に膜強度が低下することが考えられるが、
本発明によれば、上記構造により熱影響、基板の重量化
及び膜強度の低下を伴うことなく隣接するパターン間を
絶縁することができ、更に高価な高融点ガラスの使用量
を最小限にすることができる。
ここで、この基板はハイブリッドIC用基板であり、絶
縁されるべきパターンの部分(導体膜または抵抗体膜)
間の距離は0.3mm程度であり、高融点ガラス保護膜の
膜厚は40μm、低融点ガラス保護膜の膜厚は15μm
程度である。このように、導体膜(熱に強いパターン)
→高融点ガラス保護膜→抵抗体膜(熱に弱いパターン)
→低融点ガラス保護膜の順に形成することにより、熱に
弱いパターン部分に影響を及ぼすことがない。従って、
焼成温度の高い異種ガラスからなる高融点ガラス保護膜
にて覆うことができない場合であっても、上記同様なク
ロスオーバ用ガラスであって良い異種ガラスからなる高
融点ガラス保護膜6を両パターン間に充塞することで、
両パターン間を好適に絶縁することができる。また、ガ
ラス保護膜全体を絶縁性、耐電圧性の高い例えばクロス
オーバ用ガラスであって良い異種ガラスからなる高融点
ガラスにて形成すると、その焼成温度が高いことから例
えば抵抗体膜等の比較的熱に弱いパターンに熱による影
響を与えるばかりでなく、このような高融点ガラスはそ
の性質上粘度が高く膜厚が厚くなることから、基板が重
量化すると共に膜強度が低下することが考えられるが、
本発明によれば、上記構造により熱影響、基板の重量化
及び膜強度の低下を伴うことなく隣接するパターン間を
絶縁することができ、更に高価な高融点ガラスの使用量
を最小限にすることができる。
尚、実際には、低融点ガラス保護膜4、5を焼結後にチ
ップ部品、リード線等がはんだ付けされ、ハイブリッド
IC全体がエポキシ樹脂によりコーティングされること
となる。
ップ部品、リード線等がはんだ付けされ、ハイブリッド
IC全体がエポキシ樹脂によりコーティングされること
となる。
[発明の効果] このように本発明によれば、、基板上の形成パターンに
於て、互いに隣接する部分が形成されるべき領域間に焼
成温度は高いが絶縁性及び耐電圧性に優れた高融点ガラ
ス保護膜を予め設け、各部分を形成し、これら部分を各
々低融点ガラス保護膜にて覆うことで、重量化及び膜強
度の低下を伴うことなく両部分間を好適に絶縁できる。
また、絶縁を必要とするパターン間に耐電圧性の高い高
融点ガラス保護膜を設け、残りの部分を低融点ガラス保
護膜で覆うことで、レイアウト上、またはパターンの熱
的性質上、高融点ガラス保護膜で覆い難いパターン同士
の絶縁をも確実に行い得ると共に高価な高融点ガラスの
使用量を最小限にすることができる。従って、両部分を
互いに一層近接させることが可能となり、基板を高密度
化することも可能となる。以上のことから本発明の効果
は極めて大である。
於て、互いに隣接する部分が形成されるべき領域間に焼
成温度は高いが絶縁性及び耐電圧性に優れた高融点ガラ
ス保護膜を予め設け、各部分を形成し、これら部分を各
々低融点ガラス保護膜にて覆うことで、重量化及び膜強
度の低下を伴うことなく両部分間を好適に絶縁できる。
また、絶縁を必要とするパターン間に耐電圧性の高い高
融点ガラス保護膜を設け、残りの部分を低融点ガラス保
護膜で覆うことで、レイアウト上、またはパターンの熱
的性質上、高融点ガラス保護膜で覆い難いパターン同士
の絶縁をも確実に行い得ると共に高価な高融点ガラスの
使用量を最小限にすることができる。従って、両部分を
互いに一層近接させることが可能となり、基板を高密度
化することも可能となる。以上のことから本発明の効果
は極めて大である。
第1図は、本発明に基づく好適実施例を示すハイブリッ
ドICの基板の要部断面図である。 第2図は、第1図のハイブリッドICの形成手順の要部
を示すフローチャートである。 第3図は、従来のハイブリッドICの基板の要部断面図
である。 1…セラミック基板、2、3…導体膜 4、5…低融点ガラス保護膜 6…高融点ガラス保護膜 21…セラミック基板、22、23…導体膜 24…ガラス保護膜
ドICの基板の要部断面図である。 第2図は、第1図のハイブリッドICの形成手順の要部
を示すフローチャートである。 第3図は、従来のハイブリッドICの基板の要部断面図
である。 1…セラミック基板、2、3…導体膜 4、5…低融点ガラス保護膜 6…高融点ガラス保護膜 21…セラミック基板、22、23…導体膜 24…ガラス保護膜
Claims (1)
- 【請求項1】基板上にパターン形成された導体膜、抵抗
体膜等の保護構造であって、 前記形成パターンの互いに隣接する部分が各々相対的に
絶縁性、耐電圧性及び融点の低い材料からなるガラス保
護膜に覆われ、かつ前記部分間の露出する基板表面が、
相対的に絶縁性、耐電圧性及び融点の高い材料からなる
ガラス保護膜により覆われ、前記各ガラス保護膜により
前記各部分間が絶縁されたことを特徴とする基板の形成
パターン保護構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63243600A JPH0650793B2 (ja) | 1988-09-28 | 1988-09-28 | 基板の形成パターン保護構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63243600A JPH0650793B2 (ja) | 1988-09-28 | 1988-09-28 | 基板の形成パターン保護構造 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33885993A Division JP2510473B2 (ja) | 1993-12-01 | 1993-12-01 | 基板の形成パタ―ン保護構造 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0290696A JPH0290696A (ja) | 1990-03-30 |
JPH0650793B2 true JPH0650793B2 (ja) | 1994-06-29 |
Family
ID=17106225
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63243600A Expired - Fee Related JPH0650793B2 (ja) | 1988-09-28 | 1988-09-28 | 基板の形成パターン保護構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0650793B2 (ja) |
-
1988
- 1988-09-28 JP JP63243600A patent/JPH0650793B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0290696A (ja) | 1990-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6233817B1 (en) | Method of forming thick-film hybrid circuit on a metal circuit board | |
US5379017A (en) | Square chip resistor | |
JPH11251723A (ja) | 回路基板 | |
JP2510473B2 (ja) | 基板の形成パタ―ン保護構造 | |
JPH0650793B2 (ja) | 基板の形成パターン保護構造 | |
JP3019136B2 (ja) | 厚膜ペースト及びそれを用いたセラミック回路基板 | |
JP3647130B2 (ja) | 絶縁体ガラス組成物とこれを用いた厚膜多層回路絶縁層用ガラス組成物 | |
JP2003249403A (ja) | チップ抵抗器 | |
JP3635669B2 (ja) | 厚膜多層基板の製造方法 | |
US6335298B1 (en) | Insulating glass paste and thick-film circuit component | |
JP2746774B2 (ja) | 回路基板の製造方法 | |
JPH06150802A (ja) | チップ型ヒューズ抵抗器 | |
JP3605837B2 (ja) | 厚膜多層基板の製造方法 | |
JP3229473B2 (ja) | チップ抵抗器の製造方法 | |
JP3719518B2 (ja) | 厚膜多層基板の製造方法 | |
JPS6165465A (ja) | 厚膜多層基板における膜抵抗体の製造方法 | |
JPH0219980Y2 (ja) | ||
JPH07201507A (ja) | チップ抵抗器及びその製造方法 | |
JP2595612B2 (ja) | 耐熱性絶縁構造の形成方法 | |
JP2750711B2 (ja) | 集積回路 | |
JPH0514434Y2 (ja) | ||
JPH07201508A (ja) | チップ抵抗器及びその製造方法 | |
JPH04150002A (ja) | サーミスタ素子 | |
JPH08125335A (ja) | 厚膜印刷多層回路の形成方法 | |
JPS6159798A (ja) | セラミツク多層配線基板の製造法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |