JPH0646575A - Dc-ac converter - Google Patents

Abstract

PURPOSE:To provide a highly efficient DC-AC converter for driving the two switching elements of a half bridge circuit efficiently. CONSTITUTION:A DC-AC converter is composed of main switching FETs 2a and 2b, capacitors 3a and 3b for dividing the voltage of a DC power source, auxiliary windings 5a and 5b being magnetically coupled with a main winding 4 and being connected so that positive feedback may be applied to the FETs 2a and 2b, shunt regulators 6a and 6b for controlling the on time of the switching element with high accuracy, using the induced voltage from the auxiliary winding, and time constant circuits 1a and 1b, and it can perform highly efficient power converter.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明はＤＣ−ＡＣコンバータに
係り、特に効率の向上に好適なスイッチング素子の駆動
回路の構成に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a DC-AC converter, and more particularly to the structure of a switching element drive circuit suitable for improving efficiency.

【０００２】[0002]

【従来の技術】図４は従来技術によるＤＣ−ＡＣコンバ
ータの例で、特公平3-1914号公報に記載された図３の回
路図を簡略化したものである。なおここでいうＤＣ−Ａ
Ｃコンバータとは、直流を入力し、異なる電圧に変換し
交流を出力する電源装置の一種を指す。図４において、
トランジスタ４１ａ、４１ｂは直流電源から供給される
電流をスイッチングする、主スイッチングトランジスタ
であり、コンデンサ３ａ、３ｂは直流電源の電圧を分圧
し、中点を作る。トランス５０は主巻線４、補助巻線５
ａ、５ｂ、負荷巻線４０の４つの巻線からなるトランス
である。主巻線４はトランジスタ４１ａ、４１ｂが交互
にオンすることで流れる電流の向きが変わる巻線で、電
力はトランスの負荷巻線４０から取り出す。磁気的に主
巻線と結合されたトランスの補助巻線５ａ、５ｂは抵抗
７ａ、７ｂを介して、正帰還がかかるようにトランジス
タ４１ａ、４１ｂのベースと接続されている。抵抗２３
ａ、２３ｂは、それぞれコンデンサ２４ａ、２４ｂとと
もに時定数回路をなす。抵抗７ａ、７ｂはそれぞれトラ
ンジスタ４１ａ、４１ｂのベース電流を制限する抵抗で
ある。補助トランジスタ３２ａ、３２ｂは前記時定数回
路によって一定時間後に交互にオンし、主スイッチング
トランジスタのベース電流を引き抜くことで主スイッチ
ングトランジスタを交互にオフさせる。2. Description of the Related Art FIG. 4 shows an example of a conventional DC-AC converter, which is a simplified version of the circuit diagram of FIG. 3 disclosed in Japanese Patent Publication No. 3-1914. DC-A here
The C converter refers to a type of power supply device that receives direct current, converts it into different voltages, and outputs alternating current. In FIG.
The transistors 41a and 41b are main switching transistors that switch the current supplied from the DC power supply, and the capacitors 3a and 3b divide the voltage of the DC power supply to form a midpoint. The transformer 50 has a main winding 4 and an auxiliary winding 5
The transformer is composed of four windings a, 5b and a load winding 40. The main winding 4 is a winding in which the direction of the flowing current changes when the transistors 41a and 41b are alternately turned on, and electric power is taken out from the load winding 40 of the transformer. The auxiliary windings 5a and 5b of the transformer, which are magnetically coupled to the main winding, are connected to the bases of the transistors 41a and 41b via resistors 7a and 7b so as to provide positive feedback. Resistance 23
a and 23b form a time constant circuit together with capacitors 24a and 24b, respectively. The resistors 7a and 7b are resistors that limit the base currents of the transistors 41a and 41b, respectively. The auxiliary transistors 32a and 32b are alternately turned on after a certain time by the time constant circuit, and the main switching transistor is turned off alternately by drawing the base current of the main switching transistor.

【０００３】図４の回路は次のように動作する。トラン
ジスタ４１ａがオンしているとすると、主巻線４から電
磁誘導され、補助巻線５ａには正帰還のかかる方向に電
流が流れ、トランジスタ４１ａはオン状態を保つ。しか
し抵抗２３ａとコンデンサ２４ａで決まる時定数で、ト
ランジスタ３２ａのベースには電流が流れ始め、補助ト
ランジスタ３２ａがオンする。そのためトランジスタ４
１ａのベース電流は引き抜かれ、トランジスタ４１ａは
オフになる。トランジスタ４１ａがオフすると、主巻線
４の電磁誘導により、主巻線の両端にかかる電圧が反転
し、今度は主トランジスタ４１ｂがオンする。同様にし
て主トランジスタ４１ｂも一定時間後にオフし、トラン
ジスタ４１ａ、４１ｂは交互にオンする。The circuit of FIG. 4 operates as follows. If the transistor 41a is on, electromagnetic induction is caused from the main winding 4 and a current flows in the auxiliary winding 5a in the direction of positive feedback, so that the transistor 41a remains on. However, with the time constant determined by the resistor 23a and the capacitor 24a, a current starts to flow in the base of the transistor 32a, and the auxiliary transistor 32a is turned on. Therefore transistor 4
The base current of 1a is extracted and the transistor 41a is turned off. When the transistor 41a is turned off, the voltage applied to both ends of the main winding is inverted by the electromagnetic induction of the main winding 4, and the main transistor 41b is turned on this time. Similarly, the main transistor 41b is turned off after a fixed time, and the transistors 41a and 41b are alternately turned on.

【０００４】[0004]

【発明が解決しようとする課題】以上説明した様に従来
技術では、ベース電流を引き抜くのにバイポーラトラン
ジスタを使用している。バイポーラトランジスタは素子
によって、その特性と蓄積時間とにばらつきがあり、主
スイッチング素子のオン時間が均等にならないと云う問
題を有していた。つまり出力には設定周波数以外の周波
数成分を含み、しいては効率の低下をまねくという問題
点を有していた。As described above, in the prior art, the bipolar transistor is used to draw the base current. The bipolar transistor has a problem that the characteristics and the storage time vary depending on the element, and the on-time of the main switching element is not uniform. That is, there is a problem in that the output contains frequency components other than the set frequency, which eventually leads to a decrease in efficiency.

【０００５】そこでこの発明ではこのような問題点を解
決するためのもので、その目的は主スイッチング素子の
オン時間を均等に配分することで、ＤＣ−ＡＣコンバー
タの高効率化を図るものである。Therefore, the present invention is intended to solve such a problem, and an object thereof is to evenly distribute the on-time of the main switching elements to improve the efficiency of the DC-AC converter. .

【０００６】[0006]

【課題を解決するための手段】直流電源に対して直列接
続された第１と第２の主スイッチングＦＥＴと、前記第
１と第２の主スイッチングＦＥＴの接続点と前記直流電
源の中間電位との間に接続されたトランスの主巻線と、
主巻線と磁気的に結合された、負荷に電力を取り出すた
めのトランスの負荷巻線と、前記第１と第２の主スイッ
チングＦＥＴのゲート・ソース間に接続されて、この第
１または第２の主スイッチングＦＥＴから前記主巻線に
電流が流れた時に、主巻線による誘導起電力を第１また
は第２の主スイッチングＦＥＴに対し正帰還となるよう
に発生するトランスの二つの補助巻線と、前記補助巻線
の両端に直列接続されて、この補助巻線の誘導起電力に
よって駆動される、抵抗とコンデンサからなる時定数回
路と、アノードとカソードが前記第１と第２の主スイッ
チングＦＥＴのゲート・ソース間にそれぞれ接続されて
第１または第２の主スイッチングＦＥＴをオフする、第
１と第２のシャントレギュレータから構成されることを
特徴とする。Means for Solving the Problems First and second main switching FETs connected in series to a DC power supply, a connection point between the first and second main switching FETs, and an intermediate potential of the DC power supply. The main winding of the transformer connected between
The first or second main switching FET is connected between the load winding of a transformer magnetically coupled to the main winding for extracting electric power to the load and the gate and source of the first and second main switching FETs. Two auxiliary windings of a transformer that generate an electromotive force induced by the main winding so as to be positively fed back to the first or second main switching FET when a current flows from the second main switching FET to the main winding. A wire, a time constant circuit connected in series at both ends of the auxiliary winding and driven by an induced electromotive force of the auxiliary winding, and comprising a resistor and a capacitor, and an anode and a cathode for the first and second main electrodes. It is characterized in that it is composed of first and second shunt regulators which are respectively connected between the gate and the source of the switching FET to turn off the first or second main switching FET.

【０００７】[0007]

【実施例】以下、図に従って、本発明を詳細に説明す
る。The present invention will be described in detail below with reference to the drawings.

【０００８】図１は、本発明のＤＣ−ＡＣコンバータの
実施例における具体的な回路構成を示す図である。ここ
で図４と同じ番号は同じ要素、手段を示す。回路１ａ、
１ｂは時定数回路、ＦＥＴ２ａ、２ｂは主スイッチング
素子である。コンデンサ３ａ、３ｂは直流電源から中点
の電位をつくり出す。トランスの主巻線４は交互にオ
ン、オフする主スイッチング素子によって、向きが変わ
る電流を流して、電力を２次側へ送る。主巻線４と磁気
的に結合された補助巻線５ａ、５ｂ、負荷巻線４０はそ
れぞれ従来の技術において説明したものと同様である。
シャントレギュレータ６ａ、６ｂはリファレンスの端子
に一定以上の電圧が加わるとカソード、アノード間が導
通する性質をもっている。抵抗７ａ、７ｂはＦＥＴ２
ａ、２ｂのゲート電流を制限するための抵抗である。ダ
イオード８ａ、８ｂはＦＥＴ２ａ、２ｂのゲート、ソー
ス間に逆バイアスがかかった時に電流を阻止するダイオ
ードである。抵抗９ａ、１０ａ、９ｂ、１０ｂは起動用
バイアス抵抗である。抵抗２０ａ、２０ｂは、ツェナダ
イオード２１ａ、２１ｂ、２２ａ、２２ｂに過電流が流
れないように制限する抵抗である。ツェナダイオード２
１ａ、２１ｂ、２２ａ、２２ｂは補助巻線５ａ、５ｂに
誘起された電圧を正負、両方向にクリップするツェナダ
イオードである。抵抗２３ａとコンデンサ２４ａおよび
２３ｂと２４ｂの対はそれぞれシャントレギュレータ６
ａ、６ｂがオンする時定数を決定する。ダイオード２５
ａ、２５ｂはシャントレギュレータ６ａ、６ｂのリファ
レンス端子に逆バイアスがかかった時に、シャントレギ
ュレータを保護するためのダイオードである。コンデン
サ３０ａ、３０ｂはＦＥＴのゲート、ソース間の容量、
ダイオード３１ａ、３１ｂはＦＥＴに構造的に付加され
ている、いわゆるボディダイオードである。FIG. 1 is a diagram showing a concrete circuit configuration in an embodiment of the DC-AC converter of the present invention. Here, the same numbers as those in FIG. 4 indicate the same elements and means. Circuit 1a,
Reference numeral 1b is a time constant circuit, and FETs 2a and 2b are main switching elements. The capacitors 3a and 3b generate a midpoint potential from the DC power supply. The main winding 4 of the transformer sends a current to the secondary side by passing a current whose direction is changed by a main switching element which is alternately turned on and off. The auxiliary windings 5a and 5b magnetically coupled to the main winding 4 and the load winding 40 are the same as those described in the related art.
The shunt regulators 6a and 6b have the property of conducting between the cathode and the anode when a voltage higher than a certain level is applied to the reference terminal. Resistors 7a and 7b are FET2
It is a resistor for limiting the gate currents of a and 2b. The diodes 8a and 8b are diodes that block a current when a reverse bias is applied between the gates and sources of the FETs 2a and 2b. The resistors 9a, 10a, 9b and 10b are start-up bias resistors. The resistors 20a and 20b are resistors that limit the Zener diodes 21a, 21b, 22a, and 22b so that an overcurrent does not flow. Zener diode 2
Reference numerals 1a, 21b, 22a and 22b denote Zener diodes that clip the voltage induced in the auxiliary windings 5a and 5b in both positive and negative directions. The resistor 23a and the capacitor 24a and the pair of 23b and 24b are connected to the shunt regulator 6 respectively.
The time constant for turning on a and 6b is determined. Diode 25
Reference numerals a and 25b are diodes for protecting the shunt regulators when reverse bias is applied to the reference terminals of the shunt regulators 6a and 6b. The capacitors 30a and 30b are the capacitance between the gate and the source of the FET,
The diodes 31a and 31b are so-called body diodes that are structurally added to the FET.

【０００９】今、ＦＥＴ２ａがオンしていて、ＦＥＴ２
ｂがオフしているとすると、主巻線にはコイルの巻始め
（図１においてコイルに”・”がついている方）から巻
終わりへと電流が流れる。すると補助巻線５ａには巻始
めを正とする誘起電圧が発生し、この電圧が抵抗７ａ、
ダイオード８ａを介してＦＥＴ２ａのゲートに加えられ
る。これは正帰還であるので、ＦＥＴ２ａはオン状態を
保持し、いっぽうＦＥＴ２ｂはオフ状態を保持する。補
助巻線５ａから誘起された電圧はツェナダイオード２１
ａ、２２ａの両端にも加えられるので、抵抗２３ａとコ
ンデンサ２４ａとで決まる時定数でシャントレギュレー
タ６ａのリファレンス端子の電圧も上昇していく。一定
時間後、リファレンスの電圧がシャントレギュレータの
スレッショルドに達するとシャントレギュレータ６ａの
カソード、アノード間が導通し、ＦＥＴ２ａのゲート電
圧はオン電圧より低くなりオフ状態となる。すると主巻
線４に流れていた電流が流れなくなることで、主巻線４
の両端にかかる電圧が反転し、今度はＦＥＴ２ｂ側がオ
ンする。ここでＦＥＴ２ａがオフしてからＦＥＴ２ｂが
オンするまで、ある程度の時間を必要とするが、これは
抵抗７ｂとＦＥＴのゲート・ソース間容量３０ｂとで決
まる時定数によって確保される。したがってＦＥＴ２
ａ、２ｂが同時にオン状態になることで流れる貫通電流
は防がれ、安全なスイッチングが実現できる。ＦＥＴ２
ａがオフで、ＦＥＴ２ｂがオンの時も、上に述べたの同
様に動作する。結局、二つのスイッチング素子のオン時
間を決定するのは、シャントレギュレータ６ａ、６ｂで
あるが、このシャントレギュレータはバイポーラトラン
ジスタに比べて、特性のばらつきが非常に少なく、高精
度である。そのため二つのスイッチング素子のスイッチ
ング時間を等しくすることが可能になり、高効率化を図
ることができる。Now, the FET2a is on and the FET2
Assuming that b is off, a current flows through the main winding from the beginning of winding of the coil (the one marked "." in FIG. 1) to the end of winding. Then, an induced voltage having a positive winding start is generated in the auxiliary winding 5a, and this voltage is generated by the resistor 7a,
It is applied to the gate of FET 2a via diode 8a. Since this is a positive feedback, the FET 2a holds the ON state, while the FET 2b holds the OFF state. The voltage induced from the auxiliary winding 5a is the Zener diode 21.
Since it is also applied to both ends of a and 22a, the voltage of the reference terminal of the shunt regulator 6a also rises with a time constant determined by the resistor 23a and the capacitor 24a. When the voltage of the reference reaches the threshold of the shunt regulator after a certain period of time, the cathode and anode of the shunt regulator 6a become conductive, and the gate voltage of the FET 2a becomes lower than the on-voltage and is turned off. Then, the current flowing through the main winding 4 stops flowing, so that the main winding 4
The voltage applied to both ends of the FET is inverted, and the FET 2b side is turned on this time. It takes a certain amount of time from when the FET 2a is turned off until when the FET 2b is turned on, but this is secured by the time constant determined by the resistor 7b and the gate-source capacitance 30b of the FET. Therefore FET2
A through current that flows when a and 2b are turned on at the same time is prevented, and safe switching can be realized. FET2
When a is off and FET2b is on, the same operation as described above is performed. After all, it is the shunt regulators 6a and 6b that determine the on-time of the two switching elements, but this shunt regulator has much less variation in characteristics than the bipolar transistor and is highly accurate. Therefore, the switching times of the two switching elements can be equalized, and high efficiency can be achieved.

【００１０】図２は図１のコンバータの各部の波形を示
したものである。（ａ）はツェナダイオード２１ａのカ
ソードと２２ａのカソードとの間の電圧Ｖ1を示す。ツ
ェナ電圧Ｖzでクリップされるため、＋Ｖzと−Ｖzの二
つの状態をとる。（ｂ）はシャントレギュレータ６ａの
アノードからみたリファレンス端子の電位Ｖ2を示す。
シャントレギュレータのスレッショルドをＶth1、ダイ
オード２５ａの順方向電圧をＶth2とすれば、＋Ｖth1と
−Ｖth2の二つの状態をとる（例えば＋2.5Vと-0.6Vの状
態をとる）。（ｃ）はＦＥＴ２ａのゲート・ソース間の
電圧Ｖ3である。（ｄ）はシャントレギュレータ６ｂの
アノードからみたリファレンス端子の電圧Ｖ4を示す。
（ｅ）はＦＥＴ２ｂのゲート・ソース間の電圧Ｖ5であ
る。仮にＦＥＴ２ａがオンになった直後だとすると電圧
Ｖ1は＋Ｖzで一定で、Ｖ2は−Ｖth2から上昇していく。
Ｖ3の電圧は抵抗７ａとゲート・ソース間容量３０ａと
で決まるデッドタイムの後、ＦＥＴのオン電圧に達して
ＦＥＴ２ａがオンになる。Ｖ4の電圧はＶ2とは反対に、
シャントレギュレータ６ｂのリファレンス端子に逆バイ
アスが加わるため、＋Ｖth1から−Ｖth2へと下がってい
く。抵抗２３ａ、コンデンサ２４ａで決まる所定の時間
が過ぎると、シャントレギュレータ６ａのリファレンス
端子電圧Ｖ2は＋Ｖth1に達して、シャントレギュレータ
６ａが導通する。するとＦＥＴ２ａのゲート電圧Ｖ3は
Ｖth1まで下がり、ＦＥＴ２ａはオフになる。Ｖ1の電圧
は−Ｖzに反転し、シャントレギュレータ６ａのリファ
レンス端子電圧Ｖ2は−Ｖth2へと下がり始め、いっぽう
シャントレギュレータ６ｂのリファレンス端子電圧Ｖ4
は＋Ｖth1へと上昇を始める。このときＦＥＴ２ｂのゲ
ート電圧はＶ5の波形に示すように、抵抗７ｂとゲート
・ソース間容量３０ｂとで決まるデッドタイムの後、オ
ン電圧に達し、ＦＥＴ２ｂがオンになる。FIG. 2 shows waveforms at various parts of the converter shown in FIG. (A) shows the voltage V1 between the cathode of the Zener diode 21a and the cathode of 22a. Since it is clipped by the Zener voltage Vz, it has two states of + Vz and -Vz. (B) shows the potential V2 of the reference terminal viewed from the anode of the shunt regulator 6a.
Assuming that the threshold of the shunt regulator is Vth1 and the forward voltage of the diode 25a is Vth2, there are two states of + Vth1 and -Vth2 (for example, + 2.5V and -0.6V). (C) is the gate-source voltage V3 of the FET 2a. (D) shows the voltage V4 of the reference terminal seen from the anode of the shunt regulator 6b.
(E) is the gate-source voltage V5 of the FET 2b. If it is just after the FET 2a is turned on, the voltage V1 is constant at + Vz, and V2 rises from -Vth2.
The voltage of V3 reaches the ON voltage of the FET after a dead time determined by the resistance 7a and the gate-source capacitance 30a, and the FET 2a is turned on. The voltage of V4 is the opposite of V2,
Since a reverse bias is applied to the reference terminal of the shunt regulator 6b, it drops from + Vth1 to -Vth2. After a predetermined time determined by the resistor 23a and the capacitor 24a, the reference terminal voltage V2 of the shunt regulator 6a reaches + Vth1 and the shunt regulator 6a becomes conductive. Then, the gate voltage V3 of the FET2a drops to Vth1 and the FET2a is turned off. The voltage of V1 is inverted to -Vz, the reference terminal voltage V2 of the shunt regulator 6a begins to drop to -Vth2, and the reference terminal voltage V4 of the shunt regulator 6b is increased.
Starts rising to + Vth1. At this time, the gate voltage of the FET 2b reaches the ON voltage after a dead time determined by the resistor 7b and the gate-source capacitance 30b as shown by the waveform of V5, and the FET 2b is turned on.

【００１１】図３はこの発明のＤＣ−ＡＣコンバータの
他の実施例における、具体的な回路を示すものである。
図１と同じ番号は同じ要素、手段を示す。１は時定数回
路、ＦＥＴ２ａ、２ｂは主スイッチング素子である。３
ａ、３ｂはコンデンサ、４はトランスの主巻線である。
５ａ、５ｂはトランスの補助巻線、４０はトランスの負
荷巻線、６ａ、６ｂはシャントレギュレータである。抵
抗７ａ、７ｂはＦＥＴ２ａ、２ｂのゲート電流を制限す
るためのものである。ダイオード８ａ、８ｂはＦＥＴ２
ａ、２ｂのゲート、ソース間に逆バイアスがかかった時
に電流を阻止する。抵抗２０は、ツェナダイオード２
１、２２に過電流が流れないように制限する。抵抗２３
ａとコンデンサ２４ａ、および抵抗２３ｂとコンデンサ
２４ｂの対はそれぞれシャントレギュレータ６ａ、６ｂ
がオンする時定数を決定する。ダイオード２５ａ、２５
ｂはシャントレギュレータを保護する。コンデンサ３０
ａ、３０ｂはそれぞれＦＥＴ２ａ、２ｂのゲート・ソー
ス間の容量である。ダイオード３１ａ、３１ｂはＦＥＴ
に構造的に付加されている、いわゆるボディダイオード
である。FIG. 3 shows a concrete circuit in another embodiment of the DC-AC converter of the present invention.
The same numbers as in FIG. 1 indicate the same elements and means. Reference numeral 1 is a time constant circuit, and FETs 2a and 2b are main switching elements. Three
Reference numerals a and 3b are capacitors, and 4 is a main winding of a transformer.
Reference numerals 5a and 5b are auxiliary windings of the transformer, 40 is a load winding of the transformer, and 6a and 6b are shunt regulators. The resistors 7a and 7b are for limiting the gate current of the FETs 2a and 2b. The diodes 8a and 8b are FET2
The current is blocked when a reverse bias is applied between the gate and the source of a and 2b. The resistor 20 is a Zener diode 2
It is restricted so that an overcurrent does not flow in Nos. 1 and 22. Resistance 23
a and a capacitor 24a, and a pair of a resistor 23b and a capacitor 24b are shunt regulators 6a and 6b, respectively.
Determines the time constant for turning on. Diodes 25a, 25
b protects the shunt regulator. Capacitor 30
Reference numerals a and 30b are gate-source capacitances of the FETs 2a and 2b, respectively. The diodes 31a and 31b are FETs
Is a so-called body diode that is structurally added to.

【００１２】図１で説明したのと同じように、シャント
レギュレータ６ａ、６ｂが交互にＦＥＴ２ａ、２ｂのゲ
ート電圧をスレッショルド以下にすることで、オンから
オフに切り換えて、スイッチングが交互に持続する。こ
のときの各部の波形は図２に示したものと同様になる。
ツェナダイオード２１のカソードと２２のカソードとの
電圧は図２の（ａ）Ｖ1と同様である。シャントレギュ
レータ６ａのアノードからみたリファレンスの電圧は図
２（ｂ）Ｖ2である。ＦＥＴ２ａのソースからみたゲー
ト電圧は図２（ｃ）Ｖ3である。いっぽうシャントレギ
ュレータ６ｂのアノードからみたリファレンスの電圧は
図２（ｄ）Ｖ4である。ＦＥＴ２ｂのソースからみたゲ
ート電圧は図２（ｅ）Ｖ5である。Ｖ3、Ｖ5の波形の通
り、二つのＦＥＴのオン時間は等しい。またオンすると
きにはデッドタイムが確保され、オフするときにはシャ
ントレギュレータによって、急速にゲート電圧が立ち下
がりオンからオフへと状態が変わる。さらにシャントレ
ギュレータを使うことで、二つのスイッチング素子のオ
ン時間を高精度に決めることができる。したがってオン
時間を等しくすることで高効率なＤＣ−ＡＣ変換を可能
にする。As described with reference to FIG. 1, the shunt regulators 6a and 6b alternately set the gate voltages of the FETs 2a and 2b below the threshold, thereby switching from ON to OFF, and switching continues alternately. The waveform of each part at this time is the same as that shown in FIG.
The voltage between the cathode of the Zener diode 21 and the cathode of the Zener diode 21 is the same as V1 in FIG. The reference voltage seen from the anode of the shunt regulator 6a is V2 in FIG. 2 (b). The gate voltage seen from the source of the FET 2a is V3 in FIG. 2 (c). On the other hand, the reference voltage seen from the anode of the shunt regulator 6b is V4 in FIG. 2 (d). The gate voltage seen from the source of the FET 2b is V5 in FIG. 2 (e). As shown by the waveforms of V3 and V5, the ON times of the two FETs are equal. Further, when it is turned on, a dead time is secured, and when it is turned off, the shunt regulator causes the gate voltage to rapidly fall and the state changes from on to off. Furthermore, by using a shunt regulator, the on-time of two switching elements can be determined with high accuracy. Therefore, by making the ON times equal, it is possible to perform highly efficient DC-AC conversion.

【００１３】[0013]

【発明の効果】以上述べたように本発明のＤＣ−ＡＣコ
ンバータは、主スイッチング素子をオフにするために、
特性のばらつきが少ないシャントレギュレータを用いる
ため、二つのスイッチング素子のオン時間を等しくで
き、高効率なDC-DCコンバータを実現できる効果を有す
る。As described above, in the DC-AC converter of the present invention, in order to turn off the main switching element,
Since a shunt regulator with less variation in characteristics is used, the on times of the two switching elements can be made equal, and a highly efficient DC-DC converter can be realized.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明のＤＣ−ＡＣコンバータの実施例におけ
る具体的な回路構成を示す図。FIG. 1 is a diagram showing a specific circuit configuration in an embodiment of a DC-AC converter of the present invention.

【図２】本発明のＤＣ−ＡＣコンバータの各部の波形を
示す図。FIG. 2 is a diagram showing a waveform of each part of the DC-AC converter of the present invention.

【図３】本発明のＤＣ−ＡＣコンバータの他の実施例に
おける具体的な回路構成を示す図。FIG. 3 is a diagram showing a specific circuit configuration in another embodiment of the DC-AC converter of the present invention.

【図４】従来技術によるＤＣ−ＡＣコンバータの実施例
を示す図。FIG. 4 is a diagram showing an embodiment of a DC-AC converter according to the prior art.

【符号の説明】[Explanation of symbols]

１、１ａ、１ｂ…時定数回路 ２ａ、２ｂ…主スイッチング素子（ＦＥＴ） ３ａ、３ｂ…コンデンサ ４…トランス主巻線 ５ａ、５ｂ…トランス補助巻線 ６ａ、６ｂ…シャントレギュレータ ２１ａ、２１ｂ、２２ａ、２２ｂ…ツェナダイオード ２３ａ、２３ｂ…抵抗 ２４ａ、２４ｂ…コンデンサ ３０ａ、３０ｂ…ＦＥＴのゲート・ソース間容量 ３１ａ、３１ｂ…ＦＥＴのボディダイオード ４０…トランス負荷巻線 ＋Ｖ、−Ｖ…直流電源の正負端子 1, 1a, 1b ... Time constant circuit 2a, 2b ... Main switching element (FET) 3a, 3b ... Capacitor 4 ... Transformer main winding 5a, 5b ... Transformer auxiliary winding 6a, 6b ... Shunt regulator 21a, 21b, 22a, 22b ... Zener diode 23a, 23b ... Resistor 24a, 24b ... Capacitor 30a, 30b ... FET gate-source capacitance 31a, 31b ... FET body diode 40 ... Transformer load winding + V, -V ... DC power source positive / negative terminals

Claims (1)

【特許請求の範囲】[Claims] 【請求項１】 直流電源に対して直列接続された第１と
第２の主スイッチングＦＥＴと、 前記第１と第２の主スイッチングＦＥＴの接続点と前記
直流電源の中間電位との間に接続されたトランスの主巻
線と、 主巻線と磁気的に結合された、負荷に電力を取り出すた
めのトランスの負荷巻線と、 前記第１と第２の主スイッチングＦＥＴのゲート・ソー
ス間に接続されて、この第１または第２の主スイッチン
グＦＥＴから前記主巻線に電流が流れた時に、主巻線に
よる誘導起電力を第１または第２の主スイッチングＦＥ
Ｔに対し正帰還となるように発生するトランスの二つの
補助巻線と、 前記補助巻線の両端に直列接続されて、この補助巻線の
誘導起電力によって駆動される、抵抗とコンデンサから
なる時定数回路と、 アノードとカソードが前記第１と第２の主スイッチング
ＦＥＴのゲート・ソース間にそれぞれ接続されて第１ま
たは第２の主スイッチング素子をオフする、第１と第２
のシャントレギュレータとから構成されることを特徴と
するＤＣ−ＡＣコンバータ。1. A first and a second main switching FETs connected in series to a DC power source, and a connection point between a connection point of the first and second main switching FETs and an intermediate potential of the DC power source. A main winding of the transformer, a load winding of the transformer magnetically coupled to the main winding for extracting electric power to a load, and a gate and a source of the first and second main switching FETs. When an electric current flows from the first or second main switching FET to the main winding, the induced electromotive force generated by the main winding is connected to the first or second main switching FE.
It consists of two auxiliary windings of a transformer that generate positive feedback with respect to T, and a resistor and a capacitor that are connected in series at both ends of the auxiliary winding and that are driven by the induced electromotive force of this auxiliary winding. A time constant circuit, first and second anodes and cathodes respectively connected between the gate and source of the first and second main switching FETs to turn off the first or second main switching element,
And a shunt regulator of the present invention.