JPH0644064A - Firmware reloading system - Google Patents
Firmware reloading systemInfo
- Publication number
- JPH0644064A JPH0644064A JP21634592A JP21634592A JPH0644064A JP H0644064 A JPH0644064 A JP H0644064A JP 21634592 A JP21634592 A JP 21634592A JP 21634592 A JP21634592 A JP 21634592A JP H0644064 A JPH0644064 A JP H0644064A
- Authority
- JP
- Japan
- Prior art keywords
- fram
- program
- flash memory
- eprom
- firmware
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stored Programmes (AREA)
Abstract
Description
【０００１】[0001]
【技術分野】本発明はファームウェア書換えシステムに
関し、特に情報処理装置の処理制御をなすソフトウェア
を組込んだファームウェアを更新する場合のファームウ
ェア書換えシステムに関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a firmware rewriting system, and more particularly to a firmware rewriting system for updating firmware incorporating software for controlling processing of an information processing apparatus.
【０００２】[0002]
【従来技術】図４はこの種のファームウェア書換えシス
テムを示すブロック図である。ＥＰＲＯＭ（Erasable a
nd Programmable Read Only Memory）６には、通信デバ
イス制御プログラム，初期設定プログラム，アプリケー
ションプログラム，診断プログラム及びＯＳが予め書込
まれており、ファームウェアを構成している。2. Description of the Related Art FIG. 4 is a block diagram showing a firmware rewriting system of this type. EPROM (Erasable a
The communication device control program, the initial setting program, the application program, the diagnostic program, and the OS are written in advance in the nd Programmable Read Only Memory) 6 to constitute the firmware.
【０００３】このファームウェアを搭載した装置である
マイクロプロセッサ１２はＣＰＵ３と、通信デバイス４
と、ＥＰＲＯＭ６と、これ等の間を相互接続するマイク
ロプロセッサバス５とを有している。そして、このマイ
クロプロセッサ１２は上位装置１と通信チャンネル２を
介して接続されている。A microprocessor 12, which is an apparatus equipped with this firmware, includes a CPU 3 and a communication device 4.
And an EPROM 6 and a microprocessor bus 5 interconnecting them. The microprocessor 12 is connected to the host device 1 via the communication channel 2.
【０００４】ファームウェアとしてのＥＰＲＯＭ６は紫
外線を照射することによりその格納内容が消去可能であ
る。そこで、ファームウェアの書換えを行う場合には、
ＥＰＲＯＭ６を、マイクロプロセッサ１２を構成する回
路パッケージから取外して消去専用装置に装着し、ＥＰ
ＲＯＭ６の格納内容を消去する。しかる後に、消去済み
のＥＰＲＯＭ６を消去専用装置から取外して今度は書込
み専用装置に装着し、新しいデータの書込みを行う。The EPROM 6 as firmware can erase the stored contents by irradiating it with ultraviolet rays. Therefore, when rewriting the firmware,
The EPROM 6 is detached from the circuit package forming the microprocessor 12 and mounted in the erase-only device.
The contents stored in the ROM 6 are erased. After that, the erased EPROM 6 is removed from the erase-only device, and this time it is attached to the write-only device to write new data.
【０００５】この様に、従来のファームウェアの書換え
システムでは、ＥＰＲＯＭをマイクロプロセッサ本体か
ら取外して消去専用装置に挿入し、その内容をクリアし
た後、今度は書込み専用装置に挿入して新しいデータの
書込みを行うようになっているので、ＥＰＲＯＭの挿抜
操作が何回も必要となり、煩雑となっている。As described above, in the conventional firmware rewriting system, the EPROM is removed from the microprocessor main body, inserted into the erase-only device, the contents are cleared, and then inserted into the write-only device to write new data. Therefore, the EPROM insertion / removal operation is required many times, which is complicated.
【０００６】[0006]
【発明の目的】そこで、本発明はこの様な従来技術の欠
点を解決すべくなされたものであって、その目的とする
ところは、ファームウェア書込み用メモリをマイクロプ
ロセッサ本体に実装したままの状態でその内容を書換え
ることが可能なファームウェア書換えシステムを提供す
ることである。SUMMARY OF THE INVENTION The present invention has been made in order to solve the above-mentioned drawbacks of the prior art. The object of the present invention is to keep the firmware writing memory mounted in the microprocessor main body. It is to provide a firmware rewriting system capable of rewriting the contents.
【０００７】[0007]
【発明の構成】本発明によるファームウェア書換えシス
テムは、プログラムを格納したフラッシュメモリと、前
記プログラムを一時的に格納するためのランダムアクセ
スメモリと、前記フラッシュメモリの格納プログラムの
更新指示に応答して更新プログラムを前記ランダムアク
セスメモリに一時格納制御する手段と、前記フラッシュ
メモリの格納内容を一括消去してしかる後に前記ランダ
ムアクセスメモリに格納されている前記更新プログラム
を前記フラッシュメモリに書込むよう制御するフラッシ
ュメモリ制御手段とを含むことを特徴とする。A firmware rewriting system according to the present invention is updated in response to a flash memory storing a program, a random access memory for temporarily storing the program, and an instruction to update the program stored in the flash memory. A means for temporarily storing a program in the random access memory, and a flash for collectively erasing the stored contents of the flash memory and then writing the update program stored in the random access memory into the flash memory And a memory control means.
【０００８】[0008]
【実施例】以下、図面を用いて本発明の実施例について
詳細に説明する。Embodiments of the present invention will be described in detail below with reference to the drawings.
【０００９】図１は本発明の実施例を示すシステムブロ
ック図である。ファームウェアを搭載したマイクロプロ
セッサ１２は、ＣＰＵ３と、通信デバイス４とＥＰＲＯ
Ｍ６と、ＳＲＡＭ（Static Random Access Memory ）７
と、ＦＲＡＭ（Flash Memory）８と、これ等回路間を相
互接続するマイクロプロセッサバス５と、更にはＦＲＡ
Ｍ制御回路１０とを含んでいる。FIG. 1 is a system block diagram showing an embodiment of the present invention. The microprocessor 12 equipped with the firmware includes a CPU 3, a communication device 4 and an EPRO.
M6 and SRAM (Static Random Access Memory) 7
, A FRAM (Flash Memory) 8, a microprocessor bus 5 interconnecting these circuits, and an FRA.
The M control circuit 10 is included.
【００１０】上位装置１とこのマイクロプロセッサ１２
とは通信チャンネル２により接続されている。Upper device 1 and this microprocessor 12
And are connected by a communication channel 2.
【００１１】ＦＲＡＭ８はファームウェアとしての機能
を有しており、電源断でも内容が保持され、消去ピンに
一定の電圧を印加することにより消去，書込みが可能な
不揮発性メモリである。このメモリ８には、通信デバイ
ス制御プログラムと、初期設定プログラムと、アプリケ
ーションプログラムと、診断プログラムと、ＯＳとによ
り構成されるプログラムが格納されている。The FRAM 8 has a function as firmware, is a non-volatile memory that retains its contents even when the power is turned off and can be erased and written by applying a constant voltage to the erase pin. The memory 8 stores a program including a communication device control program, an initial setting program, an application program, a diagnostic program, and an OS.
【００１２】ＥＰＲＯＭ６には、ＦＲＡＭ８の消去，書
込みの制御を行うためのＦＲＡＭ制御プログラムと簡易
ＯＳとからなるプログラムが格納されている。The EPROM 6 stores a program including an FRAM control program for controlling erasing and writing of the FRAM 8 and a simple OS.
【００１３】ＳＲＡＭ７はＦＲＡＭ８の内容の書換え時
に更新プログラムを一時格納するためのメモリである。
従って、このメモリ７には、ＦＲＡＭ８の格納内容と同
一のプログラムやＯＳを格納できる領域が予め設けられ
ている。The SRAM 7 is a memory for temporarily storing the update program when the contents of the FRAM 8 are rewritten.
Therefore, the memory 7 is preliminarily provided with an area capable of storing the same program and OS as the contents stored in the FRAM 8.
【００１４】ＦＲＡＭ制御回路１０はＥＰＲＯＭ６のＦ
ＲＡＭ制御プログラムに従ってＦＲＡＭ８の内容の消
去，書込みを行うものであり、ＥＰＲＯＭ６とは制御線
９により接続され、ＦＲＡＭ８とは制御線１１により接
続されている。The FRAM control circuit 10 is the F of the EPROM 6.
The contents of the FRAM 8 are erased and written according to the RAM control program, and are connected to the EPROM 6 by a control line 9 and to the FRAM 8 by a control line 11.
【００１５】図３は図１に示した実施例のメモリマップ
の例を示す図であり、２０ビット（ビット０〜１９）の
アドレスを持つＣＰＵを想定し、更にバンクとして上位
４ビット（ビット２０〜ビット２３）のアドレス空間を
付加することにより、総計１６メガバイト空間まで拡張
できるものとする。FIG. 3 is a diagram showing an example of the memory map of the embodiment shown in FIG. 1. Assuming a CPU having an address of 20 bits (bits 0 to 19), the upper 4 bits (bit 20) as a bank. ~ By adding an address space of bit 23), it is possible to expand to a total of 16 megabyte space.
【００１６】尚、通常は、バンク０の１メガバイト空間
内において、プログラムは実行されるものとする。従っ
て、ＥＰＲＯＭ６及びＦＲＡＭ８はバンク０に割当てら
れている。ＳＲＡＭ７はバンク１に割当てられているも
のとする。Note that, normally, the program is executed in the 1-megabyte space of bank 0. Therefore, EPROM 6 and FRAM 8 are assigned to bank 0. The SRAM 7 is assumed to be assigned to the bank 1.
【００１７】図２は図１の実施例の動作を説明するため
の図であり、上位装置，ＥＰＲＯＭ，ＳＲＡＭ，ＦＲＡ
Ｍ制御回路及びＦＲＡＭの各間で互いに授受される制御
情報のシーケンスを示している。FIG. 2 is a diagram for explaining the operation of the embodiment shown in FIG. 1. The upper device, EPROM, SRAM, FRA.
7 shows a sequence of control information exchanged between the M control circuit and the FRAM.
【００１８】上位装置１より通信チャンネル２を介して
マイクロプロセッサ１２に対してＦＲＡＭ８内のデータ
書換え（ファームウェア書換え）要求が発生されると、
通信デバイス４によりこの要求データが取込まれ、ＦＲ
ＡＭ８内の通信制御プログラムとアプリケーションプロ
グラムと、更にはＯＳとにより、ＣＰＵ３が「ＦＲＡＭ
書換え要求」と判断する。When the host device 1 issues a data rewriting (firmware rewriting) request in the FRAM 8 to the microprocessor 12 via the communication channel 2,
This request data is taken in by the communication device 4, and FR
By the communication control program and the application program in the AM8, and further by the OS, the CPU 3 causes the "FRAM
Rewrite request ".
【００１９】この判断に応答して、同じくＦＲＡＭ８内
ののプログラムによりＣＰＵ３が「ＦＲＡＭ書換え応
答」を通信デバイス４へ送出する。通信デバイス４は通
信チャンネル２を経由して上位装置にこれを送出する。In response to this judgment, the CPU 3 similarly sends a "FRAM rewriting response" to the communication device 4 by the program in the FRAM 8. The communication device 4 sends this to the host device via the communication channel 2.
【００２０】「ＦＲＡＭ書換え応答」を受けた上位装置
１は、通信チャンネル２を介してマイクロプロセッサ１
２に対してＦＲＡＭ書換えデータを転送する。それと共
に、ＦＲＡＭ書換えデータを転送した旨を通知する「Ｆ
ＲＡＭ書換えデータ転送通知」をもマイクロプロセッサ
１２に送出する。このＦＲＡＭ書換えデータは、ＣＰＵ
３がＦＲＡＭ８内のアプリケーションプログラムにより
ＳＲＡＭ７に一時格納する。Upon receiving the "FRAM rewriting response", the host device 1 receives the microprocessor 1 via the communication channel 2.
The FRAM rewrite data is transferred to No. 2. At the same time, a notification "F
"RAM rewrite data transfer notification" is also sent to the microprocessor 12. This FRAM rewrite data is stored in the CPU
3 is temporarily stored in the SRAM 7 by the application program in the FRAM 8.
【００２１】このＦＲＡＭ書換えデータは、図１に示し
た如く、通信デバイス制御プログラム，初期設定プログ
ラム，アプリケーションプログラム，診断プログラム及
びＯＳであり、ＦＲＡＭ８に現在格納されているものを
新しく更新したデータ内容である。As shown in FIG. 1, the FRAM rewrite data is a communication device control program, an initial setting program, an application program, a diagnostic program, and an OS, and has data contents newly updated from that currently stored in the FRAM 8. is there.
【００２２】そして、このＳＲＡＭ７に一時的に格納し
た新しいデータが正しく動作するかどうかを診断する必
要があるので、ＳＲＡＭ７を動作せさるべくＣＰＵ３は
ＳＲＡＭ用のバンクであるバンク１にそのアドレス空間
を切換える。この切換え動作は、ＦＲＡＭ８内のアプリ
ケーションプログラムを用いて、ＣＰＵ３がソフトウェ
ア割込みによりＳＲＡＭ７に通知することで行われる。Since it is necessary to diagnose whether or not the new data temporarily stored in the SRAM 7 operates correctly, the CPU 3 operates the SRAM 7 by assigning the address space to the bank 1 which is a bank for SRAM. Switch. This switching operation is performed by the CPU 3 using the application program in the FRAM 8 to notify the SRAM 7 by a software interrupt.
【００２３】診断終了して正常終了すれば、ＣＰＵ３は
ＳＲＡＭ７のアプリケーションプログラムを用いて「正
常終了」を報告するためにソフトウェア割込みによりＦ
ＲＡＭ８へ通知を行う。尚、異常終了であれば、その時
点で全ての処理は終了となる。If the diagnosis ends normally and the CPU 3 ends normally, the CPU 3 uses the application program of the SRAM 7 to report "normal end" by means of a software interrupt.
Notify the RAM 8. If it is abnormally terminated, all the processes are terminated at that point.
【００２４】ＣＰＵ３はＦＲＡＭ８内のアプリケーショ
ンプログラムにより再びバンク０の切換えを行い、プロ
グラム制御をＥＰＲＯＭ６へ移す様にＥＰＲＯＭ６に対
して「ＥＰＲＯＭ切換え要求」を、ソフトウェア割込み
により通知する。The CPU 3 switches the bank 0 again by the application program in the FRAM 8, and notifies the EPROM 6 of the "EPROM switching request" by a software interrupt so as to transfer the program control to the EPROM 6.
【００２５】ＥＰＲＯＭ６に実行権が移ると、ＣＰＵ３
はＥＰＲＯＭ６内のＦＲＡＭ制御プログラムと簡易ＯＳ
とを用いてＦＲＡＭ制御回路１０に対して制御線９を介
して「ＦＲＡＭ消去」を指示する。ＦＲＡＭ制御回路１
０はＦＲＡＭ８の内容を一括消去するために制御線１１
を経由して消去指示をなす。ＦＲＡＭ８の消去が完了す
ると、ＦＲＡＭ制御回路１０からＥＰＲＯＭ６に対して
「消去完了通知」が報告される。When the execution right is transferred to the EPROM 6, the CPU 3
Is a FRAM control program in EPROM 6 and a simple OS
And are used to instruct the FRAM control circuit 10 to perform “FRAM erase” via the control line 9. FRAM control circuit 1
0 is a control line 11 for collectively erasing the contents of FRAM8
The deletion instruction is given via. When the erasing of the FRAM 8 is completed, the FRAM control circuit 10 notifies the EPROM 6 of “erasing completion notification”.
【００２６】同様にして、ＳＲＡＭ７に一時的に格納さ
れているデータが取出され、ＦＲＡＭ８に対して「ＦＲ
ＡＭ書込み」が実行される。Similarly, the data temporarily stored in the SRAM 7 is taken out and the "FR" is stored in the FRAM 8.
AM writing "is executed.
【００２７】続いて、「ＦＲＡＭ書込み検査」が行わ
れ、正常に書込まれていれば、ＦＲＡＭ８のプログラム
へ制御を移す必要があり、よって「ＥＰＲＯＭ切換え終
了通知」をＦＲＡＭ８へ報告すべくソフトウァ割込みが
発生される。Subsequently, the "FRAM write check" is performed, and if it is written normally, it is necessary to transfer the control to the program of the FRAM8. Therefore, the software interrupt for reporting the "EPROM switching end notification" to the FRAM8. Is generated.
【００２８】ＣＰＵ３は更新されたＦＲＡＭ８の格納内
容を用いて上位装置１に対して「ＦＲＡＭ書込みデータ
転送完了通知」を返送し、ファームウェア書換え動作が
終了となる。The CPU 3 returns a "FRAM write data transfer completion notification" to the host device 1 using the updated stored contents of the FRAM 8, and the firmware rewriting operation is completed.
【００２９】[0029]
【発明の効果】叙上の如く、本発明によれば、ファーム
ウェアとしてフラッシュメモリを用い、そのファームウ
ェアの更新のために新たなプログラムを一時的に格納す
るＲＡＭを別に設けておき、書換えのための更新プログ
ラムをこのＲＡＭに一時格納し、フラッシュメモリの内
容を一括消去後、ＲＡＭ内の更新プログラムをフラッシ
ュメモリに移して書込むようにしたので、ファームウェ
アをマイクロプロセッサ本体に対して挿抜することなく
書換えることができるという効果がある。As described above, according to the present invention, a flash memory is used as firmware, and a RAM for temporarily storing a new program for updating the firmware is separately provided for rewriting. The update program is temporarily stored in this RAM, the contents of the flash memory are erased all at once, and then the update program in the RAM is transferred to the flash memory for writing. There is an effect that can be.
【図１】本発明の実施例のシステムブロック図である。FIG. 1 is a system block diagram of an embodiment of the present invention.
【図２】本発明の実施例の動作を示すシーケンス図であ
る。FIG. 2 is a sequence diagram showing an operation of the exemplary embodiment of the present invention.
【図３】本発明の実施例のメモリマップの例を示す図で
ある。FIG. 3 is a diagram showing an example of a memory map according to an embodiment of the present invention.
【図４】従来のファームウェア書換えシステムのブロッ
ク図である。FIG. 4 is a block diagram of a conventional firmware rewriting system.
１ 上位装置 ２ 通信チャンネル ３ ＣＰＵ ４ 通信デバイス ５ マイクロプロセッサバス ６ ＥＰＲＯＭ（消去可能なＲＯＭ） ７ ＳＲＡＭ（スタティックＲＡＭ） ８ ＦＲＡＭ（フラッシュメモリ） １０ ＦＲＡＭ制御回路 １２ マイクロプロセッサ部 1 Upper Device 2 Communication Channel 3 CPU 4 Communication Device 5 Microprocessor Bus 6 EPROM (Erasable ROM) 7 SRAM (Static RAM) 8 FRAM (Flash Memory) 10 FRAM Control Circuit 12 Microprocessor Section
Claims (2)
と、前記プログラムを一時的に格納するためのランダム
アクセスメモリと、前記フラッシュメモリの格納プログ
ラムの更新指示に応答して更新プログラムを前記ランダ
ムアクセスメモリに一時格納制御する手段と、前記フラ
ッシュメモリの格納内容を一括消去してしかる後に前記
ランダムアクセスメモリに格納されている前記更新プロ
グラムを前記フラッシュメモリに書込むよう制御するフ
ラッシュメモリ制御手段とを含むことを特徴とするファ
ームウェア書換えシステム。1. A flash memory storing a program, a random access memory for temporarily storing the program, and an update program temporarily stored in the random access memory in response to an instruction to update the program stored in the flash memory. Storage control means and flash memory control means for controlling to write the update program stored in the random access memory to the flash memory after erasing the stored contents of the flash memory at once. Characteristic firmware rewriting system.
フラッシュメモリに対する消去及び書込みの制御を行う
ためのプログラムを予め格納したリードオンリメモリを
有することを特徴とする請求項１記載のファームウェア
書換えシステム。2. The firmware rewriting system according to claim 1, wherein the flash memory control means has a read-only memory in which a program for controlling erasing and writing to the flash memory is stored in advance.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21634592A JPH0644064A (en) | 1992-07-22 | 1992-07-22 | Firmware reloading system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21634592A JPH0644064A (en) | 1992-07-22 | 1992-07-22 | Firmware reloading system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0644064A true JPH0644064A (en) | 1994-02-18 |
Family
ID=16687099
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21634592A Pending JPH0644064A (en) | 1992-07-22 | 1992-07-22 | Firmware reloading system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0644064A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5884074A (en) * | 1996-10-11 | 1999-03-16 | Mitsubishi Denki Kabushiki Kaisha | Microcomputer utilizing flash memory for data storage |
| US6728956B2 (en) | 1998-08-28 | 2004-04-27 | Canon Kabushiki Kaisha | Data processor, program updating method and storage medium |
| US6842858B2 (en) | 2001-03-19 | 2005-01-11 | Funai Electric Co., Ltd. | Mechanism for updating firmware of an electronic device |
| KR100601164B1 (en) * | 1999-01-15 | 2006-07-13 | 삼성전자주식회사 | Emulator using a flash rom and firmware upgrade method |
-
1992
- 1992-07-22 JP JP21634592A patent/JPH0644064A/en active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5884074A (en) * | 1996-10-11 | 1999-03-16 | Mitsubishi Denki Kabushiki Kaisha | Microcomputer utilizing flash memory for data storage |
| US6728956B2 (en) | 1998-08-28 | 2004-04-27 | Canon Kabushiki Kaisha | Data processor, program updating method and storage medium |
| US9407972B2 (en) | 1998-08-28 | 2016-08-02 | Canon Kabushiki Kaisha | Data processor, program updating method and storage medium |
| KR100601164B1 (en) * | 1999-01-15 | 2006-07-13 | 삼성전자주식회사 | Emulator using a flash rom and firmware upgrade method |
| US6842858B2 (en) | 2001-03-19 | 2005-01-11 | Funai Electric Co., Ltd. | Mechanism for updating firmware of an electronic device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4668416B2 (en) | Protecting boot block code when enabling write access to the boot block | |
| US6601132B2 (en) | Nonvolatile memory and method of writing data thereto | |
| EP0569178A2 (en) | Apparatus and method for downloading programs | |
| US6745278B2 (en) | Computer capable of rewriting an area of a non-volatile memory with a boot program during self mode operation of the computer | |
| JP2006294061A (en) | Memory management | |
| JPH11134875A (en) | Semiconductor memory and apparatus and method of controlling semiconductor memory | |
| JP2001209543A (en) | Program rewriting method for flash microcomputer | |
| JPH10161988A (en) | Microcomputer having flash eeprom built in | |
| US5495518A (en) | Car telephone apparatus having operational control program replacing function | |
| JPH0644064A (en) | Firmware reloading system | |
| US6301709B1 (en) | Circuit pack system with semi-or fully-automatic upgrade capability | |
| JPH10124403A (en) | Writing method for block deletion type flash memory | |
| JPH1063497A (en) | Program updating method | |
| JP2002175193A (en) | Device and method for rewriting program | |
| JPH0581012A (en) | Firmware rewrite system for information processor | |
| JP4031693B2 (en) | Nonvolatile memory and data storage device having the same | |
| JP3593622B2 (en) | Non-volatile memory data rewriting method | |
| JP4478298B2 (en) | Data transfer system | |
| JP2000243093A (en) | Data storing method for flash memory and data reading out method from flash memory | |
| JP2002073360A (en) | Start information rewrite device | |
| JP2011108161A (en) | Information processor | |
| JP3166659B2 (en) | Storage device | |
| JPH09152969A (en) | Software updating device of electronic equipment | |
| KR20000033437A (en) | Apparatus for implementing function of bootstrap loader | |
| JP2000035916A (en) | Memory operation management method |