JPH064336A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH064336A JPH064336A JP4157170A JP15717092A JPH064336A JP H064336 A JPH064336 A JP H064336A JP 4157170 A JP4157170 A JP 4157170A JP 15717092 A JP15717092 A JP 15717092A JP H064336 A JPH064336 A JP H064336A
- Authority
- JP
- Japan
- Prior art keywords
- cache memory
- cpu
- compartment
- limit value
- failure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000007850 degeneration Effects 0.000 claims abstract description 18
- 230000010365 information processing Effects 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 230000006984 memory degeneration Effects 0.000 description 4
- 230000006835 compression Effects 0.000 description 3
- 238000007906 compression Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】
【目的】ＣＰＵのキャッシュメモリの障害処理に多様化
をもたせ、ユーザの様々なニーズに対応する。 【構成】障害処理用プロセッサ内ににキャッシュメモリ
のコンパートメント毎の障害の回数をＣＰＵ毎にカウン
トする障害回数カウンタと、キャッシュメモリのコンパ
ートメントを縮退した回数をＣＰＵ毎にカウントする縮
退回数カウンタとを設け、また、障害処理プロセッサ内
に障害の回数の限界値および縮退の回数の限界値を記憶
しておき、障害回数カウンタの内容と障害の回数の限界
値とから、ＣＰＵの障害の回数の限界を障害処理プロセ
ッサが識別し、識別の結果により、障害の回数の限界値
を越えた際、そのコンパートメントを障害処理用プロセ
ッサが縮退し、縮退回数のＣＰＵ毎のカウントの結果
と、縮退の回数の限界値とからキャッシュメモリのコン
パートメントを縮退する限界を識別し、識別の結果によ
り、退避の回数の限界値を越えた際に障害処理用プロセ
ッサがＣＰＵを縮退するようにしたことを特徴とする情
報処理装置。
をもたせ、ユーザの様々なニーズに対応する。 【構成】障害処理用プロセッサ内ににキャッシュメモリ
のコンパートメント毎の障害の回数をＣＰＵ毎にカウン
トする障害回数カウンタと、キャッシュメモリのコンパ
ートメントを縮退した回数をＣＰＵ毎にカウントする縮
退回数カウンタとを設け、また、障害処理プロセッサ内
に障害の回数の限界値および縮退の回数の限界値を記憶
しておき、障害回数カウンタの内容と障害の回数の限界
値とから、ＣＰＵの障害の回数の限界を障害処理プロセ
ッサが識別し、識別の結果により、障害の回数の限界値
を越えた際、そのコンパートメントを障害処理用プロセ
ッサが縮退し、縮退回数のＣＰＵ毎のカウントの結果
と、縮退の回数の限界値とからキャッシュメモリのコン
パートメントを縮退する限界を識別し、識別の結果によ
り、退避の回数の限界値を越えた際に障害処理用プロセ
ッサがＣＰＵを縮退するようにしたことを特徴とする情
報処理装置。
Description
【０００１】
【産業上の利用分野】本発明は情報処理装置に関し、特
にキャッシュメモリに障害が発生した際の救済処置に関
するものである。
にキャッシュメモリに障害が発生した際の救済処置に関
するものである。
【０００２】
【従来の技術】従来、キャッシュメモリのあるコンパー
トメントにパリティエラーが発生し障害を検出した際、
そのキャッシュメモリのコンパートメントが故障したと
判断し、無条件にそのキャッシュメモリのコンパートメ
ントを縮退していた。またキャッシュメモリの縮退が一
定の限界を越えた際には、そのＣＰＵを縮退していた。
トメントにパリティエラーが発生し障害を検出した際、
そのキャッシュメモリのコンパートメントが故障したと
判断し、無条件にそのキャッシュメモリのコンパートメ
ントを縮退していた。またキャッシュメモリの縮退が一
定の限界を越えた際には、そのＣＰＵを縮退していた。
【０００３】
【発明が解決しようとする課題】ＬＳＩの高集積化が進
み、キャッシュメモリのあるコンパートメントにパリテ
ィエラーが発生しても故障ではなくα線の影響によるビ
ット反転、つまりソフトエラーである確率が高くなって
きた。このため前述した従来の情報処理装置のように、
無条件にキャッシュメモリのあるコンパートメントを縮
退してしまうのでは、故障でないにも拘わらずキャッシ
ュメモリのあるコンパートメントを縮退する事になり、
システムの性能低下を招いてしまう。
み、キャッシュメモリのあるコンパートメントにパリテ
ィエラーが発生しても故障ではなくα線の影響によるビ
ット反転、つまりソフトエラーである確率が高くなって
きた。このため前述した従来の情報処理装置のように、
無条件にキャッシュメモリのあるコンパートメントを縮
退してしまうのでは、故障でないにも拘わらずキャッシ
ュメモリのあるコンパートメントを縮退する事になり、
システムの性能低下を招いてしまう。
【０００４】また、ユーザのニーズも多様化し、パリテ
ィエラーが発生した場合、システム運用の安全を考え、
キャッシュメモリのあるコンパートメント、もしくはそ
のＣＰＵを縮退して再試行する救済方法の他に、性能低
下を重要と考え、キャッシュメモリのあるコンパートメ
ントを縮退すぜに再試行する救済方法などが要求される
ようになった。
ィエラーが発生した場合、システム運用の安全を考え、
キャッシュメモリのあるコンパートメント、もしくはそ
のＣＰＵを縮退して再試行する救済方法の他に、性能低
下を重要と考え、キャッシュメモリのあるコンパートメ
ントを縮退すぜに再試行する救済方法などが要求される
ようになった。
【０００５】本発明は、ソフトエラーによる性能低下防
止およびキャッシュメモリに障害が発生した際の救済方
法に多様化をもたせるものである。
止およびキャッシュメモリに障害が発生した際の救済方
法に多様化をもたせるものである。
【０００６】
【課題を解決するための手段】本発明の装置は、複数の
ＣＰＵと障害処理用プロセッサとオペレータコンソール
と前記ＣＰＵ内に複数コンパートメントのキャッシュメ
モリを有する情報処理装置において、障害処理用プロセ
ッサ内に前記にキャッシュメモリのコンパートメント毎
の障害の回数をＣＰＵ毎にカウントする障害回数カウン
タと、前記キャッシュメモリのコンパートメントを縮退
した回数を前記ＣＰＵ毎にカウントする縮退回数カウン
タとを設け、また、前記障害処理プロセッサ内に前記障
害の回数の限界値および前記縮退の回数の限界値を記憶
しておき、前記障害回数カウンタの内容と前記障害の回
数の限界値とから、ＣＰＵの前記障害の回数の限界を前
記障害処理プロセッサが識別し、前記識別の結果によ
り、前記障害の回数の限界値を越えた際、そのコンパー
トメントを前記障害処理用プロセッサが縮退し、前記縮
退回数のＣＰＵ毎のカウントの結果と、前記縮退の回数
の限界値とから前記キャッシュメモリのコンパートメン
トを縮退する限界を識別し、前記識別の結果により、前
記退避の回数の限界値を越えた際に前記障害処理用プロ
セッサが前記ＣＰＵを縮退するようにしたことを特徴と
する。
ＣＰＵと障害処理用プロセッサとオペレータコンソール
と前記ＣＰＵ内に複数コンパートメントのキャッシュメ
モリを有する情報処理装置において、障害処理用プロセ
ッサ内に前記にキャッシュメモリのコンパートメント毎
の障害の回数をＣＰＵ毎にカウントする障害回数カウン
タと、前記キャッシュメモリのコンパートメントを縮退
した回数を前記ＣＰＵ毎にカウントする縮退回数カウン
タとを設け、また、前記障害処理プロセッサ内に前記障
害の回数の限界値および前記縮退の回数の限界値を記憶
しておき、前記障害回数カウンタの内容と前記障害の回
数の限界値とから、ＣＰＵの前記障害の回数の限界を前
記障害処理プロセッサが識別し、前記識別の結果によ
り、前記障害の回数の限界値を越えた際、そのコンパー
トメントを前記障害処理用プロセッサが縮退し、前記縮
退回数のＣＰＵ毎のカウントの結果と、前記縮退の回数
の限界値とから前記キャッシュメモリのコンパートメン
トを縮退する限界を識別し、前記識別の結果により、前
記退避の回数の限界値を越えた際に前記障害処理用プロ
セッサが前記ＣＰＵを縮退するようにしたことを特徴と
する。
【０００７】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【０００８】図２は本発明が適用される情報処理装置の
一例であり、障害処理用プロセッサ１０、ＣＰＵ１、Ｃ
ＰＵ２、主記憶装置１３、入出力チャネル１４およびオ
ペレータコンソール１９から構成される。
一例であり、障害処理用プロセッサ１０、ＣＰＵ１、Ｃ
ＰＵ２、主記憶装置１３、入出力チャネル１４およびオ
ペレータコンソール１９から構成される。
【０００９】図３はＣＰＵ１またはＣＰＵ２のブロック
図であり、４つのコンパートメント１０１〜１０４から
成るキャッシュメモリ１００と、コンパートメンタ１０
１〜１０４と１対１対応の縮退フラグ１１１〜１１４か
ら成るキャッシュメモリ縮退プログ１１０とを有する。
図であり、４つのコンパートメント１０１〜１０４から
成るキャッシュメモリ１００と、コンパートメンタ１０
１〜１０４と１対１対応の縮退フラグ１１１〜１１４か
ら成るキャッシュメモリ縮退プログ１１０とを有する。
【００１０】図４は障害処理用プロセッサ１０のブロッ
ク図であり、ＣＰＵ１のキャッシュメモリのコンパート
メント１０１〜１０４に対する障害カウンタ２０１〜２
０４、ＣＰＵ２のキャッシュメモリのコンパートメント
１０１〜１０４に対する障害カウンタ２０５〜２０８、
ＣＰＵ１のキャッシュメモリの縮退回数カウンタ２０
９、ＣＰＵ２のキャッシュメモリの縮退回数カウンタ２
１０、キャッシュメモリコンパートメント障害回数限界
値２１１、キャッシュメモリ縮退コンパートメント回数
限界値２１２および制御プログラム２１３からなる。キ
ャッシュメモリコンパートメント障害回数限界値２１１
およびキャッシュメモリ縮退コンパートメント回数限界
値２１２は、コンソールインターフェース２０を通じて
オペレータコンソール１９から任意の値を設定できる。
ク図であり、ＣＰＵ１のキャッシュメモリのコンパート
メント１０１〜１０４に対する障害カウンタ２０１〜２
０４、ＣＰＵ２のキャッシュメモリのコンパートメント
１０１〜１０４に対する障害カウンタ２０５〜２０８、
ＣＰＵ１のキャッシュメモリの縮退回数カウンタ２０
９、ＣＰＵ２のキャッシュメモリの縮退回数カウンタ２
１０、キャッシュメモリコンパートメント障害回数限界
値２１１、キャッシュメモリ縮退コンパートメント回数
限界値２１２および制御プログラム２１３からなる。キ
ャッシュメモリコンパートメント障害回数限界値２１１
およびキャッシュメモリ縮退コンパートメント回数限界
値２１２は、コンソールインターフェース２０を通じて
オペレータコンソール１９から任意の値を設定できる。
【００１１】図１は本発明の一実施例の処理フローチャ
ートである。始めにステップ４００１でキャッシュメモ
リの障害であるか否かを判断し、キャッシュメモリの障
害であればステップ４０２を実行し、キャッシュメモリ
の障害でなければステップ４０４を実行する。
ートである。始めにステップ４００１でキャッシュメモ
リの障害であるか否かを判断し、キャッシュメモリの障
害であればステップ４０２を実行し、キャッシュメモリ
の障害でなければステップ４０４を実行する。
【００１２】ステップ４０２ではＣＰＵｉのキャッシュ
メモリコンパートメント障害カウンタＥijとキャッシュ
メモリのコンパートメント障害回数限界値２１１が等し
いか否かを判断し、等ければステップ４０５を実行し、
等しくなければステップ４０３を実行する。
メモリコンパートメント障害カウンタＥijとキャッシュ
メモリのコンパートメント障害回数限界値２１１が等し
いか否かを判断し、等ければステップ４０５を実行し、
等しくなければステップ４０３を実行する。
【００１３】次にステップ４０３ではＣＰＵｉのキャッ
シュメモリコンパートメント障害カウンタＥij“１”を
足してステップ４０４を実行する。
シュメモリコンパートメント障害カウンタＥij“１”を
足してステップ４０４を実行する。
【００１４】ステップ４０４ではそれまでＣＰＵｉで実
行されていたプログラムを再試行する。次にステップ４
０５ではＣＰＵｉキャッシュメモリコパートメント縮退
回数カウンタＤi とキャッシュメモリ縮退コンパートメ
ント回数限界値２１２が等しいか否かを判断し、等しけ
ればステップ４０８を実行し、等しくなければステップ
４０６を実行する。
行されていたプログラムを再試行する。次にステップ４
０５ではＣＰＵｉキャッシュメモリコパートメント縮退
回数カウンタＤi とキャッシュメモリ縮退コンパートメ
ント回数限界値２１２が等しいか否かを判断し、等しけ
ればステップ４０８を実行し、等しくなければステップ
４０６を実行する。
【００１５】次にステップ４０６では縮退フラグ制御線
１５または縮退フラグ制御線１６を通じてキャッシュメ
モリ縮退フラグ１１０を更新する。
１５または縮退フラグ制御線１６を通じてキャッシュメ
モリ縮退フラグ１１０を更新する。
【００１６】次にステップ４０７ではＣＰＵｉキャッシ
ュメモリコンパートメント縮退回数カウンタＤi に
“１”を足してステップ４０４を実行する。次にステッ
プ４０８では縮退制御線１７または縮退制御線１８を通
じてＣＰＵｉを縮退する。
ュメモリコンパートメント縮退回数カウンタＤi に
“１”を足してステップ４０４を実行する。次にステッ
プ４０８では縮退制御線１７または縮退制御線１８を通
じてＣＰＵｉを縮退する。
【００１７】
【発明の効果】以上説明したように本発明は、ソフトウ
エラーによる性能低下防止およびキャッシュメモリに障
害が発生した際の救済方法に多様化をもたせる効果があ
る。
エラーによる性能低下防止およびキャッシュメモリに障
害が発生した際の救済方法に多様化をもたせる効果があ
る。
【図１】本発明の一実施例を示すフローチャートであ
る。
る。
【図２】本発明が適用される情報処理装置のブロック図
である。
である。
【図３】本発明におけるＣＰＵ内のキャッシュメモリの
ブロック図である。
ブロック図である。
【図４】本発明における障害処理用プロセッサのブロッ
ク図である。
ク図である。
１，２ ＣＰＵ １０ 障害処理用プロセッサ １３ 主記憶装置 １４ 入出力チャネル １９ オペレータコンソール １００ キャッシュメモリ １０１〜１０４ コンパートメンタ １０２ コンパートメント １０３ コンパートメント １１０ キャッシュメモリ縮退フラグ １１１〜１１４ 縮退フラグ ２０１〜２０８ 障害回数カウンタ ２０８〜２１０ 縮退回数カウンタ ２１１ キャッシュメモリコンパートメント障害回数
限界値 ２１２ キャッシュメモリ縮退コンパートメンタ回数
限界値
限界値 ２１２ キャッシュメモリ縮退コンパートメンタ回数
限界値
Claims (1)
- 【請求項１】 複数のＣＰＵと障害処理用プロセッサと
オペレータコンソールと前記ＣＰＵ内に複数コンパート
メントのキャッシュメモリを有する情報処理装置におい
て、 障害処理用プロセッサ内に前記にキャッシュメモリのコ
ンパートメント毎の障害の回数をＣＰＵ毎にカウントす
る障害回数カウンタと、 前記キャッシュメモリのコンパートメントを縮退した回
数を前記ＣＰＵ毎にカウントする縮退回数カウンタとを
設け、 また、前記障害処理プロセッサ内に前記障害の回数の限
界値および前記縮退の回数の限界値を記憶しておき、 前記障害回数カウンタの内容と前記障害の回数の限界値
とから、ＣＰＵの前記障害の回数の限界を前記障害処理
プロセッサが識別し、 前記識別の結果により、前記障害の回数の限界値を越え
た際、そのコンパートメントを前記障害処理用プロセッ
サが縮退し、 前記縮退回数のＣＰＵ毎のカウントの結果と、前記縮退
の回数の限界値とから前記キャッシュメモリのコンパー
トメントを縮退する限界を識別し、 前記識別の結果により、前記退避の回数の限界値を越え
た際に前記障害処理用プロセッサが前記ＣＰＵを縮退す
るようにしたことを特徴とする情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4157170A JP2786058B2 (ja) | 1992-06-17 | 1992-06-17 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4157170A JP2786058B2 (ja) | 1992-06-17 | 1992-06-17 | 情報処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH064336A true JPH064336A (ja) | 1994-01-14 |
| JP2786058B2 JP2786058B2 (ja) | 1998-08-13 |
Family
ID=15643723
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4157170A Expired - Fee Related JP2786058B2 (ja) | 1992-06-17 | 1992-06-17 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2786058B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6883069B2 (en) | 2002-07-05 | 2005-04-19 | Fujitsu Limited | Cache control device and manufacturing method thereof |
| US8006139B2 (en) | 2006-02-27 | 2011-08-23 | Fujitsu Limited | Degeneration control device and degeneration control program |
| JP2018163539A (ja) * | 2017-03-27 | 2018-10-18 | 日本電気株式会社 | 自己診断方法および自己診断プログラム |
-
1992
- 1992-06-17 JP JP4157170A patent/JP2786058B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6883069B2 (en) | 2002-07-05 | 2005-04-19 | Fujitsu Limited | Cache control device and manufacturing method thereof |
| US8006139B2 (en) | 2006-02-27 | 2011-08-23 | Fujitsu Limited | Degeneration control device and degeneration control program |
| JP2018163539A (ja) * | 2017-03-27 | 2018-10-18 | 日本電気株式会社 | 自己診断方法および自己診断プログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2786058B2 (ja) | 1998-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9092349B2 (en) | Storage of codeword portions | |
| US10489244B2 (en) | Systems and methods for detecting and correcting memory corruptions in software | |
| US7246257B2 (en) | Computer system and memory control method thereof | |
| US8438452B2 (en) | Poison bit error checking code scheme | |
| JPH064336A (ja) | 情報処理装置 | |
| US7584388B2 (en) | Error notification method and information processing apparatus | |
| US7353433B2 (en) | Poisoned error signaling for proactive OS recovery | |
| JPH0758478B2 (ja) | １ビット反転エラーの処理方式 | |
| JP3160144B2 (ja) | キャッシュメモリ装置 | |
| JPH05158804A (ja) | Ｒａｍチェック方法 | |
| JP3110222B2 (ja) | マイクロコンピュータ | |
| JPH06202879A (ja) | 割込み処理方法 | |
| JPH0922387A (ja) | メモリ装置 | |
| JPS63124156A (ja) | メモリエラ−検知方法 | |
| JPH0454656A (ja) | 電子機器 | |
| JP2900550B2 (ja) | ビットエラー検出訂正回路 | |
| JPS60163135A (ja) | デ−タバスチエツク方式 | |
| JPS63101947A (ja) | エラ−処理方式 | |
| JPH06274468A (ja) | コンピュ−タの異常検出方法 | |
| JPS59123054A (ja) | イニシアル検出方式 | |
| JPH064356A (ja) | ソフトウエアの異常動作検出方式 | |
| JPH02204839A (ja) | 情報処理装置 | |
| JPS63118953A (ja) | パリテイ異常検出方式 | |
| JPH05233341A (ja) | 業務処理プログラムの再起動制御方式 | |
| JP2000040036A (ja) | メモリチェック回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980428 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |