JPH0641172U - プリント基板 - Google Patents

プリント基板

Info

Publication number
JPH0641172U
JPH0641172U JP075336U JP7533692U JPH0641172U JP H0641172 U JPH0641172 U JP H0641172U JP 075336 U JP075336 U JP 075336U JP 7533692 U JP7533692 U JP 7533692U JP H0641172 U JPH0641172 U JP H0641172U
Authority
JP
Japan
Prior art keywords
solder resist
substrate
sealing material
frame
silicon resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP075336U
Other languages
English (en)
Inventor
寿 今任
幸生 後藤
Original Assignee
株式会社精工舎
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社精工舎 filed Critical 株式会社精工舎
Priority to JP075336U priority Critical patent/JPH0641172U/ja
Publication of JPH0641172U publication Critical patent/JPH0641172U/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 封止材の被覆範囲を縮小して部品の実装密度
を向上させることによりプリント基板を小型化する。 【構成】 基板1の上面に、IC3を実装すべき位置の
周囲の所定領域を除いてソルダレジスト2が塗布してあ
る。ソルダレジスト2には、封止材4を被覆すべき領域
1aを囲む位置で基板を露見させる溝部2aが枠状に設
けてある。溝部には、封止材の流出防止用のシリコン樹
脂5を流し込み、このシリコン樹脂が基板と接触すると
ともにその上部が表面張力によって細い突条となってソ
ルダレジストの上面に突出した状態で固化している。基
板1の上面にIC3を実装し、さらにポッティング処理
として、液状物からなる封止材4で被覆すると、封止材
は重力作用によってICの周囲に拡がって流れ出すが、
シリコン樹脂5の枠によってせき止められ、その枠から
外への流出を防止する。

Description

【考案の詳細な説明】
【0001】
【産業上の利用分野】
本考案は、プリント基板に関するものである。
【0002】
【従来の技術】
プリント基板にICなどの部品を実装し、部品を保護するためにポッティング などにより封止する場合には、封止材を滴下させる際の封止面積があまり大きく ならないように、部品の実装位置の周囲にシリコン樹脂を盛り上げた状態に囲ん だ枠で封止する領域を作っている。
【0003】 例として、図3に示すように、プリント基板11の上面は、ICなどの部品1 3の実装位置を除いた大部分は、ソルダレジスト12を塗布することにより保護 されており、シリコン樹脂15は、このソルダレジストの上面に付着させて実装 位置を囲んだ枠状に設けてある。ICなどの部品を実装後、これを保護するため のポッティング処理をすると、封止材14は、部品13の上面及びその周囲を覆 った状態で盛り上がり、液状物からなる封止材が流れ出した周囲は、シリコン樹 脂の枠によってせきとめられて封止面積の拡大を防ぐことにより、プリント基板 の小型化が図られている。
【0004】
【考案が解決しようとする課題】
ところが、ソルダレジスト12の上面にシリコン樹脂を付着させると、シリコ ン樹脂15はソルダレジスト上で、にじんで広がる性質を有しているため、シリ コン樹脂がソルダレジストを塗布していない領域のパターン等に触れるおそれが ある。これを避けるためには、シリコン樹脂で囲んでいる枠をある程度大きくし なければならず、それだけ封止面積も大きくなり、部品の実装密度が低下し、プ リント基板の小型化を妨げる原因になっている。
【0005】 そこで本考案の目的は、シリコン樹脂の枠を設ける際にシリコン樹脂が拡がら ないようにして部品の封止面積を小さくすることにより、プリント基板の小型化 を図ることにある。
【0006】
【課題を解決するための手段】
上記の目的を達成するために、本考案のプリント基板は、基板上面のICを実 装すべき位置の周囲の所定領域を残してソルダレジストが塗布してあり、このソ ルダレジストには、ICの封止材を被覆すべき領域を囲む位置に基板を露出させ る溝部が設けてあり、この溝部には、封止材の流出防止用のシリコン樹脂を流し 込み、シリコン樹脂は基板に接触するとともに、その上部がソルダレジスト上面 に突出した状態で固化している。
【0007】
【作用】
ソルダレジストにICの封止材を被覆すべき領域を囲む位置で基板を露見させ る溝部に流し込まれたシリコン樹脂は、基板に接触するとともに、その上部がソ ルダレジスト上面に突出した状態で固化して封止材による封止領域を規制する枠 を作る。シリコン樹脂は、ソルダレジストとの接触による表面張力により盛り上 がり、高くて狭い幅の封止材の流出防止用の枠を作ることにより封止材の流出防 止能力を大きくしICの実装密度を高くしている。
【0008】
【実施例】
以下、本考案の実施例について、図面を参照して説明する。
【0009】 図1,2は、プリント基板のICを実装すべき位置の周囲を拡大したものを示 している。図示してあるように、上面に回路パターンを設けてある基板1の上面 にソルダレジスト2が塗布してある。ソルダレジスト2としては、加熱硬化型の エポキシ樹脂を採用し、スクリーン印刷法によって所定領域に塗布してある。ソ ルダレジスト2は、IC3を実装すべき位置1aの周囲には塗布しておらず、I C実装の際のはんだ付け等の処理を可能にしてある。
【0010】 ソルダレジスト2には、封止材4を被覆すべき領域1aを囲む位置で基板1を 露見させる溝部2aが設けてある。溝部2aは、スクリーン印刷によるソルダレ ジストの塗布の際にIC3の実装位置とその周囲の塗布しない部分とともに、こ の塗布しない部分の周囲を囲む枠状に形成してある。
【0011】 溝部2aには、シリコン樹脂5がソルダレジスト2の上面に突出し、かつ固化 した状態で枠を作り、封止材4の流出防止可能にしてある。シリコン樹脂5は、 液状体で溝部2aに流し込み、基板1の上面と接触し、その上部は、表面張力に よって細い突条となって上面に突出している。
【0012】 図1に示すように、基板1上面のICの実装すべき位置1aにIC3を実装し 、さらにポッティング処理として、エポキシ等の液状物からなる封止材4で被覆 すると、封止材は重力作用によってICの周囲に拡がって固化し、ICやパター ンを保護する。ポッティング処理の際に周囲に拡がりつつある封止材は、シリコ ン樹脂5の枠によってせき止められ、その枠から外への流出を防止可能である。 封止材の存在領域は、ソルダレジスト2の塗布時に形成された溝部2aによって 決まるため、他の部品の実装位置を近接させて設けることが可能となるので、部 品の実装密度を高くすることが可能になる。
【0013】 本考案では、ソルダレジスト2をエポキシ樹脂をスクリーン印刷によって塗布 する手段を採用しているが、ソルダレジスト材はこれに限定されるものではなく 、メラミン樹脂など他のレジスト材を採用してもよい。また、レジスト材の塗布 法も写真法その他の方法を採用して塗布したものでもよい。なお、実装部品はI C以外のものでも適用可能である。
【0014】
【考案の効果】
以上説明したように、本考案は、シリコン樹脂を溝部に流し込んで固化させて 作られた細い幅の枠で囲んであるので、封止材の被覆すべき領域を小さくできる ので、IC等の実装密度を高くすることが可能となり、プリント基板の小型化を 実現できる。
【図面の簡単な説明】
【図1】本考案の要部の断面図である。
【図2】同、平面図である。
【図3】従来例を示す断面図である。
【符号の説明】
1 基板 1a 封止材を被覆すべき領域 2 ソルダレジスト 2a 溝部 3 IC 4 封止材 5 シリコン樹脂

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項1】 基板上面のICを実装すべき位置の周囲
    の所定領域を残してソルダレジストが塗布してあり、 上記ソルダレジストには、上記ICの封止材を被覆すべ
    き領域を囲む位置に上記基板を露出させる溝部が設けて
    あり、 上記溝部には、上記封止材の流出防止用のシリコン樹脂
    を流し込み、上記シリコン樹脂は上記基板に接触すると
    ともに、その上部が上記ソルダレジスト上面に突出した
    状態で固化していることを特徴とするプリント基板。
JP075336U 1992-10-29 1992-10-29 プリント基板 Pending JPH0641172U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP075336U JPH0641172U (ja) 1992-10-29 1992-10-29 プリント基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP075336U JPH0641172U (ja) 1992-10-29 1992-10-29 プリント基板

Publications (1)

Publication Number Publication Date
JPH0641172U true JPH0641172U (ja) 1994-05-31

Family

ID=13573320

Family Applications (1)

Application Number Title Priority Date Filing Date
JP075336U Pending JPH0641172U (ja) 1992-10-29 1992-10-29 プリント基板

Country Status (1)

Country Link
JP (1) JPH0641172U (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101666757B1 (ko) * 2015-07-13 2016-10-24 앰코 테크놀로지 코리아 주식회사 반도체 패키지

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101666757B1 (ko) * 2015-07-13 2016-10-24 앰코 테크놀로지 코리아 주식회사 반도체 패키지

Similar Documents

Publication Publication Date Title
US6153930A (en) Electronic circuit device and method
KR960002490B1 (ko) 반도체 장치 어셈블리
CN100382285C (zh) 印制电路板及其制造方法以及电子部件
JP2678958B2 (ja) フィルム配線基板およびその製造方法
KR100780829B1 (ko) 반도체 장치용 테이프 캐리어 및 그것을 이용한 반도체 장치
JP4811520B2 (ja) 半導体装置用基板の製造方法、半導体装置の製造方法、半導体装置用基板及び半導体装置
US5707714A (en) Printed circuit board for flow soldering
US20050082686A1 (en) Circuitized substrate for fixing solder beads on pads
JP2001244384A (ja) ベアチップ搭載プリント配線基板
JPH0641172U (ja) プリント基板
JPS58132954A (ja) 混成集積回路の封止方法
JP2797598B2 (ja) 混成集積回路基板
KR960015923B1 (ko) 테이프캐리어 반도체소자
JPH05299535A (ja) 半導体装置
JP2515515Y2 (ja) 電子機器
JP4212880B2 (ja) 回路基板アセンブリ
JPH01270325A (ja) ポッティング封止用のマスク
JPH10214924A (ja) 半導体素子の樹脂封止構造
JPH11135685A (ja) 半導体モジュール及びその樹脂封止方法
JPH04201389A (ja) ファインパターンメタルマスク
JP2003188204A (ja) 半導体装置
JPH1032373A (ja) プリント配線基板及びこれを用いたパッケージ
JPH04119655A (ja) プリント配線板
JPH04118950A (ja) 半導体装置およびその封止方法
JPS6395652A (ja) 保護材流出防止用ダムの形成方法