JPH0640585B2 - Thin film transistor - Google Patents
Thin film transistorInfo
- Publication number
- JPH0640585B2 JPH0640585B2 JP27568287A JP27568287A JPH0640585B2 JP H0640585 B2 JPH0640585 B2 JP H0640585B2 JP 27568287 A JP27568287 A JP 27568287A JP 27568287 A JP27568287 A JP 27568287A JP H0640585 B2 JPH0640585 B2 JP H0640585B2
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- metal
- insulating layer
- thin film
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000010409 thin film Substances 0.000 title claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 52
- 239000002184 metal Substances 0.000 claims description 52
- 239000000758 substrate Substances 0.000 claims description 18
- 239000011521 glass Substances 0.000 claims description 11
- 229910052715 tantalum Inorganic materials 0.000 claims description 9
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 9
- 150000002739 metals Chemical class 0.000 claims description 7
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 5
- 229910001120 nichrome Inorganic materials 0.000 claims description 5
- 239000010936 titanium Substances 0.000 claims description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 claims description 4
- 229910052758 niobium Inorganic materials 0.000 claims description 4
- 239000010955 niobium Substances 0.000 claims description 4
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 claims description 4
- 229910052726 zirconium Inorganic materials 0.000 claims description 4
- 229910044991 metal oxide Inorganic materials 0.000 claims description 3
- 150000004706 metal oxides Chemical class 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 239000010408 film Substances 0.000 description 21
- 238000000034 method Methods 0.000 description 12
- 239000000463 material Substances 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 238000005566 electron beam evaporation Methods 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910001936 tantalum oxide Inorganic materials 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910006404 SnO 2 Inorganic materials 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は薄膜トランジスタ、更に詳細には、特にゲート
電極の基板からの剥離防止を図った薄膜トランジスタに
関する。Description: TECHNICAL FIELD The present invention relates to a thin film transistor, and more particularly to a thin film transistor in which peeling of a gate electrode from a substrate is prevented.
（従来の技術） 第２図は、従来の薄膜トランジスタ（以下、ＴＦＴとい
う）の要部断面図（ｃ）及びその製造工程図（ａ〜ｃ）
を示し、図中、１はガラスよりなる透明の基板、２はＩ
ＴＯ（In2O3 ＋SnO2）よりなる透明電極、３はタンタル
（Ta）よりなるゲート電極、４は酸化タンタル（TaOx）
よりなる第一ゲート絶縁層、５は第二ゲート絶縁層、６
は活性層、７はドレイン電極、そして８はソース電極を
示す。(Prior Art) FIG. 2 is a sectional view (c) of a main part of a conventional thin film transistor (hereinafter referred to as a TFT) and manufacturing process diagrams (a to c) thereof.
In the figure, 1 is a transparent substrate made of glass, 2 is I
Transparent electrode made of TO (In 2 O 3 + SnO 2 ), 3 is a gate electrode made of tantalum (Ta), 4 is tantalum oxide (TaOx)
A first gate insulating layer, 5 is a second gate insulating layer, 6
Is an active layer, 7 is a drain electrode, and 8 is a source electrode.
この種のＴＦＴは、例えば次の方法により製造されてい
た。第２図を参照して説明する。This type of TFT has been manufactured, for example, by the following method. This will be described with reference to FIG.
基板１上に、スパッタ法又は電子ビーム蒸着法と加工
（ホトリソグラフィー、エッチング）により透明電極２
を形成し、次いで同基板１上にスパッタ法と加工（ホト
リソグラフィー、エッチング）によりゲート電極３を形
成する［第２図（ａ）］。ゲート電極３の所定部分を陽
極酸化することによって、ゲート電極３の上層部に第一
ゲート絶縁層４を形成する［第２図（ｂ）］。次いで、
ゲート電極３及び第一ゲート絶縁層４の所定部分に第二
ゲート絶縁膜５及び活性層６を順次形成し、更にドレイ
ン電極７及びソース電極８を形成する［第２図
（ｃ）］。そして、最後にシリコン酸化膜（SiOx）、シ
リコン窒化膜（SiNx）よりなる保護膜（図示せず）をＴ
ＦＴ及び透明電極上に形成することによりＴＦＴが製造
される。A transparent electrode 2 is formed on a substrate 1 by sputtering or electron beam evaporation and processing (photolithography, etching).
Then, the gate electrode 3 is formed on the same substrate 1 by the sputtering method and processing (photolithography, etching) [FIG. 2 (a)]. A predetermined portion of the gate electrode 3 is anodized to form a first gate insulating layer 4 on the gate electrode 3 [FIG. 2 (b)]. Then
A second gate insulating film 5 and an active layer 6 are sequentially formed on predetermined portions of the gate electrode 3 and the first gate insulating layer 4, and a drain electrode 7 and a source electrode 8 are further formed [FIG. 2 (c)]. Finally, a protective film (not shown) made of a silicon oxide film (SiOx) and a silicon nitride film (SiNx) is formed on the T film.
A TFT is manufactured by forming it on the FT and the transparent electrode.
而して、ＴＦＴは、透明電極を二次元的に配置すること
で、例えば、液晶表示装置の透明電極付ＴＦＴアレイ等
として利用されている。By arranging the transparent electrodes two-dimensionally, the TFT is used as, for example, a TFT array with a transparent electrode of a liquid crystal display device.
（発明が解決しようとする問題点） ところで、ＴＦＴを二次元的に配置して、大画面アクテ
ィブマトリックス液晶パネルを作成しようとすると、ゲ
ート電極の配線は長大となり、ゲート電極の抵抗値が増
大する。このため、ゲート電極に印加される駆動パルス
が遅延し、波形に歪みが生ずる。その結果、ＴＦＴの動
作が不充分になるという問題が発生する。(Problems to be Solved by the Invention) By the way, when TFTs are arranged two-dimensionally to make a large-screen active matrix liquid crystal panel, the wiring of the gate electrode becomes long and the resistance value of the gate electrode increases. . Therefore, the drive pulse applied to the gate electrode is delayed and the waveform is distorted. As a result, there arises a problem that the operation of the TFT becomes insufficient.
かかる問題の解決法としては、ゲート電極の幅を広げる
か、或は電極膜厚を増大させる方法がある。As a solution to this problem, there is a method of widening the width of the gate electrode or increasing the electrode film thickness.
しかしながら、幅を広げる前者の方法には、ＴＦＴの寸
法が大きくなり、画面の分解能が下がってしまうという
欠点がある。又、膜厚を増大させる後者の方法にはタン
タルは高融点材料であり、膜厚の増大に伴い膜の内部応
力が増大するため、ゲート電極形成時にタンタル膜がガ
ラス基板から剥離し易くなるという欠点がある。However, the former method of widening the width has a drawback that the size of the TFT becomes large and the resolution of the screen is lowered. In the latter method of increasing the film thickness, tantalum is a high melting point material, and the internal stress of the film increases as the film thickness increases, so that the tantalum film is easily separated from the glass substrate when the gate electrode is formed. There are drawbacks.
（問題点を解決するための手段） 本発明者は、ゲート電極の膜厚を増大せしめた場合のゲ
ート電極剥離の問題点を解決し、しかも加工性及び特性
の優れたＴＦＴを提供せんと種々検討の結果、本発明を
完成した。(Means for Solving Problems) The present inventor solves the problem of peeling of the gate electrode when the film thickness of the gate electrode is increased, and further provides a TFT excellent in processability and characteristics. As a result of the examination, the present invention has been completed.
即ち本発明は、ゲート部がゲート電極、第一ゲート絶縁
層、第二ゲート絶縁層をこの順にガラス基板上に重ねた
構造を有する薄膜トランジスタにおいて、 前記ゲート電極をニクロム及びチタンよりなる群から選
ばれる１種又は２種の金属よりなる第一メタルゲート電
極上に、タンタル、ジルコニウム、ニオブ、及びアルミ
ニウムよりなる群から選ばれる１種又は２種以上の金属
よりなる第二メタルゲート電極を重ねた２層構造とな
し、 かつ、前記第１ゲート絶縁層として、第二メタルゲート
電極の少なくとも 1部を酸化して得られる金属酸化物層
を用いることを特徴とする薄膜トランジスタである。That is, the present invention is a thin film transistor having a structure in which a gate portion has a gate electrode, a first gate insulating layer, and a second gate insulating layer stacked on a glass substrate in this order, and the gate electrode is selected from the group consisting of nichrome and titanium. A second metal gate electrode made of one or more metals selected from the group consisting of tantalum, zirconium, niobium, and aluminum is overlaid on a first metal gate electrode made of one or two metals. 2 A thin film transistor having a layered structure and using, as the first gate insulating layer, a metal oxide layer obtained by oxidizing at least a part of a second metal gate electrode.
（作用） 本発明トランジスタの第一メタルゲート電極に使用され
る金属であるニクロム及びチタンは、少なくともタンタ
ルに比べてガラス基板に対する密着性が良好な金属であ
る。従って、本発明に係る二層構造のゲート電極、即
ち、かかる第一メタルゲート電極上に内部応力が大きい
高融点金属材料であるタンタル等よりなる第二メタルゲ
ート電極を重ねたゲート電極は、ガラス基板から極めて
剥離しにくい性質を有する。(Function) Nichrome and titanium, which are the metals used for the first metal gate electrode of the transistor of the present invention, are metals having good adhesion to the glass substrate at least as compared with tantalum. Therefore, the double-layered gate electrode according to the present invention, that is, the gate electrode in which the second metal gate electrode made of tantalum or the like which is a refractory metal material having a large internal stress is stacked on the first metal gate electrode is a glass It has the property of being extremely difficult to peel from the substrate.
また、第一メタルゲート電極は第二メタルゲート電極に
覆われていること、かつ、両電極の材料が異なること等
の理由から酸化されにくい。従って、第二メタルゲート
電極の少なくとも一部酸化を行う際に第一メタルゲート
電極が酸化されて絶縁物化することはないので、第一メ
タルゲート電極の膜厚を所定以上とすればゲート電極の
抵抗を十分低くすることができ、第一メタルゲート電極
だけでも必要な電気的性能を十分確保することができ
る。その結果、第二メタルゲート電極の膜厚は、十分薄
くすることができる。Further, the first metal gate electrode is hard to be oxidized because it is covered with the second metal gate electrode and the materials of the two electrodes are different. Therefore, when at least a part of the second metal gate electrode is oxidized, the first metal gate electrode is not oxidized to become an insulator. The resistance can be made sufficiently low, and the necessary electrical performance can be sufficiently ensured even with only the first metal gate electrode. As a result, the film thickness of the second metal gate electrode can be made sufficiently thin.
（実施例） 以下、本発明を実施例を示す図面と共に説明する。(Example) Hereinafter, the present invention will be described with reference to the drawings illustrating an example.
第１図は、本発明のＴＦＴの要部断面図（ｄ）及びその
製造工程の一例を示す面図（ａ〜ｄ）を示し、図中、１
はガラスよりなる透明の基板、２はＩＴＯ（In2O3 ＋Sn
O2）よりなる透明電極、５は第二ゲート絶縁層、６は活
性層、７はドレイン電極、そして８はソース電極を示
し、又、１０は第一金属層、１１は第二金属層、１２は
第一メタルゲート電極、１３は第二メタルゲート電極、
そして１４は第一ゲート絶縁層を示す。FIG. 1 shows a cross-sectional view (d) of a main part of a TFT of the present invention and a plan view (a to d) showing an example of a manufacturing process thereof, in which 1
Is a transparent substrate made of glass, 2 is ITO (In 2 O 3 + Sn)
O 2 ) a transparent electrode, 5 a second gate insulating layer, 6 an active layer, 7 a drain electrode, and 8 a source electrode, 10 a first metal layer, 11 a second metal layer, 12 is a first metal gate electrode, 13 is a second metal gate electrode,
14 indicates a first gate insulating layer.
本発明のＴＦＴは、従来のＴＦＴと比較すると、ゲート
電極、第一ゲート絶縁層、第二ゲート絶縁層をこの順に
重ねた構造よりなるゲート部において、ゲート電極とし
てガラス基板の上に重ねられる第一メタルゲート電極、
更にその上に重ねられる第二メタルゲート電極よりなる
二層構造のものが使用され、かつ、第一ゲート絶縁層と
して、第二メタルゲート電極の少なくとも一部を酸化し
て得られる金属酸化物層を用いる点で相違する。第二メ
タルゲート電極は、全て酸化されれば、結果として、第
一メタルゲート電極上に直ちに第一ゲート絶縁層を形成
した構成となる。Compared with a conventional TFT, the TFT of the present invention has a gate portion having a structure in which a gate electrode, a first gate insulating layer, and a second gate insulating layer are stacked in this order, and a first gate electrode is stacked on a glass substrate. One metal gate electrode,
A two-layer structure having a second metal gate electrode further stacked thereon is used, and a metal oxide layer obtained by oxidizing at least a part of the second metal gate electrode as the first gate insulating layer. The difference is in using. If the second metal gate electrode is completely oxidized, as a result, the first gate insulating layer is immediately formed on the first metal gate electrode.
本発明ＴＦＴの第一メタルゲート電極には、ニクロム及
びチタンよりなる群から選ばれるガラス基板に対する密
着性の良好な１種又は２種が使用される。For the first metal gate electrode of the TFT of the present invention, one or two selected from the group consisting of nichrome and titanium and having good adhesion to a glass substrate is used.
また、第二メタルゲート電極には、タンタル、ジルコニ
ウム、ニオブ、及びアルミニウムよりなる群から選ばれ
る金属であって、その酸化物が第一ゲート絶縁層を形成
するのに好適なものが１種又は２種以上使用される。For the second metal gate electrode, one or more metals selected from the group consisting of tantalum, zirconium, niobium, and aluminum, the oxide of which is suitable for forming the first gate insulating layer, or Two or more types are used.
本発明ＴＦＴは、例えば次の方法により製造することが
できる。第１図を参照して詳細に説明する。The TFT of the present invention can be manufactured, for example, by the following method. This will be described in detail with reference to FIG.
基板１上に従来ＴＦＴの場合と同一手法で透明電極２を
形成する。次いで、基板全面にニクロム、チタンの少な
くともいずれか１つの材料よりなる第一金属層１０をス
パッタ法又は電子ビーム蒸着法を用いて成膜する。続い
て、この第一金属層１０の上に、タンタル、ジルコニウ
ム、ニオブ、アルミニウムの少なくともいずれか１つの
材料よりなる第二金属層１１をスパッタ法又は電子ビー
ム蒸着法を用いて成膜する［第１図（ａ）］。The transparent electrode 2 is formed on the substrate 1 by the same method as that of the conventional TFT. Then, a first metal layer 10 made of at least one material of nichrome and titanium is formed on the entire surface of the substrate by a sputtering method or an electron beam evaporation method. Subsequently, a second metal layer 11 made of at least one material of tantalum, zirconium, niobium, and aluminum is formed on the first metal layer 10 by a sputtering method or an electron beam evaporation method [first Figure 1 (a)].
次に、第一金属層１０及び第二金属層１１を所定のパタ
ーンにホトリソグラフィーに付し、そしてエッチングに
より加工することで、これら金属層に夫々対応する第一
メタルゲート電極１２及び第二メタルゲート電極１３
（両者を合せて二層メタルゲート電極ということがあ
る）を形成する。エッチングによる加工は、第二金属層
１１については、ＣＦ４を主成分ガスとするプラズマエ
ッチング又は所定条件の湿式エッチングにより行なうこ
とができる。次いで行なわれる第一金属層１０の加工
は、湿式エッチングにより行なうことができる［第１図
（ｂ）］。Next, the first metal layer 10 and the second metal layer 11 are subjected to photolithography in a predetermined pattern and processed by etching, so that the first metal gate electrode 12 and the second metal layer corresponding to these metal layers are formed. Gate electrode 13
(In some cases, they are collectively referred to as a two-layer metal gate electrode) are formed. The etching process can be performed on the second metal layer 11 by plasma etching using CF 4 as a main component gas or wet etching under predetermined conditions. The subsequent processing of the first metal layer 10 can be performed by wet etching [FIG. 1 (b)].
その後、第二メタルゲート電極１３を所定の条件で陽極
酸化、プラズマ酸化、熱酸化の少なくとも一方法により
酸化して、少なくともその一部に第一ゲート絶縁層１４
を形成する［第１図（ｃ）］。Then, the second metal gate electrode 13 is oxidized by at least one method of anodic oxidation, plasma oxidation, and thermal oxidation under predetermined conditions, and at least a part thereof is oxidized by the first gate insulating layer 14.
Are formed [FIG. 1 (c)].
次いで常法に従って、第二ゲート絶縁層５、活性層６、
ドレイン電極７、ソース電極８、図示しない保護膜を形
成することにより本発明ＴＦＴを得ることができる［第
１図（ｄ）］。Then, according to a conventional method, the second gate insulating layer 5, the active layer 6,
The TFT of the present invention can be obtained by forming the drain electrode 7, the source electrode 8 and a protective film (not shown) [FIG. 1 (d)].
第二ゲート絶縁層５及び活性層６は、例えばシラン（Si
H4）ガスとアンモニア（NH3 ）ガスを用いたプラズマＣ
ＶＤ法によりアモルファスシリコン窒化膜（a-SiNx）を
用いたプラズマＣＶＤ法等によりアモルファスシリコン
膜（a-Si）を二層メタルゲート電極周辺等に堆積し、そ
の後ホトリソグラフィーとプラズマエッチングにより所
定の形状に加工することにより形成することができる。The second gate insulating layer 5 and the active layer 6 are made of, for example, silane (Si
Plasma C using H 4 ) gas and ammonia (NH 3 ) gas
An amorphous silicon film (a-Si) is deposited around the two-layer metal gate electrode by a plasma CVD method using an amorphous silicon nitride film (a-SiNx) by the VD method, and then a predetermined shape is formed by photolithography and plasma etching. It can be formed by processing.
ドレイン電極７及びソース電極８は、例えばアルミニウ
ム、クロム等の金属材料よりなる金属膜を、スパッタ
法、蒸着法等により被着した後、所定の形状にホトリソ
グラフィーとエッチングにより加工することにより形成
することができる。The drain electrode 7 and the source electrode 8 are formed by depositing a metal film made of a metal material such as aluminum or chromium by a sputtering method, a vapor deposition method, or the like, and then processing the film into a predetermined shape by photolithography and etching. be able to.
また、保護膜は、例えばシリコン酸化膜、シリコン窒化
膜をＴＦＴ及び透明電極上にプラズマＣＶＤ法により形
成することができる。Further, the protective film can be formed by, for example, a silicon oxide film or a silicon nitride film on the TFT and the transparent electrode by the plasma CVD method.
（発明の効果） 本発明の薄膜トランジスタは、叙上の如くゲート電極の
基板に接触する部材の材料として、ガラス基板に対する
密着性の良好な金属を用いるようにしたので、導電性確
保のためゲート電極の膜厚を大きくしてもゲート電極が
ガラス基板から剥離することがない。(Effects of the Invention) In the thin film transistor of the present invention, as described above, a metal having good adhesion to a glass substrate is used as the material of the member that contacts the substrate of the gate electrode. The gate electrode does not peel off from the glass substrate even if the film thickness is increased.
従って、本発明の薄膜トランジスタは、大画面アクティ
ブマトリクス液晶パネルの場合の如く、ゲート電極の配
線が長大となる場合に特に有利に使用できる。Therefore, the thin film transistor of the present invention can be particularly advantageously used when the wiring of the gate electrode becomes long, as in the case of a large screen active matrix liquid crystal panel.
第１図は本発明薄膜トランジスタの要部断面図及びその
製造工程図、第２図は従来の薄膜トランジスタの要部断
面図及びその製造工程図である。 １……基板、１０……第一金属層、 １１……第二金属層、 １２……第一メタルゲート電極、 １３……第二メタルゲート電極、 １４……第一ゲート絶縁層。FIG. 1 is a sectional view of a main part of a thin film transistor of the invention and a manufacturing process drawing thereof, and FIG. 2 is a sectional view of a main part of a conventional thin film transistor and a manufacturing process drawing thereof. 1 ... Substrate, 10 ... First metal layer, 11 ... Second metal layer, 12 ... First metal gate electrode, 13 ... Second metal gate electrode, 14 ... First gate insulating layer.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 登 正治 東京都港区虎ノ門１丁目７番12号 沖電気 工業株式会社内 (56)参考文献 特開 昭64−35421（ＪＰ，Ａ) ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Shoji Tobo, 1-7-12 Toranomon, Minato-ku, Tokyo Oki Electric Industry Co., Ltd. (56) Reference JP-A 64-35421 (JP, A)
Claims (1)
層、第二ゲート絶縁層をこの順にガラス基板上に重ねた
構造を有する薄膜トランジスタにおいて、 前記ゲート電極をニクロム及びチタンよりなる群から選
ばれる１種又は２種の金属よりなる第一メタルゲート電
極上に、タンタル、ジルコニウム、ニオブ、及びアルミ
ニウムよりなる群から選ばれる１種又は２種以上の金属
よりなる第二メタルゲート電極を重ねた２層構造とな
し、 かつ、前記第一ゲート絶縁層として、第二メタルゲート
電極の少なくとも１部を酸化して得られる金属酸化物層
を用いることを特徴とする薄膜トランジスタ。1. A thin film transistor having a gate portion, a gate electrode, a first gate insulating layer, and a second gate insulating layer stacked in this order on a glass substrate, wherein the gate electrode is selected from the group consisting of nichrome and titanium. A second metal gate electrode made of one or more metals selected from the group consisting of tantalum, zirconium, niobium, and aluminum is overlaid on a first metal gate electrode made of one or two metals. 2 A thin film transistor having a layered structure and using, as the first gate insulating layer, a metal oxide layer obtained by oxidizing at least a part of a second metal gate electrode.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27568287A JPH0640585B2 (en) | 1987-11-02 | 1987-11-02 | Thin film transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27568287A JPH0640585B2 (en) | 1987-11-02 | 1987-11-02 | Thin film transistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01120068A JPH01120068A (en) | 1989-05-12 |
| JPH0640585B2 true JPH0640585B2 (en) | 1994-05-25 |
Family
ID=17558881
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27568287A Expired - Lifetime JPH0640585B2 (en) | 1987-11-02 | 1987-11-02 | Thin film transistor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0640585B2 (en) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0437035A (en) * | 1990-06-01 | 1992-02-07 | Fuji Xerox Co Ltd | Thin film semiconductor device |
| EP0545327A1 (en) * | 1991-12-02 | 1993-06-09 | Matsushita Electric Industrial Co., Ltd. | Thin-film transistor array for use in a liquid crystal display |
| CN1244891C (en) * | 1992-08-27 | 2006-03-08 | 株式会社半导体能源研究所 | Active matrix display |
| KR0186206B1 (en) * | 1995-11-21 | 1999-05-01 | 구자홍 | Liquid crystal display element and its manufacturing method |
| KR100248123B1 (en) | 1997-03-04 | 2000-03-15 | 구본준 | Thin-film transistor and method for manufacturing thereof |
| US6333518B1 (en) | 1997-08-26 | 2001-12-25 | Lg Electronics Inc. | Thin-film transistor and method of making same |
| US7592207B2 (en) | 2003-11-14 | 2009-09-22 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device and method for manufacturing the same |
| US7601994B2 (en) | 2003-11-14 | 2009-10-13 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method for manufacturing the same |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH061314B2 (en) * | 1987-07-30 | 1994-01-05 | シャープ株式会社 | Thin film transistor array |
-
1987
- 1987-11-02 JP JP27568287A patent/JPH0640585B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01120068A (en) | 1989-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6207970B1 (en) | Thin-film transistor display devices having composite electrodes | |
| JP3392440B2 (en) | Multilayer conductor layer structure device | |
| JPH11283934A (en) | Manufacturing method of thin-film transistor and liquid crystal display device using the same | |
| JPS6252970A (en) | Manufacture of control transistor for panel display screen and control element manufactured based thereon | |
| JP2002076366A (en) | Thin film transistor, method of manufacturing the same multilayer film structure, method of manufacturing the same | |
| JP2625585B2 (en) | Thin film transistor array substrate and method of manufacturing the same | |
| GB2169746A (en) | Thin film transistor | |
| JPH04253342A (en) | Thin film transistor array substrate | |
| JPH0640585B2 (en) | Thin film transistor | |
| JPH0580650B2 (en) | ||
| JPH08179362A (en) | Thin-film transistor array substrate | |
| JPH08172195A (en) | Thin film transistor | |
| JPH07113726B2 (en) | Method of manufacturing thin film transistor matrix | |
| JPH04240824A (en) | Array substrate for liquid crystal display device | |
| JPH08262491A (en) | Liquid crystal display element and its production | |
| JP2000199912A (en) | Active matrix type liquid crystal display device and its production | |
| JPH06294973A (en) | Array substrate for liquid crystal display device | |
| JPH04111322A (en) | Manufacture of thin film transistor | |
| JPS6269670A (en) | Manufacture of substrate for display device | |
| JPH05251701A (en) | Formation of thin film transistor | |
| JP2808742B2 (en) | TFT panel and method of manufacturing the same | |
| JPH09260675A (en) | Thin-film transistor and thin-film transistor substrate | |
| JP2818013B2 (en) | Thin film transistor device and method of manufacturing the device | |
| JPS62124530A (en) | Liquid crystal display element | |
| JPH02137826A (en) | Active matrix substrate |