JPH0637209A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH0637209A JPH0637209A JP18697592A JP18697592A JPH0637209A JP H0637209 A JPH0637209 A JP H0637209A JP 18697592 A JP18697592 A JP 18697592A JP 18697592 A JP18697592 A JP 18697592A JP H0637209 A JPH0637209 A JP H0637209A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- external lead
- substrate
- semiconductor chip
- lead terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明はコンピューター等の情報
処理装置に搭載される半導体装置に関し、より詳細には
半導体素子を樹脂でモールドして成る半導体装置の改良
に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device mounted on an information processing device such as a computer, and more particularly to improvement of a semiconductor device formed by molding a semiconductor element with resin.
【０００２】[0002]
【従来の技術】従来、コンピューター等の情報処理装置
に搭載される樹脂モールドタイプの半導体装置は図２に
示すように半導体素子11と、コバール金属(Fe-Ni-Co 合
金) や42アロイ(Fe-Ni合金) 等の金属材料から成るダイ
フレーム12及び複数個の外部リード端子13とエポキシ樹
脂等の有機樹脂から成るモールド材14とから構成されて
おり、ダイフレーム12上に半導体素子11を金ーシリコン
共晶合金等のロウ材を介して固定するとともに半導体素
子11の各電極を外部リード端子13にボンディングワイヤ
15を介して電気的に接続し、しかる後、前記半導体素子
11、ダイフレーム12及び外部リード端子13の一部をモー
ルド材14でモールドすることによって製作されている。2. Description of the Related Art Conventionally, as shown in FIG. 2, a resin mold type semiconductor device mounted on an information processing device such as a computer has a semiconductor element 11, a Kovar metal (Fe-Ni-Co alloy) and a 42 alloy (Fe). -Ni alloy) and a die frame 12 made of a metal material, a plurality of external lead terminals 13, and a molding material 14 made of an organic resin such as an epoxy resin. -Fix with a brazing material such as a silicon eutectic alloy and connect each electrode of the semiconductor element 11 to the external lead terminal 13 with a bonding wire.
Electrically connected through 15, then the semiconductor element
11, the die frame 12 and a part of the external lead terminal 13 are manufactured by molding with a molding material 14.
【０００３】[0003]
【発明が解決しようとする課題】しかしながら、この従
来の半導体装置においては、半導体素子11及び該半導体
素子11が固定されるダイフレーム12がモールド材14によ
って完全にモールドされていること及びモールド材14を
構成するエポキシ樹脂等の熱伝導率が1.0 ×10-3cal/cm
・sec ・℃程度と低く、熱を伝導し難いものであること
等から半導体素子11が作動時に多量の熱を発生した場
合、前記半導体素子11の発する熱は前記モールド材14に
よって大気中への放出が阻害され、その結果、半導体素
子11は該半導体素子11自身の発する熱で高温となり、半
導体素子11に熱破壊を起こしたり、特性に変化をきた
し、誤動作したりするという欠点を有していた。However, in this conventional semiconductor device, the semiconductor element 11 and the die frame 12 to which the semiconductor element 11 is fixed are completely molded by the molding material 14, and the molding material 14 is used. The thermal conductivity of the epoxy resin etc. that composes is 1.0 × 10 -3 cal / cm
When the semiconductor element 11 generates a large amount of heat during operation because it is as low as about sec / ° C and is difficult to conduct heat, the heat generated by the semiconductor element 11 is transferred to the atmosphere by the molding material 14. The emission is inhibited, and as a result, the semiconductor element 11 has a high temperature due to the heat generated by the semiconductor element 11 itself, which causes thermal destruction of the semiconductor element 11, changes in characteristics, and malfunctions. It was
【０００４】[0004]
【発明の目的】本発明は上記欠点に鑑み案出されたもの
で、その目的は半導体素子が発する熱を大気中に良好に
放出させ、半導体素子を常に低温として長期間にわたり
正常、且つ安定に作動させることができる半導体装置を
提供することにある。SUMMARY OF THE INVENTION The present invention has been devised in view of the above-mentioned drawbacks, and an object of the present invention is to satisfactorily dissipate the heat generated by a semiconductor element into the atmosphere so that the semiconductor element is always kept at a low temperature for a long period of time and is kept stable. It is to provide a semiconductor device which can be operated.
【０００５】[0005]
【課題を解決するための手段】本発明は熱伝導率が2 ×
10-3cal/cm・sec ・℃以上の基体上に半導体素子を固定
し、更に前記半導体素子の各電極を外部リード端子に接
続するとともに半導体素子、基体の一部及び外部リード
端子の一部を樹脂でモールドして成る半導体装置であっ
て、前記基体の少なくとも半導体素子が固定される領域
の下方が大気中に露出していることを特徴とするもので
ある。The present invention has a thermal conductivity of 2 ×
10 -3 cal / cm ・ sec ・ ° C ・ The semiconductor element is fixed on the substrate, and each electrode of the semiconductor element is connected to the external lead terminal, and the semiconductor element, a part of the substrate and a part of the external lead terminal. A semiconductor device obtained by molding the above with a resin, characterized in that at least the lower part of the region of the base to which the semiconductor element is fixed is exposed to the atmosphere.
【０００６】[0006]
【実施例】次に本発明を添付図面に基づき詳細に説明す
る。図1 は本発明の半導体装置の一実施例を示し、1 は
基体、2 は半導体素子、3は外部リード端子、4 はモー
ルド材である。The present invention will now be described in detail with reference to the accompanying drawings. FIG. 1 shows an embodiment of a semiconductor device of the present invention, in which 1 is a substrate, 2 is a semiconductor element, 3 is an external lead terminal, and 4 is a molding material.
【０００７】前記基体1 はその上面に半導体素子2 がガ
ラス、樹脂、ロウ材等の接着剤を介して固定され、該基
体1 は半導体素子2 を支持する支持部材として作用する
とともに半導体素子2 が作動時に発する熱を吸収除去す
る作用を為す。The semiconductor element 2 is fixed to the upper surface of the base 1 via an adhesive such as glass, resin, or brazing material. The base 1 acts as a support member for supporting the semiconductor element 2 and the semiconductor element 2 It acts to absorb and remove the heat generated during operation.
【０００８】前記基体1 は熱伝導率が2 ×10-3cal/cm・
sec ・℃以上の材料、具体的には窒化アルミニウム質焼
結体や炭化珪素質焼結体等のセラミック材料やアルミニ
ウム、銅、タングステン等の金属材料から成り、例え
ば、窒化アルミニウム質焼結体から成る場合、主原料と
しての窒化アルミニウム粉末に焼結助剤としての酸化イ
ットリウム、カルシア等の粉末と適当な有機溶剤、溶媒
を添加混合して泥漿物を作るとともに該泥漿物をドクタ
ーブレード法やカレンダーロール法等を採用することに
よってセラミックグリーンシート( セラミック生シー
ト) を形成し、しかる後、前記セラミックグリーンシー
トに適当な打ち抜き加工を施すとともにこれを約1800℃
の高温で焼成することによって製作される。The substrate 1 has a thermal conductivity of 2 × 10 −3 cal / cm ·
sec ・ Materials with a temperature of ℃ or higher, concretely, ceramic materials such as aluminum nitride sintered bodies and silicon carbide sintered bodies, and metal materials such as aluminum, copper, and tungsten. For example, aluminum nitride sintered bodies In the case of being composed, aluminum nitride powder as a main raw material, yttrium oxide as a sintering aid, powder such as calcia and a suitable organic solvent, a solvent is added and mixed to make a sludge, and the sludge is subjected to a doctor blade method or a calendar. A ceramic green sheet (ceramic green sheet) is formed by adopting the roll method, etc. After that, the ceramic green sheet is subjected to an appropriate punching process and this is heated to about 1800 ° C.
It is manufactured by firing at high temperature.
【０００９】尚、前記基体1 はその熱伝導率が2 ×10-3
cal/cm・sec ・℃未満であると基体1 が半導体素子2 の
発する熱を効率良く吸収除去することができず半導体素
子2を該素子2 自身が発する熱によって高温とし、半導
体素子2 に熱破壊を起こさせたり、特性に変化を来し、
誤動作させたりしてしまう。従って、前記基体1 は熱伝
導率が2 ×10-3cal/cm・sec ・℃以上の良熱伝導性のも
のに特定される。The substrate 1 has a thermal conductivity of 2 × 10 -3.
If it is less than cal / cm · sec · ° C, the substrate 1 cannot efficiently absorb and remove the heat generated by the semiconductor element 2 and the semiconductor element 2 is heated to a high temperature by the heat generated by the element 2 itself, and the semiconductor element 2 is heated. Causing destruction or changes in characteristics,
It will cause it to malfunction. Therefore, the substrate 1 is specified to have a good thermal conductivity of 2 × 10 −3 cal / cm · sec · ° C. or more.
【００１０】また前記基体1 の周辺には複数個の外部リ
ード端子3 が配されており、該外部リード端子3 の各々
の一端には基体1 上に固定された半導体素子2 の各電極
がボンディングワイヤ5 を介して電気的に接続され、各
外部リード端子2 を外部電気回路に接続することによっ
て半導体素子2 はその電極が外部リード端子3 及びボン
ディングワイヤ5 を介し外部電気回路に接続されること
となる。A plurality of external lead terminals 3 are arranged around the base 1, and each electrode of the semiconductor element 2 fixed on the base 1 is bonded to one end of each of the external lead terminals 3. The semiconductor element 2 is electrically connected via the wire 5 and each external lead terminal 2 is connected to the external electric circuit, so that the electrode of the semiconductor element 2 is connected to the external electric circuit via the external lead terminal 3 and the bonding wire 5. Becomes
【００１１】前記複数個の外部リード端子3 はコバール
金属(Fe-Ni-Co 合金) や42アロイ(Fe-Ni合金) 等の金属
から成り、コバール金属等のインゴット( 塊) を圧延加
工法や打ち抜き加工法等、従来周知の金属加工法を採用
することによって所定の板状に形成される。The plurality of external lead terminals 3 are made of metal such as Kovar metal (Fe-Ni-Co alloy) or 42 alloy (Fe-Ni alloy), and an ingot (lump) of Kovar metal or the like is rolled or rolled. It is formed into a predetermined plate shape by adopting a conventionally known metal processing method such as a punching method.
【００１２】尚、前記各外部リード端子3 はその外表面
にニッケル、金等の耐蝕性に優れ、且つ良導電性である
金属をメッキ法により1.0 乃至20.0μm の厚みに層着さ
せておくと外部リード端子3 の酸化腐食を有効に防止す
ることができるとともに外部リード端子3 にボンディン
グワイヤ5 を極めて強固に接合させることが可能とな
る。従って、前記外部リード端子3 の表面にはニッケ
ル、金等を1.0 乃至20.0μm の厚みに層着させておくこ
とが好ましい。It is to be noted that each of the external lead terminals 3 is formed by depositing a metal such as nickel or gold having excellent corrosion resistance and good conductivity on the outer surface of the external lead terminal 3 by plating to a thickness of 1.0 to 20.0 μm. Oxidation and corrosion of the external lead terminal 3 can be effectively prevented, and the bonding wire 5 can be bonded to the external lead terminal 3 extremely firmly. Therefore, it is preferable to deposit nickel, gold or the like on the surface of the external lead terminal 3 in a thickness of 1.0 to 20.0 μm.
【００１３】また前記上面に半導体素子2 が固定された
基体1 及び外部リード端子3 は、基体1 の下面及び外部
リード端子3 の一部を残してすべてがエポキシ樹脂等の
有機樹脂から成るモールド材4 によってモールドされ、
該モールド材4 で半導体素子2 を大気から完全に遮断す
ることによって製品としての半導体装置となる。この場
合、基体1 の下面、即ち、基体1 の半導体素子2 が固定
される領域の下方は大気中に露出しているため基体1 が
吸収した半導体素子2 の熱は熱伝導率の悪いモールド材
4 の阻害を受けることなく大気中に良好に放出させるこ
とができ、その結果、半導体素子2 を常に低温となすこ
とが可能となる。The base 1 and the external lead terminals 3 having the semiconductor element 2 fixed to the upper surface are made of an organic resin such as epoxy resin except for the lower surface of the base 1 and a part of the external lead terminals 3. Molded by 4,
By completely shutting off the semiconductor element 2 from the atmosphere with the molding material 4, a semiconductor device as a product is obtained. In this case, since the lower surface of the base 1, that is, the lower part of the area of the base 1 where the semiconductor element 2 is fixed is exposed to the atmosphere, the heat of the semiconductor element 2 absorbed by the base 1 is a mold material having a poor thermal conductivity.
It can be satisfactorily released into the atmosphere without being hindered by 4, and as a result, the semiconductor element 2 can always be kept at a low temperature.
【００１４】前記半導体素子2 等のモールド材4 による
モールドは半導体素子2 が固定された基体1 及び外部リ
ード端子3 を所定の治具内にセットするとともに治具内
にエポキシ等の液状樹脂を滴下注入し、しかる後、注入
した樹脂を180 ℃程度の温度、100Kgf/mm 2 程度の圧力
を加え熱硬化させることによって行われる。Molding with the molding material 4 such as the semiconductor element 2 is performed by setting the substrate 1 to which the semiconductor element 2 is fixed and the external lead terminals 3 in a predetermined jig and dropping a liquid resin such as epoxy into the jig. It is carried out by injecting the resin and then heat-curing the injected resin by applying a temperature of about 180 ° C. and a pressure of about 100 Kgf / mm 2 .
【００１５】かくして本発明の半導体装置は外部リード
端子2 を外部電気回路に接続させ、内部の半導体素子2
を外部電気回路に電気的に接続することによってコンピ
ューター等の情報処理装置に搭載されることとなる。Thus, in the semiconductor device of the present invention, the external lead terminal 2 is connected to the external electric circuit, and the internal semiconductor element 2
Is electrically connected to an external electric circuit to be mounted in an information processing device such as a computer.
【００１６】尚、本発明は上述の実施例に限定されるも
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能である。The present invention is not limited to the above-mentioned embodiments, and various modifications can be made without departing from the scope of the present invention.
【００１７】[0017]
【発明の効果】本発明の半導体装置によれば半導体素子
が固定される基体を熱伝導率が2 ×10-3cal/cm・sec ・
℃以上の材料で形成するとともに基体の少なくとも半導
体素子が固定される領域の下方を大気中に露出させたこ
とから半導体素子が作動時に発する熱は基体に伝導吸収
されるとともに大気中に良好に放出され、その結果、半
導体素子は常に低温となり、半導体素子を長期間にわた
り正常、且つ安定に作動させることが可能となる。According to the semiconductor device of the present invention, the thermal conductivity of the substrate on which the semiconductor element is fixed is 2 × 10 −3 cal / cm · sec.
Since it is made of a material having a temperature of ℃ or higher, and at least the lower part of the substrate where the semiconductor element is fixed is exposed to the atmosphere, the heat generated during the operation of the semiconductor element is conducted and absorbed by the substrate and is well radiated to the atmosphere. As a result, the semiconductor element always has a low temperature, and the semiconductor element can be normally and stably operated for a long period of time.
【図１】本発明の半導体装置の一実施例を示す断面図で
ある。FIG. 1 is a sectional view showing an embodiment of a semiconductor device of the present invention.
【図２】従来の半導体装置の断面図である。FIG. 2 is a cross-sectional view of a conventional semiconductor device.
１・・・基体 ２・・・半導体素子 ３・・・外部リード端子 ４・・・モールド材 1 ... Base 2 ... Semiconductor element 3 ... External lead terminal 4 ... Mold material
Claims (1)
の基体上に半導体素子を固定し、更に前記半導体素子の
各電極を外部リード端子に接続するとともに半導体素
子、基体の一部及び外部リード端子の一部を樹脂でモー
ルドして成る半導体装置であって、前記基体の少なくと
も半導体素子が固定される領域の下方が大気中に露出し
ていることを特徴とする半導体装置。1. A semiconductor element is fixed on a substrate having a thermal conductivity of 2 × 10 −3 cal / cm · sec · ° C. or higher, and each electrode of the semiconductor element is connected to an external lead terminal, and the semiconductor element is A semiconductor device obtained by molding a part of a substrate and a part of an external lead terminal with a resin, wherein at least a lower portion of a region of the substrate to which a semiconductor element is fixed is exposed to the atmosphere. Semiconductor device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18697592A JPH0637209A (en) | 1992-07-14 | 1992-07-14 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18697592A JPH0637209A (en) | 1992-07-14 | 1992-07-14 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0637209A true JPH0637209A (en) | 1994-02-10 |
Family
ID=16198004
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18697592A Pending JPH0637209A (en) | 1992-07-14 | 1992-07-14 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0637209A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6333283A (en) * | 1986-06-10 | 1988-02-12 | フォッケ・ウント・コンパニ− （ゲ−エムベ−ハ−・ウント・コンパニ−） | Box for tobacco |
| WO1998009329A1 (en) * | 1996-08-29 | 1998-03-05 | Hitachi, Ltd. | Resin-sealed semiconductor device and method of manufacturing the same |
| JP2003031765A (en) * | 2001-07-17 | 2003-01-31 | Hitachi Ltd | Power module and inverter |
| JP2019003971A (en) * | 2017-06-12 | 2019-01-10 | トヨタ自動車株式会社 | Semiconductor device |
-
1992
- 1992-07-14 JP JP18697592A patent/JPH0637209A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6333283A (en) * | 1986-06-10 | 1988-02-12 | フォッケ・ウント・コンパニ− （ゲ−エムベ−ハ−・ウント・コンパニ−） | Box for tobacco |
| WO1998009329A1 (en) * | 1996-08-29 | 1998-03-05 | Hitachi, Ltd. | Resin-sealed semiconductor device and method of manufacturing the same |
| JP2003031765A (en) * | 2001-07-17 | 2003-01-31 | Hitachi Ltd | Power module and inverter |
| JP2019003971A (en) * | 2017-06-12 | 2019-01-10 | トヨタ自動車株式会社 | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7632716B2 (en) | Package for high frequency usages and its manufacturing method | |
| US8987875B2 (en) | Balanced stress assembly for semiconductor devices | |
| JP2007103949A (en) | Device provided with power semiconductor element and housing, and its manufacturing method | |
| CN110383439A (en) | Semiconductor device, its manufacturing method and semiconductor module | |
| JPH0637209A (en) | Semiconductor device | |
| JP2662738B2 (en) | Semiconductor device with ceramic fins | |
| JP2833901B2 (en) | Semiconductor device | |
| JP3383420B2 (en) | Package for storing semiconductor elements | |
| JP3521931B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3300525B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JP3279849B2 (en) | Semiconductor device | |
| EP3889321B1 (en) | Method for producing a semiconductor substrate arrangement | |
| US20230335459A1 (en) | Thermal mismatch reduction in semiconductor device modules | |
| JPH06163751A (en) | Semiconductor device | |
| JP2763417B2 (en) | Manufacturing method of semiconductor device storage package | |
| JPH06125023A (en) | Semiconductor device | |
| JP2764340B2 (en) | Package for storing semiconductor elements | |
| JPH0412682Y2 (en) | ||
| JP2740602B2 (en) | Package for storing semiconductor elements | |
| JP2003188295A (en) | Heat sink for semiconductor element receiving package and for optical communication module package | |
| JPH09162324A (en) | Semiconductor element housing package | |
| JPH05226514A (en) | Semiconductor element containing package | |
| JP3439844B2 (en) | Package for storing semiconductor elements | |
| JPS5917860B2 (en) | Manufacturing method of semiconductor device | |
| JP2570765Y2 (en) | Package for storing semiconductor elements |