JPH0637052A - 半導体加工装置 - Google Patents

半導体加工装置

Info

Publication number
JPH0637052A
JPH0637052A JP4186837A JP18683792A JPH0637052A JP H0637052 A JPH0637052 A JP H0637052A JP 4186837 A JP4186837 A JP 4186837A JP 18683792 A JP18683792 A JP 18683792A JP H0637052 A JPH0637052 A JP H0637052A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
plasma
semiconductor
discharge
bias
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4186837A
Other languages
English (en)
Inventor
Seiji Yoneda
征司 米田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Semiconductor Engineering Corp
Mitsubishi Electric Corp
Original Assignee
Renesas Semiconductor Engineering Corp
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Semiconductor Engineering Corp, Mitsubishi Electric Corp filed Critical Renesas Semiconductor Engineering Corp
Priority to JP4186837A priority Critical patent/JPH0637052A/ja
Publication of JPH0637052A publication Critical patent/JPH0637052A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Plasma Technology (AREA)
  • ing And Chemical Polishing (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【目的】 半導体基板4上の負のセルフバイアスをプラ
ズマ発生効率とのトレードオフなしに独立して制御する
ことができるとともに、反応室1内への磁場の印加によ
る加工精度の悪化を防止できるプラズマエッチング装置
101を得る。 【構成】 第2の電極部材11の複数の円柱状開孔11
aにそれぞれ第1の電極としての電極棒16aを挿入し
て、プラズマを発生するための複数の放電領域10aを
形成し、上記電極棒16a及び第2の電極部材11に高
周波電力を印加して各放電領域10aでプラズマを発生
し、該放電領域の下側に配置した半導体基板4に第2の
高周波電力を印加してセルフバイアスを発生させるよう
にした。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は半導体加工装置に関
し、特にプラズマガスを用いて半導体基板を加工する装
置に関するものである。
【0002】
【従来の技術】図5は半導体製造に用いる従来のプラズ
マエッチング装置の構造を示す断面図であり、図におい
て、120は半導体基板4をエッチングするプラズマエ
ッチング装置で、半導体基板4のエッチング処理を行う
ための反応室1と、該反応室1の両側に配置され、該反
応室1内に磁界を発生する電磁コイル又は磁石9とを備
えている。上記反応室1内には、上記半導体基板4を載
置するための試料台5が配置されており、またこの試料
台5の上方には上部電極6が配置されており、上記試料
台5は下部電極にもなっている。また上記上部電極6と
下部電極5との間には、整合器7及び高周波電源8が接
続されている。なお、2は上記反応室1の上端部に形成
され、半導体材料ガスAを反応室1内に導入するための
ガス導入口、3は上記反応室1の下端部に形成され、反
応室1内のガスBを排気するためのガス排気口である。
【0003】次に動作について説明する。半導体基板4
を試料台である下部電極5上に配置し、その後ガス導入
口2より半導体材料ガスAを反応室1内へ導入すると同
時に、排気口3からのガスBの排気量を調整して反応室
1内の圧力を制御する。この時反応室1内ではその上部
から下部にかけて半導体材料ガスAの粘性流が発生して
いる。
【0004】次いで、高周波、例えば13.56MHz
の交流電力を高周波電源8より整合器7を介して上部電
極6と試料台(下部電極)5との間に印加し、これと同
時に電磁コイル9により半導体基板4上に該基板表面と
平行な磁場を印加する。
【0005】以上のように、反応室1内に高周波電力と
磁場とを印加することにより反応室1内に導入された半
導体材料ガスAは効率よく励起されてそのプラズマが発
生する。この時上記半導体基板4上には電子とイオンと
の移動度の差によりセルフバイアスが発生する。従って
上記プラズマ中の半導体材料ガスのイオン及びラジカル
が上記粘性流やセルフバイアスにより半導体基板4の表
面に到達することとなり、これにより化学反応又はスパ
ッタにより半導体表面が部分的に除去され、半導体基板
表面の選択的なエッチング処理が行われる。
【0006】
【発明が解決しようとする課題】ところが、従来のプラ
ズマエッチング装置は以上のように構成されているの
で、プラズマの発生効率を高めるため、高周波の出力を
大きくすると、半導体基板がより負に帯電して該基板上
の負のセルフバイアスが大きくなり、イオンの衝突によ
るダメージが大きくなってしまう。
【0007】また、プラズマの発生効率を高めるため、
反応室1内に磁場を印加した場合、上記反応ガスのイオ
ンが反応室1内の上記電磁コイルの一方側に偏り、上記
半導体基板4上でのイオンの密度が不均一となって半導
体基板の加工精度が悪くなる等の問題があった。
【0008】この発明は上記のような問題点を解消する
ためになされたもので、半導体基板上の負のセルフバイ
アスをプラズマ発生効率とのトレードオフなしに独立に
制御することができるとともに、反応室内への磁場の印
加による加工精度の悪化を防止できる半導体加工装置を
得ることを目的とする。
【0009】
【課題を解決するための手段】この発明に係る半導体加
工装置は、処理室内に半導体材料ガスを導入してプラズ
マ化し、上記処理室内に配置された半導体基板を上記半
導体材料ガスのプラズマにより加工する装置において、
その内部でプラズマ放電を行って上記半導体材料ガスの
プラズマを生成するための複数の放電領域を上記反応室
内に、各放電領域が半導体基板上に位置するよう配設す
るとともに、上記プラズマ放電を発生するための高周波
電力を上記放電領域に供給する高周波電源、及び上記放
電領域内に磁場を発生する磁場発生手段を備えたもので
ある。
【0010】この発明は上記半導体加工装置において、
上記半導体基板に高周波電力又は直流電力を印加して該
半導体基板上に負のセルフバイアスを発生させるセルフ
バイアス発生手段を備えるとともに、上記複数個の放電
領域を、プラズマ放電で作られたイオンが上記セルフバ
イアスにより加速されて半導体基板表面に垂直に入射す
るよう上記半導体基板表面から十分な距離離して配置し
たものである。
【0011】この発明は上記半導体加工装置において、
上記複数の放電領域を、該領域で発生したプラズマが半
導体基板の表面上で均一に拡散する程度の距離まで近接
させて配置したものである。
【0012】
【作用】この発明においては、反応室内でプラズマ放電
を行うための領域を複数の放電領域に分割し、該各放電
領域に高周波電力を印加して半導体材料ガスのプラズマ
を発生するようにしたから、上記プラズマ発生のための
高周波電力は半導体基板には印加されず、プラズマの発
生効率を高めるために上記高周波の出力を大きくして
も、半導体基板がより負に帯電して該基板上の負のセル
フバイアスが大きくなることはなく、イオンの衝突によ
るダメージの増大を回避することができる。またプラズ
マは個々の放電領域内で発生するため、反応室内に磁場
を印加しても、上記反応ガスのイオンの偏りは個々の放
電領域内で発生する程度であり、上記半導体基板上での
イオンの大きな偏りを防止することができ、またこれに
より半導体基板上でのイオンの密度も略均一にすること
ができ、磁場印加による半導体基板の加工精度の悪化を
低減することができる。
【0013】この発明においては、上記半導体基板に高
周波電力又は直流電力を印加して該半導体基板上に負の
セルフバイアスを発生させるセルフバイアス発生手段を
備えるとともに、上記複数個の放電領域を、プラズマ放
電で作られたイオンが上記セルフバイアスにより加速さ
れて半導体基板表面に垂直に入射するよう上記半導体基
板表面から十分な距離離して配置したので、上記セルフ
バイアス発生手段により放電状態とは関係なく半導体基
板表面に入射するイオンのエネルギや量を独立して制御
することができ、また半導体基板表面へ入射するイオン
の垂直性が高まるため、エッチング処理等では異方性を
高めることができる。
【0014】またこの発明においては、上記複数の放電
領域を、該領域で発生したプラズマが半導体基板の表面
上で均一に拡散する程度の距離まで近接させて配置した
ので、発生したプラズマは拡散により半導体基板表面に
達するためセルフバイアス発生手段が不要となり、また
装置全体もコンパクトにできる。
【0015】
【実施例】以下、この発明の実施例を図について説明す
る。 実施例1 図1は本発明の一実施例によるプラズマエッチング装置
の構成を示す図、図2は図1のII−II線断面の構造を示
す図である。図において、101は本実施例のプラズマ
エッチング装置で、図5と同一符号は同一のものであ
る。ここでは、上部電極16を、その下面から突出する
よう形成された複数の電極棒16aを第1の電極として
有する構造とし、複数の円柱状開孔11aを上記各電極
棒16aと対応する位置に有する第2の電極部材11
を、絶縁性部材10を介して上記上部電極16に装着
し、上記円柱状開孔11aの周壁と、その中心に位置す
る電極棒16aとにより、その内部でプラズマ放電を発
生するための複数の放電領域10aを形成している。
【0016】そして上記上部電極16と第2の電極部材
11との間に整合器17を介してプラズマ放電用高周波
電源18を接続し、また下部電極5と接地との間には、
上記半導体基板4上にセルフバイアスを形成するための
バイアス用高周波電源12を整合器13を介して接続し
ている。またここで上記複数個の放電領域10aは、そ
の内部でプラズマ放電により作られたイオンが上記セル
フバイアスにより加速されて半導体基板表面に垂直に入
射するよう上記半導体基板表面から十分な距離離してあ
る。
【0017】次に動作について説明する。まず半導体材
料ガスAを導入口2より反応室1へ導入し、同時に排気
口3からのガスBの排気量を制御することにより反応室
1内の圧力を制御する。この時上記反応室1内には従来
装置と同様半導体材料ガスの粘性流が発生している。
【0018】次に高周波電源18より整合器17を介し
て放電領域10aの電極棒16と第2の電極部材11と
の間に高周波電力を印加し、同時に電磁コイル9により
放電領域10a内に磁場を印加する。
【0019】これにより上記反応室1内に導入された半
導体材料ガスAが励起されてプラズマが発生する。この
時、磁場の影響によりプラズマ密度の偏りが生ずるが、
この偏りは個々の放電領域10a内で生じている程度で
あり、下部電極5上に配置された半導体基板4上では上
記プラズマ密度はその中央と周辺とで略均一となる。
【0020】そしてこの状態で上記試料台5に高周波電
源13より整合器12を介して高周波を印加して、半導
体基板4上に所定のセルフバイアスを発生すると、上記
放電領域10a中で発生したプラズマ中の半導体材料ガ
スのラジカル及びイオンは上記粘性流及びセルフバイア
スにより半導体基板4表面に到達し、その表面のエッチ
ングが行われる。
【0021】このように本実施例では、第2の電極部材
11の複数の円柱状開孔11aにそれぞれ第1の電極と
しての電極棒16aを挿入して、プラズマを発生するた
めの複数の放電領域10aを形成し、上記第1及び第2
の電極に高周波電力を印加して各放電領域10a内でプ
ラズマを発生するとともに、該放電領域10aの下側に
配置した半導体基板4に第2の高周波電力を印加してセ
ルフバイアスを発生させるようにしたので、上記プラズ
マ発生のための高周波電力は半導体基板には印加され
ず、またプラズマの発生効率を高めるために上記高周波
の出力を大きくしても、半導体基板がより負に帯電して
該基板上の負のセルフバイアスが大きくなることはな
く、イオンの衝突によるダメージの増大を回避すること
ができる。またプラズマ放電の維持,つまり反応種の生
成とは独立して、半導体基板上に入射するイオンのエネ
ルギーや量を独立的に制御でき、加工形状や加工特性の
制御を簡単にすることができる。
【0022】またプラズマは個々の放電領域10a内で
発生するため、反応室1内に磁場を印加しても、上記反
応ガスのイオンの偏りは個々の放電領域10a内で発生
する程度であり、上記半導体基板4上でのイオンの大き
な偏りを防止することができ、またこれにより半導体基
板上でのイオンの密度も略均一にすることができ、磁場
印加による半導体基板の加工精度の悪化を低減すること
ができる。この結果半導体基板が大口径化した場合でも
十分な加工精度と加工の均一性を保持できる。
【0023】さらに上記複数個の放電領域10aを、プ
ラズマ放電で作られたイオンが上記セルフバイアスによ
り加速されて半導体基板表面に垂直に入射するよう上記
半導体基板表面から十分な距離離して配置しているの
で、エッチング処理等では異方性を高めることができ
る。
【0024】なお、上記実施例では、半導体基板上のセ
ルフバイアスの制御に高周波電源を用いたが、これは直
流電源を用いてもよい。
【0025】実施例2 図3はこの発明の第2の実施例によるプラズマエッチン
グ装置の構成を示す断面図であり、図において102は
本実施例のプラズマエッチング装置で、この装置102
は、上記第1実施例の装置101において、上記高周波
電源12及び整合器13に代えて、直流電源14を用い
たものである。
【0026】この実施例では、上記セルフバイアスを高
周波電力ではなく直流電力により発生しているため、整
合器12が不要となり、セルフバイアス発生のための構
成が若干簡単になる。
【0027】また上述した各実施例では、放電領域10
aを半導体基板表面から充分離して配置したが、上記放
電領域10aは、該領域で発生したプラズマが半導体基
板4の表面上で均一に拡散する程度の距離まで近接させ
て配置してもよい。
【0028】実施例3 図4は本発明の第3の実施例によるプラズマエッチング
装置の構成を示す断面図であり、図において、103は
本実施例のプラズマエッチング装置で、この装置103
は、上記第1実施例の装置において、個々の放電領域1
0aを該領域で発生したプラズマが半導体基板4の表面
上で均一に拡散する程度の距離まで近接させて配置し、
また下部電極5にはセルフバイアス発生用の電源を接続
しない構成としたものである。
【0029】この実施例では、上記複数個の放電領域1
0aを半導体基板表面に近接するよう配置し、下部電極
5には電源を接続しないので、反応室1が小さくなり、
また高周波電源はプラズマ1発生用のもの1つでよくな
り、装置全体のコンパクト化を図ることができる。
【0030】なお、上記実施例1〜3では半導体加工装
置としてプラズマエッチング装置を例に挙げて説明した
が、半導体加工装置はこれに限るものではなく、例えば
プラズマCVD装置や他のプラズマを用いた半導体加工
装置であってもよく、この場合も上記実施例と同様の効
果を奏する。
【0031】
【発明の効果】以上のようにこの発明に係る半導体加工
装置によれば、反応室内でプラズマ放電を行うための領
域を複数の放電領域に分割し、該各放電領域に高周波電
力を印加して半導体材料ガスのプラズマを発生するよう
にしたので、上記プラズマ発生のための高周波電力は半
導体基板には印加されず、プラズマの発生効率を高める
ために上記高周波の出力を大きくしても、半導体基板が
より負に帯電して該基板上の負のセルフバイアスが大き
くなることはなく、イオンの衝突によるダメージの増大
を回避することができる効果がある。
【0032】またプラズマは個々の放電領域内で発生す
るため、反応室内に磁場を印加しても、上記反応ガスの
イオンの偏りは個々の放電領域内で発生する程度であ
り、上記半導体基板上でのイオンの大きな偏りを防止す
ることができ、またこれにより半導体基板上でのイオン
の密度も略均一にすることができ、磁場印加による半導
体基板の加工精度の悪化を低減することができる効果が
ある。
【0033】またこの発明によれば上記半導体加工装置
において、上記半導体基板に高周波電力又は直流電力を
印加して該半導体基板上に負のセルフバイアスを発生さ
せるセルフバイアス発生手段を備えるとともに、上記複
数個の放電領域を、プラズマ放電で作られたイオンが上
記セルフバイアスにより加速されて半導体基板表面に垂
直に入射するよう上記半導体基板表面から十分な距離離
して配置したので、上記セルフバイアス発生手段により
放電状態とは関係なく半導体基板表面に入射するイオン
のエネルギや量を独立して制御することができ、また半
導体基板表面へ入射するイオンの垂直性が高まるため、
エッチング処理等では異方性を高めることができる効果
がある。
【0034】またこの発明によれば上記半導体加工装置
において、上記複数の放電領域を、該領域で発生したプ
ラズマが半導体基板の表面上で均一に拡散する程度の距
離まで近接させて配置したので、発生したプラズマは拡
散により半導体基板表面に達するため、セルフバイアス
発生手段が不要となり、また装置全体もコンパクトにで
きる効果がある。
【図面の簡単な説明】
【図1】この発明の一実施例による半導体加工装置を示
す断面図である。
【図2】図1のII−II線断面の構造を示す図である。
【図3】この発明の第2の実施例による半導体加工装置
を示す断面図である。
【図4】この発明の第3の実施例による半導体加工装置
を示す断面図である。
【図5】従来の半導体加工装置を示す断面図である。
【符号の説明】 1 反応室 2 半導体ガス導入口 3 排気口 4 半導体基板 5 試料台(下部電極) 9 電磁コイル 10 絶縁性部材 11 第2の電極部材 11a 円柱状開孔 12,17 整合器 13,18 高周波電源 14 直流電源 16 上部電極 16a 電極棒 101,102,103 プラズマエッチング装置

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板を処理するための処理室を有
    し、該処理室内に半導体材料ガスを導入してプラズマ化
    し、上記処理室内に配置された半導体基板を上記半導体
    材料ガスのプラズマにより加工する半導体加工装置にお
    いて、 上記反応室内に半導体基板上に位置するよう配設され、
    その内部でプラズマ放電を行って上記半導体材料ガスの
    プラズマを発生するための複数の放電領域と、 上記プラズマ放電を発生するための高周波電力を上記放
    電領域に供給する高周波電源と、 上記放電領域内に磁場を発生する磁場発生手段とを備え
    たことを特徴とする半導体加工装置。
  2. 【請求項2】 請求項1記載の半導体加工装置におい
    て、 上記半導体基板に高周波電力又は直流電力を印加して該
    半導体基板上に負のセルフバイアスを発生させるセルフ
    バイアス発生手段を備えるとともに、 上記複数個の放電領域を、プラズマ放電で作られたイオ
    ンが上記セルフバイアスにより加速されて半導体基板表
    面に垂直に入射するよう上記半導体基板表面から十分な
    距離離して配置したことを特徴とする半導体加工装置。
  3. 【請求項3】 請求項1記載の半導体加工装置におい
    て、 上記複数個の放電領域を、該領域で発生したプラズマが
    半導体基板表面上で均一に拡散する程度の距離まで半導
    体基板表面に近接させて配置したことを特徴とする半導
    体加工装置。
JP4186837A 1992-07-14 1992-07-14 半導体加工装置 Pending JPH0637052A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4186837A JPH0637052A (ja) 1992-07-14 1992-07-14 半導体加工装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4186837A JPH0637052A (ja) 1992-07-14 1992-07-14 半導体加工装置

Publications (1)

Publication Number Publication Date
JPH0637052A true JPH0637052A (ja) 1994-02-10

Family

ID=16195500

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4186837A Pending JPH0637052A (ja) 1992-07-14 1992-07-14 半導体加工装置

Country Status (1)

Country Link
JP (1) JPH0637052A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090078677A1 (en) * 2007-06-29 2009-03-26 Neil Benjamin Integrated steerability array arrangement for minimizing non-uniformity
US9105449B2 (en) 2007-06-29 2015-08-11 Lam Research Corporation Distributed power arrangements for localizing power delivery
TWI510397B (zh) * 2005-09-30 2015-12-01 Combi Corp Baby carriages and baby carriages

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61226925A (ja) * 1985-04-01 1986-10-08 Anelva Corp 放電反応装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61226925A (ja) * 1985-04-01 1986-10-08 Anelva Corp 放電反応装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI510397B (zh) * 2005-09-30 2015-12-01 Combi Corp Baby carriages and baby carriages
US20090078677A1 (en) * 2007-06-29 2009-03-26 Neil Benjamin Integrated steerability array arrangement for minimizing non-uniformity
US8528498B2 (en) * 2007-06-29 2013-09-10 Lam Research Corporation Integrated steerability array arrangement for minimizing non-uniformity
US20130334171A1 (en) * 2007-06-29 2013-12-19 Neil Benjamin Integrated steerability array arrangement for minimizing non-uniformity and methods thereof
US8991331B2 (en) * 2007-06-29 2015-03-31 Lam Research Corporation Integrated steerability array arrangement for minimizing non-uniformity and methods thereof
US9105449B2 (en) 2007-06-29 2015-08-11 Lam Research Corporation Distributed power arrangements for localizing power delivery

Similar Documents

Publication Publication Date Title
US5851600A (en) Plasma process method and apparatus
US6076483A (en) Plasma processing apparatus using a partition panel
JP2748886B2 (ja) プラズマ処理装置
JPH08288096A (ja) プラズマ処理装置
JP4601104B2 (ja) プラズマ処理装置
WO2000058994A1 (en) Method and apparatus for compensating non-uniform wafer processing in plasma processing
US6380684B1 (en) Plasma generating apparatus and semiconductor manufacturing method
JP2570090B2 (ja) ドライエッチング装置
US6167835B1 (en) Two chamber plasma processing apparatus
US20130323916A1 (en) Plasma doping method and apparatus
US5543688A (en) Plasma generation apparatus with interleaved electrodes and corresponding method
JPS63155728A (ja) プラズマ処理装置
JPH11288798A (ja) プラズマ生成装置
JPH1074738A (ja) ウェーハ処理装置
JPH0637052A (ja) 半導体加工装置
JPS60123032A (ja) プラズマ処理方法および装置
JPH09115882A (ja) プラズマ処理方法およびその装置
JP2003068716A (ja) プラズマ処理装置および処理方法
JP2000031121A (ja) プラズマ放出装置及びプラズマ処理装置
JP2000156374A (ja) スパッタ処理応用のプラズマ処理装置
US5424905A (en) Plasma generating method and apparatus
JPH1167725A (ja) プラズマエッチング装置
JPH02312231A (ja) ドライエッチング装置
JPH06120169A (ja) プラズマ生成装置
JP2002222801A (ja) プラズマ処理装置および方法