JPH06348423A - Ic card - Google Patents
Ic cardInfo
- Publication number
- JPH06348423A JPH06348423A JP5165884A JP16588493A JPH06348423A JP H06348423 A JPH06348423 A JP H06348423A JP 5165884 A JP5165884 A JP 5165884A JP 16588493 A JP16588493 A JP 16588493A JP H06348423 A JPH06348423 A JP H06348423A
- Authority
- JP
- Japan
- Prior art keywords
- card
- host
- terminals
- processor unit
- detection signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、パソコン等のＩＣカー
ドスロットに挿入し、ＩＣカード上のプロセッサ部によ
り通信制御等種々の処理を行うＩＣカードに関するもの
である。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an IC card which is inserted into an IC card slot of a personal computer or the like and which performs various processes such as communication control by a processor section on the IC card.
【０００２】[0002]
【従来の技術】図６に、従来のＩＣカードの構成を示
す。１００はＩＣカード、２００はパソコン等のホスト
である。１０は前記ホスト２００との情報や信号の授受
に必要な入出力端子やＩＣカード１００の接続状態をホ
スト２００に通知する複数のカード検出信号端子等を持
つホストインターフェース部で、カード接続時はホスト
２００側のカードインタフェース部５０と接続される。
これらインタフェース部１０，５０の代表的な例として
は最近標準化が進んでいるＪＥＩＤＡのインタフェース
がある（詳しくは日本電子工業振興協会パーソナルコン
ピュータ業務委員会から発行されている「ＩＣメモリカ
ードガイドライン」等の資料を参照）。１１−１〜１１
−ｎは、ＩＣカード１００の接続状態（カード検出信
号）をホスト２００に通知するｎ個のカード検出信号端
子で、説明の都合上ホストインタフェース部１０の他の
信号端子（図示は省略）と特に区別して記述している。
該カード検出信号端子１１−１〜１１−ｎはカードイン
タフェース部５０の対応するカード検出信号端子５１−
１〜５１−ｎにそれぞれ接続される。カード検出信号端
子１１−１〜１１−ｎは、一般にはカード側では図のよ
うにグランドＧＮＤに接続されており、また、ホスト２
００側のカード検出端子５１−１〜５１−ｎは、ホスト
２００側で図のようにプルアップ抵抗体５２を介して電
源＋Ｖに接続されている。従って、ＩＣカード１００が
接続されていない時は、カード検出信号端子５１−１〜
５１−ｎはハイレベル、ＩＣカード１００が接続された
時は、ロウレベルになることによりホスト２００はカー
ドの接続状態を検知できる。１２はＣＰＵやメモリから
なりホスト２００との情報送受信処理や各種アプリケー
ション処理を行うプロセッサ部、１３はＩＣカード１０
０内の信号バスで、プロセッサ部１２やホストインタフ
ェース部１０の対応する端子に接続されている。2. Description of the Related Art FIG. 6 shows the structure of a conventional IC card. Reference numeral 100 is an IC card, and 200 is a host such as a personal computer. Reference numeral 10 denotes a host interface unit having input / output terminals required for exchanging information and signals with the host 200, a plurality of card detection signal terminals for notifying the host 200 of the connection state of the IC card 100, and the like when the card is connected. It is connected to the card interface unit 50 on the 200 side.
A typical example of these interface units 10 and 50 is the JEIDA interface that has been standardized recently (for details, refer to "IC Memory Card Guidelines" issued by the Personal Computer Business Committee of Japan Electronics Industry Association). See material). 11-1 to 11
Reference numeral -n denotes n card detection signal terminals for notifying the host 200 of the connection state (card detection signal) of the IC card 100. For convenience of description, other signal terminals (not shown) of the host interface unit 10 are used. They are described separately.
The card detection signal terminals 11-1 to 11-n are corresponding card detection signal terminals 51- of the card interface section 50.
1 to 51-n, respectively. The card detection signal terminals 11-1 to 11-n are generally connected to the ground GND as shown in the figure on the card side, and the host 2
The card detection terminals 51-1 to 51-n on the 00 side are connected to the power supply + V via the pull-up resistor 52 on the host 200 side as shown in the figure. Therefore, when the IC card 100 is not connected, the card detection signal terminals 51-1 to 51-1 are connected.
51-n is high level, and when the IC card 100 is connected, it becomes low level so that the host 200 can detect the connection state of the card. Reference numeral 12 denotes a processor unit which is composed of a CPU and a memory and performs information transmission / reception processing with the host 200 and various application processing, and 13 denotes an IC card 10.
The signal bus within 0 is connected to the corresponding terminals of the processor unit 12 and the host interface unit 10.
【０００３】[0003]
【発明が解決しようとする課題】このような従来のＩＣ
カード１００の構成において、ＩＣカード１００がホス
ト２００に接続されると、ホスト２００はカード検出信
号端子５１−１〜５１−ｎの信号レベルを検出し、ロウ
レベルであればＩＣカード１００が接続されたことを検
知し、ホスト２００およびＩＣカード１００の各インタ
フェース部５０，１０を介してプロセッサ部１２との情
報の送受を開始しようとする。しかし、プロセッサ部１
２はＩＣカード１００がホスト２００に接続され、ホス
ト２００から電力が供給されてからＩＣカード１００内
の初期化処理，動作テストが終了するまでホスト２００
からの情報送受に対応できず、対応できないという情報
の送信すらできないため、ホスト２００はＩＣカード１
００の接続を検知しても、いつから動作可能かを知るこ
とができない。単なるメモリカードであれば接続と同時
に信号の授受が可能であるから、ホスト２００でＩＣカ
ード１００の接続を検出して直後にアドレス信号やリー
ド／ライト信号を相互のインタフェース部５０，１０を
介してＩＣカード１００に出力してＩＣカード１００を
利用することができるが、プロセッサ部１２を有してい
るＩＣカード１００では、上記応答不可期間が存在する
ため、それをホスト２００に通知する必要があるにもか
かわらず、従来はその手だてがなかった。SUMMARY OF THE INVENTION Such a conventional IC
In the configuration of the card 100, when the IC card 100 is connected to the host 200, the host 200 detects the signal level of the card detection signal terminals 51-1 to 51-n, and if it is low level, the IC card 100 is connected. Then, it tries to start transmitting and receiving information to and from the processor unit 12 via the interface units 50 and 10 of the host 200 and the IC card 100. However, the processor unit 1
Reference numeral 2 denotes the host 200 until the IC card 100 is connected to the host 200 and power is supplied from the host 200 until the initialization processing and the operation test in the IC card 100 are completed.
Since the host 200 cannot send and receive information from the IC card 1 and cannot even send information that it cannot.
Even if the 00 connection is detected, it is not possible to know when the operation is possible. Since a signal can be transferred at the same time as a connection if it is a simple memory card, immediately after the connection of the IC card 100 is detected by the host 200, an address signal and a read / write signal are transmitted via the mutual interface units 50 and 10. It is possible to output to the IC card 100 and use the IC card 100. However, in the IC card 100 having the processor unit 12, since there is the unresponsive period, it is necessary to notify the host 200 of it. Nevertheless, in the past it was not possible.
【０００４】さらに、標準的なインタフェースであって
も、そのバージョンやパソコンの機種により一部動作に
違いがあることがあり、ホスト２００からの設定でなく
ＩＣカード１００内のプロセッサ部１２の起動時から機
種に応じた動作設定をしておく必要がある場合がある。
また、複数サービスに対応する複数プログラムやカード
デバグ時の複数のテストプログラムの内のいずれを選択
するか等、動作モードの指定をプロセッサ初期設定時に
行いたい場合がある。しかし、従来ではどの動作を実行
するかは一旦ホスト２００にＩＣカード１００が接続さ
れ、動作モードに関する指示応答の情報交換をしてから
でないと変更できなかった。Further, even with a standard interface, there are some differences in the operation depending on the version and the model of the personal computer, so that when the processor unit 12 in the IC card 100 is started instead of the setting from the host 200. It may be necessary to set the operation settings according to the model from.
Further, there is a case where it is desired to specify an operation mode at the time of initial setting of the processor, such as selecting which of a plurality of programs corresponding to a plurality of services or a plurality of test programs for card debugging. However, conventionally, which operation to execute can be changed only after the IC card 100 is once connected to the host 200 and the information of the instruction response regarding the operation mode is exchanged.
【０００５】さらに、デバグ時等にカード内部に障害が
あった場合、ホスト２００とＩＣカード１００が情報交
換できない時、その障害部位または内容・状態を外部に
通知することができなかった。Further, when there is a failure inside the card at the time of debugging, etc., when the host 200 and the IC card 100 cannot exchange information, the failure part or the content / state cannot be notified to the outside.
【０００６】本発明の目的は、プロセッサ部を有するＩ
Ｃカードにおける上記種々の課題を解決することにあ
る。An object of the present invention is to have an I having a processor section.
It is to solve the above-mentioned various problems in the C card.
【０００７】[0007]
【課題を解決するための手段】本発明にかかるＩＣカー
ドは、外部からの論理信号を前記プロセッサ部に通知す
るための複数の外部端子，これら外部端子に接続され外
部端子からの論理信号を前記プロセッサ部に入力し、か
つ前記カード検出信号端子に接続され前記プロセッサ部
からの論理信号をカード検出信号として出力するための
複数の入出力ポートとを有し、前記複数の外部端子と、
前記ホストインタフェース部における前記複数のカード
検出信号端子と、前記プロセッサ部に接続された入出力
ポートとを直結接続したものである。An IC card according to the present invention comprises a plurality of external terminals for notifying a logical signal from the outside to the processor section, and a logical signal from the external terminal connected to these external terminals. Inputting to the processor unit, and having a plurality of input / output ports connected to the card detection signal terminal for outputting a logic signal from the processor unit as a card detection signal, the plurality of external terminals,
The plurality of card detection signal terminals in the host interface section are directly connected to the input / output ports connected to the processor section.
【０００８】[0008]
【作用】本発明においては、カード検出信号端子をＩＣ
カード内のプロセッサ部が入出力ポートを介してハイレ
ベルやロウレベルに制御する機能を設けたことにより、
ＩＣカードをホストに接続した時点では入出力ポートの
出力レベルを、まずハイレベルにしておき、プロセッサ
部が初期化処理，動作テスト等を終了した時点で入出力
ポートを介してカード検出信号端子を接地レベルにおと
すことができ、プロセッサ部がホストとの情報交換が可
能となった時以降の任意の時期にホストにＩＣカード接
続を通知することが可能となる。In the present invention, the card detection signal terminal is connected to the IC.
By providing the function that the processor in the card controls to high level or low level via the I / O port,
When the IC card is connected to the host, the output level of the input / output port is first set to high level, and when the processor section completes initialization processing, operation test, etc., the card detection signal terminal is connected via the input / output port. The level can be set to the ground level, and it becomes possible to notify the host of the IC card connection at any time after the processor unit can exchange information with the host.
【０００９】また、ＩＣカードに任意の論理レベルを与
えられる外部端子、およびプロセッサ部に該外部端子の
論理信号を入力するための入出力ポートを設けることに
より、外部端子を介してプロセッサ部に起動するプログ
ラムの種類を指示することが可能になる。従って、ホス
トのパソコンの機種によるＩＣカードの一部動作の違い
等を、ＩＣカード上のプロセッサ部の起動時から予め設
定しておくことが可能である。また、複数サービスに対
応する複数プログラムやカードデバグ時の複数のテスト
プログラムのいずれを選択するか等、動作モードの指定
をプロセッサ初期設定時に可能となる。Further, by providing an external terminal for giving an arbitrary logic level to the IC card and an input / output port for inputting a logical signal of the external terminal to the processor section, the processor section is activated through the external terminal. It is possible to specify the type of program to be executed. Therefore, it is possible to preset some differences in the operation of the IC card depending on the model of the host personal computer from the time of starting the processor unit on the IC card. In addition, it is possible to specify an operation mode such as which of a plurality of programs corresponding to a plurality of services and a plurality of test programs for card debugging to select at the time of initial setting of the processor.
【００１０】さらに、上記プロセッサ部の入出力ポート
をカード検出信号端子，外部端子と直結接続することに
よりテスト時に内部に障害があった場合、プロセッサ部
が該障害情報をコード等にして入出力ポートに出力する
ことにより、その障害部位または内容，状態等を外部端
子に出力することで外部からその内容を知ることができ
る。Further, when an internal failure occurs during the test by directly connecting the input / output port of the processor section to the card detection signal terminal and the external terminal, the processor section uses the failure information as a code to input / output the port. To the external terminal, the contents can be known from the outside.
【００１１】また、カード検出信号端子と外部端子が直
結接続されていることにより、ＩＣカード内部にプロセ
ッサ部以外の回路または処理ブロックがある場合、プロ
セッサ部に異常があって上記のようにカード検出信号端
子を接続状態（ロウレベル）に設定できない場合でも、
外部端子をロウレベルにすることで強制的にＩＣカード
を接続状態として、上記回路または処理ブロックを動作
可能として、ホストからＩＣカードの回路部分や処理ブ
ロックをアクセスすることが可能となり、インタフェー
ス部を介してホストが故障情報を知ることができる。Further, since the card detection signal terminal and the external terminal are directly connected to each other, if there is a circuit or a processing block other than the processor section inside the IC card, there is an abnormality in the processor section and the card detection is performed as described above. Even if the signal terminal cannot be set to the connected state (low level),
By setting the external terminal to the low level, the IC card is forcibly connected and the above circuits or processing blocks can be operated, and the host can access the circuit parts and processing blocks of the IC card. The host can know the failure information.
【００１２】[0012]
【実施例】図１は、本発明を利用したＩＣカードの一実
施例である。本実施例では、通信用カードのように外部
と通信線により接続されており、カード検出信号端子は
１１−１，１１−２の２端子を用いる場合を示す。図に
おいて、２１−１，２１−２は外部端子で、それぞれ入
出力ポート２２−１，２２−２を介してプロセッサ部１
２に論理レベルを与えたり、プロセッサ部１２からのコ
ード化された障害情報等を出力する。入出力ポート２２
−１，２２−２は外部端子２１−１，２１−２からの信
号を入力したり、外部端子２１−１，２１−２にプロセ
ッサ部１２からのコード化された障害情報等を出力した
り、カード検出信号端子１１−１，１１−２にカード接
続信号を出力したりする。３０は前記外部装置３００と
の間の通信信号をプロセッサ部１２に授受する通信信号
入出力ポート、３１は通信ケーブル６１と接続される通
信線、６０はコネクタで、ＩＣカード１００と外部装置
３００を接続するケーブル６１をＩＣカードに接続す
る。７１−１，７１−２は前記コネクタ６０内にあるＩ
Ｃカード１００上の外部端子２１−１，２１−２に対応
する論理信号入出力端子、２４は前記ＩＣカード１００
の外部にグランドレベルを供給するグランドレベル端
子、７４は前記コネクタ６０におけるグランドレベル供
与端子で、ＩＣカード１００のグランドレベル端子２４
に対向する。DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 shows an embodiment of an IC card utilizing the present invention. In the present embodiment, a case where the card is connected to the outside by a communication line like a communication card and two card detection signal terminals 11-1 and 11-2 are used is shown. In the figure, reference numerals 21-1 and 21-2 denote external terminals, which are connected to the processor unit 1 via input / output ports 22-1 and 22-2, respectively.
2 is given a logic level, and coded fault information or the like from the processor unit 12 is output. I / O port 22
-1, 22-2 inputs signals from the external terminals 21-1, 21-2 and outputs coded fault information and the like from the processor unit 12 to the external terminals 21-1, 21-2. , And outputs a card connection signal to the card detection signal terminals 11-1 and 11-2. Reference numeral 30 is a communication signal input / output port for exchanging communication signals with the external device 300 to the processor unit 12, 31 is a communication line connected to the communication cable 61, and 60 is a connector for connecting the IC card 100 and the external device 300. The connecting cable 61 is connected to the IC card. 71-1 and 71-2 are I in the connector 60.
The logic signal input / output terminals corresponding to the external terminals 21-1 and 21-2 on the C card 100, and 24 are the IC card 100
, A ground level terminal for supplying a ground level to the outside of the IC card, 74 is a ground level providing terminal in the connector 60, which is the ground level terminal 24 of the IC card 100
To face.
【００１３】次に、動作について説明する。まず、コネ
クタ６０が接続されたＩＣカード１００がホスト２００
に接続されたとする。この時用いられるコネクタ６０
は、例えば、図１のように論理信号入出力端子７１−１
はオープンで、７１−２がグランドレベル供与端子７４
に接続されているとする。ホスト２００は論理信号入出
力端子７１−１，７１−２に直結接続されているカード
検出信号端子５１−１（上位ビット）、５１−２（下位
ビット）を介して上位ビットがハイレベル、下位ビット
がロウレベルであることを検知する。しかし、ホスト２
００は論理信号入出力端子７１−１，７１−２の両ビッ
トが共にロウレベルになるまでＩＣカード１００が正常
に接続されたと解釈しないので、ホスト２００がＩＣカ
ード１００上のプロセッサ部１２にアクセスすることは
ない。Next, the operation will be described. First, the IC card 100 to which the connector 60 is connected is the host 200
Connected to. Connector 60 used at this time
Is a logic signal input / output terminal 71-1 as shown in FIG.
Is open and 71-2 is the ground level terminal 74
Connected to. In the host 200, the upper bit is high level and the lower bit is lower through the card detection signal terminals 51-1 (upper bit) and 51-2 (lower bit) directly connected to the logic signal input / output terminals 71-1 and 71-2. Detects that the bit is low level. But host 2
Since 00 does not mean that the IC card 100 is normally connected until both bits of the logic signal input / output terminals 71-1 and 71-2 become low level, the host 200 accesses the processor unit 12 on the IC card 100. There is no such thing.
【００１４】一方、ＩＣカード１００上のプロセッサ部
１２はホスト２００に接続されて電力が供給されると、
入出力ポート２２の２ビットの情報を読み取る。今の場
合、入出力ポート２２−１（上位ビット）はハイレベ
ル、入出力ポート２２−２（下位ビット）はロウレベル
であるので、それに対応したプログラムの格納番地から
動作を開始し、初期設定，動作試験を行う。それらが終
了するとプロセッサ部１２は入出力ポート２２−１にロ
ウレベルを出力する。この時、ホスト２００はカード検
出信号端子５１−１，５１−２が共にロウレベルになっ
たことを検出し、ＩＣカード１００が正常に接続された
ことを知り、両インタフェース部５０，１０を介してプ
ロセッサ部１２と情報交換を開始する。このようにＩＣ
カード１００上のプロセッサ部１２が初期設定等を終了
し、ホスト２００と情報交換可能となった時点で、ホス
ト２００がＩＣカード１００の正常接続を認識するの
で、カード接続直後でプロセッサ部１２が応答不能の段
階で、ホスト２００からプロセッサ部１２にアクセスす
ることがない。On the other hand, when the processor unit 12 on the IC card 100 is connected to the host 200 and supplied with power,
The 2-bit information of the input / output port 22 is read. In this case, since the input / output port 22-1 (upper bit) is at the high level and the input / output port 22-2 (lower bit) is at the low level, the operation is started from the storage address of the program corresponding to the initial setting, Perform an operation test. When they are completed, the processor unit 12 outputs a low level to the input / output port 22-1. At this time, the host 200 detects that both the card detection signal terminals 51-1 and 51-2 have become low level, knows that the IC card 100 has been normally connected, and through the both interface units 50 and 10. Information exchange with the processor unit 12 is started. IC like this
When the processor unit 12 on the card 100 finishes the initial setting and the like and information can be exchanged with the host 200, the host unit 200 recognizes the normal connection of the IC card 100, and the processor unit 12 responds immediately after the card connection. At the disabled stage, the host 200 does not access the processor unit 12.
【００１５】図２は図１の実施例におけるＩＣカード１
００上のプロセッサ部１２の動作を説明するためのフロ
ーチャートである。なお、（Ｓ１）〜（Ｓ６）は各ステ
ップを示す。FIG. 2 shows an IC card 1 in the embodiment shown in FIG.
10 is a flow chart for explaining the operation of the processor unit 12 on 00. Note that (S1) to (S6) indicate each step.
【００１６】ＩＣカード１００をホスト２００に接続す
ると、ＩＣカード１００に電源が供給され、プロセッサ
部１２が起動する（Ｓ１）。プロセッサ部１２は外部端
子２１−１がハイレベル”Ｈ”、外部端子２１−２がロ
ウレベル”Ｌ”であることを検出し（Ｓ２）、これに対
応するプログラムの起動を開始する（Ｓ３）。初期設定
が終了すると、入出力ポート２２−１を”Ｌ”に設定す
ることで、情報交換可能であることををホスト２００に
報知する（Ｓ４）。以降、ホスト２００とＩＣカード１
００との情報交換が行われ（Ｓ５）、情報交換が終了し
たところでＩＣカード１００をホスト２００から切り離
す（Ｓ６）。When the IC card 100 is connected to the host 200, power is supplied to the IC card 100 and the processor section 12 is activated (S1). The processor unit 12 detects that the external terminal 21-1 is at high level "H" and the external terminal 21-2 is at low level "L" (S2), and starts the program corresponding to this (S3). When the initial setting is completed, the input / output port 22-1 is set to "L" to notify the host 200 that information can be exchanged (S4). After that, the host 200 and the IC card 1
Information exchange with 00 (S5), and when the information exchange is completed, the IC card 100 is separated from the host 200 (S6).
【００１７】次に、外部端子から与える論理信号による
動作モードの指定の説明をする。図３は、コネクタ６０
における結線状態を示す図である。図３（ａ）は論理信
号入出力端子７１−１，７１−２，グランドレベル供与
端子７４がそれぞれオープン状態になったもの、図３
（ｂ）は同じく７１−１はオープン、７２−２と７４が
接続されたもの、図３（ｃ）は同じく７１−１と７４が
接続され、７１−２がオープンのもの、図３（ｄ）は７
１−１，７１−２ともに７４に接続されたものである。
デバグ時、まず、図３（ａ）の結線状態のコネクタ６０
をもつケーブルを接続した場合を考える。ＩＣカード１
００がホスト２００に接続されると、上記説明と同様Ｉ
Ｃカード１００上のプロセッサ部１２は入出力ポート２
２−１，２２−２を介して外部端子状態を検出する。外
部端子２１−１，２１−２の状態はコネクタ６０の結線
状態が図３（ａ）、すなわち論理信号入出力端子７１−
１および７１−２がともにオープンであることからとも
にハイレベルである。従って、プロセッサ部１２は上
位，下位ビットともにハイレベルのコードに対応した予
め定められたプログラムの初期設定を行い、設定が終了
すれば入出力ポート２２−１，２２−２にロウレベルを
出力することにより、カード検出信号端子１１−１，１
１−２をロウレベルに設定し、ホスト２００側のカード
検出信号端子５１−１，５１−２に伝えられてホスト２
００にＩＣカード１００が正常に接続されたこと（動作
可能になったこと）を知らせる。これにより、ホスト２
００はＩＣカード１００上のプロセッサ部１２との間で
情報の授受を始める。図３（ｂ），図３（ｃ）の結線状
態のコネクタ６０をもつケーブルを接続してＩＣカード
１００をホスト２００に接続した場合は、前記同様ＩＣ
カード１００がホスト２００に接続されると、ＩＣカー
ド１００上のプロセッサ部１２は入出力ポート２２−
１，２２−２を介して外部端子状態を検出する。図３
（ｂ）の場合は、論理信号入出力端子７１−１がオープ
ンであるから上位ビットがハイレベル、論理信号入出力
端子７１−２はグランドレベル供与端子７４に接続され
ており、従ってグランドレベル端子２４を介してグラン
ドレベルになっているから、下位ビットがロウレベル、
図３（ｃ）の場合は同様に上位ビットがロウレベル、下
位ビットがハイレベルを検出することにより、それぞれ
図３（ａ）とは、異なった番地に格納されているプログ
ラムから開始することになり、デバグ時等においては、
複数の外部端子に与える論理レベルの異なるコネクタ６
０を有する通信ケーブル等を利用することにより、異な
る試験プログラムの動作モードで立ち上げることがで
き、デバグを効率的に実行できる。Next, the designation of the operation mode by the logic signal given from the external terminal will be described. FIG. 3 shows the connector 60.
It is a figure which shows the connection state in. 3A shows the logic signal input / output terminals 71-1 and 71-2 and the ground level providing terminal 74 which are in an open state.
In FIG. 3B, 71-1 is open and 72-2 and 74 are connected. In FIG. 3C, 71-1 and 74 are also connected and 71-2 is open, and FIG. ) Is 7
Both 1-1 and 71-2 are connected to 74.
When debugging, first, the connector 60 in the connected state shown in FIG.
Consider the case where a cable with is connected. IC card 1
When 00 is connected to the host 200, I
The processor unit 12 on the C card 100 is the input / output port 2
The external terminal state is detected via 2-1 and 22-2. Regarding the state of the external terminals 21-1 and 21-2, the connection state of the connector 60 is as shown in FIG.
Both 1 and 71-2 are open because both are open. Therefore, the processor unit 12 initializes a predetermined program corresponding to a high-level code for both upper and lower bits, and outputs a low level to the input / output ports 22-1 and 22-2 when the setting is completed. The card detection signal terminals 11-1, 1
1-2 is set to a low level and transmitted to the card detection signal terminals 51-1 and 51-2 on the host 200 side to notify the host 2
00 is informed that the IC card 100 is normally connected (ready to operate). This allows host 2
00 starts exchanging information with the processor unit 12 on the IC card 100. When the IC card 100 is connected to the host 200 by connecting the cable having the connector 60 in the wired state shown in FIGS. 3B and 3C, the same IC as described above is used.
When the card 100 is connected to the host 200, the processor unit 12 on the IC card 100 receives the input / output port 22-
The external terminal state is detected via 1 and 22-2. Figure 3
In the case of (b), since the logic signal input / output terminal 71-1 is open, the upper bits are at a high level, and the logic signal input / output terminal 71-2 is connected to the ground level providing terminal 74. Since it is at the ground level via 24, the lower bit is at the low level,
In the case of FIG. 3C, similarly, by detecting the low level of the high-order bit and the high level of the low-order bit, it is possible to start from a program stored in an address different from that in FIG. 3A. When debugging,
Connector 6 with different logic levels applied to a plurality of external terminals
By using a communication cable having 0, it is possible to start up in a different test program operation mode, and debug can be executed efficiently.
【００１８】図４はデバグ時等において内部に障害があ
った場合の障害情報の通知方法の説明図である。４００
は試験機で、コネクタ６０の論理信号入出力端子７１−
１，７１−２と接続されている。試験機４００の内部で
は、論理信号入出力端子７１−１，７１−２と対向する
入出力端子８０−１，８０−２に任意の論理信号を入出
力できるようになっている。試験を開始するとき、試験
機４００からは上記説明のように目的の試験プログラム
を動作させるための論理信号を入出力端子８０−１，８
０−２に出力し、一定時間後、入出力端子８０を入力モ
ードにする。その後の動作は前述の如くであるが、プロ
セッサ部１２が入出力ポート２２−１，２２−２にロウ
レベルを出力した時点で、試験機４００は入出力端子８
０−１，８０−２がロウレベルになったのを検出するこ
とにより、試験プログラムの動作を認識する。その後、
内部に障害があった場合、プロセッサ部１２はその障害
の内容に応じて予め定めておいたともにロウレベルでは
ない２ビットのコードを入出力ポート２２−１，２２−
２に出力することにより、外部端子２１−１，２１−２
を介して論理信号入出力端子７１−１，７１−２に伝え
る。同時に試験機４００も入出力端子８０を介して該２
ビットコードを検出し、そのビット情報を解析すること
により障害の内容・状態を知ることができる。FIG. 4 is an explanatory diagram of a method of notifying failure information when there is an internal failure during debugging or the like. 400
Is a tester, which is a logical signal input / output terminal 71- of the connector 60.
1, 71-2 is connected. Inside the tester 400, arbitrary logic signals can be input / output to / from the input / output terminals 80-1 and 80-2 facing the logic signal input / output terminals 71-1 and 71-2. When the test is started, the tester 400 outputs logical signals for operating the target test program as described above from the input / output terminals 80-1, 8.
It outputs to 0-2, and after a certain time, the input / output terminal 80 is set to the input mode. The operation thereafter is as described above. However, when the processor unit 12 outputs a low level to the input / output ports 22-1 and 22-2, the testing machine 400 outputs the input / output terminal 8
The operation of the test program is recognized by detecting the low level of 0-1, 80-2. afterwards,
When there is an internal failure, the processor unit 12 outputs a 2-bit code which is predetermined according to the content of the failure and which is not low level, to the input / output ports 22-1, 22.
By outputting to external terminals 21-1 and 21-2
To the logic signal input / output terminals 71-1 and 71-2. At the same time, the tester 400 also outputs the data via the input / output terminal 80.
By detecting the bit code and analyzing the bit information, it is possible to know the content / state of the fault.
【００１９】図５は、カード検出信号端子１１−１，１
１−２と外部端子２１−１，２１−２の直結接続による
効果を示す図である。ＩＣカード１００内部にプロセッ
サ部１２以外の回路または処理ブロック１４がある場
合、プロセッサ部１２に異常があって上記のようにカー
ド検出信号端子１１−１，１１−２を接続状態（ロウレ
ベル）に設定できない場合でも、例えば、図３の（ｄ）
タイプのコネクタ６０を用いる方法等により、外部端子
２１−１，２１−２をロウレベルにすることで強制的に
ＩＣカード１００を接続状態として、上記回路または処
理ブロック１４を動作可能として、ホスト２００からＩ
Ｃカード１００の回路部分や処理ブロック１４をアクセ
スすることが可能となり、インタフェース１０，５０を
介してホスト２００が故障情報を知ることができる。FIG. 5 shows card detection signal terminals 11-1 and 1-1.
It is a figure which shows the effect by the direct connection of 1-2 and external terminals 21-1 and 21-2. When there is a circuit or processing block 14 other than the processor unit 12 inside the IC card 100, there is an abnormality in the processor unit 12 and the card detection signal terminals 11-1 and 11-2 are set to the connection state (low level) as described above. Even if it is not possible, for example, (d) of FIG.
The external terminals 21-1 and 21-2 are forced to the low level by a method using the type connector 60 or the like to forcibly bring the IC card 100 into the connected state and enable the circuit or the processing block 14 to operate. I
It becomes possible to access the circuit portion of the C card 100 and the processing block 14, and the host 200 can know the failure information via the interfaces 10 and 50.
【００２０】[0020]
【発明の効果】本発明は以上説明したように、外部から
の論理信号を前記プロセッサ部に通知するための複数の
外部端子，これら外部端子に接続され外部端子からの論
理信号を前記プロセッサ部に入力し、かつカード検出信
号端子に接続され前記プロセッサ部からの論理信号をカ
ード検出信号として出力するための複数の入出力ポート
とを有し、前記複数の外部端子と、前記ホストインタフ
ェース部における前記複数のカード検出信号端子と、前
記プロセッサ部に接続された入出力ポートとを直結接続
したので、下記の利点を有する。As described above, according to the present invention, a plurality of external terminals for notifying a logic signal from the outside to the processor section, and logic signals from the external terminals connected to these external terminals are sent to the processor section. And a plurality of input / output ports for inputting and outputting to the card detection signal terminal a logic signal from the processor section as a card detection signal, the plurality of external terminals, and the host interface section Since the plurality of card detection signal terminals and the input / output ports connected to the processor section are directly connected, the following advantages are provided.
【００２１】(1)ＩＣカードをホストに接続した時点で
すぐにホストに接続されたことを通知せず、プロセッサ
部が初期化処理，動作テスト等を終了し、プロセッサ部
がホストとの情報交換が可能となった時等、任意の時期
にホストにカード接続を通知することが可能となり、プ
ロセッサ部がホストと情報授受が可能な状態になるまで
ホストからのアクセスを制限することができる。(1) Immediately after the IC card is connected to the host, the processor unit does not notify that it is connected to the host, the processor unit finishes the initialization process, the operation test, etc., and the processor unit exchanges information with the host. It becomes possible to notify the host of the card connection at any time, such as when the host is enabled, and it is possible to restrict access from the host until the processor unit is ready to exchange information with the host.
【００２２】(2)外部端子を介してプロセッサ部に起動
するプログラムの種類を指示することが可能になる。従
って、ホストのパソコンの機種によるＩＣカードの一部
動作の違い等をＩＣカード内プロセッサ起動時から予め
設定しておくことが可能である。また、複数サービスに
対応する複数プログラムやカードデバグ時の複数のテス
トプログラム等のいずれを選択するか等、動作モードの
指定がプロセッサ初期設定時に可能となり、カード機能
に柔軟性をもたせることができる。(2) It becomes possible to instruct the processor section through the external terminal what kind of program to start. Therefore, it is possible to set in advance some differences in the operation of the IC card depending on the model of the host personal computer from the time of starting the processor in the IC card. Further, it is possible to specify an operation mode such as which one of a plurality of programs corresponding to a plurality of services or a plurality of test programs when a card is debugged is selected at the time of initial setting of the processor, so that the card function can be made flexible.
【００２３】(3)テスト時に内部に障害があった場合、
プロセッサ部が該障害情報をコード等にして出力ポート
に出力することにより、その障害部位または内容・状態
等を外部端子に出力することで外部からその内容を知る
ことができる。(3) If there is an internal failure during the test,
The processor unit outputs the failure information as a code or the like to the output port, and outputs the failure site or the content / state thereof to the external terminal, whereby the content can be known from the outside.
【００２４】(4)カード検出信号端子と外部端子が直結
接続されていることにより、ＩＣカード内部にプロセッ
サ部以外の回路または処理ブロックがある場合、ＣＰＵ
に異常があって上記のようにカード検出信号端子を接続
状態に（ロウレベル）に設定できない場合でも、外部端
子をロウレベルにすることで強制的にＩＣカードを接続
状態として、該回路または処理ブロックを動作可能とし
て、ホストからＩＣカードの回路部分や処理ブロックを
アクセスすることが可能となり、インタフェースを介し
てホストが故障情報を知ることができる。(4) When the card detection signal terminal and the external terminal are directly connected to each other so that there is a circuit or processing block other than the processor in the IC card, the CPU
Even if the card detection signal terminal cannot be set to the connection state (low level) as described above due to an abnormality in the IC card, the IC card is forcibly placed in the connection state by setting the external terminal to the low level, and the circuit or processing block is It becomes operable, and the host can access the circuit portion and processing block of the IC card, and the host can know the failure information through the interface.
【００２５】(5)外部端子にＩＣカードとホスト間のカ
ード検出信号端子と同様の機能を持たせることにより、
外部装置との間のケーブルの接続の有無を検出でき、通
信端末における通信ケーブル抜け等のチェックにも利用
できる。(5) By providing the external terminal with the same function as the card detection signal terminal between the IC card and the host,
Whether or not a cable is connected to an external device can be detected, and it can also be used to check for a communication cable disconnection in a communication terminal.
【００２６】(6)上記のようにカード検出信号端子をプ
ロセッサ部で制御する場合、プロセッサ部の動作に異常
があるとカード検出信号端子をカード接続状態にできな
いが、外部端子とカード検出信号端子が直結されている
ので、外部端子を強制的にカード接続状態とすることに
より、カード内部回路へのホストからのアクセスが可能
になる。(6) When the card detection signal terminal is controlled by the processor unit as described above, if the operation of the processor unit is abnormal, the card detection signal terminal cannot be connected to the card, but the external terminal and the card detection signal terminal Is directly connected, the host can access the internal circuit of the card by forcibly setting the external terminal to the card connection state.
【図１】本発明を利用したＩＣカードの実施例を示す構
成図である。FIG. 1 is a configuration diagram showing an embodiment of an IC card using the present invention.
【図２】図１の実施例のプロセッサ部の動作説明のため
のフローチャートである。FIG. 2 is a flowchart for explaining an operation of a processor unit of the embodiment of FIG.
【図３】コネクタにおける端子の結線状態を示す図であ
る。FIG. 3 is a diagram showing a connection state of terminals in a connector.
【図４】本発明における障害情報の通知方法の説明する
ための図である。FIG. 4 is a diagram illustrating a fault information notification method according to the present invention.
【図５】本発明におけるカード検出信号端子と外部端子
の直結による効果を説明するための図である。FIG. 5 is a diagram for explaining the effect of the direct connection between the card detection signal terminal and the external terminal in the present invention.
【図６】従来のＩＣカードの構成図である。FIG. 6 is a block diagram of a conventional IC card.
１０ ホストインタフェース部 １１ カード検出信号端子 １２ プロセッサ部 １３ 信号バス １４ 処理ブロック ２１ 外部端子 ２２ 入出力ポート ２４ グランドレベル端子 ３０ 通信信号入出力ポート ３１ 通信線 ５０ カードインタフェース部 ５１ カード検出信号端子 ５２ プルアップ抵抗 ６０ コネクタ ６１ 通信ケーブル ７１ 論理信号入出力端子 ７４ グランドレベル供与端子 ８０ 入出力端子 １００ ＩＣカード ２００ ホスト ３００ 外部装置 ４００ 試験機 10 host interface section 11 card detection signal terminal 12 processor section 13 signal bus 14 processing block 21 external terminal 22 input / output port 24 ground level terminal 30 communication signal input / output port 31 communication line 50 card interface section 51 card detection signal terminal 52 pull-up Resistor 60 Connector 61 Communication cable 71 Logic signal input / output terminal 74 Ground level providing terminal 80 Input / output terminal 100 IC card 200 Host 300 External device 400 Testing machine
───────────────────────────────────────────────────── フロントページの続き (72)発明者 上田 照夫 東京都千代田区内幸町１丁目１番６号 日 本電信電話株式会社内 (72)発明者 青柳 博久 東京都渋谷区桜丘町24番４号 株式会社ナ カヨ通信機内 (72)発明者 川村 浩正 神奈川県横浜市中区不老町二丁目９番１号 エヌ・ティ・ティ・インテリジェントテ クノロジ株式会社内 ─────────────────────────────────────────────────── ─── Continuation of front page (72) Teruo Ueda Teruo Ueda 1-1-6 Uchisaiwaicho, Chiyoda-ku, Tokyo Nihon Telegraph and Telephone Corporation (72) Hirohisa Aoyagi 24-4 Sakuragaoka-cho, Shibuya-ku, Tokyo Stocks Company Nakayo Tsushinki (72) Inventor Hiromasa Kawamura 2-9-1, Furomachi, Naka-ku, Yokohama-shi, Kanagawa NTT Intelligent Technology Co., Ltd.
Claims (1)
出力端子やＩＣカードの接続状態を前記ホストに通知す
る複数のカード検出信号端子等を持つホストインタフェ
ース部、前記ホストとの情報送受信処理や各種アプリケ
ーション処理を行うプロセッサ部、とを有するＩＣカー
ドにおいて、外部からの論理信号を前記プロセッサ部に
通知するための複数の外部端子，これら外部端子に接続
され外部端子からの論理信号を前記プロセッサ部に入力
し、かつ前記カード検出信号端子に接続され前記プロセ
ッサ部からの論理信号をカード検出信号として出力する
ための複数の入出力ポートとを有し、前記複数の外部端
子と、前記ホストインタフェース部における前記複数の
カード検出信号端子と、前記プロセッサ部に接続された
入出力ポートとを直結接続したことを特徴とするＩＣカ
ード。1. A host interface unit having an input / output terminal required for exchanging information and signals with a host, a plurality of card detection signal terminals for notifying the host of a connection state of an IC card, and information transmission / reception with the host. In an IC card having a processor unit for performing processing and various application processes, a plurality of external terminals for notifying the processor unit of a logical signal from the outside, and a logical signal from the external terminal connected to these external terminals A plurality of external terminals for inputting to the processor unit and connected to the card detection signal terminal for outputting a logic signal from the processor unit as a card detection signal; Directly connect the plurality of card detection signal terminals in the interface section and the input / output ports connected to the processor section. An IC card that is connected and connected.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16588493A JP3331525B2 (en) | 1993-06-14 | 1993-06-14 | IC card |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16588493A JP3331525B2 (en) | 1993-06-14 | 1993-06-14 | IC card |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06348423A true JPH06348423A (en) | 1994-12-22 |
| JP3331525B2 JP3331525B2 (en) | 2002-10-07 |
Family
ID=15820812
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16588493A Expired - Lifetime JP3331525B2 (en) | 1993-06-14 | 1993-06-14 | IC card |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3331525B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002024772A (en) * | 2000-07-04 | 2002-01-25 | Dainippon Printing Co Ltd | Ic card information reader and ic card state display device |
-
1993
- 1993-06-14 JP JP16588493A patent/JP3331525B2/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002024772A (en) * | 2000-07-04 | 2002-01-25 | Dainippon Printing Co Ltd | Ic card information reader and ic card state display device |
| JP4673470B2 (en) * | 2000-07-04 | 2011-04-20 | 大日本印刷株式会社 | IC card information reading device and IC card status display device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3331525B2 (en) | 2002-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5263168A (en) | Circuitry for automatically entering and terminating an initialization mode in a data processing system in response to a control signal | |
| JPH0324608A (en) | Expanded function board | |
| US7882395B2 (en) | Debug device for embedded systems and method thereof | |
| JPH09330151A (en) | Card | |
| US7930535B1 (en) | Method and apparatus for loading configuration data | |
| US20080021695A1 (en) | ROM emulator and ROM testing method using the same | |
| US8015448B2 (en) | System and method for conducting BIST operations | |
| US20030120970A1 (en) | Method and apparatus for debugging an electronic product using an internal I/O port | |
| US5940783A (en) | Microprocessor and method of testing the same | |
| US5751641A (en) | Microprocessor memory test circuit and method | |
| JPH0562785B2 (en) | ||
| US6393558B1 (en) | Peripheral component interconnect (PCI) card for selectively processing a PCI bus reset signal and method for resetting the PCI card | |
| JPH06348423A (en) | Ic card | |
| US6598176B1 (en) | Apparatus for estimating microcontroller and method thereof | |
| CN113760800A (en) | Serial port path selection method, system, terminal and storage medium based on BMC | |
| US20050125583A1 (en) | Detecting method for PCI system | |
| EP0556138A1 (en) | A bus for connecting extension cards to a data processing system and test method | |
| JPH10326203A (en) | Debugging devices capable of taking over operation from each other between hardware environments while running programs therein | |
| US6016517A (en) | Data processing system and method for optimizing connector usage | |
| JP3265284B2 (en) | emulator | |
| US20020007263A1 (en) | Apparatus for supporting microprocessor development system | |
| CN117667554A (en) | Method and system for intelligently switching same physical serial port of communication module | |
| KR200175057Y1 (en) | An apparatus for debugging an error of a computer | |
| JP2704935B2 (en) | Processor with test function | |
| KR20020096661A (en) | computer system and booting control method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080726 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080726 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090726 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090726 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100726 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100726 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110726 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120726 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130726 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |