JPH06342855A - 中蓋付き半導体パッケージ - Google Patents
中蓋付き半導体パッケージInfo
- Publication number
- JPH06342855A JPH06342855A JP5131698A JP13169893A JPH06342855A JP H06342855 A JPH06342855 A JP H06342855A JP 5131698 A JP5131698 A JP 5131698A JP 13169893 A JP13169893 A JP 13169893A JP H06342855 A JPH06342855 A JP H06342855A
- Authority
- JP
- Japan
- Prior art keywords
- inner lid
- gel
- wire
- coating agent
- semiconductor package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】 （修正有）
【目的】微細ワイヤを使用したり、多段ボンディングを
必要とするＬＳＩの場合、ワイヤの耐湿性を確保するた
めに、柔軟なゲル状のコ−ティング剤を用いても、その
熱膨張（収縮）によりワイヤが変形を受けやすいという
問題があった。 【構成】電極取り出し用の配線パタ−ンを有するベ−ス
１に半導体チップ２を搭載し、当該ベ−スと該半導体チ
ップとの対応する電極７，８同志をワイヤ９で接続し、
ゲル状のコ−ティング剤１０で当該半導体チップと当該
ワイヤを覆った半導体パッケ−ジ構造において、前記ゲ
ル状のコ−ティング剤１０に当接する中蓋１１を設ける
とともに、キャップ１４を取付けして成ることを特徴と
する中蓋付き半導体パッケ−ジ。 【効果】中蓋を設けることでコ−ティング樹脂の熱収縮
による変位を抑えることが出来るため、多段ボンディン
グのような複雑な構造のＬＳＩでも信頼性を向上でき
る。
必要とするＬＳＩの場合、ワイヤの耐湿性を確保するた
めに、柔軟なゲル状のコ−ティング剤を用いても、その
熱膨張（収縮）によりワイヤが変形を受けやすいという
問題があった。 【構成】電極取り出し用の配線パタ−ンを有するベ−ス
１に半導体チップ２を搭載し、当該ベ−スと該半導体チ
ップとの対応する電極７，８同志をワイヤ９で接続し、
ゲル状のコ−ティング剤１０で当該半導体チップと当該
ワイヤを覆った半導体パッケ−ジ構造において、前記ゲ
ル状のコ−ティング剤１０に当接する中蓋１１を設ける
とともに、キャップ１４を取付けして成ることを特徴と
する中蓋付き半導体パッケ−ジ。 【効果】中蓋を設けることでコ−ティング樹脂の熱収縮
による変位を抑えることが出来るため、多段ボンディン
グのような複雑な構造のＬＳＩでも信頼性を向上でき
る。
Description
【０００１】
【産業上の利用分野】本発明は、中蓋付き半導体パッケ
−ジに関し、特に、半導体集積回路の高信頼化技術に係
るもので、就中、微細多ピンの半導体チップを高耐湿性
を確保しつつ低コスト化を実現するのに好適なパッケ−
ジ構造に関する。
−ジに関し、特に、半導体集積回路の高信頼化技術に係
るもので、就中、微細多ピンの半導体チップを高耐湿性
を確保しつつ低コスト化を実現するのに好適なパッケ−
ジ構造に関する。
【０００２】
【従来の技術】電極取り出し用の配線パタ−ンを有する
ベ−スに半導体チップを搭載し、当該ベ−スと該半導体
チップとの対応する電極同志をワイヤで接続し、ゲル状
のコ−ティング剤で当該半導体チップと当該ワイヤを覆
った半導体パッケ−ジ構造がある。従来の当該ゲルコ−
トタイプのパッケ−ジでは、ゲル状のコ−ティング剤部
分を機械的に保護するためのキャップは使用されている
が、ゲル状のコ−ティング剤の変位を拘束するための中
蓋は設けられていない。
ベ−スに半導体チップを搭載し、当該ベ−スと該半導体
チップとの対応する電極同志をワイヤで接続し、ゲル状
のコ−ティング剤で当該半導体チップと当該ワイヤを覆
った半導体パッケ−ジ構造がある。従来の当該ゲルコ−
トタイプのパッケ−ジでは、ゲル状のコ−ティング剤部
分を機械的に保護するためのキャップは使用されている
が、ゲル状のコ−ティング剤の変位を拘束するための中
蓋は設けられていない。
【０００３】
【発明が解決しようとする課題】上記従来技術では、微
細ピッチ多ピン半導体チップ（ＬＳＩ）の様に、微細ワ
イヤを使用したり、多段ボンディングを必要とするＬＳ
Ｉの場合、柔軟なゲル状のコ−ティング剤を用いても、
ゲル状のコ−ティング剤の熱膨張（収縮）によりワイヤ
が変形を受けやすいという問題があった。
細ピッチ多ピン半導体チップ（ＬＳＩ）の様に、微細ワ
イヤを使用したり、多段ボンディングを必要とするＬＳ
Ｉの場合、柔軟なゲル状のコ−ティング剤を用いても、
ゲル状のコ−ティング剤の熱膨張（収縮）によりワイヤ
が変形を受けやすいという問題があった。
【０００４】本発明の目的は、上記のような微細ワイヤ
を使用したり多段ボンディングを必要とするＬＳＩで
も、ゲル状のコ−ティング剤（以下、単にゲルというこ
ともある）によるワイヤの変形等の熱膨張（収縮）の影
響特に熱収縮の影響を押え、十分高い信頼性を確保でき
るようなパッケ−ジを実現可能にすることにある。
を使用したり多段ボンディングを必要とするＬＳＩで
も、ゲル状のコ−ティング剤（以下、単にゲルというこ
ともある）によるワイヤの変形等の熱膨張（収縮）の影
響特に熱収縮の影響を押え、十分高い信頼性を確保でき
るようなパッケ−ジを実現可能にすることにある。
【０００５】本発明の前記ならびにそのほかの目的と新
規な特徴は、本明細書の記述および添付図面からあきら
かになるであろう。
規な特徴は、本明細書の記述および添付図面からあきら
かになるであろう。
【０００６】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記のとおりである。
発明のうち代表的なものの概要を簡単に説明すれば、下
記のとおりである。
【０００７】上記目的は、ゲルの変位を拘束するための
中蓋を設けることにより達成される。
中蓋を設けることにより達成される。
【０００８】
【作用】ワイヤの耐湿性を確保するために用いられるゲ
ルは、柔軟性がある反面、熱膨張係数が大きいという欠
点がある。このため、微細なワイヤを用いた場合や多段
ボンディングを行った半導体パッケージに適用すると、
環境試験等の加速された温度条件下では、ゲルの熱膨張
・収縮によりワイヤに変形を及ぼす程の応力が発生する
恐れがある。しかし、ゲルに接触させるように中蓋を設
けることにより、中蓋に接触している部分及びその周辺
のゲルの変位を押えることが出来る。そこでワイヤ近傍
に中蓋を設けることにより、ワイヤの変形を防止でき
る。
ルは、柔軟性がある反面、熱膨張係数が大きいという欠
点がある。このため、微細なワイヤを用いた場合や多段
ボンディングを行った半導体パッケージに適用すると、
環境試験等の加速された温度条件下では、ゲルの熱膨張
・収縮によりワイヤに変形を及ぼす程の応力が発生する
恐れがある。しかし、ゲルに接触させるように中蓋を設
けることにより、中蓋に接触している部分及びその周辺
のゲルの変位を押えることが出来る。そこでワイヤ近傍
に中蓋を設けることにより、ワイヤの変形を防止でき
る。
【０００９】
【実施例】以下、本発明の実施例を図面により説明す
る。
る。
【００１０】実施例１；図１は、本発明の一実施例を示
す断面図である。ベ−ス１は、積層構造を有する樹脂配
線基板よりなり、層間に、半導体チップ（以下、単にチ
ップいう）２内の半導体素子からの電極引き出しのため
の配線３が引き回してある。電極接続の端子部４は、多
ピンが接続可能なように、２段構造となっている。ベ−
ス１には、多数のリードピン５が立設されている。この
ベ−ス１の裏面より、放熱及びチップ２固定のための金
属製の熱拡散板６が貼付られている。チップ２は熱拡散
板６中央部に接着剤で固定する。その後、チップ２とベ
−ス１の対応する電極７、８同志を、ワイヤ９で超音波
ワイヤボンディング方法等のボンディング方法により接
続する。ワイヤ９は腐食しやすいことから、耐湿性確保
のためチップ２及びワイヤ９を、ゲル状のコ−ティング
剤１０でコ−ティングする。次に、このゲル状のコ−テ
ィング剤１０表面に接するように、表面を絶縁化したリ
ング状の中蓋１１を載せてから、ベ−クしてゲル状のコ
−ティング剤１０をゲル化する。中蓋１１は、四コ−ナ
−に折り曲げられた足１２が有り、一定高さ以下にはな
らないようになっている。図３に、中蓋１１の一例斜視
図を示す。中蓋１０は、その中央部に空気抜き用の穴１
３が設けられている。中蓋１０に、空気抜き用の穴１３
を設けることにより、ベ−ク（加熱）によりゲル状のコ
−ティング剤１０をゲル化する際のガス抜きをすること
ができる。最後に、キャップ１４を貼付て内部を機械的
に保護する。尚、図示が省略されているが、熱拡散板６
には、放熱のためのフインが取付けられる。
す断面図である。ベ−ス１は、積層構造を有する樹脂配
線基板よりなり、層間に、半導体チップ（以下、単にチ
ップいう）２内の半導体素子からの電極引き出しのため
の配線３が引き回してある。電極接続の端子部４は、多
ピンが接続可能なように、２段構造となっている。ベ−
ス１には、多数のリードピン５が立設されている。この
ベ−ス１の裏面より、放熱及びチップ２固定のための金
属製の熱拡散板６が貼付られている。チップ２は熱拡散
板６中央部に接着剤で固定する。その後、チップ２とベ
−ス１の対応する電極７、８同志を、ワイヤ９で超音波
ワイヤボンディング方法等のボンディング方法により接
続する。ワイヤ９は腐食しやすいことから、耐湿性確保
のためチップ２及びワイヤ９を、ゲル状のコ−ティング
剤１０でコ−ティングする。次に、このゲル状のコ−テ
ィング剤１０表面に接するように、表面を絶縁化したリ
ング状の中蓋１１を載せてから、ベ−クしてゲル状のコ
−ティング剤１０をゲル化する。中蓋１１は、四コ−ナ
−に折り曲げられた足１２が有り、一定高さ以下にはな
らないようになっている。図３に、中蓋１１の一例斜視
図を示す。中蓋１０は、その中央部に空気抜き用の穴１
３が設けられている。中蓋１０に、空気抜き用の穴１３
を設けることにより、ベ−ク（加熱）によりゲル状のコ
−ティング剤１０をゲル化する際のガス抜きをすること
ができる。最後に、キャップ１４を貼付て内部を機械的
に保護する。尚、図示が省略されているが、熱拡散板６
には、放熱のためのフインが取付けられる。
【００１１】本実施例によれば、ベ−ク時に、コ−ティ
ング剤１０のゲル状となった樹脂が、室温に冷されると
きに、ワイヤ９に悪影響を及ぼす収縮力を、リング状の
中蓋１１が支持するために、ワイヤ９に過大な応力が加
わるのを防止することが出来る。逆に温度上昇の場合
は、ゲル１０の収縮力が解除される方向であるが、中蓋
１１は上方向には拘束されていないので、ゲル１０は自
由に硬化後初期状態に復元可能である。即ち系全体が応
力低下に向かうため問題は無い。以上のように、樹脂コ
−トを行うＬＳＩでは、多段ボンディングのような複雑
な構造でも、中蓋を設けることで信頼性を向上できると
いう効果が有る。
ング剤１０のゲル状となった樹脂が、室温に冷されると
きに、ワイヤ９に悪影響を及ぼす収縮力を、リング状の
中蓋１１が支持するために、ワイヤ９に過大な応力が加
わるのを防止することが出来る。逆に温度上昇の場合
は、ゲル１０の収縮力が解除される方向であるが、中蓋
１１は上方向には拘束されていないので、ゲル１０は自
由に硬化後初期状態に復元可能である。即ち系全体が応
力低下に向かうため問題は無い。以上のように、樹脂コ
−トを行うＬＳＩでは、多段ボンディングのような複雑
な構造でも、中蓋を設けることで信頼性を向上できると
いう効果が有る。
【００１２】実施例２；図２は別の実施例を示す断面図
である。図１の例では中蓋１１に折り曲げた足１２を付
けていたが、図２はベ−ス１側に、予め中蓋１１を受け
るための突起１５を設けておくことで、中蓋１１として
はＡｌ板等の板を打ち抜いただけの平板が使用できるよ
うにした例である。
である。図１の例では中蓋１１に折り曲げた足１２を付
けていたが、図２はベ−ス１側に、予め中蓋１１を受け
るための突起１５を設けておくことで、中蓋１１として
はＡｌ板等の板を打ち抜いただけの平板が使用できるよ
うにした例である。
【００１３】本実施例の場合も図１の実施例と同様の効
果を持つことは云うまでもない。
果を持つことは云うまでもない。
【００１４】上記ベ−ス１は、例えばＢＴレジン（ビス
マレイミドートリアジン樹脂）よりなる多層配線樹脂基
板により構成される。 チップ２は、例えばシリコン単
結晶基板から成り、周知の技術によってその内部には多
数の回路素子が形成され、１つの回路機能が与えられて
いる。回路素子の具体例は、例えばＭＯＳトランジスタ
から成り、これらの回路素子によって、例えば論理回路
およびメモリの回路機能が形成されている。リ−ドピン
５は、例えばＮｉ−Ｆｅ合金により構成されている。ワ
イヤ９は、例えば、アルミニウム細線により構成されて
いる。本発明に使用されるゲル状のコ−ティング剤１０
としては、例えば、シリコーン系ゲルよりなる封止材を
使用することができる。ゲルは、その加熱硬化前はリキ
ッド状態であり、１液タイプ、２液タイプがあり、例え
ば主剤と硬化剤とからなる２液タイプの場合、これらを
混合すると反応硬化（架橋反応）し、硬化物を得る。そ
の硬化システムとしては、縮合型、付加型、紫外線硬化
型等がある。シリコーン系ゲルには、市販のものが使用
でき、例えば信越化学工業社製ＫＪＲ９０１０、Ｘー３
５ー１００、東レシリコーン社製ＪＣＲ６１１０などが
使用できる。当該Ｘー３５ー１００［Ａ（主剤）、Ｂ
（硬化剤）２液タイプ、針入度１００］の硬化反応機構
は白金付加型で、２液低温高温用ゲルでー７５〜２５０
℃の温度範囲で使用できる。中蓋１１は、例えば、アル
ミニウムにより構成されている。
マレイミドートリアジン樹脂）よりなる多層配線樹脂基
板により構成される。 チップ２は、例えばシリコン単
結晶基板から成り、周知の技術によってその内部には多
数の回路素子が形成され、１つの回路機能が与えられて
いる。回路素子の具体例は、例えばＭＯＳトランジスタ
から成り、これらの回路素子によって、例えば論理回路
およびメモリの回路機能が形成されている。リ−ドピン
５は、例えばＮｉ−Ｆｅ合金により構成されている。ワ
イヤ９は、例えば、アルミニウム細線により構成されて
いる。本発明に使用されるゲル状のコ−ティング剤１０
としては、例えば、シリコーン系ゲルよりなる封止材を
使用することができる。ゲルは、その加熱硬化前はリキ
ッド状態であり、１液タイプ、２液タイプがあり、例え
ば主剤と硬化剤とからなる２液タイプの場合、これらを
混合すると反応硬化（架橋反応）し、硬化物を得る。そ
の硬化システムとしては、縮合型、付加型、紫外線硬化
型等がある。シリコーン系ゲルには、市販のものが使用
でき、例えば信越化学工業社製ＫＪＲ９０１０、Ｘー３
５ー１００、東レシリコーン社製ＪＣＲ６１１０などが
使用できる。当該Ｘー３５ー１００［Ａ（主剤）、Ｂ
（硬化剤）２液タイプ、針入度１００］の硬化反応機構
は白金付加型で、２液低温高温用ゲルでー７５〜２５０
℃の温度範囲で使用できる。中蓋１１は、例えば、アル
ミニウムにより構成されている。
【００１５】以上本発明者によってなされた発明を実施
例にもとずき具体的に説明したが、本発明は上記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
例にもとずき具体的に説明したが、本発明は上記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
【００１６】例えば、中蓋１１の穴１３は、前記実施例
では、その中央部一か所に設けた例を示したが、全面に
わたって設けてもよい。
では、その中央部一か所に設けた例を示したが、全面に
わたって設けてもよい。
【００１７】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
【００１８】中蓋を設けることでコ−ティング樹脂の熱
収縮による変位を抑えることが出来るため、多段ボンデ
ィングのような複雑な構造のＬＳＩでも信頼性を向上で
きるという効果が有る。
収縮による変位を抑えることが出来るため、多段ボンデ
ィングのような複雑な構造のＬＳＩでも信頼性を向上で
きるという効果が有る。
【図１】本発明の一実施例を示す断面図である。
【図２】本発明の他の実施例を示す断面図である。
【図３】本発明に使用される中蓋の実施例を示す斜視図
である。
である。
１‥‥ベ−ス ２‥‥半導体チップ ３‥‥配線 ４‥‥電極接続の端子部 ５‥‥リードピン ６‥‥熱拡散板 ７‥‥電極 ８‥‥電極 ９‥‥ワイヤ １０‥‥ゲル状のコ−ティング剤 １１‥‥中蓋 １２‥‥折り曲げられた足 １３‥‥空気抜き用の穴 １４‥‥キャップ １５‥‥突起
───────────────────────────────────────────────────── フロントページの続き (72)発明者 黒田 宏 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内 (72)発明者 白井 優之 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内 (72)発明者 坪井 敏宏 東京都小平市上水本町５丁目20番１号 日 立超エル・エス・アイ・エンジニアリング 株式会社内 (72)発明者 小作 浩 東京都小平市上水本町５丁目20番１号 日 立超エル・エス・アイ・エンジニアリング 株式会社内 (72)発明者 菊池 真之 東京都小平市上水本町５丁目20番１号 日 立超エル・エス・アイ・エンジニアリング 株式会社内
Claims (3)
- 【請求項１】 電極取り出し用の配線パタ−ンを有する
ベ−スに半導体チップを搭載し、当該ベ−スと該半導体
チップとの対応する電極同志をワイヤで接続し、ゲル状
のコ−ティング剤で当該半導体チップと当該ワイヤを覆
った半導体パッケ−ジ構造において、前記ゲル状のコ−
ティング剤に当接する中蓋を設けるとともに、キャップ
を取付けして成ることを特徴とする中蓋付き半導体パッ
ケ−ジ。 - 【請求項２】 中蓋が、空気抜き用の穴を設けて成るこ
とを特徴とする請求項１に記載の中蓋付き半導体パッケ
−ジ。 - 【請求項３】 中蓋に折り曲げた足を付設して成るか、
または、ベ−スに当該中蓋を受けるための突起を設けて
成ることを特徴とする請求項１に記載の中蓋付き半導体
パッケ−ジ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5131698A JPH06342855A (ja) | 1993-06-02 | 1993-06-02 | 中蓋付き半導体パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5131698A JPH06342855A (ja) | 1993-06-02 | 1993-06-02 | 中蓋付き半導体パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06342855A true JPH06342855A (ja) | 1994-12-13 |
Family
ID=15064115
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5131698A Withdrawn JPH06342855A (ja) | 1993-06-02 | 1993-06-02 | 中蓋付き半導体パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06342855A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990050133A (ko) * | 1997-12-16 | 1999-07-05 | 김영환 | 세라믹 패키지 |
| EP1355351A1 (en) * | 2001-01-23 | 2003-10-22 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| WO2017141532A1 (ja) * | 2016-02-16 | 2017-08-24 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| US11011442B2 (en) | 2015-03-27 | 2021-05-18 | Mitsubishi Electric Corporation | Power module |
-
1993
- 1993-06-02 JP JP5131698A patent/JPH06342855A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990050133A (ko) * | 1997-12-16 | 1999-07-05 | 김영환 | 세라믹 패키지 |
| EP1355351A1 (en) * | 2001-01-23 | 2003-10-22 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| EP1355351A4 (en) * | 2001-01-23 | 2009-08-19 | Mitsubishi Electric Corp | SEMICONDUCTOR COMPONENT |
| US11011442B2 (en) | 2015-03-27 | 2021-05-18 | Mitsubishi Electric Corporation | Power module |
| WO2017141532A1 (ja) * | 2016-02-16 | 2017-08-24 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| JPWO2017141532A1 (ja) * | 2016-02-16 | 2018-10-25 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6215180B1 (en) | Dual-sided heat dissipating structure for integrated circuit package | |
| US4684975A (en) | Molded semiconductor package having improved heat dissipation | |
| TWI398938B (zh) | 可堆疊式積體電路封裝 | |
| US6677663B1 (en) | End grid array semiconductor package | |
| US5177669A (en) | Molded ring integrated circuit package | |
| US6803258B2 (en) | Semiconductor device | |
| JPH07254668A (ja) | 高熱放出用の半導体パッケージ | |
| JPH0613502A (ja) | 半導体集積回路チップ | |
| US20140210062A1 (en) | Leadframe-Based Semiconductor Package Having Terminals on Top and Bottom Surfaces | |
| JP2009534812A (ja) | 電源リング及びアース・リングを有するｑｆｎパッケージの製造方法 | |
| US6320267B1 (en) | Bonding layer in a semiconductor device | |
| US20050184367A1 (en) | Two die semiconductor assembly and system including same | |
| JPH06342855A (ja) | 中蓋付き半導体パッケージ | |
| JP2841854B2 (ja) | 半導体装置 | |
| US6414379B1 (en) | Structure of disturbing plate having down set | |
| JPH0529529A (ja) | 樹脂封止型半導体装置 | |
| US6784536B1 (en) | Symmetric stack up structure for organic BGA chip carriers | |
| JPH06302722A (ja) | 放熱部材及びこの放熱部材を用いた半導体パッケージ | |
| US6504245B1 (en) | Semiconductor device | |
| KR100474193B1 (ko) | 비지에이패키지및그제조방법 | |
| JP2001094046A (ja) | 半導体装置 | |
| JP3328146B2 (ja) | 半導体装置 | |
| JPH06342859A (ja) | 熱拡散板付き半導体パッケージ | |
| JP2880878B2 (ja) | 縦型表面実装樹脂封止型半導体装置 | |
| JPH06326236A (ja) | 樹脂封止型半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000905 |