JPH0634201U - 積層型サ−ミスタ - Google Patents

Abstract

(57)【要約】 【目的】 積層型サーミスタの抵抗を下げ且つ抵抗値の
バラツキを抑える。 【構成】 抵抗体１の中のＰ1 、Ｐ2 、Ｐ3 を通る各仮
想平面に一対の内部電極２〜７をそれぞれ設ける。一方
の側の内部電極２、４、６を第１の外部電極８に接続
し、他方の側の内部電極３、５、７を第２の外部電極９
に接続する。抵抗体１の上面に対して垂直な方向から見
て一方の側の内部電極２、４、６と他方の側の内部電極
３、５、７とが重ならないように構成する。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は、電子機器の温度補償、電流制御、温度検出などに使用するための積 層型サーミスタに関する。

【０００２】

【従来の技術】

典型的なサーミスタは、角柱あるいは板状のサーミスタ抵抗体と、この両端に 浸漬法等で形成された一対の電極とから成る。この種のサーミスタは構造が簡単 であるために安価に製造できるという長所を有する半面、一対の電極の相互間隔 を所定値にすることに困難を伴うので、抵抗値にバラツキが生じるという欠点を 有する。また、このサーミスタでは所定の耐圧を確保して低い抵抗値を得ること に困難を伴う。

【０００３】 上述のような問題を解決するために、図５に示すように、サーミスタ抵抗体１ ０の中に第１及び第２の内部電極１１、１２を配置し、これ等を第１及び第２の 外部電極１３、１４に接続して積層セラミックコンデンサと同様な積層構造にす ることが例えば特公昭５０−１１５８５号公報で知られている。このように構成 すれば第１及び第２の内部電極１１、１２の対向面積が大きくなり、また積層枚 数を増やせば複数の内部電極の並列接続されるために初期抵抗値（２５℃の抵抗 値）及び一般にＢ定数と呼ばれているサーミスタ定数を小さくすることができる 。

【０００４】

【考案が解決しようとする課題】

ところが、積層構造を採用すると、第１の内部電極１１と第２の内部電極１２ とのパターンずれが生じやすくなり、両者の対向面積が変化すれば抵抗値の変化 が生じる。すなわち、設計通りの抵抗値を有するサーミスタを得ることが困難で ある。 また、積層構造にすれば低抵抗化を容易に図ることができるが、積層枚数が一 層増えるごとの抵抗減少率が大きくなり過ぎる。従って、内部電極のパターンの 変更をしないで積層枚数のみを変更して抵抗値を変更しようとすると、目標の抵 抗値のサーミスタを得ることが困難になる。

【０００５】 そこで、本考案は抵抗値のバラツキを小さくすることができ、且つ目標とする 抵抗値を容易に得ることができる積層型サーミスタを提供することを目的とする 。

【０００６】

【課題を解決するための手段】

上記目的を達成するための本考案は、温度変化に応じて抵抗値が変化する抵抗 材料から成るサーミスタ抵抗体と、前記抵抗体の中の互いに平行な複数の仮想平 面にそれぞれ配置された一対の内部電極と、前記抵抗体の両側面に設けられた第 １及び第２の外部電極とから成り、前記一対の内部電極の一方は前記第１の外部 電極に接続され、前記一対の内部電極の他方は前記第２の外部電極に接続され、 前記一方の内部電極と前記他方の内部電極とは前記仮想平面に対して垂直な方向 から見て互いに重ならないように配置されている積層型サーミスタに係わるもの である。

【０００７】

【考案の作用及び効果】

本考案においてはサーミスタの抵抗値が同一仮想平面上に配置された一対の内 部電極の間隔によって決まるので、抵抗値のバラツキが少なくなる。即ち、同一 仮想平面上の一対の内部電極は同時に形成されるので、これ等の相互間隔は積層 のずれに無関係であり、抵抗値のバラツキが小さくなる。 また、同一仮想平面上の一対の内部電極間の抵抗値を小さくすることができる ので、積層枚数の変更による全体の抵抗値変化を小さくすることができ、種々の 抵抗値のサーミスタを容易に得ることができる。即ち、内部電極のパターンを変 更しないで積層枚数を変えることによって種々の抵抗値のサーミスタを得ること ができる。

【０００８】

【実施例】

次に、図１〜図４を参照して本考案の実施例に係わる積層型ＮＴＣサーミスタ を説明する。 図１に示すサーミスタは、ＮＴＣサーミスタ材料から成る抵抗体１と、第１、 第２、第３、第４、第５及び第６の内部電極２、３、４、５、６、７と、第１及 び第２の外部電極８、９とから成る。第１及び第２の内部電極２、３は直方体形 状の抵抗体１の上面に平行であり且つこの厚み方向の第１の位置Ｐ1 を通る第１ の仮想平面上に図３に示すパターンに形成されたＡｇ−Ｐｄ導体層から成り、こ れ等の一端は距離Ｌを有して互いに離間している。第３及び第４の内部電極４、 ５はＰ2 を通る第２の仮想平面に図３と同様なパターンにＡｇ−Ｐｄ導体層で形 成されている。第５及び第６の内部電極６、７はＰ3 を通る第３の仮想平面に図 ３と同様なパターンにＡｇ−Ｐｄ導体層で形成されている。なお、Ｐ1 、Ｐ2 、 Ｐ3 を通る第１、第２及び第３の仮想平面は互いに平行である。

【０００９】 図１において左側に配置された第１、第３及び第４の内部電極２、４、６は一 方の側面に露出し、Ａｇ−Ｐｄ導体層から成る第１の外部電極８に接続されてい る。図１において、右側に配置された第２、第４及び第６の内部電極３、５、７ は他方の側面に露出し、Ａｇ−Ｐｄ導体層から成る第２の外部電極９に接続され ている。

【００１０】 次に、図４を参照してサーミスタの製造方法を説明する。 まず、所定量の酸化マンガン及び酸化コバルトに原子価制御剤及び焼結助剤を 加え、湿式ボールミルにて攪拌の後に脱水、乾燥を行い、仮焼きをし、再度湿式 ボールミルにて攪拌の後に脱水、乾燥を行なって、セラミック・ＮＴＣサーミス タ材料の粉体を得た。次に、この粉体に所定量のポリビニルブチラール系の有機 バインダーと可塑剤とトルエン系溶媒を加え湿式ボールミルにて攪拌し、脱胞し てスラリーを得た。次に、このスラリーを使用してドクターブレード法で厚さ５ ０μｍのグリーンシート（未焼成セラミックシート）を複数枚形成した。図４に 示すようにグリーンシート１ａ〜１ｄは１枚から多数のサーミスタを得ることが できるように大面積に形成されている。次に、第１、第２及び第３のグリーンシ ート１ａ、１ｂ、１ｃに第１〜第６の内部電極２〜７を得るための導体層２ａ〜 ７ａをＡｇ−Ｐｄペーストのスクリーン印刷によって形成した。次に、第１、第 ２、第３及び第４のグリーンシート１ａ、１ｂ、１ｃ、１ｄを図４に示す順に積 層し、圧着し、しかる後、図４で破線で示す位置をカットしてサーミスタの成形 体を得、脱バインダーのために成形体を大気中で４００℃、２時間加熱し、しか る後、大気中で１１００℃、２時間焼成して図１及び図２に示す抵抗体１を得た 。最後に、抵抗体１の両側面にＡｇ−Ｐｄペーストを塗布して焼付けることによ って第１及び第２の外部電極８、９を形成した。

【００１１】 この実施例の積層型サーミスタにおいては、第１の外部電極８に接続された第 １、第３及び第５の内部電極２、４、６と第２の外部電極９に接続された第２、 第４及び第６の内部電極３、５、７とが仮想平面に対して垂直な方向から見て重 なっていない。従って、積層時に置けるパターンずれによる抵抗値変化が生じな い。

【００１２】

【変形例】

本考案は上述の実施例に限定されるものでなく、例えば次の変形が可能なもの である。 （１） 第５及び第６の内部電極６、７を有する層を省いた構成にすること、 又は第１〜第６の内部電極２〜７と同様に内部電極を設けた層を増やすことがで きる。 （２） 図４では上側に１枚のカバー用グリーンシート１ｄを配置したが、更 に多くのカバー用グリーンシートを上及び下に配置することができる。 （３） 第１及び第２の外部電極８、９を焼成後に形成せずに、焼成前に成形 体に対して導体ペーストを塗布し、内部電極と外部電極とを同時に形成すること ができる。また、第１及び第２の外部電極８、９をメッキ法、浸漬法等で形成す ることもできる。

【図面の簡単な説明】

【図１】本考案の実施例の積層型サーミスタを示す中央
縦断面図である。

【図２】図１のサーミスタの斜視図である。

【図３】図１のＰ1 位置における電極パターンを示す平
面図である。

【図４】図１のサーミスタの製造方法を示す図である。

【図５】従来の積層型サーミスタを示す断面図である。

【符号の説明】

１ 抵抗体 ２〜７ 内部電極 ８，９ 外部電極

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 温度変化に応じて抵抗値が変化する抵抗
   材料から成るサーミスタ抵抗体と、 前記抵抗体の中の互いに平行な複数の仮想平面にそれぞ
   れ配置された一対の内部電極と、 前記抵抗体の両側面に設けられた第１及び第２の外部電
   極と、 から成り、前記一対の内部電極の一方は前記第１の外部
   電極に接続され、前記一対の内部電極の他方は前記第２
   の外部電極に接続され、前記一方の内部電極と前記他方
   の内部電極とは前記仮想平面に対して垂直な方向から見
   て互いに重ならないように配置されていることを特徴と
   する積層型サーミスタ。