JPH06338535A - 半田バンプ利用のテープ・オートメイテッド・ボンディング方法 - Google Patents
半田バンプ利用のテープ・オートメイテッド・ボンディング方法Info
- Publication number
- JPH06338535A JPH06338535A JP30946491A JP30946491A JPH06338535A JP H06338535 A JPH06338535 A JP H06338535A JP 30946491 A JP30946491 A JP 30946491A JP 30946491 A JP30946491 A JP 30946491A JP H06338535 A JPH06338535 A JP H06338535A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- bumps
- bump
- bonding
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】 (修正有)
【目的】 LSIチップ電極とフィルムキャリアのリー
ドとを接合するテープ・オートメイテッド・ボンディン
グ(TAB)方式に於いて、電極又はリードに形成する
接合用のバンプを半田で形成し、半田の特性を利用し
て、バンプ形成コストの低廉化、接合信頼性の保持、接
合工程の歩留り向上等ができるようにしている。 【構成】 上記TABのリード21又はチップ電極27
の所定部分の半田でバンプを形成すると共に、該半田バ
ンプ24の周囲に半田漏れ性を規制し、且つ銅箔パター
ンの腐蝕防止のため、銅の酸化膜25又は、半田レジス
ト膜を形成している。
ドとを接合するテープ・オートメイテッド・ボンディン
グ(TAB)方式に於いて、電極又はリードに形成する
接合用のバンプを半田で形成し、半田の特性を利用し
て、バンプ形成コストの低廉化、接合信頼性の保持、接
合工程の歩留り向上等ができるようにしている。 【構成】 上記TABのリード21又はチップ電極27
の所定部分の半田でバンプを形成すると共に、該半田バ
ンプ24の周囲に半田漏れ性を規制し、且つ銅箔パター
ンの腐蝕防止のため、銅の酸化膜25又は、半田レジス
ト膜を形成している。
Description
【0001】
【産業上の利用分野】本発明は、超高密度集積回路素子
(LSI)のチップを、長尺状の樹脂フィルムに直接ボ
ンディングするテープ・オートメイテッド・ボンディン
グ(TAB)に係わり、この接合に際してチップの電極
及びフィルム側のリード端に半田で所定のバンプを形成
し、バンプの表面以外の部分は半田漏れ性を規制せし
め、該半田バンプの溶融により両者を接合する半田バン
プ利用のテープ・オートメイテッド・ボンディング方法
に関する。
(LSI)のチップを、長尺状の樹脂フィルムに直接ボ
ンディングするテープ・オートメイテッド・ボンディン
グ(TAB)に係わり、この接合に際してチップの電極
及びフィルム側のリード端に半田で所定のバンプを形成
し、バンプの表面以外の部分は半田漏れ性を規制せし
め、該半田バンプの溶融により両者を接合する半田バン
プ利用のテープ・オートメイテッド・ボンディング方法
に関する。
【0002】
【従来の技術】各種電子機器の小型化のためにLSIが
多用されているが、このLSIを回路基板に搭載する実
装技術にTABが昨今注目されている。周知の如くTA
Bは、写真フィルムと同形態の長尺樹脂フィルム上に、
銅箔でリードや配線パターンを形成し、バンプを介して
そこにLSIのチップを接合する方式であり、チップの
電極数に係わらず一括して接合可能であって、従来の金
線による各電極とリードを個々にワイヤーボンディング
する方法ではコスト高や歩留り低下が避けられない超多
ピンのLSIには、極めて有効な接合方法である。
多用されているが、このLSIを回路基板に搭載する実
装技術にTABが昨今注目されている。周知の如くTA
Bは、写真フィルムと同形態の長尺樹脂フィルム上に、
銅箔でリードや配線パターンを形成し、バンプを介して
そこにLSIのチップを接合する方式であり、チップの
電極数に係わらず一括して接合可能であって、従来の金
線による各電極とリードを個々にワイヤーボンディング
する方法ではコスト高や歩留り低下が避けられない超多
ピンのLSIには、極めて有効な接合方法である。
【0003】上記TABで用いられる樹脂フィルムは、
ポリイミド、ガラス繊維入エポキシ或いは、ポリエステ
ル等の樹脂により厚さ75〜125μmで幅35〜70
mmの長尺フィルム状に成形され、且つその表面に圧延
銅、電解銅等で所定のリードや回路パターンが厚さ18
〜35μmで形成されたフィルムキャリアであり、又こ
のリード端に純金等で微細な突起状のバンプを予め形成
してあり、LSIチップの電極との接合に際し、該バン
プを加圧・加熱して両者を接合するので、TABにとっ
てはバンプが極めて重要である。
ポリイミド、ガラス繊維入エポキシ或いは、ポリエステ
ル等の樹脂により厚さ75〜125μmで幅35〜70
mmの長尺フィルム状に成形され、且つその表面に圧延
銅、電解銅等で所定のリードや回路パターンが厚さ18
〜35μmで形成されたフィルムキャリアであり、又こ
のリード端に純金等で微細な突起状のバンプを予め形成
してあり、LSIチップの電極との接合に際し、該バン
プを加圧・加熱して両者を接合するので、TABにとっ
てはバンプが極めて重要である。
【0004】以下、従来のバンプについて図1及び図2
を参照しながら説明する。同図に於いて、LSIのチッ
プ1の上面には所定の電極2が多数形成されており、其
の各々に電極2を保護するための保護膜(パシベーショ
ン)3を形成し、且つ該電極2の表面には多層金属膜
(バリヤメタル)4を積層形成し、更にその上部に電解
メッキで純金等のバンプ5を析出してある。
を参照しながら説明する。同図に於いて、LSIのチッ
プ1の上面には所定の電極2が多数形成されており、其
の各々に電極2を保護するための保護膜(パシベーショ
ン)3を形成し、且つ該電極2の表面には多層金属膜
(バリヤメタル)4を積層形成し、更にその上部に電解
メッキで純金等のバンプ5を析出してある。
【0005】バンプ5の形状はその形成過程により異な
り、図1の場合は、マッシュルームバンプと呼ばれ、バ
ンプ5の形成に際し、フォトレジスト膜の厚みが1〜2
μmの薄いものを使用して電解メッキ処理をし析出形成
したものである。図2の例はストレートウォールバンプ
と呼ばれるもので、バンプ5の形成に際して、厚みが1
0〜50μmの厚いフォトレジスト膜を使用して電解メ
ッキ処理した場合にできる形態である。
り、図1の場合は、マッシュルームバンプと呼ばれ、バ
ンプ5の形成に際し、フォトレジスト膜の厚みが1〜2
μmの薄いものを使用して電解メッキ処理をし析出形成
したものである。図2の例はストレートウォールバンプ
と呼ばれるもので、バンプ5の形成に際して、厚みが1
0〜50μmの厚いフォトレジスト膜を使用して電解メ
ッキ処理した場合にできる形態である。
【0006】接合に際しては、図3に示すようにフィル
ムキャリア6のリード部7をバンプ5の上から加熱押圧
するのであるが、前記したように従来実施されている一
般的なバンプ5は純金(Au)で形成され、他方のリー
ド部7の外表面は、Au又は錫(Sn)で表面処理をし
てあり、Auの組み合わせの場合はAu・Auの熱圧着
となり、AuとSnの組み合わせの場合はAu−Sn共
晶結合となる。
ムキャリア6のリード部7をバンプ5の上から加熱押圧
するのであるが、前記したように従来実施されている一
般的なバンプ5は純金(Au)で形成され、他方のリー
ド部7の外表面は、Au又は錫(Sn)で表面処理をし
てあり、Auの組み合わせの場合はAu・Auの熱圧着
となり、AuとSnの組み合わせの場合はAu−Sn共
晶結合となる。
【0007】上記バンプ5を形成する場合には、先ずバ
リヤメタル4を電極2に被着させるが、このとき著しい
応力がLSIチップ1のウェハーに作用して、高度集積
化のため薄くなっているゲート酸化膜やシリコンベース
等を損傷する恐れがあり、又バンプ5を形成する時のプ
ロセスは、フォトリソグラフィ工程〜メッキ工程〜メッ
キ用レジスト除去工程〜バリヤメタルエッチング用フォ
トリソグラフィ工程〜フォトリソグラフィ用レジスト除
去工程と多数の工程があるため、LSIのチップウェハ
ーが完成してから、TABパッケージが完成する迄の期
間が長くなり、生産性の点で問題があった。
リヤメタル4を電極2に被着させるが、このとき著しい
応力がLSIチップ1のウェハーに作用して、高度集積
化のため薄くなっているゲート酸化膜やシリコンベース
等を損傷する恐れがあり、又バンプ5を形成する時のプ
ロセスは、フォトリソグラフィ工程〜メッキ工程〜メッ
キ用レジスト除去工程〜バリヤメタルエッチング用フォ
トリソグラフィ工程〜フォトリソグラフィ用レジスト除
去工程と多数の工程があるため、LSIのチップウェハ
ーが完成してから、TABパッケージが完成する迄の期
間が長くなり、生産性の点で問題があった。
【0008】これらの問題解決手段の公知例としては、
転写バンプ方式が提供されている。これは図4に示す如
く、耐熱ガラス板10の上面に、チップ電極と対応する
開口部が形成されたメッキ用マスク部11と、電解メッ
キの際に導電路となる導電層材12を構成したものであ
り、ここに電解メッキによりバンブ13を析出させた
後、フィルムキャリアのリードと位置合わせをし、加熱
〜加圧して該リード側にバンプ13を転写したもので、
実装に際しては、該転写バンプ13をLSIのチップ電
極に前記と同様にして接合する方式であり、冒頭に説明
した従来利用されているバンプ(ウェハーバンプ)方式
と比較して、バンプ形成工程がやや複雑化するが、バリ
ヤメタルが不用で、ボンディング上の制約も無くなる利
点がある。
転写バンプ方式が提供されている。これは図4に示す如
く、耐熱ガラス板10の上面に、チップ電極と対応する
開口部が形成されたメッキ用マスク部11と、電解メッ
キの際に導電路となる導電層材12を構成したものであ
り、ここに電解メッキによりバンブ13を析出させた
後、フィルムキャリアのリードと位置合わせをし、加熱
〜加圧して該リード側にバンプ13を転写したもので、
実装に際しては、該転写バンプ13をLSIのチップ電
極に前記と同様にして接合する方式であり、冒頭に説明
した従来利用されているバンプ(ウェハーバンプ)方式
と比較して、バンプ形成工程がやや複雑化するが、バリ
ヤメタルが不用で、ボンディング上の制約も無くなる利
点がある。
【0009】
【発明が解決しようとする課題】上述の如く形成された
バンプを介してリードと電極を接合する場合、具体的に
はボンディングツールを使用しなければならない。即
ち、フィルムキャリアのリードの上から、予め所定温度
に加熱されたボンディングツールを一定の圧力で均一に
加圧させると、前記したようにAu−Su共晶結合又
は、Au・Au熱圧着による接合が行われるのである
が、この過程で加圧、加熱が不均一になるとLSIチッ
プの電極の下に位置するシリコンベースにクラックを発
生させてしまう。従って、上記バンプの高さ寸法に高度
な均一性が要求され、例えばLSIチップ電極のバンプ
の均一性は、±0.5μm以下が望ましい。
バンプを介してリードと電極を接合する場合、具体的に
はボンディングツールを使用しなければならない。即
ち、フィルムキャリアのリードの上から、予め所定温度
に加熱されたボンディングツールを一定の圧力で均一に
加圧させると、前記したようにAu−Su共晶結合又
は、Au・Au熱圧着による接合が行われるのである
が、この過程で加圧、加熱が不均一になるとLSIチッ
プの電極の下に位置するシリコンベースにクラックを発
生させてしまう。従って、上記バンプの高さ寸法に高度
な均一性が要求され、例えばLSIチップ電極のバンプ
の均一性は、±0.5μm以下が望ましい。
【0010】又、ボンディング時の加圧時には、バンプ
の材質の硬度が重要であり、必然的にバンプ自体の硬度
が柔らかいほど接合の信頼性が向上するため、バンプ形
成時には、電解メッキ電流密度を少なくし時間をかけな
がら析出結晶を制御する必要があり、例えばチップ側電
極がアルミニゥム(Al)の場合、前記クラックの防止
にはビッカース硬度で40〜60Hvの低い硬度のバン
プが望ましいので、これらの要求を満たすため、純金の
微小部分メッキによるバンプ析出条件は、通常1A/d
m2 以下の電流密度で15〜20μm程度盛り上げてい
るが、この条件では所定のバンプを形成するのに時間が
かかり過ぎるという問題がある。勿論この析出時間を短
縮する手段として電流密度を200〜400A/dm2
まで引き上げれば短時間処理が可能だが、メッキ条件の
極僅かな変動でもメッキ厚や形状に影響が出ることか
ら、実際には低電流密度で時間をかけざるを得ず、生産
コスト高が避けられなかった。
の材質の硬度が重要であり、必然的にバンプ自体の硬度
が柔らかいほど接合の信頼性が向上するため、バンプ形
成時には、電解メッキ電流密度を少なくし時間をかけな
がら析出結晶を制御する必要があり、例えばチップ側電
極がアルミニゥム(Al)の場合、前記クラックの防止
にはビッカース硬度で40〜60Hvの低い硬度のバン
プが望ましいので、これらの要求を満たすため、純金の
微小部分メッキによるバンプ析出条件は、通常1A/d
m2 以下の電流密度で15〜20μm程度盛り上げてい
るが、この条件では所定のバンプを形成するのに時間が
かかり過ぎるという問題がある。勿論この析出時間を短
縮する手段として電流密度を200〜400A/dm2
まで引き上げれば短時間処理が可能だが、メッキ条件の
極僅かな変動でもメッキ厚や形状に影響が出ることか
ら、実際には低電流密度で時間をかけざるを得ず、生産
コスト高が避けられなかった。
【0011】本発明の目的は、バンプの形状寸法精度を
比較的粗くしても短時間で形成することで製造コストを
低廉化すると共に、接合精度は従来のものと同等以上に
保持可能とする半田バンプ利用のテープ・オートメイテ
ッド・ボンディング方法の提供にある。
比較的粗くしても短時間で形成することで製造コストを
低廉化すると共に、接合精度は従来のものと同等以上に
保持可能とする半田バンプ利用のテープ・オートメイテ
ッド・ボンディング方法の提供にある。
【0012】
【課題を解決するための手段】本発明では、バンプの素
材として従来は使用不可能といわれていた半田を利用す
るものであって、TABの各リードにLSIチップとの
接合のための半田バンプを形成し、該半田バンプの半田
漏れ性の制限と、銅箔パターンの腐蝕防止のために、銅
の酸化膜又は半田レジスト膜を上記半田バンプの周囲に
形成してある。
材として従来は使用不可能といわれていた半田を利用す
るものであって、TABの各リードにLSIチップとの
接合のための半田バンプを形成し、該半田バンプの半田
漏れ性の制限と、銅箔パターンの腐蝕防止のために、銅
の酸化膜又は半田レジスト膜を上記半田バンプの周囲に
形成してある。
【0013】
【作用】本発明では、バンプを半田で形成しているた
め、純金と比較して大幅に低い硬度となり、チップ実装
工程では従来より低い加圧・加熱条件で接合が可能であ
り且つ、接合信頼性も高くなり、シリコンベースにも損
傷を与える懸念がない上、半田溶融時の漏れ性も規制し
ているので、半田の漏れ広がりを防止すると共に、半田
量の制御を行ったボンディングができる上、バンプの寸
法精度にも余裕が得られ、バンプ析出時の電流密度を大
幅に上げ処理時間の短縮が促進できる。
め、純金と比較して大幅に低い硬度となり、チップ実装
工程では従来より低い加圧・加熱条件で接合が可能であ
り且つ、接合信頼性も高くなり、シリコンベースにも損
傷を与える懸念がない上、半田溶融時の漏れ性も規制し
ているので、半田の漏れ広がりを防止すると共に、半田
量の制御を行ったボンディングができる上、バンプの寸
法精度にも余裕が得られ、バンプ析出時の電流密度を大
幅に上げ処理時間の短縮が促進できる。
【0014】
【実施例】以下に本発明の実施例について、図5以下の
各図を参照しながら説明する。
各図を参照しながら説明する。
【0015】先ず、フィルムキャリアの各リード21の
端部に、半田メッキ用のマスクを作るためのフォトレジ
スト22を塗布した後、そこにバンプ形成用の開口部2
3をフォトリソグラフィ工程で穿設する(図5参照)。
次いで微小部分電解メッキ手段により、該開口部23に
半田バンプ24を析出形成した後、上記フォトレジスト
22を除去し、(図6参照)次工程でベンゾ・トリ・ア
ゾール(Benzo・Tri・Azol)液に浸漬する
と、リード21部の銅(Cu)のみが選択的に酸化さ
れ、図7に示すようにリード21の表面に極めて薄い銅
の酸化膜25が形成される。
端部に、半田メッキ用のマスクを作るためのフォトレジ
スト22を塗布した後、そこにバンプ形成用の開口部2
3をフォトリソグラフィ工程で穿設する(図5参照)。
次いで微小部分電解メッキ手段により、該開口部23に
半田バンプ24を析出形成した後、上記フォトレジスト
22を除去し、(図6参照)次工程でベンゾ・トリ・ア
ゾール(Benzo・Tri・Azol)液に浸漬する
と、リード21部の銅(Cu)のみが選択的に酸化さ
れ、図7に示すようにリード21の表面に極めて薄い銅
の酸化膜25が形成される。
【0016】他方、LSIのチップ26の電極27側の
処理に際して、従来はアルミニゥム(Al)のみを蒸着
させていたが、半田バンプ24との接合性を高めるた
め、半田との親和性が強い錫(Sn)も該電極27の上
面に蒸着させ、AlとSnの合金層28を形成せしめ、
且つ電極27の最上層はSn膜29としてあり、最終に
保護膜(パシベーション)30を形成する。
処理に際して、従来はアルミニゥム(Al)のみを蒸着
させていたが、半田バンプ24との接合性を高めるた
め、半田との親和性が強い錫(Sn)も該電極27の上
面に蒸着させ、AlとSnの合金層28を形成せしめ、
且つ電極27の最上層はSn膜29としてあり、最終に
保護膜(パシベーション)30を形成する。
【0017】而して、半田バンプ24を介してLSIチ
ップ26をリード21に接合する場合、リード21を2
40〜300℃に加熱すると、半田バンプ24が溶融す
る。ここで、周知のように溶融した金属は、その性質
上、表面積を最小にするため球体に変形(ウェットバッ
ク)する。
ップ26をリード21に接合する場合、リード21を2
40〜300℃に加熱すると、半田バンプ24が溶融す
る。ここで、周知のように溶融した金属は、その性質
上、表面積を最小にするため球体に変形(ウェットバッ
ク)する。
【0018】この時の球体の体積Vは、その半径をrと
すると、次式となる。
すると、次式となる。
【0019】 V=4/3・πr3 ………(1) 今、半田の比重をρとすると、半田バンプ24の重量W
は次式で得られる。
は次式で得られる。
【0020】 W=4/3・πr3 ・ρ ………(2) 一方、図5に於ける半田バンプ用レジスト膜の開口部2
3の開口面積をS、形成された半田バンプの厚みをhと
すると、メッキにより形成された半田バンプ24の重量
Wは、次式の形でも表せる。
3の開口面積をS、形成された半田バンプの厚みをhと
すると、メッキにより形成された半田バンプ24の重量
Wは、次式の形でも表せる。
【0021】 W=Shρ ………(3) 此処で上記(2)式と、(3)式とは等しいから、両式
より得られるウェットバックした半田の半径rは、次の
ようになる。
より得られるウェットバックした半田の半径rは、次の
ようになる。
【0022】 r=(3Sh/4π)1/3 ………(4) 従ってウェットバックした半田バンプの厚み(高さ)H
は、球の直径となる。 H=2r ………(5) つまり、図6に示される半田バンプ24の高さhは、L
SIチップとの接合に際して、その1/3乗しか効いて
こないことになる。
は、球の直径となる。 H=2r ………(5) つまり、図6に示される半田バンプ24の高さhは、L
SIチップとの接合に際して、その1/3乗しか効いて
こないことになる。
【0023】このことは、図6に於ける半田バンプ24
の高さ寸法の精度が大幅に緩和されたことと同じであ
り、図6の状態の半田バンプ24を形成する場合には、
電解メッキ処理段階で高精度の制御をせずに済むことか
ら、電流密度を大きくし且つ、短時間処理することが可
能となる。その結果、例え多数の各バンプどうしの間で
厚み寸法にバラツキが生じたとしても、接合の際には1
/3乗しか影響がないので、実用状全く問題にはならな
い。
の高さ寸法の精度が大幅に緩和されたことと同じであ
り、図6の状態の半田バンプ24を形成する場合には、
電解メッキ処理段階で高精度の制御をせずに済むことか
ら、電流密度を大きくし且つ、短時間処理することが可
能となる。その結果、例え多数の各バンプどうしの間で
厚み寸法にバラツキが生じたとしても、接合の際には1
/3乗しか影響がないので、実用状全く問題にはならな
い。
【0024】他方、半田バンプ24の硬度は、純金のバ
ンプの硬度に比較して遥かに低い値(ビッカース硬度で
8〜15Hv)であり、半田溶融時には更に低い硬度で
あるから、接合時の加圧による前記クラック発生等の事
故は皆無となる。
ンプの硬度に比較して遥かに低い値(ビッカース硬度で
8〜15Hv)であり、半田溶融時には更に低い硬度で
あるから、接合時の加圧による前記クラック発生等の事
故は皆無となる。
【0025】又、半田を利用したことによる問題は、溶
融時にリード21の表面に沿って半田が広がってしまう
懸念であるが、本発明の実施例では、リード21の表面
に半田漏れ性を規制する酸化膜25が形成されているの
で、ウェットバックした半田24は球形を保持したまま
である(図9参照)。一方、図10に示すようにLSI
チップ26の電極表面には、半田と親和性の高い錫(S
n)の膜29が露出しており、且つその周囲はパシベー
ション30で囲橈して溶融した半田の漏れ広がりを規制
しているため、接合に際して真に必要とする半田量を制
御することができる。
融時にリード21の表面に沿って半田が広がってしまう
懸念であるが、本発明の実施例では、リード21の表面
に半田漏れ性を規制する酸化膜25が形成されているの
で、ウェットバックした半田24は球形を保持したまま
である(図9参照)。一方、図10に示すようにLSI
チップ26の電極表面には、半田と親和性の高い錫(S
n)の膜29が露出しており、且つその周囲はパシベー
ション30で囲橈して溶融した半田の漏れ広がりを規制
しているため、接合に際して真に必要とする半田量を制
御することができる。
【0026】次に、半田漏れ性を規制する他の実施例に
ついて図11に基づき説明する。
ついて図11に基づき説明する。
【0027】これは、半田漏れ性を規制する金属酸化膜
を前記したTAB処理により形成する代わりに、リード
21の全面に予めニッケル(Ni)メッキを処理し、そ
の上に図5で示したようにフォトレジストを塗布し、次
いでフォトリソグラフィ工程を経て半田バンプ24をメ
ッキ処理で形成した後、フォトレジストを除去する。こ
れにより、リード21の表面にはNiメッキ層31が形
成され、その上に半田バンプ24が半田メッキで析出さ
れる。
を前記したTAB処理により形成する代わりに、リード
21の全面に予めニッケル(Ni)メッキを処理し、そ
の上に図5で示したようにフォトレジストを塗布し、次
いでフォトリソグラフィ工程を経て半田バンプ24をメ
ッキ処理で形成した後、フォトレジストを除去する。こ
れにより、リード21の表面にはNiメッキ層31が形
成され、その上に半田バンプ24が半田メッキで析出さ
れる。
【0028】フォトレジストが除去されるとNiメッキ
層31が直接表面に露呈してくるので、Niの酸化膜3
2が形成され、この酸化膜32が半田の漏れ性を規制す
る。然も、Niの剛性と耐防蝕性から、フィルムキャリ
アのリードの剛性を高めると共に、防蝕性も持たせるこ
とができる作用効果がえられるが、特にピン数が極端に
多いLSI用のフィルムキャリアの場合には、リードの
銅箔を薄く形成しているので、上記Niメッキによる剛
性の向上は極めて有効である。
層31が直接表面に露呈してくるので、Niの酸化膜3
2が形成され、この酸化膜32が半田の漏れ性を規制す
る。然も、Niの剛性と耐防蝕性から、フィルムキャリ
アのリードの剛性を高めると共に、防蝕性も持たせるこ
とができる作用効果がえられるが、特にピン数が極端に
多いLSI用のフィルムキャリアの場合には、リードの
銅箔を薄く形成しているので、上記Niメッキによる剛
性の向上は極めて有効である。
【0029】この他の実施例として、フォトレジスト2
2の代わりに半田レジストを塗布して硬化せしめ、それ
を半田メッキレジストとしても同じ効果が得られる。
2の代わりに半田レジストを塗布して硬化せしめ、それ
を半田メッキレジストとしても同じ効果が得られる。
【0030】この場合、図12に示すようにリード21
の表面に半田レジスト41が形成され、且つ半田バンプ
24も前記と同様の処理により析出形成されるので、該
半田レジスト41がリード21の材料である銅の腐蝕を
防止している。
の表面に半田レジスト41が形成され、且つ半田バンプ
24も前記と同様の処理により析出形成されるので、該
半田レジスト41がリード21の材料である銅の腐蝕を
防止している。
【0031】以上の各実施例は、フィルムキャリアのリ
ードとLSIチップの電極を、バンプを介して接合する
プロセス(インナーリードボンディングという。)に適
用したものであるが、LSIチップがボンディングされ
たTABを電子回路と接続するためのアウターリードの
半田バンプに関しても、前記インナーリードと同一方法
でバンプを形成できる。この場合、LSIチップのボン
ディングとアウターリードの回路基板への実装との2
回、熱履歴を受けるのでインナーリードの半田バンプの
溶融温度と、アウターリードの半田バンプの溶融温度に
差をつける必要があるため、一方の半田バンプに銀(A
g)を僅か加えて溶融温度を他方の半田バンプより高く
すればよい。即ち、インナーリードの半田バンプ形成用
のメッキ液と、アウターリードの半田バンプ形成用のメ
ッキ液の組成を異なるものにするだけで、他のプロセス
は前記実施例のそれと同じで済む。
ードとLSIチップの電極を、バンプを介して接合する
プロセス(インナーリードボンディングという。)に適
用したものであるが、LSIチップがボンディングされ
たTABを電子回路と接続するためのアウターリードの
半田バンプに関しても、前記インナーリードと同一方法
でバンプを形成できる。この場合、LSIチップのボン
ディングとアウターリードの回路基板への実装との2
回、熱履歴を受けるのでインナーリードの半田バンプの
溶融温度と、アウターリードの半田バンプの溶融温度に
差をつける必要があるため、一方の半田バンプに銀(A
g)を僅か加えて溶融温度を他方の半田バンプより高く
すればよい。即ち、インナーリードの半田バンプ形成用
のメッキ液と、アウターリードの半田バンプ形成用のメ
ッキ液の組成を異なるものにするだけで、他のプロセス
は前記実施例のそれと同じで済む。
【0032】
【発明の効果】以上説明したように本発明によれば、L
SIチップの電極及びフィルムキャリアのリード端等、
バンプを形成し且つそれを介して接合するTABに於い
て、半田によりバンプを形成し、該半田バンプの半田漏
れ性の制限と、銅箔パターンの腐蝕防止のために銅の酸
化膜又は半田レジスト膜でバンプの外周を被覆してある
ので、バンプの厚み(高さ寸法)のバラツキを吸収して
接合時の影響を抑制可能であり、又、バンプの硬度を従
来のそれと比較して大幅に低くし得たので、接合の際に
チップのベース等にクラックを発生させたりする恐れが
なくなったこと、更に、半田の溶融で接合されるため、
接合の信頼性が著しく向上したことや接合プロセスが容
易になり、生産歩留りが向上したこと、更に又、バンプ
形成コストが低廉である等の幾多の著効を有する。
SIチップの電極及びフィルムキャリアのリード端等、
バンプを形成し且つそれを介して接合するTABに於い
て、半田によりバンプを形成し、該半田バンプの半田漏
れ性の制限と、銅箔パターンの腐蝕防止のために銅の酸
化膜又は半田レジスト膜でバンプの外周を被覆してある
ので、バンプの厚み(高さ寸法)のバラツキを吸収して
接合時の影響を抑制可能であり、又、バンプの硬度を従
来のそれと比較して大幅に低くし得たので、接合の際に
チップのベース等にクラックを発生させたりする恐れが
なくなったこと、更に、半田の溶融で接合されるため、
接合の信頼性が著しく向上したことや接合プロセスが容
易になり、生産歩留りが向上したこと、更に又、バンプ
形成コストが低廉である等の幾多の著効を有する。
【図1】従来のバンプを示す説明断面図
【図2】従来のバンプの他例を示す説明断面図
【図3】従来のバンプによる接合を示す説明断面図
【図4】公知の転写バンプを示す説明断面図
【図5】本発明の実施例で半田バンプを形成する過程に
於いて、バンプ位置を形成した状態を示す説明斜視図
於いて、バンプ位置を形成した状態を示す説明斜視図
【図6】半田バンプを析出した状態を示す説明斜視図
【図7】酸化膜を形成した状態を示す説明断面図
【図8】LSIチップに本発明の半田バンプを形成した
状態を示す説明斜視図
状態を示す説明斜視図
【図9】半田バンプが溶融した状態を示す説明斜視図
【図10】半田バンプを介して電極とリードを接合した
状態を示す説明斜視図
状態を示す説明斜視図
【図11】リードにニッケル酸化膜形成状態を示す説明
斜視図
斜視図
【図12】リードに半田レジストによる漏れ性規制部を
形成した状態を示す説明斜視図
形成した状態を示す説明斜視図
【手続補正書】
【提出日】平成3年12月2日
【手続補正1】
【補正対象書類名】図面
【補正対象項目名】図7
【補正方法】変更
【補正内容】
【図7】
Claims (1)
- 【請求項1】 フィルムキャリアの各リード端又は集積
回路素子の各電極に、半田により接合用バンプを形成
し、且つ該バンプのみを残した周辺域には銅酸化膜又は
半田レジスト膜を形成して接合部以外の範囲は半田漏れ
性を規制せしめ、この半田バンプを溶融接合して上記電
極とリードを一括接合するようにしたことを特徴とする
半田バンプ利用のテープ・オートメイテッド・ボンディ
ング方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30946491A JPH06338535A (ja) | 1991-11-25 | 1991-11-25 | 半田バンプ利用のテープ・オートメイテッド・ボンディング方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30946491A JPH06338535A (ja) | 1991-11-25 | 1991-11-25 | 半田バンプ利用のテープ・オートメイテッド・ボンディング方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06338535A true JPH06338535A (ja) | 1994-12-06 |
Family
ID=17993310
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30946491A Pending JPH06338535A (ja) | 1991-11-25 | 1991-11-25 | 半田バンプ利用のテープ・オートメイテッド・ボンディング方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06338535A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6352925B1 (en) * | 1999-04-16 | 2002-03-05 | Micron Technology, Inc. | Method of making electrical conductor system for semiconductor device |
WO2004030076A1 (ja) * | 2002-09-24 | 2004-04-08 | Toray Engineering Co., Ltd. | 接合装置および方法 |
WO2004030078A1 (ja) * | 2002-09-26 | 2004-04-08 | Toray Engineering Co., Ltd. | 接合装置 |
-
1991
- 1991-11-25 JP JP30946491A patent/JPH06338535A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6352925B1 (en) * | 1999-04-16 | 2002-03-05 | Micron Technology, Inc. | Method of making electrical conductor system for semiconductor device |
US6707152B1 (en) * | 1999-04-16 | 2004-03-16 | Micron Technology, Inc. | Semiconductor device, electrical conductor system, and method of making |
WO2004030076A1 (ja) * | 2002-09-24 | 2004-04-08 | Toray Engineering Co., Ltd. | 接合装置および方法 |
CN100352024C (zh) * | 2002-09-24 | 2007-11-28 | 须贺唯知 | 接合装置及接合方法 |
US7591293B2 (en) | 2002-09-24 | 2009-09-22 | Tadatomo Suga | Device for bonding a metal on a surface of a substrate |
WO2004030078A1 (ja) * | 2002-09-26 | 2004-04-08 | Toray Engineering Co., Ltd. | 接合装置 |
CN100352025C (zh) * | 2002-09-26 | 2007-11-28 | 东丽工程株式会社 | 接合装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3300839B2 (ja) | 半導体素子ならびにその製造および使用方法 | |
US5108027A (en) | Flip chip solder bond structure for devices with gold based metallization | |
US6550666B2 (en) | Method for forming a flip chip on leadframe semiconductor package | |
KR100753751B1 (ko) | 반도체 집적 회로 장치 | |
JP2000100851A (ja) | 半導体部品及びその製造方法、半導体部品の実装構造及びその実装方法 | |
JP5820991B2 (ja) | 半導体装置製造方法および半導体装置 | |
JP2005520339A (ja) | ウエハレベルのコーティングされた銅スタッドバンプ | |
US7745258B2 (en) | Manufacturing method of semiconductor device | |
JPH0855938A (ja) | 半導体装置及びその製造方法 | |
JPS6312157A (ja) | 耐熱プラスチツク半導体装置 | |
WO1982002457A1 (en) | Die attachment exhibiting enhanced quality and reliability | |
JPH0626227B2 (ja) | 半導体チツプの装着方法 | |
JP2836027B2 (ja) | 半田バンプの形成方法 | |
JPH06338535A (ja) | 半田バンプ利用のテープ・オートメイテッド・ボンディング方法 | |
JPH01161850A (ja) | 半導体装置の製造方法 | |
GB2364172A (en) | Flip Chip Bonding Arrangement | |
JP2893634B2 (ja) | 電子部品の接続構造 | |
JPH02312240A (ja) | バンプ形成方法およびバンプ形成装置およびバンプ | |
JPH0243748A (ja) | Icチップ実装方法 | |
TW419764B (en) | Manufacturing method and structure of wafer size packaging | |
JPS6197932A (ja) | 圧着型半導体パツケ−ジ | |
JPS6194330A (ja) | フエイスダウンボンデイング方法 | |
TWI228296B (en) | Structure and formation method for conductive bump | |
GB2228825A (en) | Flip chip solder bond structure for devices with gold based metallisation | |
JPH03222334A (ja) | はんだバンプ構造 |