JPH06334908A - Image pickup device - Google Patents
Image pickup deviceInfo
- Publication number
- JPH06334908A JPH06334908A JP5121510A JP12151093A JPH06334908A JP H06334908 A JPH06334908 A JP H06334908A JP 5121510 A JP5121510 A JP 5121510A JP 12151093 A JP12151093 A JP 12151093A JP H06334908 A JPH06334908 A JP H06334908A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- solid
- state image
- video signal
- internal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】この発明は、複数の撮像装置の映
像の切換や合成、画像メモリ装置との連動等を行う時に
必要となる外部同期機能を有する撮像装置に関するもの
である。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image pickup apparatus having an external synchronizing function which is required when switching and combining images of a plurality of image pickup apparatuses and interlocking with an image memory apparatus.
【０００２】[0002]
【従来の技術】図３は、外部同期機能を有する撮像装置
を用いたシステムの一実施例を示す図である。１はある
一定の方向に固定された第１の撮像装置、２は第１の撮
像装置１と角度θだけ傾いて固定された第２の撮像装
置、３は第１の撮像装置１と角度φだけ傾いて固定され
た第３の撮像装置、４は前記３つの撮像装置から得られ
た映像信号を切換し、モニタに表示する映像信号を選択
する映像信号切換装置、５は映像を表示するモニタ、６
は前記映像信号切換装置４より送られる同期信号、７は
前記第１の撮像装置から送られる映像信号、８は前記第
２の撮像装置から送られる映像信号、９は前記第３の撮
像装置から送られる映像信号、１０は前記映像信号切換
装置４で選択された映像信号である。それぞれの撮像装
置は外部同期機能を有するため、映像信号切換装置４よ
り送られる同期信号と同期した複合映像信号が映像信号
切換装置４に送られる。これにより、任意のタイミング
で映像を切換えることが可能となり、モニタ５に表示さ
れる映像は乱れることなく表示される。一般の外部同期
機能を有するそれぞれの撮像装置においては、ＰＬＬ
（Ｐｈａｓｅ Ｌｏｏｋ Ｌｏｏｐ）回路等を用いて外
部同期信号に同期した駆動周波数で固体撮像素子を駆動
しているが、駆動周波数のジッターにより高Ｓ／Ｎ化が
できない。このような高Ｓ／Ｎ化が要求される場合の従
来の撮像装置の１実施例を図４に示す。１１は可視及び
赤外線を受光し、光電変換を行う固体撮像素子、１２は
前記固体撮像装素子を駆動する駆動信号を生成する固体
撮像素子駆動部、１３はある固体周波数の内部クロック
により内部同期信号を生成する内部同期信号生成部、１
４は外部同期信号と位相合わせを行うＰＬＬ回路部、１
５は映像信号を一時格納するメモリ及び制御回路、１６
は同期信号と映像信号を合成し複合映像信号を生成する
複合映像信号生成部、１７は内部画素クロック、１８は
内部垂直同期信号、１９は内部水平同期信号、２０は固
体撮像素子駆動信号、２１は映像信号、２２は外部垂直
同期信号、２３は外部水平同期信号、２４は複合映像信
号、２５はＰＬＬ回路出力画素クロックである。2. Description of the Related Art FIG. 3 is a diagram showing an embodiment of a system using an image pickup apparatus having an external synchronization function. Reference numeral 1 is a first imaging device fixed in a certain direction, 2 is a second imaging device fixed to the first imaging device 1 by an angle θ, and 3 is an angle φ with the first imaging device 1. The third image pickup device 4 which is tilted and fixed by 4 is a video signal switching device for switching the video signals obtained from the three image pickup devices and selecting a video signal to be displayed on the monitor, and 5 is a monitor for displaying the video image. , 6
Is a synchronization signal sent from the video signal switching device 4, 7 is a video signal sent from the first imaging device, 8 is a video signal sent from the second imaging device, and 9 is from the third imaging device. The video signal 10 to be sent is the video signal selected by the video signal switching device 4. Since each image pickup device has an external synchronization function, a composite video signal synchronized with the synchronization signal sent from the video signal switching device 4 is sent to the video signal switching device 4. As a result, the video can be switched at any timing, and the video displayed on the monitor 5 can be displayed without being disturbed. In each image pickup device having a general external synchronization function, the PLL
Although the solid-state image sensor is driven by a (Phase Look Loop) circuit or the like at a drive frequency synchronized with an external synchronizing signal, high S / N cannot be achieved due to the jitter of the drive frequency. FIG. 4 shows an embodiment of a conventional image pickup apparatus when such a high S / N ratio is required. Reference numeral 11 is a solid-state image pickup device that receives visible light and infrared light and performs photoelectric conversion, 12 is a solid-state image pickup device driving unit that generates a drive signal for driving the solid-state image pickup device, and 13 is an internal synchronization signal by an internal clock of a certain solid frequency. An internal synchronization signal generator that generates
Reference numeral 4 denotes a PLL circuit unit that performs phase matching with an external synchronization signal, 1
5 is a memory and control circuit for temporarily storing the video signal, 16
Is a composite video signal generator for combining the sync signal and the video signal to generate a composite video signal, 17 is an internal pixel clock, 18 is an internal vertical sync signal, 19 is an internal horizontal sync signal, 20 is a solid-state image sensor drive signal, 21 Is a video signal, 22 is an external vertical sync signal, 23 is an external horizontal sync signal, 24 is a composite video signal, and 25 is a PLL circuit output pixel clock.
【０００３】固体撮像素子駆動部１２は内部同期信号生
成部１３から送られる内部画素クロック１７をもとに分
周を行い、撮像素子１１を駆動する固体撮像素子駆動信
号２０を生成する。内部画素クロック１７は外部からの
同期信号に全く非同期の、ある固定の内部周波数のクロ
ックである。固体撮像素子１１からの映像信号２１は一
度メモリ及び制御回路１５に格納される。一方、外部か
らの外部垂直同期信号２２、外部水平同期信号２３は、
装置内のＰＬＬ回路部１４に入力され、ＰＬＬ回路部１
４では外部からの同期信号に同期したＰＬＬ回路出力画
素クロック２５を生成する。前記ＰＬＬ回路出力画素ク
ロック２５を前記メモリ及び制御回路１５の読出しクロ
ックとし、既に格納された映像信号２１を読み出す。複
合映像信号生成部１６では、映像信号２１と外部垂直同
期信号２２、外部水平同期信号２３の合成を行い外部か
らの同期信号に同期した複合映像信号２４を作り出して
いる。The solid-state image sensor drive unit 12 divides the frequency based on the internal pixel clock 17 sent from the internal synchronization signal generator 13 to generate a solid-state image sensor drive signal 20 for driving the image sensor 11. The internal pixel clock 17 is a clock having a fixed internal frequency, which is completely asynchronous with a synchronization signal from the outside. The video signal 21 from the solid-state image sensor 11 is once stored in the memory and the control circuit 15. On the other hand, the external vertical synchronizing signal 22 and the external horizontal synchronizing signal 23 from the outside are
It is input to the PLL circuit unit 14 in the device, and the PLL circuit unit 1
In 4, the PLL circuit output pixel clock 25 synchronized with the synchronizing signal from the outside is generated. The PLL circuit output pixel clock 25 is used as a read clock of the memory and control circuit 15, and the video signal 21 already stored is read. The composite video signal generator 16 combines the video signal 21, the external vertical sync signal 22, and the external horizontal sync signal 23 to generate a composite video signal 24 synchronized with the external sync signal.
【０００４】[0004]
【発明が解決しようとする課題】従来の装置は以上のよ
うに構成されているので、メモリ及びＰＬＬ回路を必要
とするため回路規模が大きくなり、高価となる。またメ
モリの書込み、読出しの動作が必要となるため映像信号
の遅延が生じるなどの問題点があった。Since the conventional device is constructed as described above, it requires a memory and a PLL circuit, so that the circuit scale becomes large and the cost becomes high. Further, there is a problem that the video signal is delayed because the writing and reading operations of the memory are required.
【０００５】この発明は上記のような課題を解消するた
めになされたもので、簡易な構成で外部からの同期信号
と同期した複合映像信号を得ることを目的とし、さらに
別の実施例では、外部入力として複合映像信号が入力さ
れた場合にも、それに同期した複合映像信号を得ること
を目的とする。The present invention has been made to solve the above problems, and an object thereof is to obtain a composite video signal synchronized with a synchronizing signal from the outside with a simple structure. In yet another embodiment, Even if a composite video signal is input as an external input, it is an object to obtain a composite video signal in synchronization with it.
【０００６】[0006]
【課題を解決するための手段】この発明に係わる撮像装
置は、外部からの垂直同期信号、外部からの水平同期信
号、及び内部で生成する内部画素クロックを入力とし、
内部画素クロックを水平画素数分カウントし、かつ外部
からの垂直同期信号でリセットされるカウンタ回路によ
り、新たに内部画素クロック、及び外部垂直同期信号に
同期した水平同期信号を生成する手段を用いたものであ
る。An image pickup apparatus according to the present invention receives a vertical synchronizing signal from the outside, a horizontal synchronizing signal from the outside, and an internal pixel clock internally generated,
The internal pixel clock is counted by the number of horizontal pixels, and a counter circuit reset by a vertical synchronizing signal from the outside is used to newly generate a horizontal synchronizing signal synchronized with the internal pixel clock and the external vertical synchronizing signal. It is a thing.
【０００７】また別の実施例においては、外部からの複
合映像信号から同期分離し、分離した垂直同期信号、水
平同期信号及び内部で生成する内部画素クロックを入力
とし、内部画素クロックを水平画素数分カウントし、か
つ同期分離回路から出力される垂直同期信号でリセット
されるカウンタ回路により、新たに内部画素クロック、
及び同期分離回路から出力される垂直同期信号に同期し
た水平同期信号を生成する手段を用いたものである。In another embodiment, a vertical sync signal, a horizontal sync signal, and an internal pixel clock internally generated by synchronizing and separating the composite video signal from the outside are input, and the internal pixel clock is the number of horizontal pixels. By the counter circuit that counts minutes and is reset by the vertical sync signal output from the sync separation circuit, a new internal pixel clock,
And a means for generating a horizontal synchronizing signal synchronized with the vertical synchronizing signal output from the sync separation circuit.
【０００８】[0008]
【作用】この発明における外部からの垂直同期信号、外
部からの水平同期信号及び内部画素クロックから新たに
水平同期信号を生成する手段は、内部で生成する内部画
素クロックを画面上の水平画素数分カウントし新たな水
平同期信号を生成し、また前記水平画素数分カウントす
るカウンタを前記外部からの垂直同期信号でリセット動
作を行うことにより、結果的には内部画素クロック及び
外部垂直同期信号と同期のとれた水平同期信号となるた
め、固体撮像素子から得られる映像信号は有効画素領域
では外部からの垂直同期信号と同期した映像信号とな
る。According to the present invention, a means for newly generating a horizontal synchronizing signal from an external vertical synchronizing signal, an external horizontal synchronizing signal and an internal pixel clock has an internal pixel clock generated by the number of horizontal pixels on the screen. By counting and generating a new horizontal synchronizing signal, and resetting the counter for counting the number of horizontal pixels with the vertical synchronizing signal from the outside, the result is synchronized with the internal pixel clock and the external vertical synchronizing signal. Since the horizontal synchronizing signal is obtained, the video signal obtained from the solid-state image sensor is a video signal synchronized with the vertical synchronizing signal from the outside in the effective pixel area.
【０００９】また別の実施例における外部からの複合映
像信号、及び内部画素クロックから新たに水平同期信号
を生成する手段は、同期分離回路により垂直同期信号、
水平同期信号を分離し、内部で生成する内部画素クロッ
クを画面上の水平画素数分カウントし新たな水平同期信
号を生成し、また前記水平画素数分カウントするカウン
タを前記外部からの複合映像信号から分離した垂直同期
信号でリセット動作を行うことにより、結果的には内部
画素クロック及び同期分離回路により分離された垂直同
期信号と同期のとれた水平同期信号となるため、固体撮
像素子から得られる映像信号は有効画素領域では外部か
らの複合映像信号と同期した映像信号となる。In another embodiment, a means for newly generating a horizontal sync signal from an external composite video signal and an internal pixel clock is a vertical sync signal by a sync separation circuit.
A horizontal synchronizing signal is separated, an internal pixel clock internally generated is counted by the number of horizontal pixels on the screen to generate a new horizontal synchronizing signal, and a counter for counting the number of horizontal pixels is provided by the external composite video signal. By performing the reset operation with the vertical sync signal separated from the result, the horizontal sync signal synchronized with the vertical sync signal separated by the internal pixel clock and the sync separation circuit is obtained, so that it can be obtained from the solid-state imaging device. In the effective pixel area, the video signal becomes a video signal synchronized with the external composite video signal.
【００１０】[0010]
【実施例】実施例１．図１はこの発明による構成の１実
施例を示す図である。図１において、２６は水平画素数
分内部画素クロック１７をカウントするカウンタ回路
部、２７は前記カウンタ回路部２６より出力するカウン
タ回路部出力水平同期信号である。カウンタ回路部２６
では、内部画素クロック１７を水平画素数分カウント
し、内部画素クロック１７と同期した新たなカウンタ回
路部出力水平同期信号２７を生成する。また、カウンタ
回路部２６では外部からの垂直同期信号２２でカウンタ
をリセットするため、新たに作成するカウンタ回路部出
力水平同期信号２７は外部垂直同期信号２２とも同期の
とれた信号となる。固体撮像素子１１は内部画素クロッ
ク１７から分周した固体撮像素子駆動信号２０を駆動さ
れ、得られた映像信号２１は複合映像信号生成部１６に
おいて外部垂直同期信号２２、カウンタ回路部出力水平
同期信号２７と合成され、外部からの垂直同期信号２２
と同期のとれた複合映像信号２４が得られる。EXAMPLES Example 1. FIG. 1 is a diagram showing one embodiment of the configuration according to the present invention. In FIG. 1, reference numeral 26 is a counter circuit section for counting the internal pixel clock 17 for the number of horizontal pixels, and 27 is a counter circuit section output horizontal synchronizing signal output from the counter circuit section 26. Counter circuit section 26
Then, the internal pixel clock 17 is counted by the number of horizontal pixels, and a new counter circuit unit output horizontal synchronization signal 27 synchronized with the internal pixel clock 17 is generated. In addition, since the counter circuit unit 26 resets the counter with the vertical synchronizing signal 22 from the outside, the newly generated counter circuit unit output horizontal synchronizing signal 27 becomes a signal in synchronization with the external vertical synchronizing signal 22. The solid-state image pickup device 11 is driven by a solid-state image pickup device drive signal 20 divided from the internal pixel clock 17, and the obtained video signal 21 is an external vertical synchronization signal 22 in the composite video signal generation unit 16 and a counter circuit unit output horizontal synchronization signal. Vertical sync signal 22 from outside
A composite video signal 24 that is synchronized with is obtained.
【００１１】実施例２．図２はこの発明による別の実施
例を示す図である。図２において、２８は映像信号２９
から同期信号を分離する同期信号分離回路部、２９は外
部から入力される外部複合映像信号、３０は同期分離回
路出力垂直同期信号、３１は同期分離回路出力水平同期
信号である。同期分離回路部２８では外部から入力され
る複合映像信号２９から同期分離回路出力垂直同期信号
３０、同期分離回路出力水平同期信号３１の分離を行
う。分離された垂直同期信号３０、水平同期信号３１、
及び装置内部で生成する内部画素クロック１７はカウン
タ回路部２７に入力され、カウンタ回路部２７では内部
画素クロック１７を水平画素数分カウントし内部画素ク
ロック１７と同期した新たなカウンタ回路部出力水平同
期信号２７を生成する。また、カウンタ回路部２７では
同期分離回路部２８からの垂直同期信号３０でカウンタ
をリセットするため、新たに作成するカウンタ回路部出
力水平同期信号２７は同期分離回路部２８からの垂直同
期信号３０とも同期のとれた信号となる。固体撮像素子
１１は内部画素クロック１７から分周した固体撮像素子
駆動信号２０で駆動され、得られた映像信号２１は複合
映像信号生成部１６において、同期分離回路出力垂直同
期信号３０、カウンタ回路部出力水平同期信号２７と合
成され外部からの複合映像信号２９と同期のとれた複合
映像信号２４が得られる。Embodiment 2. FIG. 2 is a diagram showing another embodiment according to the present invention. In FIG. 2, 28 is a video signal 29.
Is a sync signal separation circuit section for separating the sync signal from the external sync signal, 29 is an external composite video signal input from the outside, 30 is a vertical sync signal output from the sync separation circuit, and 31 is a horizontal sync signal output from the sync separation circuit. The sync separation circuit unit 28 separates a composite video signal 29 input from the outside into a sync separation circuit output vertical sync signal 30 and a sync separation circuit output horizontal sync signal 31. The separated vertical synchronizing signal 30, horizontal synchronizing signal 31,
Also, the internal pixel clock 17 generated inside the device is input to the counter circuit unit 27, and the counter circuit unit 27 counts the internal pixel clock 17 by the number of horizontal pixels and outputs a new horizontal synchronization of the counter circuit unit synchronized with the internal pixel clock 17. Generate signal 27. In addition, since the counter circuit unit 27 resets the counter with the vertical synchronization signal 30 from the synchronization separation circuit unit 28, the newly created counter circuit unit output horizontal synchronization signal 27 is also combined with the vertical synchronization signal 30 from the synchronization separation circuit unit 28. It becomes a synchronized signal. The solid-state image pickup device 11 is driven by a solid-state image pickup device drive signal 20 obtained by dividing the internal pixel clock 17, and the obtained video signal 21 is output from the composite video signal generation unit 16 to the sync separation circuit output vertical synchronization signal 30 and the counter circuit unit. A composite video signal 24 is obtained which is synthesized with the output horizontal sync signal 27 and is synchronized with the external composite video signal 29.
【００１２】[0012]
【発明の効果】以上のように、この発明によればカウン
タ回路を用い、新たな水平同期信号を生成することによ
り、装置が安価にかつ、小規模の回路構成にて外部同期
に対応できる効果がある。As described above, according to the present invention, the counter circuit is used to generate a new horizontal synchronizing signal, so that the apparatus can be inexpensive and can cope with external synchronization with a small-scale circuit configuration. There is.
【００１３】また別の実施例によれば、カウンタ回路と
同期分離回路により安価にかつ、小規模の回路構成に
て、外部からの複合映像信号と同期のとれた映像が取得
でき、他の撮像装置との連接も可能となる効果がある。According to another embodiment, a counter circuit and a sync separation circuit can inexpensively obtain a video synchronized with a composite video signal from the outside with a small-scale circuit configuration, and another image pickup. There is an effect that connection with a device is possible.
【図１】この発明による撮像装置の１実施例を示す図で
ある。FIG. 1 is a diagram showing an embodiment of an image pickup apparatus according to the present invention.
【図２】この発明による撮像装置の別の実施例を示す図
である。FIG. 2 is a diagram showing another embodiment of the image pickup apparatus according to the present invention.
【図３】従来の外部同期機能を有する撮像装置を用いた
システムを示す図である。FIG. 3 is a diagram showing a system using a conventional image pickup apparatus having an external synchronization function.
【図４】従来の実施例による撮像装置を示す図である。FIG. 4 is a diagram showing an image pickup apparatus according to a conventional example.
【符号の説明】 １ 第１の撮像装置 ２ 第２の撮像装置 ３ 第３の撮像装置 ４ 映像信号切換装置 ５ モニタ ６ 映像信号切換装置から出力される同期信号 ７ 第１の撮像装置から出力される映像信号 ８ 第２の撮像装置から出力される映像信号 ９ 第３の撮像装置から出力される映像信号 １０ 映像信号切換装置から出力される映像信号 １１ 固体撮像素子 １２ 固体撮像素子駆動部 １３ 内部同期信号生成部 １４ ＰＬＬ回路部 １５ メモリ及び制御回路 １６ 複合映像信号生成部 １７ 内部画素クロック １８ 内部垂直同期信号 １９ 内部水平同期信号 ２０ 固体撮像素子駆動信号 ２１ 映像信号 ２２ 外部垂直同期信号 ２３ 外部水平同期信号 ２４ 複合映像信号 ２５ ＰＬＬ回路出力画素クロック ２６ カウンタ回路部 ２７ カウンタ回路部出力水平同期信号 ２８ 同期分離回路部 ２９ 外部複合映像信号 ３０ 同期分離回路出力垂直同期信号 ３１ 同期分離回路出力水平同期信号[Description of Reference Signs] 1 first image pickup device 2 second image pickup device 3 third image pickup device 4 video signal switching device 5 monitor 6 synchronization signal output from video signal switching device 7 output from first image pickup device Video signal 8 output from the second imaging device 9 Video signal output from the third imaging device 10 Video signal output from the video signal switching device 11 Solid-state image sensor 12 Solid-state image sensor driver 13 Internal Synchronization signal generation unit 14 PLL circuit unit 15 Memory and control circuit 16 Composite video signal generation unit 17 Internal pixel clock 18 Internal vertical synchronization signal 19 Internal horizontal synchronization signal 20 Solid-state image sensor drive signal 21 Video signal 22 External vertical synchronization signal 23 External horizontal Sync signal 24 Composite video signal 25 PLL circuit output pixel clock 26 Counter circuit unit 27 Counter circuit unit output horizontal Period signal 28 sync separator unit 29 external composite video signal 30 sync separator output vertical synchronizing signal 31 sync separator output horizontal synchronizing signal
Claims (2)
より内部の同期信号を生成する内部同期信号生成部と、
前記内部同期信号生成部より送られる内部クロックをも
とに固体撮像素子駆動信号を生成し固体撮像素子を駆動
する固体撮像素子駆動部と、前記固体撮像素子駆動信号
により駆動される固体撮像素子と、前記固体撮像素子か
ら出力される映像信号と同期信号を合成しを複合映像信
号を生成する複合映像信号生成部とからなる可視及び赤
外光を撮像する撮像装置において、外部から入力される
外部垂直同期信号と外部水平同期信号及び装置内部で生
成する内部画素クロツクから新たに水平同期信号を生成
するカウンタ回路を備えたことを特徴とする撮像装置。1. An internal synchronization signal generation unit for generating an internal synchronization signal by an internal clock having a predetermined fixed frequency,
A solid-state image sensor driving unit that generates a solid-state image sensor drive signal based on an internal clock sent from the internal synchronization signal generator and drives the solid-state image sensor, and a solid-state image sensor driven by the solid-state image sensor drive signal. In an image pickup device for picking up visible light and infrared light, which is composed of a composite video signal generation unit for combining a video signal output from the solid-state image pickup device with a synchronization signal to generate a composite video signal, an external input An image pickup apparatus comprising a counter circuit for newly generating a horizontal synchronizing signal from a vertical synchronizing signal, an external horizontal synchronizing signal, and an internal pixel clock generated inside the apparatus.
より内部の同期信号を生成する内部同期信号生成部と、
前記内部同期信号生成部より送られる内部クロックをも
とに固体撮像素子駆動信号を生成し固体撮像素子を駆動
する固体撮像素子駆動部と、前記固体撮像素子駆動信号
により、駆動される固体撮像素子と、前記固体撮像素子
から出力される映像信号と同期信号を合成し複合映像信
号を生成する複合映像信号生成部とからなる可視及び赤
外光を撮像する撮像装置において、外部から入力される
複合映像信号から同期信号を分離する同期分離回路と、
前記同期分離回路から得られた垂直同期信号と水平同期
信号及び装置内部で生成する内部画素クロックから新た
に水平同期信号を生成するカウンタ回路を備えたことを
特徴とする撮像装置。2. An internal synchronization signal generation unit for generating an internal synchronization signal by an internal clock having a predetermined fixed frequency,
A solid-state image sensor drive unit that generates a solid-state image sensor drive signal based on an internal clock sent from the internal synchronization signal generator and drives the solid-state image sensor, and a solid-state image sensor that is driven by the solid-state image sensor drive signal. And a composite video signal generation unit that combines a video signal output from the solid-state image sensor and a synchronization signal to generate a composite video signal. A sync separation circuit that separates the sync signal from the video signal,
An image pickup apparatus comprising a counter circuit for newly generating a horizontal synchronization signal from a vertical synchronization signal and a horizontal synchronization signal obtained from the synchronization separation circuit and an internal pixel clock generated inside the apparatus.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5121510A JPH06334908A (en) | 1993-05-24 | 1993-05-24 | Image pickup device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5121510A JPH06334908A (en) | 1993-05-24 | 1993-05-24 | Image pickup device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06334908A true JPH06334908A (en) | 1994-12-02 |
Family
ID=14812991
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5121510A Pending JPH06334908A (en) | 1993-05-24 | 1993-05-24 | Image pickup device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06334908A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007104364A (en) * | 2005-10-05 | 2007-04-19 | Fujifilm Corp | Camera system and digital camera |
-
1993
- 1993-05-24 JP JP5121510A patent/JPH06334908A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007104364A (en) * | 2005-10-05 | 2007-04-19 | Fujifilm Corp | Camera system and digital camera |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6236428B1 (en) | Multi-eye image sensing and recording and reproduction apparatus | |
| US5119191A (en) | Flicker processor for cinema video assist | |
| JPH06334908A (en) | Image pickup device | |
| JP2593721Y2 (en) | Screen superimposition circuit | |
| EP0464606B1 (en) | Synchronisation between image pick-up devices for combining their image signals | |
| EP0064298A2 (en) | Pulse generating circuit for a television camera using solid state image sensor | |
| JP2640030B2 (en) | Solid-state imaging device | |
| JPH0636020A (en) | Image pickup monitoring device | |
| JP3217820B2 (en) | Video synthesizing method and external synchronous display device | |
| JP2001296842A (en) | Signal generation device | |
| JP2840429B2 (en) | Video signal communication method | |
| JPH10186550A (en) | Stereoscopic image pickup device | |
| JP2730031B2 (en) | Drive circuit for solid-state image sensor | |
| KR100396318B1 (en) | Method of processing image data of high pixel density progressive ccd camera | |
| JP2919580B2 (en) | Video signal processing circuit and video signal communication method | |
| KR970004186B1 (en) | Video splitting circuit for 2-camera | |
| JPH06311426A (en) | Image processor | |
| JPH0456572A (en) | Solid-state image pickup device | |
| JPH04351173A (en) | Video display device | |
| JPS61192185A (en) | Two-screen television receiver | |
| JPH0777437B2 (en) | Solid-state imaging device and screen display method | |
| JPH07135608A (en) | Drive signal generating circuit and solid-stage image pickup device | |
| JPH0822046B2 (en) | Video signal reader | |
| JPH05328228A (en) | Driver for image pickup element | |
| JPH05316437A (en) | Driving device for imaging device |