JPH06334499A - Trigger circuit - Google Patents
Trigger circuitInfo
- Publication number
- JPH06334499A JPH06334499A JP5116894A JP11689493A JPH06334499A JP H06334499 A JPH06334499 A JP H06334499A JP 5116894 A JP5116894 A JP 5116894A JP 11689493 A JP11689493 A JP 11689493A JP H06334499 A JPH06334499 A JP H06334499A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- comparator
- trigger
- slew rate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、トリガ回路に関し、詳
しくは、入力信号の立ち上がり状態によってトリガをか
けることが可能なトリガ回路に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a trigger circuit, and more particularly, to a trigger circuit which can be triggered by the rising state of an input signal.
【０００２】[0002]
【従来の技術】従来のトリガ回路は、入力信号とある設
定された電圧値との大小関係が遷移する点を検出し、こ
の状態で、立ち上がり信号を出力する等して、トリガ信
号を出力していた。このような従来のトリガ回路を用い
て、図４に示すような、スリーステートバスドライバー
の回路の出力信号の変動を観測する場合について説明す
る。図４に示す回路内の端子Ａおよび端子Ｂに、図５の
Ａ入力およびＢ入力に示す論理信号を入力し、その出力
Ｙのうち状態に示す部分を観測したいとする。しかし
ながら、図４に示す、従来のトリガ回路であれば、レベ
ルを検出するのみであるので、状態および状態の両
者が検出されることになり、状態だけ特別に除外する
ことは困難であった。2. Description of the Related Art A conventional trigger circuit detects a point at which the magnitude relationship between an input signal and a set voltage value transits, and in this state, outputs a rising signal to output a trigger signal. Was there. A case of observing a change in the output signal of the circuit of the three-state bus driver as shown in FIG. 4 using such a conventional trigger circuit will be described. It is assumed that the logic signals shown at the A input and the B input in FIG. 5 are input to the terminal A and the terminal B in the circuit shown in FIG. 4 and that the portion of the output Y shown in the state is desired to be observed. However, with the conventional trigger circuit shown in FIG. 4, since only the level is detected, both the state and the state are detected, and it is difficult to specifically exclude only the state.
【０００３】[0003]
【発明が解決しようとする課題】このため、信号の立ち
上がり具合の変動によって、トリガをかけて観測するこ
とが困難であるという問題がある。本発明はこの課題を
解決し、測定対象の信号の立ち上がり時間を条件として
トリガ信号が出力されるトリガ回路を実現することを目
的とする。Therefore, there is a problem in that it is difficult to apply a trigger for observation due to fluctuations in the rising condition of the signal. An object of the present invention is to solve this problem and to realize a trigger circuit that outputs a trigger signal on the condition of the rise time of a signal to be measured.
【０００４】[0004]
【課題を解決するための手段】本発明は、入力信号の振
幅値と、設定された直流電圧値と比較し、その大小関係
を出力する第一の比較器と、入力信号の振幅値と、前記
第一の比較器において設定された直流電圧値と異なる電
圧値と比較し、その大小関係を出力する第二の比較器
と、前記第一の比較器から出力された信号の状態の遷移
から時間測定を開始し、設定時間経過後において生じ
る、前記第一の比較器の出力信号の状態の遷移により、
スルーレート検出用信号を出力する時間幅測定手段と、
前記時間幅測定手段からのスルーレート検出用信号と第
二の比較器からの信号を入力し、時間幅測定手段からの
スルーレート検出用信号の値に基づき第二の比較器から
の信号を出力するか否を判断するトリガ信号出力手段
と、を設けたことを特徴とするトリガ回路である。According to the present invention, there is provided a first comparator for comparing an amplitude value of an input signal with a set DC voltage value and outputting a magnitude relation between them, an amplitude value of the input signal, From the transition of the state of the signal output from the second comparator, which compares the direct current voltage value set in the first comparator with a different voltage value and outputs the magnitude relationship, By starting the time measurement, the transition of the state of the output signal of the first comparator, which occurs after the elapse of the set time,
Time width measuring means for outputting a signal for slew rate detection,
The slew rate detection signal from the time width measuring means and the signal from the second comparator are input, and the signal from the second comparator is output based on the value of the slew rate detection signal from the time width measuring means. And a trigger signal output means for determining whether or not the trigger circuit is provided.
【０００５】[0005]
【作用】測定対象の信号の設定されたレベル間の遷移時
間を測定し、その時間幅によってトリガ信号を出力する
ことで、入力信号のスルーレートによって、トリガ信号
を得ることが可能となる。By measuring the transition time between the set levels of the signal to be measured and outputting the trigger signal according to the time width, the trigger signal can be obtained according to the slew rate of the input signal.
【０００６】[0006]
【実施例】図１は、本発明の一実施例の構成図である。
図において、１および２はコンパレータで、入力信号と
設定信号との値の一致を検出する。すなわち、コンパレ
ータ１，２では、入力信号よりも設定信号の値がＨレベ
ルのときは、Ｌレベルの信号を出力し、入力信号よりも
設定信号の値がＬレベルのときは、Ｈレベルの信号を出
力する。従って、入力信号と設定信号との値が一致した
ことは、コンパレータ１，２の信号の立ち上がりもしく
は立ち下がりで示される。３は時間幅測定手段である。
コンパレータ１から入力した信号が立ち上がりを示した
ときから時間測定を開始し、一定時間経過の後、スルー
レート検出用信号を出力する。具体的には、切り換え手
段３１，３４、積分器３２、２端子出力の比較器３３及
び電流源３５からなる。４はトリガ信号出力手段で、時
間幅測定手段３からのスルーレート検出用信号とコンパ
レータ２からの信号を入力し、時間幅測定手段３からの
スルーレート検出用信号の値に基づきトリガ信号を出力
する。このトリガ信号出力手段４は具体的には、フリッ
プフロップで構成し、切り換え手段３４からの出力は、
フリップフロップのデータ端子に入力し、コンパレータ
２の出力をクロック端子に入力する。また、このフリッ
プフロップの出力がトリガ信号となる。1 is a block diagram of an embodiment of the present invention.
In the figure, 1 and 2 are comparators, which detect the coincidence of the values of the input signal and the setting signal. That is, the comparators 1 and 2 output an L level signal when the value of the setting signal is higher than the input signal, and output an H level signal when the value of the setting signal is lower than the input signal. Is output. Therefore, the fact that the values of the input signal and the setting signal are the same is indicated by the rising or falling of the signals of the comparators 1 and 2. Reference numeral 3 is a time width measuring means.
Time measurement is started when the signal input from the comparator 1 shows a rising edge, and after a lapse of a fixed time, a slew rate detection signal is output. Specifically, it comprises switching means 31, 34, an integrator 32, a two-terminal output comparator 33, and a current source 35. Reference numeral 4 denotes a trigger signal output means, which inputs the slew rate detecting signal from the time width measuring means 3 and the signal from the comparator 2 and outputs a trigger signal based on the value of the slew rate detecting signal from the time width measuring means 3. To do. The trigger signal output means 4 is specifically composed of a flip-flop, and the output from the switching means 34 is
It is input to the data terminal of the flip-flop and the output of the comparator 2 is input to the clock terminal. The output of this flip-flop becomes the trigger signal.
【０００７】このような構成における動作について図３
を用いて説明する。図３において(a)〜(g)は各々、図１
内の各地点における動作を示す。(a)は入力信号を示
す。(b)はコンパレータ１で検出するための設定電圧１
である。(c)はコンパレータ２で検出するための設定電
圧２である。(d)はコンパレータ１の出力、(e)はコンパ
レータ２の出力である。(f)は切り換え手段３４からの
出力、(g)はトリガ信号出力手段から出力されるトリガ
信号である。The operation in such a configuration is shown in FIG.
Will be explained. In FIG. 3, (a) to (g) are respectively shown in FIG.
The operation at each point is shown below. (a) shows an input signal. (b) is the set voltage 1 for detection by the comparator 1.
Is. (c) is a set voltage 2 to be detected by the comparator 2. (d) is the output of the comparator 1, and (e) is the output of the comparator 2. (f) is the output from the switching means 34, and (g) is the trigger signal output from the trigger signal output means.
【０００８】このときの切り換え手段３４では、比較器
３３の出力は、正の出力（Ｕ）を選択してスルーレート
検出用信号(f)となるように設定されているものとす
る。また、図３の(f)−１，(g)−１，に動作が示される
ものとする。まず、入力信号(a)が設定電圧１(b)の値よ
りも大きくなるところで、コンパレータ１の出力(d)は
立ち上がる。この立ち上がりにより、切り換え手段３１
では接地レベルから、定電流源３５に切り換わる。これ
により、積分器３２の出力は増大し、一定時間ｔの後、
比較器３３に入力されている設定時間用の電圧を超えた
ときに、スルーレート検出用信号(f)は立ち上がる。一
方、入力信号(a)が設定電圧２(c)の値よりも大きくなる
ところで、コンパレータ２の出力(e)は立ち上がる。At this time, in the switching means 34, the output of the comparator 33 is set so that the positive output (U) is selected and becomes the slew rate detection signal (f). Further, the operation is shown in (f) -1, (g) -1, in FIG. First, when the input signal (a) becomes larger than the value of the set voltage 1 (b), the output (d) of the comparator 1 rises. By this rising, the switching means 31
Then, the ground level is switched to the constant current source 35. As a result, the output of the integrator 32 increases, and after a certain time t,
When the voltage for the set time input to the comparator 33 is exceeded, the slew rate detection signal (f) rises. On the other hand, when the input signal (a) becomes larger than the value of the set voltage 2 (c), the output (e) of the comparator 2 rises.
【０００９】前記、スルーレート検出用信号(f)はトリ
ガ信号検出手段４であるフリップフロップのデータ端子
に入力されるから、スルーレート検出用信号(f)が、Ｈ
レベルの状態であれば、コンパレータ２の出力である
(e)の立ち上がりで、トリガ信号出力手段４の出力は、
立ち上がり信号となる。すなわち、の状態では、スル
ーレート検出用信号(f)−１が、Ｌレベルの状態である
ので、コンパレータ２の出力である(e)が立ち上がって
もトリガ信号検出手段４の出力(g)−１は変動せず、
の状態では、スルーレート検出用信号(f)−１が、Ｈレ
ベルの状態であるので、コンパレータ２の出力である
(e)が立ち上がることにより、トリガ信号検出手段４の
出力(g)−１は立ち上がる。この立ち上がりにて、トリ
ガがかけられる。これにより、入力信号のスルーレート
がある設定よりも遅い場合に、トリガをかけることが可
能となる。また、コンパレータ１の出力(d)がＬレベル
になることで、切り換え手段３１が切り換わり、接地さ
れるから、比較器３３には接地レベルが入力される。従
って、時間幅測定手段３におけるカウントがリセットさ
れる。Since the slew rate detecting signal (f) is input to the data terminal of the flip-flop which is the trigger signal detecting means 4, the slew rate detecting signal (f) becomes H level.
If it is in the level state, it is the output of the comparator 2.
At the rising of (e), the output of the trigger signal output means 4 is
It becomes a rising signal. That is, in the state of, since the slew rate detection signal (f) -1 is at the L level, even if the output of the comparator 2 (e) rises, the output of the trigger signal detection means 4 (g)- 1 does not change,
In this state, since the slew rate detection signal (f) -1 is in the H level, it is the output of the comparator 2.
As (e) rises, the output (g) -1 of the trigger signal detecting means 4 rises. A trigger is activated at this rising edge. This allows a trigger to be applied when the slew rate of the input signal is slower than a certain setting. Further, when the output (d) of the comparator 1 becomes L level, the switching means 31 switches and is grounded, so that the ground level is input to the comparator 33. Therefore, the count in the time width measuring means 3 is reset.
【００１０】次に切り換え手段３４で、比較器３３の出
力は、負の出力（Ｌ）を選択してスルーレート検出用信
号(f)となるように設定されている場合について説明す
る。このときは、図３の(f)−２，(g)−２に動作が示さ
れるものとする。また、このときのスルーレート検出用
信号(f)−２は前述のスルーレート検出用信号(f)−１の
反転したものである。この場合では、の状態では、ス
ルーレート検出用信号(f)−２が、Ｈレベルの状態であ
るので、コンパレータ２の出力である(e)が立ち上がり
でトリガ信号検出手段４の出力(g)−２が立ち上がり、
の状態では、スルーレート検出用信号(f)−２が、Ｌ
レベルの状態であるので、コンパレータ２の出力である
(e)が立ち上がっても、トリガ信号検出手段４の出力(g)
−２は変動しない。このような条件にあっては、の状
態において、トリガがかけられる。これにより、入力信
号のスルーレートがある設定よりも早い場合に、トリガ
をかけることが可能となる。Next, the case where the output of the comparator 33 is set by the switching means 34 so that the negative output (L) is selected to be the slew rate detection signal (f) will be described. At this time, the operation is shown in (f) -2 and (g) -2 of FIG. Further, the slew rate detecting signal (f) -2 at this time is an inverted version of the slew rate detecting signal (f) -1. In this case, in the state of, since the slew rate detection signal (f) -2 is at the H level, the output (e) of the comparator 2 rises and the output (g) of the trigger signal detection means 4 is generated. -2 rises,
In this state, the slew rate detection signal (f) -2 is L
Since it is in the level state, it is the output of the comparator 2.
Even if (e) rises, the output of the trigger signal detection means 4 (g)
-2 does not change. Under such a condition, the trigger is activated in the state of. This makes it possible to trigger when the slew rate of the input signal is faster than a certain setting.
【００１１】図２は図１における時間幅測定手段３の別
の具体例である。図２において、３５はスタータブルオ
ッシレータ、３６はカウンタ、３７はインバータであ
る。この場合、コンパレータ１の出力(d)は、スタータ
ブルオッシレータ３５の発振開始のための信号となり、
またカウンタ３６におけるイネーブル信号となる。この
コンパレータ１の出力(d)がＨレベルになることで、ス
タータブルオッシレータ３５からはクロックが出力さ
れ、カウンタ３６ではカウントを開始する。この実施例
では、カウンタ３６に入力される設定は、デジタル値に
て与えられる。カウンタ３６では、設定時間として入力
されたデジタル値分、スタータブルオッシレータ３５か
らのクロックをカウントすると、桁上がり信号を出力す
る。この実施例においては、この桁上がり信号をスルー
レート検出信号(f)として用い、図１の構成と同様の動
作を行う。また、コンパレータ１の出力がＬレベルにな
ることで、スタータブルオッシレータ３５からのクロッ
ク出力は停止し、カウンタ３６はカウントをリセットす
る。FIG. 2 shows another specific example of the time width measuring means 3 in FIG. In FIG. 2, 35 is a startable oscillator, 36 is a counter, and 37 is an inverter. In this case, the output (d) of the comparator 1 becomes a signal for starting the oscillation of the startable oscillator 35,
It also serves as an enable signal for the counter 36. When the output (d) of the comparator 1 becomes H level, a clock is output from the startable oscillator 35, and the counter 36 starts counting. In this embodiment, the setting input to the counter 36 is given as a digital value. The counter 36 outputs a carry signal when it counts the clock from the startable oscillator 35 by the digital value input as the set time. In this embodiment, this carry signal is used as the slew rate detection signal (f), and the same operation as in the configuration of FIG. 1 is performed. Further, when the output of the comparator 1 becomes L level, the clock output from the startable oscillator 35 is stopped and the counter 36 resets the count.
【００１２】[0012]
【発明の効果】以上詳細に説明したように、本発明によ
れば、入力信号のスルーレートを条件にして、トリガ信
号の発生を行うことが可能となり、図４で示した従来の
トリガ回路がもつ不都合さはなくなる。As described in detail above, according to the present invention, it becomes possible to generate a trigger signal on the condition of the slew rate of the input signal, and the conventional trigger circuit shown in FIG. The inconvenience is gone.
【図１】本発明の一実施例の構成図である。FIG. 1 is a configuration diagram of an embodiment of the present invention.
【図２】本発明の実施例の要部の応用例である。FIG. 2 is an application example of a main part of the embodiment of the present invention.
【図３】本発明の実施例の動作の説明図である。FIG. 3 is an explanatory diagram of an operation of the exemplary embodiment of the present invention.
【図４】従来例の説明図である。FIG. 4 is an explanatory diagram of a conventional example.
【図５】従来例の動作の説明図である。FIG. 5 is an explanatory diagram of an operation of a conventional example.
１，２ コンパレータ ３ 時間幅測定手段 ４ トリガ信号出力手段 1, 2 comparator 3 time width measuring means 4 trigger signal output means
Claims (1)
値と比較し、その大小関係を出力する第一の比較器と、 入力信号の振幅値と、前記第一の比較器において設定さ
れた直流電圧値と異なる電圧値と比較し、その大小関係
を出力する第二の比較器と、 前記第一の比較器から出力された信号の状態の遷移から
時間測定を開始し、設定時間経過後において生じる、前
記第一の比較器の出力信号の状態の遷移により、スルー
レート検出用信号を出力する時間幅測定手段と、 前記時間幅測定手段からのスルーレート検出用信号と第
二の比較器からの信号を入力し、時間幅測定手段からの
スルーレート検出用信号の値に基づき第二の比較器から
の信号を出力するか否を判断するトリガ信号出力手段
と、 を設けたことを特徴とするトリガ回路。1. A first comparator which compares an amplitude value of an input signal with a set DC voltage value and outputs a magnitude relationship between the amplitude value of the input signal and an amplitude value of the input signal set by the first comparator. Compared with a different DC voltage value and the second comparator that outputs the magnitude relationship, start time measurement from the transition of the state of the signal output from the first comparator, set time After the passage of time, the transition of the state of the output signal of the first comparator, the time width measurement means for outputting a slew rate detection signal, the slew rate detection signal from the time width measurement means and the second Trigger signal output means for inputting a signal from the comparator and determining whether or not to output the signal from the second comparator based on the value of the slew rate detection signal from the time width measuring means is provided. Trigger circuit characterized by.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05116894A JP3132611B2 (en) | 1993-05-19 | 1993-05-19 | Trigger circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05116894A JP3132611B2 (en) | 1993-05-19 | 1993-05-19 | Trigger circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06334499A true JPH06334499A (en) | 1994-12-02 |
| JP3132611B2 JP3132611B2 (en) | 2001-02-05 |
Family
ID=14698274
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05116894A Expired - Fee Related JP3132611B2 (en) | 1993-05-19 | 1993-05-19 | Trigger circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3132611B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010237080A (en) * | 2009-03-31 | 2010-10-21 | Oki Semiconductor Co Ltd | Signal state annunciating device, change circuit function determining device, signal state annunciating method, and change circuit function determining method |
-
1993
- 1993-05-19 JP JP05116894A patent/JP3132611B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010237080A (en) * | 2009-03-31 | 2010-10-21 | Oki Semiconductor Co Ltd | Signal state annunciating device, change circuit function determining device, signal state annunciating method, and change circuit function determining method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3132611B2 (en) | 2001-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5442278A (en) | Apparatus for detecting the frequency of an input signal by counting pulses during an input signal cycle | |
| US20020008548A1 (en) | Device for detecting abnormality of clock signal | |
| JPH10117484A (en) | Ac uninterruptive power circuit normally supplied with commercial power | |
| JPH06334499A (en) | Trigger circuit | |
| JP2581735B2 (en) | Power failure detection device | |
| JPH02124637A (en) | Synchronization detection circuit | |
| JPH06318867A (en) | Sensor for frequency-phase locking | |
| JPH11274856A (en) | Oscillation stop detecting circuit for crystal oscillator | |
| JPH05312896A (en) | Method and device for measuring conduction of scr | |
| KR940000450B1 (en) | Tone detector | |
| JPS63305755A (en) | Switching power source control circuit | |
| JPH0566235A (en) | Peak holding circuit, peak detecting circuit and peak-position detecting circuit | |
| KR100245641B1 (en) | Abnormal voltage detection circuit for electric automobile | |
| JPH07225250A (en) | Phase detector | |
| JP3280836B2 (en) | Method and apparatus for determining hysteresis characteristic of comparator | |
| JPH0749422Y2 (en) | Voltage monitoring circuit | |
| SU1580283A1 (en) | Digital ohmmeter | |
| JPH10240374A (en) | Clock abnormality detection circuit | |
| JPS63274873A (en) | Oscillation detection circuit | |
| JPH07333260A (en) | Offset-removing circuit of current sensor | |
| JP2658527B2 (en) | Power failure detection circuit | |
| SU1335893A1 (en) | Phase-to-code commutator converter | |
| KR960010912B1 (en) | Asic circuit for digital clock loss detection | |
| JPH0843464A (en) | Measuring apparatus for pulse signal | |
| JPH05175839A (en) | A/d converter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071124 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081124 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091124 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |