JPH06334346A - 厚膜・薄膜混成多層配線基板のパターン形成方法 - Google Patents

Abstract

(57)【要約】 【目的】 厚膜配線基板部の収縮率のばらつきに起因す
る接続不良を防止し、かつ高密度で量産性に優れた経済
的な厚膜・薄膜混成多層配線基板のパターン形成方法を
提供する。 【構成】 ＬＳＩを実装するモジュール対応の多層配線
基板であって、厚膜配線基板部１０と薄膜配線基板部２
０とからなり、厚膜配線基板部１０と薄膜配線基板部２
０との界面に各回路間の位置ずれを吸収するための整合
層３０が設けられた構成となっている。そして、厚膜配
線基板部１０の表面は、４つのブロック４０ａ〜４０ｄ
に分割されており、各ブロック４０ａ〜４０ｄの中に、
それぞれ整合層の整合パッド３１ａ〜３１ｄを分割露光
して形成するためのブロック露光用位置合わせマーク５
０ａ〜５０ｄと、薄膜バイアホール２３ａ〜２３ｄを一
括露光して形成するための一括露光用位置合わせマーク
６０とが形成されている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、厚膜・薄膜混成多層配
線基板のパターン形成技術に関し、特に多層配線に用い
る配線基板およびそれにＬＳＩを実装したモジュールに
おいて、高密度で、しかも製造歩留および信頼性の向上
が可能とされる厚膜・薄膜混成多層配線基板のパターン
形成方法に適用して有効な技術に関する。

【０００２】

【従来の技術】近年、多層配線基板の製造工程におい
て、１つのセラミックス配線基板上にＬＳＩチップを搭
載させる技術は、大型コンピュータなどの大規模、高速
デジタルシステムの主流をなす実装技術となりつつあ
り、この技術に用いられる多層配線基板の技術的な進歩
も著しいものがある。

【０００３】たとえば、現在では、グリーンシート法で
絶縁層としてセラミックスやガラスセラミックス、配線
導体としてタングステンやモリブデンからなる厚膜配線
基板部を形成した後、その上部表面に薄膜法で薄膜配線
基板部を形成する厚膜・薄膜混成多層配線基板の検討、
開発が盛んに進められている。

【０００４】この厚膜・薄膜混成多層配線基板における
問題点の１つは、厚膜配線基板部の形成工程における焼
結収縮ばらつきが大きいことである。すなわち、薄膜法
で形成する薄膜配線基板部は、一般にフォトリソグラフ
ィー技術を用いて形成されるため、ほぼ使用するマスク
パターン通りの位置精度が得られるのに対し、厚膜配線
基板部側は上記収縮ばらつきによりそのパターン位置精
度が著しく悪い。

【０００５】従って、厚膜配線基板部のパターンと薄膜
配線基板部のパターンとは、その接合部において位置ず
れが発生し、接続不良を起こす。ちなみに、現状では厚
膜配線基板部の中心部からその周辺部までの寸法公差
は、±0.５％程度に抑えるのが限度である。

【０００６】たとえば、中心部から周辺部までの距離を
５０ｍｍとすると、その周辺部では最大±２５０μｍの
位置ずれを生じることになり、当然大面積基板になるほ
どこの値は大きくなる。また、この厚膜配線基板部の収
縮は、焼結時の温度分布が均一でないことなどにより基
板全体では不均一になることも多い。

【０００７】そこで、このような厚膜配線基板部の収縮
率のばらつきに起因する接続不良という問題を解決する
技術として、特開昭５８−７３１９３号公報、特開平３
−１０１１９３号公報、特開平４−１１８９９０号公報
に記載された技術などが知られている。

【０００８】たとえば、特開昭５８−７３１９３号公報
に記載された技術では、図３に示すように、厚膜配線基
板部１は焼結体からなるグランド・電源層２および厚膜
バイアホール３をその内層に有している。この厚膜バイ
アホール３はアルミナ絶縁層４にタングステンペースト
を埋め込んで形成され、その径は厚膜配線基板部１の収
縮率ばらつきを予め見込んで大径に設定されている。

【０００９】さらに、厚膜配線基板部１の上に、ポリイ
ミド絶縁層５にレジストを用いたフォトリソグラフィー
技術により薄膜バイアホール（図示せず）が形成され、
さらにこの薄膜バイアホールとポリイミド絶縁層５上に
アルミニウム導体６による配線が形成されている。そし
て、これらのポリイミド絶縁層５とアルミニウム導体６
とを交互に形成して薄膜配線基板部７が形成されてい
る。

【００１０】この厚膜・薄膜混成多層配線基板では、厚
膜バイアホール３の径を大径に設定することにより、厚
膜配線基板部１の収縮率のばらつきによる位置ずれを吸
収することができ、接続不良を防止することができる。
この場合の位置ずれ吸収量は、厚膜配線基板部１の厚膜
バイアホール３のピッチの約１／２が限度である。

【００１１】また、特開平３−１０１１９３号および特
開平４−１１８９９０号公報の技術では、厚膜配線基板
部の厚膜バイアホールと薄膜配線基板部の薄膜バイアホ
ールとを薄膜パッドによる整合層で接続し、この薄膜パ
ッドにより厚膜配線基板部の収縮率のばらつきにより生
ずる位置ずれを吸収する方法が示されている。

【００１２】具体的には、厚膜配線基板部上に設けたダ
ミーバイアの位置測定により、薄膜パッドのマスクを作
成する方法（特開平４−１１８９９０号公報）であり、
同様に薄膜パッドを電子線描画方式やドットプリンタ方
式で作成する方法（特開平３−１０１１９３号公報）で
ある。

【００１３】

【発明が解決しようとする課題】ところが、前記のよう
な従来技術においては、以下のような欠点がある。

【００１４】(1).特開昭５８−７３１９３号公報の図３
の例では、位置ずれの吸収量が厚膜配線基板部のバイア
ホールのピッチの約１／２が限度であり、かつ厚膜配線
基板部の高密度化、高歩留化が阻害されている。

【００１５】(2).特開平３−１０１１９３号公報の技術
では、厚膜配線基板部の収縮パターンに応じて薄膜フォ
トマスクを各種用意する必要があるため、フォトマスク
の管理、製造工数が多くなることに加えて、真空を用い
た電子線描画装置などによってそれに付随した特殊なプ
ロセスの追加が必要となることなどにより、量産性に欠
けている。

【００１６】(3).特開平４−１１８９９０号公報の技術
では、特開平３−１０１１９３号公報の技術と同様に、
薄膜フォトマスクを基板毎に生成するなどにより量産性
に欠けている。

【００１７】従って、従来の厚膜・薄膜混成多層配線基
板の製造技術においては、多層配線基板の高密度化、高
歩留化が阻害され、製造上および生産面における経済的
な欠点があり、その改善が望まれている。

【００１８】そこで、本発明の目的は、上記のような欠
点を解消し、厚膜配線基板部の収縮率のばらつきに起因
する接続不良を防止し、かつ高密度で量産性に優れた経
済的な厚膜・薄膜混成多層配線基板のパターン形成方法
を提供することにある。

【００１９】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。

【００２０】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。

【００２１】すなわち、本発明の厚膜・薄膜混成多層配
線基板のパターン形成方法は、厚膜配線基板部と薄膜配
線基板部とからなり、厚膜配線基板部の厚膜配線回路と
薄膜配線基板部の薄膜配線回路との界面に各回路間の位
置ずれを吸収するために整合層を設ける厚膜・薄膜混成
多層配線基板であって、厚膜配線回路の形成後に整合層
を形成する場合に、厚膜配線基板部の表面を小ブロック
に分割し、この小ブロックに分割された各ブロック毎に
露光して整合層を形成し、その後の薄膜配線回路の形成
は薄膜配線基板部の全面を一括露光して形成するもので
ある。

【００２２】

【作用】前記した厚膜・薄膜混成多層配線基板のパター
ン形成方法によれば、整合層が小ブロック毎に形成さ
れ、さらに薄膜配線回路が全面一括で形成されることに
より、薄膜配線回路の形成時に先に形成した整合層の大
きさを十分に利用できるため、たとえば本来厚膜配線基
板部のバイアホールの中心に一致するように設置した円
形の整合パッドを整合層として用いた場合には、この整
合層で吸収できる位置ずれは、従来技術においては厚膜
バイアホールのピッチの約１／２であったものが、本発
明においては最大で厚膜配線基板部のバイアホールの約
１ピッチ分とすることができる。

【００２３】また、整合層を各ブロック毎に区分して小
さい領域で形成するため、焼結時の温度分布が均一でな
いことなどにより発生する基板全体では一様とならない
収縮に対し、各ブロック単位での厚膜バイアホールずれ
に対応した整合層の形成が可能となり、厚膜配線基板の
バイアホールと整合層パターンの接続がより確実とな
り、高歩留化を図ることができる。

【００２４】さらに、整合層の形成以降の薄膜配線回路
の形成は、基板全面の一括露光方式により形成されるた
め、薄膜配線基板部は基板全面でほぼマスクパターンの
位置精度で形成することができる。

【００２５】これにより、厚膜バイアホールや配線の高
密度化による基板およびモジュールの高密度化または大
面積化が可能となり、さらには厚膜配線回路と薄膜配線
回路の接続不良防止によって基板やモジュールの高信頼
性化が量産性を阻害することなく可能となる。

【００２６】この場合に、本発明においては、厚膜配線
基板の形成後に、厚膜配線基板上のバイアホール位置を
測定し、そのデータに基づき小ブロック毎の露光用の位
置合わせマークが各ブロックに対応して各２個以上形成
され、さらに基板全面を一括露光するための位置合わせ
マークが２個以上形成され、この２種類の位置合わせマ
ークが露光時に重要な働きを持つことになる。

【００２７】すなわち、整合層を形成するためのブロッ
ク露光用の位置合わせマーク、薄膜配線回路を形成する
ための一括露光用の位置合わせマークに、厚膜配線基板
上のバイアホールの位置に関する情報、および薄膜配線
基板部のパターンの大きさ、位置などの情報が全て集約
されることになる。

【００２８】これにより、整合層の形成の露光時、それ
に続く薄膜配線基板部のバイアホールパターンの露光時
に、それぞれの位置合わせマークに基づいて基板と所定
のフォトマスクを合わせて露光するだけという方法で、
結果的に厚膜配線基板部のバイアホールと整合層の接
続、およびその整合層と薄膜配線基板部のバイアホール
の接続が確保され、厚膜配線基板部の収縮率ばらつきに
起因する位置ずれを効率的に防止することができる。

【００２９】さらに、厚膜配線基板部表面のバイアホー
ル位置の測定データを基に、各ブロック毎に形成するブ
ロック露光用の位置合わせマークの位置の計算および決
定の際、それに続く一括露光での整合層パターンと薄膜
配線基板部のバイアホールパターンとの接続をも考慮し
て、その各ブロック毎の位置合わせマーク位置を決定す
ることも可能となるので、整合層パターンとそれに続く
薄膜配線回路のバイアホールパターンとの接続がより確
実になり、歩留の向上を図ることができる。

【００３０】

【実施例】図１は本発明の一実施例である厚膜・薄膜混
成多層配線基板の要部を示す断面図、図２は本実施例の
厚膜・薄膜混成多層配線基板を示す平面図である。

【００３１】まず、図１により本実施例の厚膜・薄膜混
成多層配線基板の構成を説明する。

【００３２】本実施例の厚膜・薄膜混成多層配線基板
は、たとえばＬＳＩを実装するモジュール対応の多層配
線基板とされ、厚膜配線基板部１０と薄膜配線基板部２
０とからなり、厚膜配線基板部１０の厚膜配線回路と薄
膜配線基板部２０の薄膜配線回路との界面に各回路間の
位置ずれを吸収するための整合層３０が設けられ、厚膜
配線基板部１０の上に整合層３０を介して薄膜配線基板
部２０が積層された構造となっている。

【００３３】厚膜配線基板部１０は、複数枚のグリーン
シートを積層、焼結して得られたセラミックス部１１か
らなる厚膜配線基板であり、この厚膜配線基板部１０の
内層には厚膜形成されたグランド層１２、電源層１３、
信号層１４が形成され、これらは厚膜バイアホール１５
を介して整合層３０または裏面のランド１６に接続され
ている。

【００３４】薄膜配線基板部２０は、薄膜絶縁層２１お
よび薄膜導体２２が積層された薄膜配線基板と、整合パ
ッド３１からなる整合層３０とからなり、整合層３０の
整合パッド３１は薄膜バイアホール２３を介して薄膜配
線基板の薄膜導体２２に接続されている。

【００３５】また、厚膜配線基板部１０の表面は、図２
に示すように４つのブロック４０ａ〜４０ｄに分割され
ており、各ブロック４０ａ〜４０ｄの厚膜バイアホール
１５ａ〜１５ｄに接続されるように整合パッド３１ａ〜
３１ｄが形成され、さらにこの整合パッド３１ａ〜３１
ｄに接続されるように薄膜バイアホール２３ａ〜２３ｄ
が形成されている。

【００３６】さらに、厚膜配線基板部１０の表面には、
各ブロック４０ａ〜４０ｄの中にそれぞれ整合層３０の
整合パッド３１ａ〜３１ｄを分割露光して形成するため
のブロック露光用位置合わせマーク５０ａ〜５０ｄと、
薄膜バイアホール２３ａ〜２３ｄを一括露光して形成す
るための一括露光用位置合わせマーク６０とが形成され
ている。

【００３７】次に、本実施例の作用について、この厚膜
・薄膜混成多層基板の形成手順を順を追って説明する。

【００３８】始めに、基材である厚膜配線基板部１０
は、通常のグリーンシート法により作成し、その焼結時
の標準的な収縮データに基づき、整合パッド３１ａ〜３
１ｄの形成用のフォトマスクおよび薄膜バイアホール２
３ａ〜２３ｄの形成用のフォトマスクは予め準備してあ
るものとする。

【００３９】また、基板表面のブロック４０ａ〜４０ｄ
の分割は予め決めてあるものとし、この例では４ブロッ
クに分割する。さらに、露光時に必要な厚膜配線基板部
１０のブロック露光用位置合わせマーク５０ａ〜５０
ｄ、一括露光用位置合わせマーク６０とフォトマスクの
パターンの位置関係も予め決めてあるものとする。

【００４０】まず、厚膜配線基板部１０の表面の厚膜バ
イアホール１５ａ〜１５ｄの位置を、全数または各ブロ
ック４０ａ〜４０ｄ毎の端部や中央部のバイアホールな
どを選定して、たとえば光学的な方法を用いて測定す
る。

【００４１】さらに、測定により得られた厚膜バイアホ
ール１５ａ〜１５ｄの位置データを、各ブロック４０ａ
〜４０ｄ毎に整合パッド３１ａ〜３１ｄの形成用のフォ
トマスクのパッドパターン位置と比較する。

【００４２】そして、各ブロック４０ａ〜４０ｄで、厚
膜バイアホール１５ａ〜１５ｄと整合パッド３１ａ〜３
１ｄが接続されるように、整合パッド３１ａ〜３１ｄを
露光するためのブロック露光用位置合わせマーク５０ａ
〜５０ｄを各ブロック４０ａ〜４０ｄに対応させて厚膜
配線基板部１０の表面に、たとえばエキシマレーザの刻
印により各２個ずつ形成する。

【００４３】さらに、形成された各ブロック４０ａ〜４
０ｄ毎の整合パッド３１ａ〜３１ｄの露光のためのブロ
ック露光用位置合わせマーク５０ａ〜５０ｄの位置よ
り、基板全面での整合パッド３１ａ〜３１ｄの位置を計
算し、その位置データとこれに続く薄膜バイアホール２
３ａ〜２３ｄの露光用フォトマスクのパターン位置デー
タとを比較する。

【００４４】そして、基板全面で、整合パッド３１ａ〜
３１ｄと薄膜バイアホール２３ａ〜２３ｄが接続される
ように、薄膜バイアホール２３ａ〜２３ｄを形成するた
めの一括露光用位置合わせマーク６０を厚膜配線基板部
１０の表面に、たとえばエキシマレーザの刻印により２
個形成する。

【００４５】続いて、厚膜配線基板部１０に、電気的な
導通を確実にするために酸化膜を除去する前処理を施し
た後、全面に整合パッド３１ａ〜３１ｄの形成用の導体
金属、たとえばアルミニウムをスパッタし、通常のフォ
トリソグラフィー技術を用いて整合層３０の整合パッド
３１ａ〜３１ｄを形成する。

【００４６】この場合に、露光時には所定のフォトマス
クを用い、各ブロック４０ａ〜４０ｄ毎に対応のブロッ
ク露光用位置合わせマーク５０ａ〜５０ｄで基板とフォ
トマスクの位置合わせを行い、ブロック４０ａ〜４０ｄ
毎に分割露光する。

【００４７】さらに、基板全面に薄膜絶縁層２１、たと
えばポリイミド樹脂の熱硬化膜を形成し、この薄膜絶縁
層２１に通常のフォトリソグラフィー技術を用いて薄膜
バイアホール２３ａ〜２３ｄを形成する。

【００４８】この場合に、露光時には所定のフォトマス
クを用い、薄膜バイアホール２３ａ〜２３ｄの形成用の
一括露光用位置合わせマーク６０で基板とフォトマスク
の位置合わせを行い、基板全面で一括露光する。

【００４９】そして、この薄膜バイアホール２３ａ〜２
３ｄと薄膜絶縁層２１上に、たとえばアルミニウムなど
の薄膜導体２２による配線を形成し、これらの薄膜絶縁
層２１および薄膜導体２２を交互に形成することにより
薄膜配線基板部２０が形成され、これによって厚膜配線
基板部１０に薄膜配線基板部２０が積層された厚膜・薄
膜混成多層配線基板が完成する。

【００５０】従って、本実施例の厚膜・薄膜混成多層配
線基板によれば、厚膜配線基板部１０の分割された各ブ
ロック４０ａ〜４０ｄの中に、ブロック露光用位置合わ
せマーク５０ａ〜５０ｄと一括露光用位置合わせマーク
６０とを形成し、整合層３０の分割露光と薄膜配線基板
部２０の一括露光との組み合せにより、厚膜バイアホー
ル１５ａ〜１５ｄと整合パッド３１ａ〜３１ｄとの接
続、さらにこの整合パッド３１ａ〜３１ｄと薄膜バイア
ホール２３ａ〜２３ｄとの接続が確保され、従来のよう
な電子線、描画装置などの特殊な装置を用いることな
く、また各基板毎にフォトマスクを用意することなく、
厚膜配線基板部１０の収縮率のばらつきに起因する接続
不良を防止することができる。

【００５１】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。

【００５２】たとえば、本実施例の厚膜・薄膜混成多層
配線基板については、ブロック露光用位置合わせマーク
５０ａ〜５０ｄを各ブロック４０ａ〜４０ｄ毎に２個ず
つ、また一括露光用位置合わせマーク６０を２個形成す
る場合について説明したが、本発明は前記実施例に限定
されるものではなく、露光時の位置合わせ精度を考慮し
て２個以上であれば広く適用可能である。

【００５３】また、厚膜配線基板部１０については、グ
リーンシートを積層・焼結して得られたセラミックスに
限定されるものではなく、たとえばガラスセラミックス
などによる配線基板についても適用可能である。

【００５４】以上の説明では、主として本発明者によっ
てなされた発明をその利用分野であるＬＳＩを実装する
モジュール対応の多層配線基板に適用した場合について
説明したが、これに限定されるものではなく、多層配線
に用いる他の配線基板についても広く適用可能である。

【００５５】

【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
下記のとおりである。

【００５６】(1).厚膜配線回路の形成後に整合層を形成
する場合に、厚膜配線基板部の表面を小ブロックに分割
し、この小ブロックに分割された各ブロック毎に露光し
て整合層を形成し、その後の薄膜配線回路の形成は薄膜
配線基板部の全面を一括露光して形成することにより、
整合層で吸収できる位置ずれを拡大することができる
上、各ブロック単位でのバイアホールずれに対応させて
整合層を形成することができるので、厚膜配線基板部と
整合層との接続がより確実となり、厚膜・薄膜混成多層
配線基板の高歩留化が可能となる。

【００５７】(2).前記(1) により、整合層の形成以降の
薄膜配線回路の形成は、基板全面の一括露光方式によっ
て薄膜配線基板部の全面でほぼマスクパターンの位置精
度で形成することができるので、厚膜配線基板部、整合
層、薄膜配線基板部の接続不良防止によって多層配線基
板やモジュールの信頼性の向上が可能となる。

【００５８】(3).前記(1) により、厚膜配線基板部およ
び薄膜配線基板部のバイアホールや配線を高密度に形成
することができるので、多層配線基板およびモジュール
の高密度化または大面積化が可能となる。

【００５９】(4).前記(1) 〜(3) により、量産性を損な
うことなく、また経済的に、厚膜配線基板部の収縮率の
ばらつきに起因する接続不良の防止が可能とされる高密
度な厚膜・薄膜混成多層配線基板を得ることができる。

【図面の簡単な説明】

【図１】本発明の一実施例である厚膜・薄膜混成多層配
線基板の要部を示す断面図である。

【図２】本実施例の厚膜・薄膜混成多層配線基板を示す
平面図である。

【図３】従来技術の一例である厚膜・薄膜混成多層配線
基板の要部を示す断面図である。

【符号の説明】

１ 厚膜配線基板部 ２ グランド・電源層 ３ 厚膜バイアホール ４ アルミナ絶縁層 ５ ポリイミド絶縁層 ６ アルミニウム導体 ７ 薄膜配線基板部 １０ 厚膜配線基板部 １１ セラミックス部 １２ グランド層 １３ 電源層 １４ 信号層 １５，１５ａ〜１５ｄ 厚膜バイアホール １６ ランド ２０ 薄膜配線基板部 ２１ 薄膜絶縁層 ２２ 薄膜導体 ２３，２３ａ〜２３ｄ 薄膜バイアホール ３０ 整合層 ３１，３１ａ〜３１ｄ 整合パッド ４０ａ〜４０ｄ ブロック ５０ａ〜５０ｄ ブロック露光用位置合わせマーク ６０ 一括露光用位置合わせマーク

Claims (1)

【特許請求の範囲】
1. 【請求項１】 厚膜配線基板部と薄膜配線基板部とから
   なり、前記厚膜配線基板部の厚膜配線回路と前記薄膜配
   線基板部の薄膜配線回路との界面に各回路間の位置ずれ
   を吸収するために整合層を設ける厚膜・薄膜混成多層配
   線基板であって、前記厚膜配線回路の形成後に整合層を
   形成する場合に、前記厚膜配線基板部の表面を小ブロッ
   クに分割し、該小ブロックに分割された各ブロック毎に
   露光して前記整合層を形成し、その後の前記薄膜配線回
   路の形成は前記薄膜配線基板部の全面を一括露光して形
   成することを特徴とする厚膜・薄膜混成多層配線基板の
   パターン形成方法。