JPH06334346A - 厚膜・薄膜混成多層配線基板のパターン形成方法 - Google Patents
厚膜・薄膜混成多層配線基板のパターン形成方法Info
- Publication number
- JPH06334346A JPH06334346A JP5115630A JP11563093A JPH06334346A JP H06334346 A JPH06334346 A JP H06334346A JP 5115630 A JP5115630 A JP 5115630A JP 11563093 A JP11563093 A JP 11563093A JP H06334346 A JPH06334346 A JP H06334346A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- thin film
- thick film
- film wiring
- thick
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【目的】 厚膜配線基板部の収縮率のばらつきに起因す
る接続不良を防止し、かつ高密度で量産性に優れた経済
的な厚膜・薄膜混成多層配線基板のパターン形成方法を
提供する。 【構成】 LSIを実装するモジュール対応の多層配線
基板であって、厚膜配線基板部10と薄膜配線基板部2
0とからなり、厚膜配線基板部10と薄膜配線基板部2
0との界面に各回路間の位置ずれを吸収するための整合
層30が設けられた構成となっている。そして、厚膜配
線基板部10の表面は、4つのブロック40a〜40d
に分割されており、各ブロック40a〜40dの中に、
それぞれ整合層の整合パッド31a〜31dを分割露光
して形成するためのブロック露光用位置合わせマーク5
0a〜50dと、薄膜バイアホール23a〜23dを一
括露光して形成するための一括露光用位置合わせマーク
60とが形成されている。
る接続不良を防止し、かつ高密度で量産性に優れた経済
的な厚膜・薄膜混成多層配線基板のパターン形成方法を
提供する。 【構成】 LSIを実装するモジュール対応の多層配線
基板であって、厚膜配線基板部10と薄膜配線基板部2
0とからなり、厚膜配線基板部10と薄膜配線基板部2
0との界面に各回路間の位置ずれを吸収するための整合
層30が設けられた構成となっている。そして、厚膜配
線基板部10の表面は、4つのブロック40a〜40d
に分割されており、各ブロック40a〜40dの中に、
それぞれ整合層の整合パッド31a〜31dを分割露光
して形成するためのブロック露光用位置合わせマーク5
0a〜50dと、薄膜バイアホール23a〜23dを一
括露光して形成するための一括露光用位置合わせマーク
60とが形成されている。
Description
【0001】
【産業上の利用分野】本発明は、厚膜・薄膜混成多層配
線基板のパターン形成技術に関し、特に多層配線に用い
る配線基板およびそれにLSIを実装したモジュールに
おいて、高密度で、しかも製造歩留および信頼性の向上
が可能とされる厚膜・薄膜混成多層配線基板のパターン
形成方法に適用して有効な技術に関する。
線基板のパターン形成技術に関し、特に多層配線に用い
る配線基板およびそれにLSIを実装したモジュールに
おいて、高密度で、しかも製造歩留および信頼性の向上
が可能とされる厚膜・薄膜混成多層配線基板のパターン
形成方法に適用して有効な技術に関する。
【0002】
【従来の技術】近年、多層配線基板の製造工程におい
て、1つのセラミックス配線基板上にLSIチップを搭
載させる技術は、大型コンピュータなどの大規模、高速
デジタルシステムの主流をなす実装技術となりつつあ
り、この技術に用いられる多層配線基板の技術的な進歩
も著しいものがある。
て、1つのセラミックス配線基板上にLSIチップを搭
載させる技術は、大型コンピュータなどの大規模、高速
デジタルシステムの主流をなす実装技術となりつつあ
り、この技術に用いられる多層配線基板の技術的な進歩
も著しいものがある。
【0003】たとえば、現在では、グリーンシート法で
絶縁層としてセラミックスやガラスセラミックス、配線
導体としてタングステンやモリブデンからなる厚膜配線
基板部を形成した後、その上部表面に薄膜法で薄膜配線
基板部を形成する厚膜・薄膜混成多層配線基板の検討、
開発が盛んに進められている。
絶縁層としてセラミックスやガラスセラミックス、配線
導体としてタングステンやモリブデンからなる厚膜配線
基板部を形成した後、その上部表面に薄膜法で薄膜配線
基板部を形成する厚膜・薄膜混成多層配線基板の検討、
開発が盛んに進められている。
【0004】この厚膜・薄膜混成多層配線基板における
問題点の1つは、厚膜配線基板部の形成工程における焼
結収縮ばらつきが大きいことである。すなわち、薄膜法
で形成する薄膜配線基板部は、一般にフォトリソグラフ
ィー技術を用いて形成されるため、ほぼ使用するマスク
パターン通りの位置精度が得られるのに対し、厚膜配線
基板部側は上記収縮ばらつきによりそのパターン位置精
度が著しく悪い。
問題点の1つは、厚膜配線基板部の形成工程における焼
結収縮ばらつきが大きいことである。すなわち、薄膜法
で形成する薄膜配線基板部は、一般にフォトリソグラフ
ィー技術を用いて形成されるため、ほぼ使用するマスク
パターン通りの位置精度が得られるのに対し、厚膜配線
基板部側は上記収縮ばらつきによりそのパターン位置精
度が著しく悪い。
【0005】従って、厚膜配線基板部のパターンと薄膜
配線基板部のパターンとは、その接合部において位置ず
れが発生し、接続不良を起こす。ちなみに、現状では厚
膜配線基板部の中心部からその周辺部までの寸法公差
は、±0.5%程度に抑えるのが限度である。
配線基板部のパターンとは、その接合部において位置ず
れが発生し、接続不良を起こす。ちなみに、現状では厚
膜配線基板部の中心部からその周辺部までの寸法公差
は、±0.5%程度に抑えるのが限度である。
【0006】たとえば、中心部から周辺部までの距離を
50mmとすると、その周辺部では最大±250μmの
位置ずれを生じることになり、当然大面積基板になるほ
どこの値は大きくなる。また、この厚膜配線基板部の収
縮は、焼結時の温度分布が均一でないことなどにより基
板全体では不均一になることも多い。
50mmとすると、その周辺部では最大±250μmの
位置ずれを生じることになり、当然大面積基板になるほ
どこの値は大きくなる。また、この厚膜配線基板部の収
縮は、焼結時の温度分布が均一でないことなどにより基
板全体では不均一になることも多い。
【0007】そこで、このような厚膜配線基板部の収縮
率のばらつきに起因する接続不良という問題を解決する
技術として、特開昭58−73193号公報、特開平3
−101193号公報、特開平4−118990号公報
に記載された技術などが知られている。
率のばらつきに起因する接続不良という問題を解決する
技術として、特開昭58−73193号公報、特開平3
−101193号公報、特開平4−118990号公報
に記載された技術などが知られている。
【0008】たとえば、特開昭58−73193号公報
に記載された技術では、図3に示すように、厚膜配線基
板部1は焼結体からなるグランド・電源層2および厚膜
バイアホール3をその内層に有している。この厚膜バイ
アホール3はアルミナ絶縁層4にタングステンペースト
を埋め込んで形成され、その径は厚膜配線基板部1の収
縮率ばらつきを予め見込んで大径に設定されている。
に記載された技術では、図3に示すように、厚膜配線基
板部1は焼結体からなるグランド・電源層2および厚膜
バイアホール3をその内層に有している。この厚膜バイ
アホール3はアルミナ絶縁層4にタングステンペースト
を埋め込んで形成され、その径は厚膜配線基板部1の収
縮率ばらつきを予め見込んで大径に設定されている。
【0009】さらに、厚膜配線基板部1の上に、ポリイ
ミド絶縁層5にレジストを用いたフォトリソグラフィー
技術により薄膜バイアホール(図示せず)が形成され、
さらにこの薄膜バイアホールとポリイミド絶縁層5上に
アルミニウム導体6による配線が形成されている。そし
て、これらのポリイミド絶縁層5とアルミニウム導体6
とを交互に形成して薄膜配線基板部7が形成されてい
る。
ミド絶縁層5にレジストを用いたフォトリソグラフィー
技術により薄膜バイアホール(図示せず)が形成され、
さらにこの薄膜バイアホールとポリイミド絶縁層5上に
アルミニウム導体6による配線が形成されている。そし
て、これらのポリイミド絶縁層5とアルミニウム導体6
とを交互に形成して薄膜配線基板部7が形成されてい
る。
【0010】この厚膜・薄膜混成多層配線基板では、厚
膜バイアホール3の径を大径に設定することにより、厚
膜配線基板部1の収縮率のばらつきによる位置ずれを吸
収することができ、接続不良を防止することができる。
この場合の位置ずれ吸収量は、厚膜配線基板部1の厚膜
バイアホール3のピッチの約1/2が限度である。
膜バイアホール3の径を大径に設定することにより、厚
膜配線基板部1の収縮率のばらつきによる位置ずれを吸
収することができ、接続不良を防止することができる。
この場合の位置ずれ吸収量は、厚膜配線基板部1の厚膜
バイアホール3のピッチの約1/2が限度である。
【0011】また、特開平3−101193号および特
開平4−118990号公報の技術では、厚膜配線基板
部の厚膜バイアホールと薄膜配線基板部の薄膜バイアホ
ールとを薄膜パッドによる整合層で接続し、この薄膜パ
ッドにより厚膜配線基板部の収縮率のばらつきにより生
ずる位置ずれを吸収する方法が示されている。
開平4−118990号公報の技術では、厚膜配線基板
部の厚膜バイアホールと薄膜配線基板部の薄膜バイアホ
ールとを薄膜パッドによる整合層で接続し、この薄膜パ
ッドにより厚膜配線基板部の収縮率のばらつきにより生
ずる位置ずれを吸収する方法が示されている。
【0012】具体的には、厚膜配線基板部上に設けたダ
ミーバイアの位置測定により、薄膜パッドのマスクを作
成する方法(特開平4−118990号公報)であり、
同様に薄膜パッドを電子線描画方式やドットプリンタ方
式で作成する方法(特開平3−101193号公報)で
ある。
ミーバイアの位置測定により、薄膜パッドのマスクを作
成する方法(特開平4−118990号公報)であり、
同様に薄膜パッドを電子線描画方式やドットプリンタ方
式で作成する方法(特開平3−101193号公報)で
ある。
【0013】
【発明が解決しようとする課題】ところが、前記のよう
な従来技術においては、以下のような欠点がある。
な従来技術においては、以下のような欠点がある。
【0014】(1).特開昭58−73193号公報の図3
の例では、位置ずれの吸収量が厚膜配線基板部のバイア
ホールのピッチの約1/2が限度であり、かつ厚膜配線
基板部の高密度化、高歩留化が阻害されている。
の例では、位置ずれの吸収量が厚膜配線基板部のバイア
ホールのピッチの約1/2が限度であり、かつ厚膜配線
基板部の高密度化、高歩留化が阻害されている。
【0015】(2).特開平3−101193号公報の技術
では、厚膜配線基板部の収縮パターンに応じて薄膜フォ
トマスクを各種用意する必要があるため、フォトマスク
の管理、製造工数が多くなることに加えて、真空を用い
た電子線描画装置などによってそれに付随した特殊なプ
ロセスの追加が必要となることなどにより、量産性に欠
けている。
では、厚膜配線基板部の収縮パターンに応じて薄膜フォ
トマスクを各種用意する必要があるため、フォトマスク
の管理、製造工数が多くなることに加えて、真空を用い
た電子線描画装置などによってそれに付随した特殊なプ
ロセスの追加が必要となることなどにより、量産性に欠
けている。
【0016】(3).特開平4−118990号公報の技術
では、特開平3−101193号公報の技術と同様に、
薄膜フォトマスクを基板毎に生成するなどにより量産性
に欠けている。
では、特開平3−101193号公報の技術と同様に、
薄膜フォトマスクを基板毎に生成するなどにより量産性
に欠けている。
【0017】従って、従来の厚膜・薄膜混成多層配線基
板の製造技術においては、多層配線基板の高密度化、高
歩留化が阻害され、製造上および生産面における経済的
な欠点があり、その改善が望まれている。
板の製造技術においては、多層配線基板の高密度化、高
歩留化が阻害され、製造上および生産面における経済的
な欠点があり、その改善が望まれている。
【0018】そこで、本発明の目的は、上記のような欠
点を解消し、厚膜配線基板部の収縮率のばらつきに起因
する接続不良を防止し、かつ高密度で量産性に優れた経
済的な厚膜・薄膜混成多層配線基板のパターン形成方法
を提供することにある。
点を解消し、厚膜配線基板部の収縮率のばらつきに起因
する接続不良を防止し、かつ高密度で量産性に優れた経
済的な厚膜・薄膜混成多層配線基板のパターン形成方法
を提供することにある。
【0019】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【0020】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
【0021】すなわち、本発明の厚膜・薄膜混成多層配
線基板のパターン形成方法は、厚膜配線基板部と薄膜配
線基板部とからなり、厚膜配線基板部の厚膜配線回路と
薄膜配線基板部の薄膜配線回路との界面に各回路間の位
置ずれを吸収するために整合層を設ける厚膜・薄膜混成
多層配線基板であって、厚膜配線回路の形成後に整合層
を形成する場合に、厚膜配線基板部の表面を小ブロック
に分割し、この小ブロックに分割された各ブロック毎に
露光して整合層を形成し、その後の薄膜配線回路の形成
は薄膜配線基板部の全面を一括露光して形成するもので
ある。
線基板のパターン形成方法は、厚膜配線基板部と薄膜配
線基板部とからなり、厚膜配線基板部の厚膜配線回路と
薄膜配線基板部の薄膜配線回路との界面に各回路間の位
置ずれを吸収するために整合層を設ける厚膜・薄膜混成
多層配線基板であって、厚膜配線回路の形成後に整合層
を形成する場合に、厚膜配線基板部の表面を小ブロック
に分割し、この小ブロックに分割された各ブロック毎に
露光して整合層を形成し、その後の薄膜配線回路の形成
は薄膜配線基板部の全面を一括露光して形成するもので
ある。
【0022】
【作用】前記した厚膜・薄膜混成多層配線基板のパター
ン形成方法によれば、整合層が小ブロック毎に形成さ
れ、さらに薄膜配線回路が全面一括で形成されることに
より、薄膜配線回路の形成時に先に形成した整合層の大
きさを十分に利用できるため、たとえば本来厚膜配線基
板部のバイアホールの中心に一致するように設置した円
形の整合パッドを整合層として用いた場合には、この整
合層で吸収できる位置ずれは、従来技術においては厚膜
バイアホールのピッチの約1/2であったものが、本発
明においては最大で厚膜配線基板部のバイアホールの約
1ピッチ分とすることができる。
ン形成方法によれば、整合層が小ブロック毎に形成さ
れ、さらに薄膜配線回路が全面一括で形成されることに
より、薄膜配線回路の形成時に先に形成した整合層の大
きさを十分に利用できるため、たとえば本来厚膜配線基
板部のバイアホールの中心に一致するように設置した円
形の整合パッドを整合層として用いた場合には、この整
合層で吸収できる位置ずれは、従来技術においては厚膜
バイアホールのピッチの約1/2であったものが、本発
明においては最大で厚膜配線基板部のバイアホールの約
1ピッチ分とすることができる。
【0023】また、整合層を各ブロック毎に区分して小
さい領域で形成するため、焼結時の温度分布が均一でな
いことなどにより発生する基板全体では一様とならない
収縮に対し、各ブロック単位での厚膜バイアホールずれ
に対応した整合層の形成が可能となり、厚膜配線基板の
バイアホールと整合層パターンの接続がより確実とな
り、高歩留化を図ることができる。
さい領域で形成するため、焼結時の温度分布が均一でな
いことなどにより発生する基板全体では一様とならない
収縮に対し、各ブロック単位での厚膜バイアホールずれ
に対応した整合層の形成が可能となり、厚膜配線基板の
バイアホールと整合層パターンの接続がより確実とな
り、高歩留化を図ることができる。
【0024】さらに、整合層の形成以降の薄膜配線回路
の形成は、基板全面の一括露光方式により形成されるた
め、薄膜配線基板部は基板全面でほぼマスクパターンの
位置精度で形成することができる。
の形成は、基板全面の一括露光方式により形成されるた
め、薄膜配線基板部は基板全面でほぼマスクパターンの
位置精度で形成することができる。
【0025】これにより、厚膜バイアホールや配線の高
密度化による基板およびモジュールの高密度化または大
面積化が可能となり、さらには厚膜配線回路と薄膜配線
回路の接続不良防止によって基板やモジュールの高信頼
性化が量産性を阻害することなく可能となる。
密度化による基板およびモジュールの高密度化または大
面積化が可能となり、さらには厚膜配線回路と薄膜配線
回路の接続不良防止によって基板やモジュールの高信頼
性化が量産性を阻害することなく可能となる。
【0026】この場合に、本発明においては、厚膜配線
基板の形成後に、厚膜配線基板上のバイアホール位置を
測定し、そのデータに基づき小ブロック毎の露光用の位
置合わせマークが各ブロックに対応して各2個以上形成
され、さらに基板全面を一括露光するための位置合わせ
マークが2個以上形成され、この2種類の位置合わせマ
ークが露光時に重要な働きを持つことになる。
基板の形成後に、厚膜配線基板上のバイアホール位置を
測定し、そのデータに基づき小ブロック毎の露光用の位
置合わせマークが各ブロックに対応して各2個以上形成
され、さらに基板全面を一括露光するための位置合わせ
マークが2個以上形成され、この2種類の位置合わせマ
ークが露光時に重要な働きを持つことになる。
【0027】すなわち、整合層を形成するためのブロッ
ク露光用の位置合わせマーク、薄膜配線回路を形成する
ための一括露光用の位置合わせマークに、厚膜配線基板
上のバイアホールの位置に関する情報、および薄膜配線
基板部のパターンの大きさ、位置などの情報が全て集約
されることになる。
ク露光用の位置合わせマーク、薄膜配線回路を形成する
ための一括露光用の位置合わせマークに、厚膜配線基板
上のバイアホールの位置に関する情報、および薄膜配線
基板部のパターンの大きさ、位置などの情報が全て集約
されることになる。
【0028】これにより、整合層の形成の露光時、それ
に続く薄膜配線基板部のバイアホールパターンの露光時
に、それぞれの位置合わせマークに基づいて基板と所定
のフォトマスクを合わせて露光するだけという方法で、
結果的に厚膜配線基板部のバイアホールと整合層の接
続、およびその整合層と薄膜配線基板部のバイアホール
の接続が確保され、厚膜配線基板部の収縮率ばらつきに
起因する位置ずれを効率的に防止することができる。
に続く薄膜配線基板部のバイアホールパターンの露光時
に、それぞれの位置合わせマークに基づいて基板と所定
のフォトマスクを合わせて露光するだけという方法で、
結果的に厚膜配線基板部のバイアホールと整合層の接
続、およびその整合層と薄膜配線基板部のバイアホール
の接続が確保され、厚膜配線基板部の収縮率ばらつきに
起因する位置ずれを効率的に防止することができる。
【0029】さらに、厚膜配線基板部表面のバイアホー
ル位置の測定データを基に、各ブロック毎に形成するブ
ロック露光用の位置合わせマークの位置の計算および決
定の際、それに続く一括露光での整合層パターンと薄膜
配線基板部のバイアホールパターンとの接続をも考慮し
て、その各ブロック毎の位置合わせマーク位置を決定す
ることも可能となるので、整合層パターンとそれに続く
薄膜配線回路のバイアホールパターンとの接続がより確
実になり、歩留の向上を図ることができる。
ル位置の測定データを基に、各ブロック毎に形成するブ
ロック露光用の位置合わせマークの位置の計算および決
定の際、それに続く一括露光での整合層パターンと薄膜
配線基板部のバイアホールパターンとの接続をも考慮し
て、その各ブロック毎の位置合わせマーク位置を決定す
ることも可能となるので、整合層パターンとそれに続く
薄膜配線回路のバイアホールパターンとの接続がより確
実になり、歩留の向上を図ることができる。
【0030】
【実施例】図1は本発明の一実施例である厚膜・薄膜混
成多層配線基板の要部を示す断面図、図2は本実施例の
厚膜・薄膜混成多層配線基板を示す平面図である。
成多層配線基板の要部を示す断面図、図2は本実施例の
厚膜・薄膜混成多層配線基板を示す平面図である。
【0031】まず、図1により本実施例の厚膜・薄膜混
成多層配線基板の構成を説明する。
成多層配線基板の構成を説明する。
【0032】本実施例の厚膜・薄膜混成多層配線基板
は、たとえばLSIを実装するモジュール対応の多層配
線基板とされ、厚膜配線基板部10と薄膜配線基板部2
0とからなり、厚膜配線基板部10の厚膜配線回路と薄
膜配線基板部20の薄膜配線回路との界面に各回路間の
位置ずれを吸収するための整合層30が設けられ、厚膜
配線基板部10の上に整合層30を介して薄膜配線基板
部20が積層された構造となっている。
は、たとえばLSIを実装するモジュール対応の多層配
線基板とされ、厚膜配線基板部10と薄膜配線基板部2
0とからなり、厚膜配線基板部10の厚膜配線回路と薄
膜配線基板部20の薄膜配線回路との界面に各回路間の
位置ずれを吸収するための整合層30が設けられ、厚膜
配線基板部10の上に整合層30を介して薄膜配線基板
部20が積層された構造となっている。
【0033】厚膜配線基板部10は、複数枚のグリーン
シートを積層、焼結して得られたセラミックス部11か
らなる厚膜配線基板であり、この厚膜配線基板部10の
内層には厚膜形成されたグランド層12、電源層13、
信号層14が形成され、これらは厚膜バイアホール15
を介して整合層30または裏面のランド16に接続され
ている。
シートを積層、焼結して得られたセラミックス部11か
らなる厚膜配線基板であり、この厚膜配線基板部10の
内層には厚膜形成されたグランド層12、電源層13、
信号層14が形成され、これらは厚膜バイアホール15
を介して整合層30または裏面のランド16に接続され
ている。
【0034】薄膜配線基板部20は、薄膜絶縁層21お
よび薄膜導体22が積層された薄膜配線基板と、整合パ
ッド31からなる整合層30とからなり、整合層30の
整合パッド31は薄膜バイアホール23を介して薄膜配
線基板の薄膜導体22に接続されている。
よび薄膜導体22が積層された薄膜配線基板と、整合パ
ッド31からなる整合層30とからなり、整合層30の
整合パッド31は薄膜バイアホール23を介して薄膜配
線基板の薄膜導体22に接続されている。
【0035】また、厚膜配線基板部10の表面は、図2
に示すように4つのブロック40a〜40dに分割され
ており、各ブロック40a〜40dの厚膜バイアホール
15a〜15dに接続されるように整合パッド31a〜
31dが形成され、さらにこの整合パッド31a〜31
dに接続されるように薄膜バイアホール23a〜23d
が形成されている。
に示すように4つのブロック40a〜40dに分割され
ており、各ブロック40a〜40dの厚膜バイアホール
15a〜15dに接続されるように整合パッド31a〜
31dが形成され、さらにこの整合パッド31a〜31
dに接続されるように薄膜バイアホール23a〜23d
が形成されている。
【0036】さらに、厚膜配線基板部10の表面には、
各ブロック40a〜40dの中にそれぞれ整合層30の
整合パッド31a〜31dを分割露光して形成するため
のブロック露光用位置合わせマーク50a〜50dと、
薄膜バイアホール23a〜23dを一括露光して形成す
るための一括露光用位置合わせマーク60とが形成され
ている。
各ブロック40a〜40dの中にそれぞれ整合層30の
整合パッド31a〜31dを分割露光して形成するため
のブロック露光用位置合わせマーク50a〜50dと、
薄膜バイアホール23a〜23dを一括露光して形成す
るための一括露光用位置合わせマーク60とが形成され
ている。
【0037】次に、本実施例の作用について、この厚膜
・薄膜混成多層基板の形成手順を順を追って説明する。
・薄膜混成多層基板の形成手順を順を追って説明する。
【0038】始めに、基材である厚膜配線基板部10
は、通常のグリーンシート法により作成し、その焼結時
の標準的な収縮データに基づき、整合パッド31a〜3
1dの形成用のフォトマスクおよび薄膜バイアホール2
3a〜23dの形成用のフォトマスクは予め準備してあ
るものとする。
は、通常のグリーンシート法により作成し、その焼結時
の標準的な収縮データに基づき、整合パッド31a〜3
1dの形成用のフォトマスクおよび薄膜バイアホール2
3a〜23dの形成用のフォトマスクは予め準備してあ
るものとする。
【0039】また、基板表面のブロック40a〜40d
の分割は予め決めてあるものとし、この例では4ブロッ
クに分割する。さらに、露光時に必要な厚膜配線基板部
10のブロック露光用位置合わせマーク50a〜50
d、一括露光用位置合わせマーク60とフォトマスクの
パターンの位置関係も予め決めてあるものとする。
の分割は予め決めてあるものとし、この例では4ブロッ
クに分割する。さらに、露光時に必要な厚膜配線基板部
10のブロック露光用位置合わせマーク50a〜50
d、一括露光用位置合わせマーク60とフォトマスクの
パターンの位置関係も予め決めてあるものとする。
【0040】まず、厚膜配線基板部10の表面の厚膜バ
イアホール15a〜15dの位置を、全数または各ブロ
ック40a〜40d毎の端部や中央部のバイアホールな
どを選定して、たとえば光学的な方法を用いて測定す
る。
イアホール15a〜15dの位置を、全数または各ブロ
ック40a〜40d毎の端部や中央部のバイアホールな
どを選定して、たとえば光学的な方法を用いて測定す
る。
【0041】さらに、測定により得られた厚膜バイアホ
ール15a〜15dの位置データを、各ブロック40a
〜40d毎に整合パッド31a〜31dの形成用のフォ
トマスクのパッドパターン位置と比較する。
ール15a〜15dの位置データを、各ブロック40a
〜40d毎に整合パッド31a〜31dの形成用のフォ
トマスクのパッドパターン位置と比較する。
【0042】そして、各ブロック40a〜40dで、厚
膜バイアホール15a〜15dと整合パッド31a〜3
1dが接続されるように、整合パッド31a〜31dを
露光するためのブロック露光用位置合わせマーク50a
〜50dを各ブロック40a〜40dに対応させて厚膜
配線基板部10の表面に、たとえばエキシマレーザの刻
印により各2個ずつ形成する。
膜バイアホール15a〜15dと整合パッド31a〜3
1dが接続されるように、整合パッド31a〜31dを
露光するためのブロック露光用位置合わせマーク50a
〜50dを各ブロック40a〜40dに対応させて厚膜
配線基板部10の表面に、たとえばエキシマレーザの刻
印により各2個ずつ形成する。
【0043】さらに、形成された各ブロック40a〜4
0d毎の整合パッド31a〜31dの露光のためのブロ
ック露光用位置合わせマーク50a〜50dの位置よ
り、基板全面での整合パッド31a〜31dの位置を計
算し、その位置データとこれに続く薄膜バイアホール2
3a〜23dの露光用フォトマスクのパターン位置デー
タとを比較する。
0d毎の整合パッド31a〜31dの露光のためのブロ
ック露光用位置合わせマーク50a〜50dの位置よ
り、基板全面での整合パッド31a〜31dの位置を計
算し、その位置データとこれに続く薄膜バイアホール2
3a〜23dの露光用フォトマスクのパターン位置デー
タとを比較する。
【0044】そして、基板全面で、整合パッド31a〜
31dと薄膜バイアホール23a〜23dが接続される
ように、薄膜バイアホール23a〜23dを形成するた
めの一括露光用位置合わせマーク60を厚膜配線基板部
10の表面に、たとえばエキシマレーザの刻印により2
個形成する。
31dと薄膜バイアホール23a〜23dが接続される
ように、薄膜バイアホール23a〜23dを形成するた
めの一括露光用位置合わせマーク60を厚膜配線基板部
10の表面に、たとえばエキシマレーザの刻印により2
個形成する。
【0045】続いて、厚膜配線基板部10に、電気的な
導通を確実にするために酸化膜を除去する前処理を施し
た後、全面に整合パッド31a〜31dの形成用の導体
金属、たとえばアルミニウムをスパッタし、通常のフォ
トリソグラフィー技術を用いて整合層30の整合パッド
31a〜31dを形成する。
導通を確実にするために酸化膜を除去する前処理を施し
た後、全面に整合パッド31a〜31dの形成用の導体
金属、たとえばアルミニウムをスパッタし、通常のフォ
トリソグラフィー技術を用いて整合層30の整合パッド
31a〜31dを形成する。
【0046】この場合に、露光時には所定のフォトマス
クを用い、各ブロック40a〜40d毎に対応のブロッ
ク露光用位置合わせマーク50a〜50dで基板とフォ
トマスクの位置合わせを行い、ブロック40a〜40d
毎に分割露光する。
クを用い、各ブロック40a〜40d毎に対応のブロッ
ク露光用位置合わせマーク50a〜50dで基板とフォ
トマスクの位置合わせを行い、ブロック40a〜40d
毎に分割露光する。
【0047】さらに、基板全面に薄膜絶縁層21、たと
えばポリイミド樹脂の熱硬化膜を形成し、この薄膜絶縁
層21に通常のフォトリソグラフィー技術を用いて薄膜
バイアホール23a〜23dを形成する。
えばポリイミド樹脂の熱硬化膜を形成し、この薄膜絶縁
層21に通常のフォトリソグラフィー技術を用いて薄膜
バイアホール23a〜23dを形成する。
【0048】この場合に、露光時には所定のフォトマス
クを用い、薄膜バイアホール23a〜23dの形成用の
一括露光用位置合わせマーク60で基板とフォトマスク
の位置合わせを行い、基板全面で一括露光する。
クを用い、薄膜バイアホール23a〜23dの形成用の
一括露光用位置合わせマーク60で基板とフォトマスク
の位置合わせを行い、基板全面で一括露光する。
【0049】そして、この薄膜バイアホール23a〜2
3dと薄膜絶縁層21上に、たとえばアルミニウムなど
の薄膜導体22による配線を形成し、これらの薄膜絶縁
層21および薄膜導体22を交互に形成することにより
薄膜配線基板部20が形成され、これによって厚膜配線
基板部10に薄膜配線基板部20が積層された厚膜・薄
膜混成多層配線基板が完成する。
3dと薄膜絶縁層21上に、たとえばアルミニウムなど
の薄膜導体22による配線を形成し、これらの薄膜絶縁
層21および薄膜導体22を交互に形成することにより
薄膜配線基板部20が形成され、これによって厚膜配線
基板部10に薄膜配線基板部20が積層された厚膜・薄
膜混成多層配線基板が完成する。
【0050】従って、本実施例の厚膜・薄膜混成多層配
線基板によれば、厚膜配線基板部10の分割された各ブ
ロック40a〜40dの中に、ブロック露光用位置合わ
せマーク50a〜50dと一括露光用位置合わせマーク
60とを形成し、整合層30の分割露光と薄膜配線基板
部20の一括露光との組み合せにより、厚膜バイアホー
ル15a〜15dと整合パッド31a〜31dとの接
続、さらにこの整合パッド31a〜31dと薄膜バイア
ホール23a〜23dとの接続が確保され、従来のよう
な電子線、描画装置などの特殊な装置を用いることな
く、また各基板毎にフォトマスクを用意することなく、
厚膜配線基板部10の収縮率のばらつきに起因する接続
不良を防止することができる。
線基板によれば、厚膜配線基板部10の分割された各ブ
ロック40a〜40dの中に、ブロック露光用位置合わ
せマーク50a〜50dと一括露光用位置合わせマーク
60とを形成し、整合層30の分割露光と薄膜配線基板
部20の一括露光との組み合せにより、厚膜バイアホー
ル15a〜15dと整合パッド31a〜31dとの接
続、さらにこの整合パッド31a〜31dと薄膜バイア
ホール23a〜23dとの接続が確保され、従来のよう
な電子線、描画装置などの特殊な装置を用いることな
く、また各基板毎にフォトマスクを用意することなく、
厚膜配線基板部10の収縮率のばらつきに起因する接続
不良を防止することができる。
【0051】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
【0052】たとえば、本実施例の厚膜・薄膜混成多層
配線基板については、ブロック露光用位置合わせマーク
50a〜50dを各ブロック40a〜40d毎に2個ず
つ、また一括露光用位置合わせマーク60を2個形成す
る場合について説明したが、本発明は前記実施例に限定
されるものではなく、露光時の位置合わせ精度を考慮し
て2個以上であれば広く適用可能である。
配線基板については、ブロック露光用位置合わせマーク
50a〜50dを各ブロック40a〜40d毎に2個ず
つ、また一括露光用位置合わせマーク60を2個形成す
る場合について説明したが、本発明は前記実施例に限定
されるものではなく、露光時の位置合わせ精度を考慮し
て2個以上であれば広く適用可能である。
【0053】また、厚膜配線基板部10については、グ
リーンシートを積層・焼結して得られたセラミックスに
限定されるものではなく、たとえばガラスセラミックス
などによる配線基板についても適用可能である。
リーンシートを積層・焼結して得られたセラミックスに
限定されるものではなく、たとえばガラスセラミックス
などによる配線基板についても適用可能である。
【0054】以上の説明では、主として本発明者によっ
てなされた発明をその利用分野であるLSIを実装する
モジュール対応の多層配線基板に適用した場合について
説明したが、これに限定されるものではなく、多層配線
に用いる他の配線基板についても広く適用可能である。
てなされた発明をその利用分野であるLSIを実装する
モジュール対応の多層配線基板に適用した場合について
説明したが、これに限定されるものではなく、多層配線
に用いる他の配線基板についても広く適用可能である。
【0055】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
下記のとおりである。
表的なものによって得られる効果を簡単に説明すれば、
下記のとおりである。
【0056】(1).厚膜配線回路の形成後に整合層を形成
する場合に、厚膜配線基板部の表面を小ブロックに分割
し、この小ブロックに分割された各ブロック毎に露光し
て整合層を形成し、その後の薄膜配線回路の形成は薄膜
配線基板部の全面を一括露光して形成することにより、
整合層で吸収できる位置ずれを拡大することができる
上、各ブロック単位でのバイアホールずれに対応させて
整合層を形成することができるので、厚膜配線基板部と
整合層との接続がより確実となり、厚膜・薄膜混成多層
配線基板の高歩留化が可能となる。
する場合に、厚膜配線基板部の表面を小ブロックに分割
し、この小ブロックに分割された各ブロック毎に露光し
て整合層を形成し、その後の薄膜配線回路の形成は薄膜
配線基板部の全面を一括露光して形成することにより、
整合層で吸収できる位置ずれを拡大することができる
上、各ブロック単位でのバイアホールずれに対応させて
整合層を形成することができるので、厚膜配線基板部と
整合層との接続がより確実となり、厚膜・薄膜混成多層
配線基板の高歩留化が可能となる。
【0057】(2).前記(1) により、整合層の形成以降の
薄膜配線回路の形成は、基板全面の一括露光方式によっ
て薄膜配線基板部の全面でほぼマスクパターンの位置精
度で形成することができるので、厚膜配線基板部、整合
層、薄膜配線基板部の接続不良防止によって多層配線基
板やモジュールの信頼性の向上が可能となる。
薄膜配線回路の形成は、基板全面の一括露光方式によっ
て薄膜配線基板部の全面でほぼマスクパターンの位置精
度で形成することができるので、厚膜配線基板部、整合
層、薄膜配線基板部の接続不良防止によって多層配線基
板やモジュールの信頼性の向上が可能となる。
【0058】(3).前記(1) により、厚膜配線基板部およ
び薄膜配線基板部のバイアホールや配線を高密度に形成
することができるので、多層配線基板およびモジュール
の高密度化または大面積化が可能となる。
び薄膜配線基板部のバイアホールや配線を高密度に形成
することができるので、多層配線基板およびモジュール
の高密度化または大面積化が可能となる。
【0059】(4).前記(1) 〜(3) により、量産性を損な
うことなく、また経済的に、厚膜配線基板部の収縮率の
ばらつきに起因する接続不良の防止が可能とされる高密
度な厚膜・薄膜混成多層配線基板を得ることができる。
うことなく、また経済的に、厚膜配線基板部の収縮率の
ばらつきに起因する接続不良の防止が可能とされる高密
度な厚膜・薄膜混成多層配線基板を得ることができる。
【図1】本発明の一実施例である厚膜・薄膜混成多層配
線基板の要部を示す断面図である。
線基板の要部を示す断面図である。
【図2】本実施例の厚膜・薄膜混成多層配線基板を示す
平面図である。
平面図である。
【図3】従来技術の一例である厚膜・薄膜混成多層配線
基板の要部を示す断面図である。
基板の要部を示す断面図である。
1 厚膜配線基板部 2 グランド・電源層 3 厚膜バイアホール 4 アルミナ絶縁層 5 ポリイミド絶縁層 6 アルミニウム導体 7 薄膜配線基板部 10 厚膜配線基板部 11 セラミックス部 12 グランド層 13 電源層 14 信号層 15,15a〜15d 厚膜バイアホール 16 ランド 20 薄膜配線基板部 21 薄膜絶縁層 22 薄膜導体 23,23a〜23d 薄膜バイアホール 30 整合層 31,31a〜31d 整合パッド 40a〜40d ブロック 50a〜50d ブロック露光用位置合わせマーク 60 一括露光用位置合わせマーク
Claims (1)
- 【請求項1】 厚膜配線基板部と薄膜配線基板部とから
なり、前記厚膜配線基板部の厚膜配線回路と前記薄膜配
線基板部の薄膜配線回路との界面に各回路間の位置ずれ
を吸収するために整合層を設ける厚膜・薄膜混成多層配
線基板であって、前記厚膜配線回路の形成後に整合層を
形成する場合に、前記厚膜配線基板部の表面を小ブロッ
クに分割し、該小ブロックに分割された各ブロック毎に
露光して前記整合層を形成し、その後の前記薄膜配線回
路の形成は前記薄膜配線基板部の全面を一括露光して形
成することを特徴とする厚膜・薄膜混成多層配線基板の
パターン形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5115630A JPH06334346A (ja) | 1993-05-18 | 1993-05-18 | 厚膜・薄膜混成多層配線基板のパターン形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5115630A JPH06334346A (ja) | 1993-05-18 | 1993-05-18 | 厚膜・薄膜混成多層配線基板のパターン形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06334346A true JPH06334346A (ja) | 1994-12-02 |
Family
ID=14667408
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5115630A Pending JPH06334346A (ja) | 1993-05-18 | 1993-05-18 | 厚膜・薄膜混成多層配線基板のパターン形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06334346A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007173429A (ja) * | 2005-12-21 | 2007-07-05 | Kyocera Corp | 配線基板 |
US8144972B2 (en) | 2008-07-22 | 2012-03-27 | Samsung Electro-Mechanics Co., Ltd. | Manufacturing method of printed circuit board and manufacturing apparatus for the same |
JP2017183658A (ja) * | 2016-03-31 | 2017-10-05 | ソニー株式会社 | 固体撮像素子、撮像装置、および電子機器 |
CN115776763A (zh) * | 2023-02-13 | 2023-03-10 | 四川斯艾普电子科技有限公司 | 一种厚薄膜电路基板平衡式限幅场放 |
-
1993
- 1993-05-18 JP JP5115630A patent/JPH06334346A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007173429A (ja) * | 2005-12-21 | 2007-07-05 | Kyocera Corp | 配線基板 |
US8144972B2 (en) | 2008-07-22 | 2012-03-27 | Samsung Electro-Mechanics Co., Ltd. | Manufacturing method of printed circuit board and manufacturing apparatus for the same |
JP2017183658A (ja) * | 2016-03-31 | 2017-10-05 | ソニー株式会社 | 固体撮像素子、撮像装置、および電子機器 |
US10798318B2 (en) | 2016-03-31 | 2020-10-06 | Sony Corporation | Solid-state imaging element, imaging device, and electronic device |
CN115776763A (zh) * | 2023-02-13 | 2023-03-10 | 四川斯艾普电子科技有限公司 | 一种厚薄膜电路基板平衡式限幅场放 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5396034A (en) | Thin film ceramic multilayer wiring hybrid board | |
JP3230953B2 (ja) | 多層薄膜配線基板 | |
US12019111B2 (en) | Manufacturing method of a multi-layer for a probe card | |
JP3908610B2 (ja) | 多層配線基板の製造方法 | |
JPH1041634A (ja) | 多層パターン形成方法および電子部品 | |
JPH06334346A (ja) | 厚膜・薄膜混成多層配線基板のパターン形成方法 | |
JP2810143B2 (ja) | 厚膜薄膜混成多層配線基板 | |
JPH0227835B2 (ja) | ||
JP3408590B2 (ja) | 多層プリント基板の配線構造 | |
JPH10270815A (ja) | 配線基板及びその製造方法 | |
JP3341706B2 (ja) | プリント配線板の製造方法 | |
JP2004214700A (ja) | 配線基板及びその製造方法 | |
JP2943767B2 (ja) | 多層配線基板の製造方法 | |
JP3237904B2 (ja) | セラミック多層基板の製造方法 | |
JPH07321467A (ja) | 厚膜・薄膜混成多層配線基板 | |
JPH0620909A (ja) | 露光方法及び薄膜多層基板 | |
CN114900987B (zh) | 一种高密度线路板对位焊接结构及生产方法 | |
JPH0697634A (ja) | フリップチップ用のプリント配線板 | |
JP3065008B2 (ja) | 印刷配線板及びその製造方法 | |
JP2630097B2 (ja) | 多層印刷配線板の製造方法 | |
JPH08250549A (ja) | 半導体装置とその製造方法 | |
JPH11121930A (ja) | 多層印刷配線板の製造方法 | |
GB2307352A (en) | Manufacture of multi-layer printed circuit boards | |
JP2022061406A (ja) | 多層配線基板の製造方法 | |
JP2003324168A (ja) | 半導体集積回路実装用プリント配線板 |