JPH06333076A - データシンボル読み取り装置 - Google Patents
データシンボル読み取り装置Info
- Publication number
- JPH06333076A JPH06333076A JP6079392A JP7939294A JPH06333076A JP H06333076 A JPH06333076 A JP H06333076A JP 6079392 A JP6079392 A JP 6079392A JP 7939294 A JP7939294 A JP 7939294A JP H06333076 A JPH06333076 A JP H06333076A
- Authority
- JP
- Japan
- Prior art keywords
- data
- data symbol
- reading
- signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
と、読み取り部4と、CCD駆動回路6と、同期信号発
生回路7と、増幅回路8と、A/D変換器9と、2値化
回路10と、シリアル/パラレル変換回路11と、メイ
ンメモリー12と、不揮発性メモリー13と、メモリー
制御回路14と、制御手段15と、通信用ドライバー1
6とを有する。CCD43からの画像信号は増幅回路8
で増幅された後、A/D変換器9でmビットのデジタル
画像信号に変換され、2値化回路10で不揮発性メモリ
ー13から読み出されたしきいデータと比較されて2値
化される。この2値化データは、シリアル/パラレル変
換回路11を経てメインメモリー12に格納される。 【効果】データシンボルの読み取りを容易かつ確実に行
える。
Description
ルを読み取るデータシンボル読み取り装置に関する。
るために、商品情報をバーコード化し、バーコードリー
ダーにより読み取る方法、装置が普及している。しかし
ながら、バーコードは、バーの配列方向にレーザー光に
よる走査を行って1次元的に読み取るものであり、情報
量に限界がある。
るものとして、例えば白黒のモザイクパターンが2次元
的に配列された2次元データシンボルが開発されている
が、この2次元データシンボルを読み取る装置、特にエ
リアセンサーを用いた装置はほとんどなく、従って、こ
のようなデータシンボル読み取り装置の開発が望まれて
いる。
元データシンボルを簡易な構成で容易かつ正確に読み取
ることができるデータシンボル読み取り装置を提供する
ことにある。
(1)〜(10)の本発明により達成される。
るデータシンボル読み取り装置であって、前記データシ
ンボルの読み取り領域からの入射光を受光して光電変換
する読み取り部と、前記読み取り部からの画像信号をm
ビット(ただしmは2以上の整数)のデジタルデータに
変換するA/D変換器と、該A/D変換器により変換さ
れたデジタルデータを2値化する2値化回路と、しきい
値データを格納し得る不揮発性メモリーとを有し、前記
2値化回路は、前記不揮発性メモリーから読み出された
前記しきい値データに基づいて前記デジタルデータを2
値化するよう構成されていることを特徴とするデータシ
ンボル読み取り装置。
のデータである上記(1)に記載のデータシンボル読み
取り装置。
ンボルの読み取り時と異なる露出で読み取りを行って作
成される上記(1)または(2)に記載のデータシンボ
ル読み取り装置。
し、該露出調整手段によりデータシンボルの読み取り時
と異なる露出で読み取りを行ってしきい値データを作成
する上記(3)に記載のデータシンボル読み取り装置。
タシンボルの最大明度と同程度の明度のテストチャート
に対し、データシンボルの読み取り時のほぼ半分の露光
量で読み取りを行うことにより得られる上記(3)また
は(4)に記載のデータシンボル読み取り装置。
速度をデータシンボルの読み取り時のほぼ2倍とするこ
とによって得られる上記(5)に記載のデータシンボル
読み取り装置。
前記2値化回路は、該同期信号発生回路からの同期信号
に基づいて前記デジタルデータを2値化するよう構成さ
れている上記(1)ないし(6)のいずれかに記載のデ
ータシンボル読み取り装置。
び垂直同期信号である上記(7)に記載のデータシンボ
ル読み取り装置。
部を有し、この投光部が前記読み取り部と一体化されて
いる上記(1)ないし(8)のいずれかに記載のデータ
シンボル読み取り装置。
たデータをデコードして出力する機能を有する上記
(1)ないし(9)のいずれかに記載のデータシンボル
読み取り装置。
を添付図面に示す好適実施例に基づき詳細に説明する。
装置の構成例を模式的に示す断面側面図である。同図に
示すように、本発明のデータシンボル読み取り装置1
は、ケーシング2を有し、このケーシング2内には、投
光部40と、データシンボル38を読み取る読み取り部
4とが、一体化された状態で設置されている。
41を点灯する光源駆動回路42とで構成されている。
光源41としては、例えばLEDのような発光素子、ハ
ロゲンランプ、半導体レーザー等を用いることができ
る。なお、本発明では、前記1対の光源41に限定され
ず、単一の光源を用いてもよい。
るCCD(charge coupled device)43と、このCC
D43へ後述するシンボル読み取り領域36での反射光
を結像するように導く光学系44とで構成される読み取
り部4が設置されている。CCD43では、多数の画素
が行列状に配置され、各画素のそれぞれが受光した光の
光量に応じた電荷を蓄積し、この電荷を所定時に順次転
送するように構成されている。この転送された電荷は、
読み取られた画像の画像信号を構成する。
は、データシンボル38の各部の明度(輝度)を検出し
得るものであればよいが、読み取るデータシンボルの構
成によっては、カラー画像用のCCD43を用いること
もできる。
ム、フィルター、ミラー等の光学部品を所望に組み合わ
せて構成される。
においては、光源駆動回路42により両光源41が点灯
し、両光源41から発せられた光は、シンボル読み取り
領域36に照射され、その反射光が光学系を介してCC
D43の受光面上に結像され、この受光光量に応じた画
像信号(アナログ信号)が出力される。
ボル読み取り領域36からの反射光をCCD43で受光
する構成のものに限定されず、この他、光源(投光部)
とCCDとの間にシンボル読み取り領域が位置し、光源
から発せられた光がシンボル読み取り領域に照射され、
その透過光がCCDの受光面上に結像するような構成で
あってもよい。
40を有さないものでもよい。
図である。同図に示すように、シンボル読み取り領域
(図中一点鎖線で示す)36は、基準面(データシンボ
ル38が位置する面)37上において、投光部40によ
る光の照射がなされ、かつその反射光を読み取り部4に
より受光し、データを読み取ることができる領域であ
る。
ルコード)38は、x行×y列(x、yは2以上の整
数)に配列された黒色または白色(または透明)のモザ
イクで構成されている。このモザイクの黒色または白色
は、例えば2進法における0または1を表し、この組み
合わせにより所望の情報が特定される。なお、データシ
ンボル38は、図示のような構成のものに限定されな
い。
からの画像信号を処理する信号処理回路5が設けられて
いる。この信号処理回路5は、図3に示すCCD駆動回
路6、同期信号発生回路7、増幅回路8、A/D変換器
9、2値化回路(コンパレータ)10、シリアル/パラ
レル変換回路11、メインメモリー12、不揮発性メモ
リー(E2 PROM)13、メモリー制御回路14、制
御手段(CPU)15、通信用ドライバー16およびこ
れらの接続ラインで構成されている。
持部2aが形成されており、この把持部2aの図1中下
部には、トリガースイッチ3が設置されている。図示し
ないメインスイッチ(電源スイッチ)がオンの状態で、
把持部2aを手で把持し、その手の人差し指等で操作し
てトリガースイッチ3をオンすると、シンボル読み取り
領域36にあるデータシンボル38の読み取りが開始さ
れる。
要なデータにデコードされた後、通信用ドライバー16
により外部のインターフェースアダプタ29へ出力さ
れ、さらにこのインターフェースアダプタ29を介して
例えばパソコンやワークステーションのようなコンピュ
ータ32に入力される。このようなコンピュータ32に
おいては、入力されたデータの格納および集計等を行
う。
回路5を経た画像信号は、外部のインターフェースアダ
プタ29へ出力され、さらにこのインターフェースアダ
プタ29にて所望の形態の信号に変換された後、モニタ
ー装置(CRT)33に入力される。これにより、読み
取り部4にて読み取られた画像をモニターすることがで
きる。
装置1としてハンディータイプのものを示しているが、
本発明はこのような形態のものに限定されず、例えば、
据置き型(固定式)のものであってもよい。
路構成について説明する。
回路構成の一例を示すブロック図である。同図に示すよ
うに、データシンボル読み取り装置1は、CCD駆動回
路6と、同期信号発生回路7と、増幅回路8と、A/D
変換器9と、コンパレータで構成される2値化回路10
と、シリアル/パラレル変換回路11と、メインメモリ
ー12と、不揮発性メモリー13と、メモリー制御回路
14と、CPU(central processing unit )で構成さ
れる制御手段15と、通信用ドライバー16とを有し、
これらが所望に接続されている。また、制御手段15に
は、光源駆動回路42と、スイッチ回路19と、LCD
(liquid crystal display)のような表示部20とが接
続されている。
ッチ3の他、メインスイッチ(電源スイッチ)、後述す
るモード切り替えスイッチ、モニタースイッチ(ミュー
トスイッチ)、露出および入出力特性調整スイッチおよ
びフィールド/フレーム選択スイッチ等のうちの任意の
ものが必要に応じ接続されている。
は、読み取り部4において実際に読み取りを行う読み取
りモードと、後述する基準画像信号によりテストを行う
テストモードとを選択するスイッチである。
おいて、モニター画像を出力するモニタースルー出力モ
ードと、モニター画像を出力しないモニターカットモー
ドとを選択するスイッチである。
ータシンボル読み取り装置1が後述する露出調整手段や
入出力特性調整手段等を有し、装置1の外部より手動で
露出や入出力特性の設定を変更し得る構成の場合に、そ
の設定を変えるためのスイッチである。
像の形態としてフィールド画像とフレーム画像とを選択
するスイッチである。
給して点灯する回路であり、制御手段15により制御さ
れる。スイッチ回路19からメインスイッチ(またはト
リガースイッチ3)がオンである旨の信号が制御手段1
5へ入力されると、制御手段15は、光源駆動回路42
を作動させ、これにより光源41が点灯する。ここで、
光源41の点灯時間は、光源駆動回路42または制御手
段15により所望に設定されている。
えば、コンピュータ32によりシリアル通信線等を通じ
て行うことも可能である。
チ(またはトリガースイッチ3)がオンである旨の信号
が制御手段15へ入力されると、制御手段15は、CC
D駆動回路6を作動させる。
クロック信号を発する水晶発振器62を有しており、こ
のクロック信号から分周して得られた周波数がfCKのク
ロック信号は、A/D変換のタイミングを得るためにA
/D変換器9に入力されるとともに、同期信号発生回路
7に入力される。同期信号発生回路7では、このクロッ
ク信号に同期する水平同期信号(HD)および垂直同期
信号(VD)が生成され、これらの同期信号は、CCD
駆動回路6に入力される。
ロック信号(fCK)に基づいて生成されるCCD水平駆
動パルスと、水平同期信号(HD)および垂直同期信号
(VD)に基づいて生成されるCCD垂直駆動パルスと
が出力され、CCD43での電荷の蓄積および転送が制
御される。
・fCKのクロック信号を分周して周波数がfCK/8のク
ロック信号を生成し、さらにこの信号に水平同期信号
(HD)および垂直同期信号(VD)を複合した信号
(以下、複合クロック信号(fCL)という)をメモリー
制御回路14および制御手段15へそれぞれ送出する。
タを有しており、このアドレスカウンタは、後述するデ
ータをメインメモリー12へ書き込む際および読み出す
際のアドレスを決定する。この場合、後述するようにメ
インメモリー12への書き込みは、前記複合クロック信
号(fCL)に基づいて行われる。
ており、このアドレスカウンタは、前記複合クロック信
号(fCL)に基づいて、後述するしきい値データを不揮
発性メモリー13へ書き込む際および読み出す際のアド
レスを決定する。なお、このアドレスカウンタによっ
て、前記メインメモリー12に対するアドレスを必要に
応じて決定することもできる。
動回路6からのクロック信号(fCK)に基づいて、読み
取り部4で読み取られた画像をモニター装置33でモニ
ターするための同期信号(SYNC)(例えば、垂直同
期信号および水平同期信号のコンポジット信号)が生成
され、出力端子21へ出力される。
り部4のCCD43から順次出力される画像信号(アナ
ログ信号)は、増幅回路8により増幅され、さらに、C
CD駆動回路6から出力されるクロック信号(fCK)に
基づいて作動するA/D変換器9にてデジタル信号(以
下、デジタル画像信号という)に変換される。このデジ
タル画像信号は、mビット(ただしmは2以上の整数)
のデジタル信号である。本実施例では、8ビットの信号
とされ、そのデータは256段階の諧調を持つ。
8にて増幅された画像信号(アナログ信号)は、モニタ
ー信号として外部の出力端子21へも出力される。
像信号は、2値化回路10に入力される。一方、不揮発
性メモリー13には、データシンボル38の読み取りに
先立って、後述するしきい値データが格納されており、
このしきい値データが不揮発性メモリー13より読み出
され、データバス17および制御手段15を経て2値化
回路10に入力される。そして、2値化回路10では、
デジタル画像信号がしきい値データと比較されて2値化
される。この場合、比較の容易性、正確性の理由から、
しきい値データはmビットのデジタルデータであること
が好ましい。
れたmビットのデジタル画像信号を2値化回路10によ
り2値化するので、A/D変換器により直接1ビットの
デジタル画像信号に変換し、これを2値化データとする
場合に比較して、より正確な2値化データ(1ビット)
が得られる。
3として、E2 PROM(Electrically Erasable Prog
ramable Read Only Memory)を用いているが、本発明に
おいて、不揮発性メモリーとは、電源(メインスイッチ
等)を切っても記憶された内容が消えない記憶または記
録媒体のことであり、メモリー素子自体が不揮発性であ
るものと、メモリー素子(特に、低消費電力タイプのも
の)がバッテリーによりバックアップされているものと
が含まれる。また、不揮発性メモリーには、磁気記録媒
体、光記録媒体、光磁気記録媒体のごとき記録媒体も含
まれる。この場合、データシンボル38の読み取りに際
しては、しきい値データの読み出し速度を速くするため
に、これらの記録媒体からしきい値データを通常のメモ
リー(図示せず)に一旦読み込み、このメモリーからし
きい値データを2値化回路10へ送出するような構成と
することもできる。
タ(1ビット)は、シリアル/パラレル変換回路11に
入力される。シリアル/パラレル変換回路11では、n
個(ただしnは2以上の整数)の2値化データ(シリア
ルデータ)をまとめて、nビットのデータ(パラレルデ
ータ)に変換する。この場合、前記nは、制御手段(C
PU)15のワード長(ビットレングス)に対応し、本
実施例では、n=8とされている。なお、本実施例で
は、nと前記mとが等しく、n=8としているが、nと
mとが異なるものであってもよい。
を格納し得る構成のメモリー(例えば、8ビット×32
K)であり、シリアル/パラレル変換回路11にて変換
されたnビットのデータは、データバス17を介して、
メモリー制御回路14に内蔵されたアドレスカウンタに
より定められる所定のアドレスに書き込まれて行く。
2値化データをメインメモリー12上の1つの領域に格
納する場合(フィールド画像)または複数の領域に分け
て格納する場合(フレーム画像)のいずれでもよい。
分のデータを1フレーム(2フィールド)で構成し、各
フィールド毎にメインメモリー12の異なる領域12
a、12bに格納することができる。この場合、第1フ
ィールドと第2フィールドのデータは、例えば、同一画
像を2回撮像し、これらをそれぞれ第1フィールドおよ
び第2フィールドのデータとし、かつCCD43上の画
素2行分で1走査線分のデータを構成し、第1フィール
ドと第2フィールドとでは、画素を1行づつずらしたデ
ータとする。
ーム画像として格納する場合には、垂直方向の解像度を
高めることができる。
フィールド/フレーム選択スイッチによりフレーム画像
を選択し、2フィールド分のデータを取り込んで画像処
理、デコード処理等を行う場合について説明するが、フ
ィールド/フレーム選択スイッチによりフィールド画像
を選択した場合には、いずれか一方のフィールドに対応
する信号のみを用いて処理するよう構成されているの
で、デコード処理等の高速化を図ることができる。
ム)のデータが格納されたメインメモリー12からは、
前記アドレスカウンタに指定されたアドレスに従ってデ
ータが順次読み出され、データバス17を介して制御手
段15に入力される。そして、この1画面分のデータに
対し、制御手段15の演算部において、例えば輪郭検出
(データシンボル38に関する情報のみの抽出)、ドロ
ップアウト補正、回転等の画像処理を行い、さらに、制
御手段15に内蔵されるデコーダにて、データシンボル
38の体系に応じたデータにデコードする。このデコー
ドされたデータは、通信用ドライバー16を介して出力
端子21に出力される。なお、通信用ドライバー16と
しては、例えば、RS−232C方式によるものを用い
ることができる。
(図示せず)のモードに応じた信号が制御手段15へ入
力されると、制御手段15に内蔵されるミュート信号発
生回路より、モニター装置33における読み取り領域の
モニターの可否を左右するミュート信号(HiまたはL
owレベル)が出力端子21に出力される。
により制御されており、例えば、読み取りデータ(デコ
ード後)、NG/OK(後述するデータシンボル38の
検知の確認)、日時、電源のオン/オフ、シャッター速
度等の露出情報、読み取り回数等の各種情報が必要に応
じて表示される。なお、このような表示部20に表示す
る情報のうちの全部または一部をモニター装置33に表
示する構成としてもよい。
は、表示部20には、上記情報のうち、例えば日時、電
源のオン/オフ、読み取り回数を表示する。
21は、インターフェースアダプタ29の入力端子30
とケーブル34により接続されており、出力端子21か
ら出力されるモニター信号、同期信号(SYNC)およ
びミュート信号は、ケーブル34および入力端子30を
介してインターフェースアダプタ29に内蔵されている
エンコーダ31に入力される。
ター信号と、同期信号(SYNC)とから、モニター装
置33で再生可能な信号、例えばNTSC方式のビデオ
信号を生成し、そのビデオ信号をミュート信号に基づい
てモニター装置33へ出力する。例えば、ミュート信号
がLowレベルである場合には、ビデオ信号がモニター
装置33へ出力され、モニター装置33にシンボル読み
取り領域36のモニター画像が写り、ミュート信号がH
iレベルである場合には、モニター信号によるビデオ信
号はモニター装置33へ出力されず、モニター画像は写
らない。
ド済のデータは、ケーブル34を介してインターフェー
スアダプタ29に入力され、さらにインターフェースア
ダプタ29とコンピュータ32とを接続するケーブル3
5を介してコンピュータ32に入力される。
う際の制御手段15の制御動作について説明する。
タシンボル38の読み取り(フレーム単位)の際の動作
を示すフローチャートである。この場合、図4および5
は、メインプログラム、図6および7は、図4および5
に示すメインプログラム中のステップ109に対応する
サブルーチンのプログラムである。また、図8は、デー
タシンボル38の読み取り(フレーム単位)の際のタイ
ミングチャートである。以下、各フローチャートを説明
する。
ラムでは、データシンボル読み取り装置1のメインスイ
ッチがオンされている状態において、モニター信号の外
部出力に関するモードが、モニター信号を外部のモニタ
ー装置33へ出力するモード、すなわち前述したモニタ
ースルー出力モードとなっているか否かを判断する(ス
テップ100)。
出力モードとなっている場合には、ミュート信号発生回
路からLowレベルのミュート信号をインターフェース
アダプタ29内のエンコーダ31に送出し、ミュートO
FFの状態とする(ステップ101)。
駆動する(ステップ102)。次いで、モニター信号
(ビデオ信号)をモニター装置33に出力する(ステッ
プ103)。これにより、モニター装置33にシンボル
読み取り領域36のモニター画像が写る。
トリガースイッチ3がオンしたか否かを判断する(ステ
ップ104)。
チ3がオンと判断した場合には、読み取り処理を実行す
る(ステップ109)。
スイッチ3がオフと判断した場合には、再びステップ1
00に戻る。
スルー出力モードとなっていない場合(前述したモニタ
ーカットモードの場合)には、ミュート信号発生回路か
らHiレベルのミュート信号(例えば、モニターに単色
の画像を表す信号)をインターフェースアダプタ29内
のエンコーダ31に送出し、ミュートONの状態とし
(ステップ105)、このミュート信号をモニター装置
33に出力する(ステップ106)。これにより、モニ
ター装置33に所定のミュート画像が写る(モニター画
像は現れない)。
トリガースイッチ3がオンしたか否かを判断する(ステ
ップ107)。
チ3がオンと判断した場合には、光源41を点灯し、C
CD43を駆動して(ステップ102)、読み取り処理
を実行する(ステップ109)。
スイッチ3がオフと判断した場合には、再びステップ1
00に戻る。
を示した図で、このサブルーチンプログラムでは、ま
ず、CCD43に、シンボル読み取り領域36の画像パ
ターンに応じた第1フィールドの電荷の蓄積を行う(ス
テップ200)。
たか否かを判断し(ステップ201)、VDが出力され
た場合には、CCD43から第1フィールドの電荷を読
み出すとともに、CCD43に、シンボル読み取り領域
36の画像パターンに応じた第2フィールドの電荷の蓄
積を行う。そして、CCD43から読み出された第1フ
ィールドの電荷(画像信号)を増幅回路8にて増幅し、
A/D変換器9にてA/D変換する(ステップ20
2)。
おいて、第1フィールドに対応する画素と、第2フィー
ルドに対応する画素における電荷蓄積および読み出し
は、交互に行われる。この場合、1フィールドは1/6
0秒であり、一方のフィールドが蓄積動作中のときは、
他方のフィールドの読み出しが行われる。例えば、第2
フィールド(B)の電荷蓄積時には、同時に第1フィー
ルド(A)の電荷読み出しが行われる。
(電荷蓄積時間)Tvが1/60秒の場合には、垂直同
期信号(VD)のタイミングを電荷蓄積開始のタイミン
グとして制御している。すなわち、VDに同期するトラ
ンスファーゲートパルス(TG)の出力のタイミング
で、それまで蓄積されていた電荷を転送し、電荷蓄積を
開始させる。
の場合には、VDのタイミングを利用できないため、別
の制御パルス信号、例えば電子シャッターパルスを用
い、この電子シャッターパルスの出力のタイミングを電
荷蓄積開始のタイミングとして制御している。この場
合、電子シャッターパルスは後述するVSUBドライバ
ー64に入力され、これによりVSUB信号をHiレベ
ルにし、それまで蓄積されていた不要電荷をリセットし
て、新規に電荷蓄積を開始させる。
およびTv=1/60秒のいずれの場合にもVDのタイ
ミングに同期して行われる。
ドの把握は、それぞれ、同期信号発生回路7が生成して
制御手段15に入力されるフィールドインデックス信号
(FI)に基づいて行われる。
ィールドおよび第2フィールドの電荷(画像信号)は、
それぞれ、増幅回路8にて増幅され、この後、デコード
処理とは独立して(A/D変換器9を通らずに)、モニ
ター信号としてエンコーダ31に出力される。モニター
スルー出力モードの場合には、このモニター信号は、エ
ンコーダ31からビデオ信号としてモニター装置33に
入力され、これにより撮像画像をリアルタイムでモニタ
できる。
像信号を2値化回路10にてしきい値データと比較して
2値化し、シリアル/パラレル変換回路11にてシリア
ル/パラレル変換を行う(ステップ203)。
像データをメインメモリー12の所定のアドレスに格納
する(ステップ204)。
増幅、A/D変換器9におけるA/D変換、2値化回路
10におけるしきい値データとの比較、2値化、シリア
ル/パラレル変換回路11におけるシリアル/パラレル
変換およびメインメモリー12への格納の動作は、それ
ぞれ、各画素毎になされる。
ルド分のデータの格納が完了したか否かを判断し(ステ
ップ205)、それが完了した場合には、VDが出力さ
れたか否かを判断する(ステップ206)。
ら第2フィールドの電荷を読み出し、その第2フィール
ドの電荷(画像信号)を増幅回路8にて増幅し、A/D
変換器9にてA/D変換する(ステップ207)。
タと比較して2値化し、シリアル/パラレル変換回路1
1にてシリアル/パラレル変換を行う(ステップ20
8)。
像データをメインメモリー12の所定のアドレスに格納
する(ステップ209)。
ルド分のデータの格納が完了したか否かを判断し(ステ
ップ210)、それが完了した場合には、メインメモリ
ー12からデータを読み出す(ステップ211)。
回転等の所定の画像処理を行う(ステップ212)。
にデコードする(ステップ213)。
て、ステップ213によるデコードデータがOKか否
か、すなわち適正なデコードデータが得られたか否かを
判断する(ステップ214)。
がOKの場合には、デコードエラーフラグを立てず(デ
コードエラーフラグ=0)、このデコードされたデータ
を通信用ドライバー16を介して外部のインターフェー
スアダプタ29に送出する(ステップ215)。
データがOKでない場合、すなわち所望にデコードでき
なかった場合には、デコードエラーフラグを立てる(デ
コードエラーフラグ=1)。この場合には、データをイ
ンターフェースアダプタ29へ送出しない(ステップ2
16)。
取り処理が完了した後、デコードエラーフラグ=1か否
かを判断する(ステップ110)。
フラグ=0と判断した場合には、制御手段15に内蔵さ
れたタイマーを始動させるとともに、データシンボルの
検知の確認の結果として、モニター装置33の画像を適
正なデコードデータが得られた旨のOK表示に変更する
(ステップ111)。
エラーフラグ=1と判断した場合には、制御手段15に
内蔵されたタイマーを始動させるとともに、モニター装
置33の画像を適正なデコードデータが得られなかった
旨のNG表示に変更する(ステップ112)。
否か(タイマータイマアップか否か)を判断し(ステッ
プ113)、終了した場合には、モニター装置33のO
K表示、NG表示を解除し、元の画面に戻す(ステップ
114)。
場合には、モニター装置33にシンボル読み取り領域3
6のモニター画像が写り、モニターカットモードの場合
には、モニター装置33にミュート画像が写る。
(ステップ115)。次いで、メインスイッチがオフか
否かを判断し(ステップ116)、メインスイッチがオ
ンの場合には、再度ステップ100に戻り、ステップ1
00〜116を繰り返し実行する。そして、ステップ1
16において、メインスイッチがオフした場合には、こ
のプログラムは終了する。
およびステップ112におけるNG表示の方法を具体的
に説明すると、下記の通りである。
号は、基本的にはミュート信号と同様であり、例えば、
所定の表示パターン(例えば、「OK」、「NG」のよ
うな文字や図形)または報知のための輝度や色を規定し
た映像信号である。
ている図示しないメモリーに格納されており、OK表示
およびNG表示の際、メモリーから読み出され、ミュー
ト信号線を利用してモニター装置33に表示される。
合には、モニター信号に、報知信号をスーパーインポー
ズして出力し、モニターカットモードの場合には、ミュ
ート信号に換えて、表示内容に対応した映像信号を出力
する構成になっている。
びNG表示の方法は、これに限定されず、この他、例え
ば、モニター装置33が音声出力可能なものである場合
に、音声の有無(例えば、NG表示の場合にのみ警告音
が発声する)、音声の内容(例えば、OKまたはNGを
音声で知らせる)等で示す方法等が挙げられる。なお、
これらのうちの任意の2以上の方法を組み合わせること
も可能である。
1の照明光の強度を2段階(「強」または「弱」)に調
節し得るようにし、トリガースイッチ3がオンしたとき
から第2フィールドの電荷の蓄積が完了するまでは
「強」、それ以外のときは「弱」に切り換わるように構
成してもよい。
置1では、読み取られた画像のモニター機能を有するの
で、読み取りエラーが少なくなり、また、読み取りエラ
ーが生じたときでもそれを容易に発見すること、さらに
は正常な読み取りを行うための修正や再読み取りを容易
に行うことができる。
ー機能を有さないものでもよいことは言うまでもない。
ジタル画像信号を2値化回路10にて2値化する方法の
好適例について説明する。デジタル画像信号の2値化
は、予め不揮発性メモリー13に格納されているしきい
値データとデジタル画像信号とを比較することにより行
われる。このしきい値データの作成方法は、次の通りで
ある。
イミングチャートである。以下、このタイミングチャー
トに基づいて説明する。
最大明度と同程度の明度のテストチャート、すなわち本
実施例では白色のテストチャートに対し、データシンボ
ル38の読み取り時のほぼ半分の露光量で読み取りを行
うことにより得られる。例えば、以下に説明するよう
に、CCD43のシャッター速度(CCD蓄積時間)を
1/60秒としてデータシンボル38の読み取りを行う
場合には、CCD43のシャッター速度を1/125秒
として一様な白色のテストチャートの読み取りを行う。
のビット数は特に限定されないが、本実施例では、図1
0に示すように、CCD43からの画像信号(アナログ
信号)は、A/D変換器9にて8ビットのデジタル画像
信号に変換され、各画素毎にデシタル画像信号の最小値
が0(10進)、最大値が255(10進)となるよう
設定されている。
を作成するには、まず、シャッター速度を1/60秒
(データシンボル38の読み取り時のシャッター速度)
から1/125秒に換える以外はデータシンボル38の
読み取り時と同一の条件で、一様な白色のテストチャー
トを読み取る。これにより図9に示す画像信号(アナロ
グ信号)が得られる。
(fCK)に基づいて、1画素毎にA/D変換される。こ
の場合、垂直同期信号(VD)および水平同期信号(H
D)は、それぞれクロック信号(fCK)に同期(この場
合は、信号のエッジ部同士が実質的に一致)している。
これにより図9中下側の拡大図に示す8ビットのデシタ
ル画像信号が得られる。このデシタル画像信号は、図1
0に示すように、127(10進)付近の信号、すなわ
ちシャッター速度1/60秒における一様なグレー色
(白色から黒色までの中間の明度)に対応する信号であ
る。
ータシンボル38の読み取り時のほぼ半分とするための
方法は、前記のようにCCD43のシャッター速度をデ
ータシンボル38の読み取り時のほぼ2倍にする方法に
限定されず、この他、例えば、後述する絞り機構による
絞り値の調整や光学フィルターの使用により、CCD4
3での受光光量をデータシンボル38の読み取り時のほ
ぼ半分にする方法、これらを組み合わせた方法等が挙げ
られる。
に、デシタル画像信号は、複合クロック信号(fCL)に
基づいて、8画素毎に順次抽出され、しきい値データと
される。この場合、しきい値データは、隣接する2つの
複合クロック信号(fCL)間の8画素に共通であり、隣
接する2つの複合クロック信号(fCL)間のデジタル画
像信号のうちの代表値、すなわち図示の場合、初めの複
合クロック信号(fCL)に対応するデシタル画像信号値
とされる。以上のように作成されたしきい値データは、
データバス17を介して不揮発性メモリー13に格納さ
れる。この場合、しきい値データの不揮発性メモリー1
3への書き込みのアドレスは、制御手段15に内蔵され
たアドレスカウンターにより決定される。
LK)信号は、水平同期信号(HD)および垂直同期信
号(VD)を複合して生成されるものであり、前記複合
クロック信号(fCL)を水平同期信号(HD)および垂
直同期信号(VD)のそれぞれに同期させるために利用
されている。この場合、PBLKは、画像処理の都合
上、CCD43のオプティカルブラック部の信号をサン
プリングするために、水平同期信号(HD)に対して所
定の位相差を有しているが、PBLKは、水平同期信号
(HD)と同位相であってもよい。なお、PBLKの水
平同期信号(HD)に対する位相差は、CCD43の有
効画素領域に影響を及ぼさない範囲内で任意に設定する
ことができる。
9中PBLKが「L」の期間は、クロック信号fCKが消
去(ブランキング)され、PBLKが「H」の期間にお
いてのみクロック信号fCKが分周され、これにより水平
同期信号(HD)および垂直同期信号(VD)に同期し
ている複合クロック信号(fCL)が生成される。例え
ば、水平同期信号(HD)に関しては、クロック信号f
CKのうち0番の信号は消去され、クロック信号fCKのう
ち1〜8番の信号のみが分周され、これにより水平同期
信号(HD)に同期している複合クロック信号(fCL)
が得られる。垂直同期信号(VD)に関しても同様であ
る。
および水平同期信号に同期している状態とは、複合クロ
ック信号(fCL)が、そのエッジ部と垂直および水平同
期信号それぞれのエッジ部とが所定の固定された位相差
(位相差が0、すなわち同位相の場合も含む)をもって
出力されている状態を示す。
を比較する必要がない点等から、不揮発性メモリー13
へのしきい値データの書き込みおよび読み出しのための
信号を、周波数がfCK/8であり、かつ、垂直および水
平同期信号との同期がとれた複合クロック信号(fCL)
としている。これにより不揮発性メモリー13へ書き込
まれるしきい値データを、デジタル画像信号から8画素
毎に抽出することとなり、メモリーの省容量化が図れる
とともに、メモリーアクセスの効率の向上が図れる。
へのしきい値データの書き込みおよび読み出しのための
複合クロック信号の周波数はこれに限定されない。例え
ば、不揮発性メモリー13の容量が、全部の画素に関す
るしきい値データを記憶しうる程度のものであれば、複
合クロック信号の周波数をA/D変換器9のサンプリン
グ周波数fCKと同じ周波数とし、この複合クロック信号
に基づいて全部の画素に関するしきい値データを格納す
るような構成であってもよい。
と異なる露出で読み取りを行ってしきい値データを作成
する方法としては、前述した露光量を半減させる方法に
限定されず、この他、例えば、シャッター速度および絞
り以外の後述する各露出調整項目のいずれかを変更する
等、読み取られた画像信号の処理(補正)により行う方
法が挙げられる。具体例としては、ボルテージコントロ
ールアンプ82の増幅倍率(利得)をほぼ半分にして読
み取りを行う方法等が挙げられる。
理(補正)によらず、例えば、一様なグレー色(白色か
ら黒色までの中間の明度)のテストチャートを使用して
しきい値データを作成してもよい。
には、A/D変換されたデシタル画像信号は、2値化回
路10において、以上のようにして作成されたしきい値
データと比較されて2値化データ(シリアルデータ)と
され、さらにシリアル/パラレル変換回路11により、
例えば8ビットのデータ(パラレルデータ)とされる。
このパラレルデータを得る方法は、次の通りである。
ミングチャートである。以下、このタイミングチャート
に基づいて説明する。
れた8ビットのしきい値データと、A/D変換された8
ビットのデジタル画像信号とを1画素毎に比較する。こ
の場合、デジタル画像信号がしきい値データ以上の場合
には、Hiレベルの信号(5Vの電圧)が出力され、デ
ジタル画像信号がしきい値データ未満の場合には、Lo
wレベルの信号(0Vの電圧)が出力される。このよう
にして、各画素毎に8ビットのデジタル画像信号が1ビ
ットの信号に変換(2値化)され、図示する矩形状の2
値化波形、すなわち2値化データ(シリアルデータ)が
得られる。
い値データの読み出しは、書き込みのレートと同様に周
波数fCK/8の複合クロック信号(fCL)に基づいて行
われるが、A/D変換器9からのデジタル画像信号とし
きい値データとの比較および2値化動作は、それぞれク
ロック信号(fCK)に基づいて行われる。すなわち、制
御手段15は、しきい値データを一時的に格納するメモ
リーを有しており、不揮発性メモリー13から複合クロ
ック信号(fCL)に基づいて読み出された1画素に対応
するしきい値データは、一旦制御手段15内の前記メモ
リーに格納され、次に複合クロック信号(fCL)に基づ
いて読み出される1画素に対応するしきい値データが制
御手段15内の前記メモリーに格納されて更新されるま
で、クロック信号(fCK)に基づいて同じしきい値デー
タを8回2値化回路10へ送出する。これにより、比較
する画素がずれることなく、しきい値データとデジタル
画像信号とを比較できる。
合クロック信号(fCL)の個数をカウントすることによ
り、水平同期および垂直同期のタイミングを把握する機
能を有している。例えば、水平同期については、水平方
向1行当りの画素数が512の場合、1H期間に複合ク
ロック信号(fCL)が64個検出される。垂直同期につ
いては、ブランク期間が水平同期の間隔に比較してはる
かに長いので、複合クロック信号(fCL)の有無と水平
同期のタイミングとの関係から垂直同期のタイミングを
把握することができる。
モリーのアドレス制御を読み取り部4の垂直および水平
同期信号に対応させて行うことが可能となる。例えば、
制御手段15は、書き込みおよび読み出し開始等の指令
を垂直または水平同期信号に対応させてメモリー制御回
路14へ送出でき、これによりメインメモリー12のフ
ォーマット形式と相まって、効率良く一連のシーケンス
動作を行うことが可能となる。
14を介して現在アクセスされているアドレスも把握し
ている。
データをまとめた1つのデータ、すなわち8ビット単位
のパラレルデータに変換されて、メインメモリー12の
所定の各アドレスに格納される。すなわち、図11中1
6進で表されたF1がアドレス番号0に、FCがアドレ
ス番号1に、3Cがアドレス番号2に、それぞれ8ビッ
トのデータとして格納される。
トのデータとして格納されるため、画像データをより高
速で書き込みおよび読み出しすることができる。
ータを書き込む方法およびメインメモリー12からnビ
ットのデータを読み出す方法の好適例について説明す
る。
マップを模式的に示す説明図である。同図に示すよう
に、メインメモリー12は、前述したフレーム画像に対
応すべく、第1フィールドに対応するデータを格納する
ための第1領域12aと、第2フィールドに対応するデ
ータを格納するための第2領域12bとを有している。
は、それぞれ、画像データが格納される画像データ記憶
領域121a、121bと、帰線期間等に対応するデー
タが格納されるブランク領域123a、123b(図中
斜線を施した部分)とを有している。この場合、前記ブ
ランク領域123aは、第1領域12aの図12中右側
および下側に位置しており、ブランク領域123bは、
第2領域12bの図12中右側および下側に位置してい
る。
は特に限定されないが、説明の都合上、図示のメインメ
モリー12は、例えば100行×100列のアドレス
(A00001)、(A00002)・・・(A099
99)、(A10000)を有しているものとする。こ
の場合、メインメモリー12上の1行は、1H分のデー
タにほぼ等しいものとされる。
ビットのデータを書き込む際には、メモリー制御回路1
4は、制御手段15からの指令および入力されてくる複
合クロック信号(fCL)に基づいてメインメモリー12
のアドレス制御を実行する。すなわち、アドレス指定に
ついては、行方向(水平方向)に関するアドレスの更新
は、入力されてくる複合クロック信号(fCL)に基づい
て行われ、行方向の書き込み動作の開始のタイミング、
後述する次の行アドレスの先頭番地へのシフト動作、フ
ィールド変更(垂直同期)に伴うアドレスの変更動作等
は、それぞれ制御手段15からの指令に基づいて行われ
る。
データを書き込む場合には、メモリー制御回路14のア
ドレスカウンタは、周波数がfCK/8の複合クロック信
号(fCL)に基づいてアドレスを順次指定していく。こ
の場合、前述したように制御手段15は水平同期および
垂直同期のタイミングを把握しており、制御手段15
は、垂直同期信号(VD)のタイミングに基づいてメモ
リー制御回路14へ指令を送出し、この指令によりメモ
リー制御回路14は、初めのデータを格納するための図
12中左上端部のアドレス(A00001)を指定す
る。このようにして、第1フィールドの第1行目のデー
タが、順次、第1領域12aの第1行目のアドレス(A
00001)〜(A00100)に書き込まれていく。
タをすべて書き込んだ結果、第1行目のアドレスが余っ
てしまった場合、または第1行目のアドレスのみでは足
りず第2行目のアドレスの途中まで使用してしまった場
合でも、制御手段15は、次の水平同期信号(HD)の
タイミングに基づいてメモリー制御回路14へ指令を送
出し、この指令によりメモリー制御回路14は、次のデ
ータを格納するためのアドレスとして、第1領域12a
の第2行目の左端部のアドレス(A00101)を指定
する。そして、第1フィールドの第2行目のデータは、
アドレス(A00101)から書き込まれ、順次、第1
領域12aの第2行目のアドレスに書き込まれていく。
以下同様にして、順次、第1フィールドに対応するデー
タがメインメモリー12の第1領域12aの所定のアド
レスに書き込まれていく。
タをすべて書き込んだ結果、第1領域12aのアドレス
が余ってしまった場合(例えば、数行余ってしまった場
合)、または第1領域12aのアドレスのみでは足りず
第2領域12bのアドレスの途中まで使用してしまった
場合(例えば、数行使用してしまった場合)でも、制御
手段15は、次の垂直同期信号(VD)のタイミングに
基づいてメモリー制御回路14へ指令を送出し、この指
令によりメモリー制御回路14は、次のデータ、すなわ
ち第2フィールドの初めのデータを格納するためのアド
レスとして、第2領域12bの第1行目の左端部のアド
レス(A05001)を指定する。そして、第2フィー
ルドの第1行目のデータが、順次、第2領域12bの第
1行目のアドレス(A05001)〜(A05100)
に書き込まれていく。
して、順次、第2フィードに対応するデータがメインメ
モリー12の第2領域12bの所定のアドレスに書き込
まれていく。このようにして、1フレーム分のデータが
メインメモリー12の所定のアドレスに書き込まれる。
nビットのデータを書き込む場合、メモリー制御回路1
4は、制御手段15からの指令および入力されてくる複
合クロック信号(fCL)に基づいてメインメモリー12
のアドレス制御を実行するよう構成されているが、この
他、例えば、メモリー制御回路14が、前記制御手段1
5と同様に、水平同期および垂直同期のタイミングを把
握または検出する機能を有するような構成であってもよ
い。
データを読み出す場合には、制御手段15は、例えば、
独自のレート(画像処理用のレート)により読み出しを
行う。この場合、制御手段15は、メモリー制御回路1
4を介してまたは自らが直接アドレスを指定して読み出
すことが可能である。なお、書き込み時と同じ複合クロ
ック信号(fCL)のレートにより読み出しを行うことも
可能である。
からデータを読み出す場合の制御について、図12に基
づいて説明する。
づいてメモリー制御回路14へ指令を送出し、この指令
によりメモリー制御回路14は、そのアドレスカウンタ
ーにより、初めのデータを読み出すための図12中左上
端部のアドレス(A00001)を指定する。この後、
第1フィールドの第1行目のデータが、順次、第1領域
12aの第1行目のアドレス(A00001)〜(A0
0100)から読み出されていく。
信号に基づいてメモリー制御回路14へ指令を送出し、
この指令によりメモリー制御回路14は、次のデータを
読み出すためのアドレスとして、第2領域12bの第1
行目の左端部のアドレス(A05001)を指定する。
タが、順次、第2領域12bの第1行目のアドレス(A
05001)〜(A05100)から読み出されてい
く。以下同様にして、第1フィールドに対応するデータ
と、第2フィールドに対応するデータとが、行単位で交
互に、メインメモリー12の所定のアドレスから読み出
される。
ータを書き込む際には、メインメモリー12上におい
て、画像データの行単位の始端を図12中左側端部に統
一することにより、読み取り部4でのCCD43上の受
光領域がそのまま前記メインメモリー12上の画像デー
タ記録領域121a、121bに対応することとなる。
これにより、メインメモリー12からデータを読み出す
際、あるいは読み出し後に、画像データの整列または抽
出等を行うための処理や制御が簡易になり、回路構成の
簡素化および処理の高速化が図れる。
は、読み取りの際の露出調整を行う露出調整手段および
入出力特性の調整を行う入出力特性調整手段を有してい
るのが好ましい。
調整手段を有するCCD駆動回路6および増幅回路8の
構成例を示すブロック図である。同図に示すように、C
CD駆動回路6は、CCD駆動パルス発生回路61と、
CCDドライバー63と、VSUBドライバー64とで
構成されており、CCD駆動パルス発生回路61は、前
述した水晶発振器62を有している。
43を作動させるCCD水平駆動パルスと、CCD垂直
駆動パルスとを発生し、これらのパルスは、CCDドラ
イバー63を介してCCD43上の所望の端子へ入力さ
れる。
CCD43の基板電圧を制御するVSUB信号を発生
し、VSUBドライバー64を介して、例えばVSUB
信号がLowレベルの信号ならばCCD43の基板電圧
を通常10V前後に制御してブルーミング等を抑制し、
また、VSUB信号がHiレベルの信号ならばCCD4
3の基板電圧を通常20〜30V前後に制御してCCD
43の画素の電荷を全てリセットする。この場合、VS
UB信号のHiレベルの信号をパルス状に出力し、この
Hiレベルの信号と、画素から垂直転送CCDに転送す
るタイミングとの間隔を調整することによって、CCD
43での電荷の蓄積時間が変わり、シャッター速度が調
整される。なお、画素から垂直転送CCDに転送するタ
イミングは、TV走査の垂直ブランキング期間に行われ
る。
は、制御手段15から出力される制御信号P1 、P2
(各1ビットのデジタル信号)によって、その駆動が制
御されている。すなわち、本実施例では、下記表1に示
すように、制御信号P1 、P2の入力パターンによっ
て、1/60秒、1/125秒、1/250秒および1
/500秒の4種類のシャッター速度が選択される。
回路81と、ボルテージコントロールアンプ(以下、V
CAという)82と、ガンマ補正回路83と、ニー回路
86とで構成されており、これらは、CCD43側から
前記順序で直列に接続されている。CCD43から出力
された画像信号(アナログ信号)は、サンプル/ホール
ド回路81に一旦蓄えられ、VCA82において所望の
増幅倍率で増幅され、ガンマ補正回路83およびニー回
路86を経た後、A/D変換器9にてデジタル画像信号
とされる。
される制御信号(アナログ電圧)A1 により、画像信号
の増幅倍率、すなわち感度の調整がなされる。この場
合、前記制御信号A1 は、常時、VCA82に入力され
ている。
すようなガンマ特性(曲線の傾きの度合)の相違に対応
するものである。本実施例におけるガンマ補正回路83
は、2種類のガンマ補正値γ1 、γ2 が得られるよう
に、並列に接続された2つの補正回路を有しており、こ
れらに切り替えスイッチ84が接続された構成とされて
いる。前記2つの補正回路には、端子85a、85bが
それぞれ設けられ、これらの端子85a、85bのいず
れか一方に切り替えスイッチ84の切り替え端子が接続
され、ガンマ補正値γ1 、γ2 が選択される。
8に示す後述するニー特性においては、それぞれ、入力
レベル「S」のときの出力レベル「S’」が、基準の白
色レベルとなるように構成されている。
えは、制御手段15より出力される制御信号P3 (1ビ
ットのデジタル信号)によって制御される(下記表1参
照)。
なニー特性、すなわち大光量(入力レベルS以上)の領
域における出力レベルの圧縮の度合い(飽和レベル付近
における屈曲点の移動)を決定するものである。本実施
例では、ニー回路86に入力される制御信号(アナログ
電圧)A2 により、ニー特性が段階的に調整されるよう
に構成されている。なお、前記制御信号A2 は、常時、
ニー回路86に入力されている。
ログ電圧信号であって、このアナログ電圧信号は、制御
手段15から出力されるデンジタル信号をD/A変換器
22で変換して得られる信号である。本実施例におい
て、D/A変換器22から出力されるアナログ電圧信号
は、下記表2に示すように、0V〜5Vの範囲で16段
階の異なる電圧値である。
よびA2 の2つのアナログ電圧信号が出力可能な2チャ
ンネルD/A変換器である。
される信号は、クロック信号、シリアルデータ信号(1
ビットのデジタル信号)、ロード信号の3種である。図
15は、これら3種の信号のタイミングチャートであ
る。同図に示すように、シリアルデータ信号およびロー
ド信号は、クロック信号に同期して出力される。ロード
信号L1 が入力された後、クロック信号に同期して5つ
のシリアルデータ信号D0 、D1 、D2 、D3 およびD
4 が順次D/A変換器22へ入力され、次のロード信号
L2 の入力によって、これらのシリアルデータ信号がD
/A変換器22内で5ビットのパラレルデータ信号に変
換され、さらにこのパラレルデータ信号がアナログ電圧
信号に変換される。
に、D0 の値によって、アナログ電圧信号A1 、A2 の
いずれを出力するか、すなわちVCA82の感度調節と
ニー回路86のニー特性の設定のいずれを行うかの選択
がなされる。そして、D1 〜D4 の値の組み合わせによ
って、出力されるアナログ電圧信号A1 またはA2 の電
圧値が決定される。
手段は、CCD駆動パルス発生回路61と、増幅回路8
とに内在しており、その露出調整は、例えば、シャッタ
ー速度の調整(CCD電荷蓄積時間の調整)およびVC
A82の感度の調整(以下、これらを露出調整項目とい
う)のうちのいずれか1つまたは双方を行う。また、本
実施例における入出力特性調整手段は、増幅回路8に内
在しており、その入出力特性の調整は、例えば、ガンマ
補正回路83のガンマ値の選択およびニー回路86のニ
ー特性の設定(以下、これらを入出力特性調整項目とい
う)のうちのいずれか1つまたは双方を行う。
信号P1 、P2 、P3 、D0 、D1、D2 、D3 および
D4 が、それぞれ0、0、0、0、1、0、0および1
であった場合には、露出調整および入出力特性調整とし
て、シャッター速度1/60秒、ガンマ補正値γ1 で、
VCA82に3Vの電圧が印加されることとなる(表
1、表2参照)。
例えばE2 PROMのような不揮発性メモリー23が接
続されている。この不揮発性メモリー23には、露出調
整データおよび入出力特性調整データが格納されてお
り、制御手段15による制御によって、所定時に不揮発
性メモリー23から露出調整データおよび入出力特性調
整データが読み出される。そして、制御手段15からC
CD駆動パルス発生回路61、ガンマ補正回路83およ
びD/A変換器22に出力される前記各信号P1、P
2 、P3 、D0 、D1 、D2 、D3 およびD4 は、不揮
発性メモリー23から読み出された露出調整データおよ
び入出力特性調整データに基づいて決定される。
露出調整データは、前記各露出調整項目の少なくとも1
つを決定するためのデータである。また、不揮発性メモ
リー23内に格納されている入出力特性調整データは、
前記各入出力特性調整項目の少なくとも1つを決定する
ためのデータである。
説明すると、各シャッター速度1/60秒、1/125
秒、1/250秒および1/500秒にそれぞれ対応す
るメモリーデータ(例えば、00、01、02、03
(16進))が、不揮発性メモリー23の所定のアドレ
スに格納されており、読み出されたメモリーデータか
ら、制御手段15の演算部における演算によりシャッタ
ー速度を特定する。シャッター速度以外の露出調整項目
および入出力特性調整項目についても同様である。
出調整データは、通常、データシンボル読み取り装置の
工場出荷時にプリセットされる。この場合、不揮発性メ
モリー23には、1つの露出調整項目について1つの前
記メモリーデータ(1つの露出調整値)が記憶されてい
ても、1つの露出調整項目について複数のメモリーデー
タ(複数の露出調整値)が例えばテーブル化されて記憶
されていてもよい。前者の場合、不揮発性メモリー23
のメモリーデータを書き換えることにより、露出の設定
を変更することができる。また、後者の場合、例えば前
述した露出および入出力特性調整スイッチの選択に応じ
て、読み取り時に、設定すべき露出に対応するメモリー
データが読み出され、演算処理されて露出が決定される
ような構成とすることができる。このようなことは、前
記入出力特性調整データについても同様である。
整データの種類としては、前記メモリーデータに限ら
ず、例えば、各露出調整項目および各入出力特性調整項
目の設定値または特性、または、前記ガンマ補正値のよ
うな設定値または特性を決定するための係数や補正値
等、さらには、制御信号P1 、P2 、P3 、シリアルデ
ータ信号D0 〜D4 またはこれらのパラレル信号等の出
力パターン(表1、表2参照)等のデータであってもよ
い。そして、これらについても、前記と同様、1つの前
記データ(1つの調整値)が記憶されていても、複数の
データ(複数の調整値)が例えばテーブル化されて記憶
されていてもよい。
さらに異なる露出調整手段が付設された構成例を示すブ
ロック図である。同図に示す構成では、露出調整手段と
して、さらに絞り24と絞り駆動回路25とで構成され
る絞り機構が付設されている。
られ、CCD43での受光光量を調節するものであり、
絞り駆動回路25によって駆動される。絞り駆動回路2
5は、D/A変換器26を介して、制御手段15により
制御される。例えばこの絞り24を、アイリス・ストッ
プと、その絞り羽根を駆動するアイリスモータとで構成
し、アイリスモータの駆動量を調節することによって、
透光量を調節することができる。制御手段15は、絞り
駆動回路25を介してアイリスモータの駆動量を制御す
る。
3 の3つのアナログ電圧信号が出力可能な3チャンネル
D/A変換器であり、それ以外の構成は前記D/A変換
器22と同様である。
制御手段15から出力される3種のデジタル信号に基づ
いて、アナログ電圧信号A1 、A2 およびA3 を出力す
る。このうちのアナログ電圧信号A3 は、絞り駆動回路
25に入力される。絞り駆動回路25は、印加されるア
ナログ電圧の大小により、絞り値を連続的または段階的
(下記表3の場合、16段階)に調整するよう制御す
る。なお、前記アナログ電圧信号A1 、A2 およびA3
は、それぞれ、常時、D/A変換器26から出力されて
いる。
構成例におけるD/A変換器26に入力されるクロック
信号、シリアルデータ信号およびロード信号のタイミン
グチャートである。同図に示すように、ロード信号L1
が入力された後、クロック信号に同期して6つのシリア
ルデータ信号D0 、D1 、D2 、D3 、D4 およびD5
が順次D/A変換器26へ入力され、次のロード信号L
2 の入力によって、これらのシリアルデータ信号がD/
A変換器26内で6ビットのパラレルデータ信号に変換
され、さらにこのパラレルデータ信号がアナログ信号に
変換される。
よびD1 の値の組み合わせによって、アナログ電圧信号
A1 、A2 およびA3 のうちのいずれを出力するか、す
なわちVCA82の感度調節と、ニー回路86のニー特
性の設定と、絞り24の絞り値の設定のいずれを行うか
の選択がなされる。なお、「D0 、D1 」が「0、0」
の場合にはA1 、「1、0」の場合にはA2 、「0、
1」の場合にはA3 が選択される。
って、出力されるアナログ電圧信号A1 、A2 またはA
3 の電圧値が決定される。
不揮発性メモリー23に格納される露出調整データは、
露出調整項目として絞り値に関するデータが追加され
る。
ば、直径の異なる複数の開口がターレット状に配置さ
れ、このターレットを適宜回転して、光路上に位置させ
る開口を選択するような構成のものであってもよい。
D43での受光光量を調整する機構として、CCD43
の受光面側に光学フィルターを挿入/退避させる構成、
または透過率可変の光学フィルターを設置する構成を採
用してもよい。この場合には、不揮発性メモリー23に
格納される露出調整データは、露出調整項目として光学
フィルターの制御に関するデータが追加される。
手段は、それぞれ、以上で説明した構成のものに限定さ
れず、例えば、A/D変換器9にて変換されたデジタル
画像信号に補正を加える補正回路(図示せず)であって
もよい。
実際のデータシンボル38の読み取りに先立って、回路
各部が正常に作動するか否かのテストを自ら行うことが
できるような構成とするのが好ましい。以下、その構成
例について説明する。
モリー(ROM)27を有し、このメモリー27には、
基準画像信号(リファレンス信号)が記憶されている。
この基準画像信号は、テストまたはデモンストレーショ
ン等のためのモデル化された画像信号であり、例えば図
20、図21または図22に示すような比較的単純な波
形の信号が挙げられる。なお、基準画像信号の波形がこ
れらに限定されないことは言うまでもなく、より複雑な
波形の信号であってもよい。また、この基準画像信号
は、読み取るデータシンボル38の体系において、所望
の情報を持つものであるのが好ましい。
とメモリー27とは、共通のライン28により2値化回
路10の入力側に接続されており、A/D変換器9から
出力されるデジタル画像信号とメモリー27から読み出
される基準画像信号とが、2値化回路10に選択的に入
力されるよう構成されている。
りモードが選択されているときには、メモリー27から
の基準画像信号の読み出しは行われず、CCD43から
の画像信号は、増幅回路8を経た後、A/D変換器9に
よりデジタル画像信号とされて2値化回路10に入力さ
れ、以後、前述したようにシリアル/パラレル変換回路
11を経てメインメモリー12に格納される。
1画面分のデータが格納されたら、そのデータがメイン
メモリー12から順次読み出され、制御手段15に入力
されて画像処理およびデコードがなされ、さらに、通信
用ドライバー16により出力端子21に出力される。
テストモードが選択されているときには、メモリー27
からの基準画像信号が読み出され、2値化回路10に入
力され、以後、前記画像信号と同様にシリアル/パラレ
ル変換回路11を経てメインメモリー12に格納され
る。このとき、制御手段15からは、A/D変換器9を
ハイインピーダンスにするアウトプットイネーブル信号
が出力される。これにより、A/D変換器9からのデジ
タル画像信号の出力が停止される。
1画面分の基準画像信号に対応したデータが格納された
ら、そのデータがメインメモリー12から順次読み出さ
れ、制御手段15に入力されて画像処理およびデコード
がなされ、さらに、通信用ドライバー16により出力端
子21に出力される。
回路10、シリアル/パラレル変換回路11、メインメ
モリー12等の信号処理回路が正常に機能しているか否
かのテストを容易かつ正確に行うことができる。このよ
うなテストは、実際のデータシンボル38の読み取りに
先立って行うのが好ましい。
ド切り替えスイッチを有さない場合には、データシンボ
ル読み取り装置を例えば工場出荷する際に基準画像信号
に基づいて前記と同様のテストを行うことができる。
なる複数のパターンの基準画像信号が記憶されており、
これらのうちから適宜選択して基準画像信号を読み出
し、その後の信号処理を行う構成としてもよい。
は、制御手段15に内蔵されているものに限らず、制御
手段15とは別個に設置されているものでもよく、ま
た、このメモリーは、書き換え可能なもの(不揮発性メ
モリー)であってもよい。
ニター装置33でモニターし得るような構成としてもよ
い。
各部が正常に作動するか否かのテストをデータシンボル
読み取り装置自らが行うことができるので、生産現場で
の検査、定期検査、故障発生時等において、特別の検査
装置を用いることなく容易にテストを行うことができ
る。
ンターフェースアダプタ29は、データシンボル読み取
り装置1の外部装置として説明したが、本発明のデータ
シンボル読み取り装置は、インターフェースアダプタま
たはこれに相当するものが内蔵されていてもよい。この
場合、モニター信号として外部へ出力される信号は、接
続されるモニター装置の画像信号を構成するもの、すな
わちビデオ信号となる。
置を図示の構成例について説明したが、本発明はこれに
限定されるものではない。
ボル読み取り装置によれば、2次元データシンボルを簡
易な構成の装置で容易かつ正確に読み取ることができ
る。
D変換器によりmビットのデジタル画像信号に変換され
た後、2値化回路により2値化されるので、A/D変換
器により直接1ビットのデジタル画像信号に変換し、こ
れを2値化データとする場合に比較して、より正確な2
値化データ(1ビット)が得られ、これにより読み取り
エラーを大幅に減少することができる。
は、例えば、露出を制御して作成されるので、容易に精
度の良いしきい値データを作成することができる。
置は、しきい値データを不揮発性メモリーに格納するた
め、電源のオン・オフにかかわらず、しきい値データを
永続的に保持することができる。さらに、不揮発性メモ
リーが記憶内容の書き換え可能なものである場合には、
データシンボル読み取り装置の特性やデータシンボルの
特性に応じたしきい値データに書き換えることができ、
これにより光源や光学系等のムラによる誤差やこれらの
部品交換による差を吸収(補正)することが可能とな
る。
よび垂直同期信号に基づいて2値化を行う場合には、比
較するデータとの対応をとりやすく、より正確な2値化
データが得られる。
を模式的に示す断面側面図である。
シンボル読み取り領域とデータシンボルとを示す平面図
である。
成の一例を示すブロック図である。
て、データシンボルの読み取りの際の動作を示すフロー
チャートである。
て、データシンボルの読み取りの際の動作を示すフロー
チャート(図4に従属)である。
て、データシンボルの読み取りの際の動作を示すフロー
チャートである。
て、データシンボルの読み取りの際の動作を示すフロー
チャート(図6に従属)である。
て、データシンボルの読み取りの際のタイミングチャー
トである。
て、しきい値データを作成する際のタイミングチャート
である。
るデジタル画像信号の出力の経時変化を示すグラフであ
る。
て、パラレルデータを得る際のタイミングチャートであ
る。
るメインメモリーのメモリーマップを模式的に示す説明
図である。
するCCD駆動回路および増幅回路の構成例を示すブロ
ック図である。
するCCD駆動回路および増幅回路の他の構成例を示す
ブロック図である。
チャートである。
チャートである。
ンマ特性を示すグラフである。
ー特性を示すグラフである。
る制御手段およびその周囲の回路構成を示すブロック図
である。
る。
る。
る。
Claims (10)
- 【請求項1】 2次元のデータシンボルを読み取るデー
タシンボル読み取り装置であって、 前記データシンボルの読み取り領域からの入射光を受光
して光電変換する読み取り部と、前記読み取り部からの
画像信号をmビット(ただしmは2以上の整数)のデジ
タルデータに変換するA/D変換器と、該A/D変換器
により変換されたデジタルデータを2値化する2値化回
路と、しきい値データを格納し得る不揮発性メモリーと
を有し、 前記2値化回路は、前記不揮発性メモリーから読み出さ
れた前記しきい値データに基づいて前記デジタルデータ
を2値化するよう構成されていることを特徴とするデー
タシンボル読み取り装置。 - 【請求項2】 前記しきい値データは、mビットのデー
タである請求項1に記載のデータシンボル読み取り装
置。 - 【請求項3】 前記しきい値データは、データシンボル
の読み取り時と異なる露出で読み取りを行って作成され
る請求項1または2に記載のデータシンボル読み取り装
置。 - 【請求項4】 露出を調整する露出調整手段を有し、該
露出調整手段によりデータシンボルの読み取り時と異な
る露出で読み取りを行ってしきい値データを作成する請
求項3に記載のデータシンボル読み取り装置。 - 【請求項5】 前記しきい値データは、前記データシン
ボルの最大明度と同程度の明度のテストチャートに対
し、データシンボルの読み取り時のほぼ半分の露光量で
読み取りを行うことにより得られる請求項3または4に
記載のデータシンボル読み取り装置。 - 【請求項6】 前記半分の露光量は、シャッター速度を
データシンボルの読み取り時のほぼ2倍とすることによ
って得られる請求項5に記載のデータシンボル読み取り
装置。 - 【請求項7】 さらに同期信号発生回路を有し、前記2
値化回路は、該同期信号発生回路からの同期信号に基づ
いて前記デジタルデータを2値化するよう構成されてい
る請求項1ないし6のいずれかに記載のデータシンボル
読み取り装置。 - 【請求項8】 前記同期信号は水平同期信号および垂直
同期信号である請求項7に記載のデータシンボル読み取
り装置。 - 【請求項9】 前記読み取り領域へ投光する投光部を有
し、この投光部が前記読み取り部と一体化されている請
求項1ないし8のいずれかに記載のデータシンボル読み
取り装置。 - 【請求項10】 前記2値化回路により2値化されたデ
ータをデコードして出力する機能を有する請求項1ない
し9のいずれかに記載のデータシンボル読み取り装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP07939294A JP3392934B2 (ja) | 1993-03-25 | 1994-03-24 | データシンボル読み取り装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9062193 | 1993-03-25 | ||
JP5-90621 | 1993-03-25 | ||
JP07939294A JP3392934B2 (ja) | 1993-03-25 | 1994-03-24 | データシンボル読み取り装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06333076A true JPH06333076A (ja) | 1994-12-02 |
JP3392934B2 JP3392934B2 (ja) | 2003-03-31 |
Family
ID=26420412
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP07939294A Expired - Fee Related JP3392934B2 (ja) | 1993-03-25 | 1994-03-24 | データシンボル読み取り装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3392934B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5793031A (en) * | 1993-03-25 | 1998-08-11 | Asahi Kogaku Kogyo Kabushiki Kaisha | Two-dimensional encoded symbol reading device with plural operating modes |
-
1994
- 1994-03-24 JP JP07939294A patent/JP3392934B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5793031A (en) * | 1993-03-25 | 1998-08-11 | Asahi Kogaku Kogyo Kabushiki Kaisha | Two-dimensional encoded symbol reading device with plural operating modes |
Also Published As
Publication number | Publication date |
---|---|
JP3392934B2 (ja) | 2003-03-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
NL1011406C2 (nl) | CMOS beeldsensor met testschakeling voor het verifiëren van de werking daarvan. | |
US5606160A (en) | Symbol reading device | |
JP2000050317A (ja) | イメ―ジセンサのエラ―検出及び補正装置 | |
JPH10285473A (ja) | 画像信号補正装置 | |
JP3392934B2 (ja) | データシンボル読み取り装置 | |
JPH06333079A (ja) | データシンボル読み取り装置 | |
JPH06333068A (ja) | データシンボル読み取り装置 | |
JPH06333077A (ja) | データシンボル読み取り装置 | |
JPH06333078A (ja) | データシンボル読み取り装置 | |
JPH06333075A (ja) | データシンボル読み取り装置 | |
US4653111A (en) | Image data monitor apparatus | |
JPH0396171A (ja) | 画像読取方法 | |
KR20090098498A (ko) | 촬상소자를 갖는 디지털 촬영장치가 사용되는 환경에 의한플리커 주파수를 결정하는 방법, 이 방법을 실행할 수 있는디지털 촬영장치 및 이 방법을 실행시키기 위한프로그램을 저장한 기록매체 | |
JPS62203460A (ja) | 画像読取装置 | |
JPH11109905A (ja) | モニター自動調整装置及び調整方法 | |
JPS5919389B2 (ja) | 光学文字読取装置 | |
JPS6355111B2 (ja) | ||
JPH0477951B2 (ja) | ||
SU849196A1 (ru) | Устройство дл съема координат сэКРАНА элЕКТРОННО-лучЕВОй ТРубКи | |
JPS6279338A (ja) | 表面状態表示装置 | |
JPH084326B2 (ja) | 撮像装置 | |
JPH06253143A (ja) | イメージセンサ | |
JPH04326850A (ja) | 画像読み取り装置 | |
JPH05260371A (ja) | 画像処理装置 | |
JPH04337875A (ja) | 画像読み取り装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080124 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090124 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090124 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090124 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100124 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110124 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |