JPH06332874A - Test program starting method - Google Patents

Abstract

PURPOSE:To suppress the number of jobs to be abnormally finished at a minimum when any hardware fault is detected by reducing the overhead of a test program at the same time. CONSTITUTION:Concerning the method for starting the test program while operating a system where one job JA is allocated to plural processor elements PE1 and PE2 and processed inside the multiprocessor system which is provided with plural processor elements PEi (i=0, 1, 2...) equipped with operating systems OSi (i=0, 1, 2...) and stores the test program for hardware fault detection to be executed under the control of each OS in each PE, the OS simultaneously start the test program with all the PEs related to the execution of the job JA synchronously with the end of one job JA.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明は、例えば、科学技術計算
用計算機など、複数のプロセッサエレメント（ＰＥ）を
具備したマルチプロセッサシステムに利用されるもので
あり、特に、オペレーティングシステム（以下、「Ｏ
Ｓ」という）の配下で実行されるテストプログラム（シ
ステムのハードウエア障害を検出するためのプログラ
ム）の起動方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention is used in a multiprocessor system having a plurality of processor elements (PE), such as a computer for scientific and technological calculations, and particularly, an operating system (hereinafter referred to as "O").
S ”) is executed under the control of a test program (a program for detecting a hardware failure of the system).

【０００２】[0002]

【従来の技術】図８は従来技術の説明図１（Ａはシステ
ム構成図、ＢはＰＥ４処理時の説明図）、図９は従来技
術の説明図２（ＰＥ処理時のタイミングチャート）、図
１０は従来技術の説明図３（ＰＥ４処理時のタイミング
チャート）である。2. Description of the Related Art FIG. 8 is an explanatory diagram 1 of a conventional technique (A is a system configuration diagram, B is an explanatory diagram of PE4 processing), FIG. 10 is an explanatory diagram 3 (timing chart at the time of PE4 processing) of the conventional technique.

【０００３】図８〜図１０中、ＰＥ０、ＰＥ１、ＰＥ
２、ＰＥ３、ＰＥ４・・・はプロセッサエレメント(Pro
cessor Element) 、ＯＳ０、ＯＳ１、ＯＳ２、ＯＳ３、
ＯＳ４・・・はオペレーティングシステム(Operating S
ystem)、ＵＰ０、ＵＰ１、ＵＰ２、ＵＰ３、ＵＰ４・・
・はユーザプログラム、ＴＥ０、ＴＥ１、ＴＥ２、ＴＥ
３、ＴＥ４・・・はテストプログラム、ＪＡ、ＪＢ、Ｊ
Ｃ、ＪＤはジョブを示す。8 to 10, PE0, PE1, PE
2, PE3, PE4 ... are processor elements (Pro
cessor Element), OS0, OS1, OS2, OS3,
OS4 ... is an operating system
ystem), UP0, UP1, UP2, UP3, UP4 ...
・ User program, TE0, TE1, TE2, TE
3, TE4 ... are test programs, JA, JB, J
C and JD indicate jobs.

【０００４】§１：マルチプロセッサシステムの説明・
・・図８Ａ参照 従来、マルチプロセッサシステムとして、例えば、図８
Ａに示したような構成のシステムが知られていた。§1: Description of multiprocessor system
.. See FIG. 8A. As a conventional multiprocessor system, for example, FIG.
A system having a configuration shown in A has been known.

【０００５】このシステムは、複数のプロセッサエレメ
ントＰＥｉ（ｉ＝０、１、２・・・ｎ−１）を具備して
おり、その内の１個のプロセッサ、例えばＰＥ０を、他
のプロセッサエレメントに対する制御用のプロセッサと
して使用するものである。This system comprises a plurality of processor elements PEi (i = 0, 1, 2, ... N-1), one of which, for example PE0, is used for other processor elements. It is used as a control processor.

【０００６】そして、各プロセッサエレメントＰＥｉ
（ｉ＝０、１、２・・・ｎ−１）には、それぞれ、オペ
レーティングシステムＯＳｉ（ｉ＝０、１、２・・・ｎ
−１）と、ユーザプログラムＵＰｉ（ｉ＝０、１、２・
・・ｎ−１）と、テストプログラムＴＥｉ（ｉ＝０、
１、２・・・ｎ−１）が設けてある。Then, each processor element PEi
(I = 0,1,2, ... n-1) has operating system OSi (i = 0,1,2, ... n), respectively.
−1) and the user program UPi (i = 0, 1, 2, ...
..N-1) and the test program TEi (i = 0,
1, 2, ... N-1) are provided.

【０００７】この場合、テストプログラムＴＥｉ（ｉ＝
０、１、２・・・ｎ−１）は、各プロセッサエレメント
ＰＥｉ内のハードウエア障害を検出するためのプログラ
ムであり、各プロセッサエレメントＰＥｉ内のオペレー
ティングシステムＯＳｉの配下で実行されるものであ
る。In this case, the test program TEi (i =
0, 1, 2, ... N-1) is a program for detecting a hardware failure in each processor element PEi, which is executed under the operating system OSi in each processor element PEi. .

【０００８】ところで一般的に、上記のようなマルチプ
ロセッサシステムでは、或るジョブを実行する際、１つ
のジョブを複数のプロセッサエレメントに割り当てて実
行（並列処理）させる。Generally, in a multiprocessor system as described above, when a certain job is executed, one job is assigned to a plurality of processor elements and executed (parallel processing).

【０００９】また、システムのハードウエア障害を検出
するために、各プロセッサエレメントでは、一定時間毎
に、テストプログラムを実行させている。この場合、Ｏ
Ｓからの割り込みにより、実行中のジョブを一時中断さ
せ、テストプログラムを起動して実行させている。Further, in order to detect a hardware failure of the system, each processor element executes a test program at regular intervals. In this case, O
The job being executed is temporarily interrupted by the interrupt from S, and the test program is activated and executed.

【００１０】§２：ＰＥ４内の処理説明・・・図８Ｂ参
照 以下、プロセッサエレメントの処理の１例として、プロ
セッサエレメントＰＥ４の処理例を、図８Ｂを参照しな
がら説明する。§2: Description of processing in PE4 ... See FIG. 8B Hereinafter, an example of processing of the processor element PE4 will be described as an example of processing of the processor element with reference to FIG. 8B.

【００１１】プロセッサエレメントＰＥ４内では、オペ
レーティングシステムＯＳ４の配下で、ハードウエア障
害を検出するためのテストプログラムＴＥ４を、一定時
間毎に実行させている。In the processor element PE4, a test program TE4 for detecting a hardware failure is executed under a control of the operating system OS4 at regular time intervals.

【００１２】その際、一定時間毎に、オペレーティング
システムＯＳ４から、ユーザプログラムＵＰ４に割り込
みを行うことにより、実行中のジョブを一時中断させ、
テストプログラムＴＥ４を起動させる。At this time, the job being executed is temporarily suspended by interrupting the user program UP4 from the operating system OS4 at regular intervals.
The test program TE4 is activated.

【００１３】例えば、ユーザプログラムＵＰ４により、
ジョブＪＡを実行している途中の時刻ｔ１で、オペレー
ティングシステムＯＳ４が、ユーザプログラムＵＰ４に
割り込みを行うことにより、ジョブＪＡの処理を中断さ
せ、テストプログラムＴＥ４を起動させる。For example, by the user program UP4,
At time t1 during the execution of the job JA, the operating system OS4 interrupts the user program UP4 to interrupt the processing of the job JA and activate the test program TE4.

【００１４】これにより、オペレーティングシステムＯ
Ｓ４の配下でテストプログラムＴＥ４を実行し、ハード
ウエア障害の検出を行う。そして、時刻ｔ２で、テスト
プログラムＴＥ４の処理が終了すると、テストプログラ
ムＴＥ４からオペレーティングシステムＯＳ４に対し、
テストプログラムＴＥ４の終了通知（処理の終了通知）
を行う。As a result, the operating system O
The test program TE4 is executed under the control of S4 to detect a hardware failure. Then, at the time t2, when the processing of the test program TE4 ends, the test program TE4 instructs the operating system OS4 to
End notification of test program TE4 (end notification of processing)
I do.

【００１５】このテストプログラムＴＥ４の終了通知を
行う場合、テストプログラムＴＥ４の実行で、ハードウ
エア障害を検出しなかったら、ハードウエアが正常であ
ることを報告する。When the end notification of the test program TE4 is given, if the hardware failure is not detected during the execution of the test program TE4, it reports that the hardware is normal.

【００１６】その後、中断していたジョブＪＡの続きを
実行し、時刻ｔ３でジョブＪＡが終了すると、ユーザプ
ログラムＵＰ４から、オペレーティングシステムＯＳ４
に対し、ジョブＪＡの終了通知を行う。After that, the continuation of the interrupted job JA is executed, and when the job JA ends at time t3, the operating system OS4 is changed from the user program UP4.
The job JA is notified of the end.

【００１７】以後、同様にして、ユーザプログラムＵＰ
４を実行しながら、一定時間毎に、テストプログラムＴ
Ｅ４を起動させて実行する。なお、プロセッサエレメン
トＰＥ４以外のプロセッサエレメントでも、上記と同様
にして、処理を行う。Thereafter, the user program UP is similarly processed.
4 while executing the test program T
Run and run E4. The processor elements other than the processor element PE4 also perform processing in the same manner as above.

【００１８】§３：複数プロセッサエレメントによる処
理の説明・・・図９参照 上記構成のマルチプロセッサシステムにおいて、例え
ば、４個のプロセッサエレメントＰＥ１、ＰＥ２、ＰＥ
３、ＰＥ４に、ジョブＪＡを割り当てた場合の処理例を
図９に基づいて説明する。なお、プロセッサエレメント
ＰＥ４の処理は、図８Ｂと同じである。§3: Description of processing by a plurality of processor elements--see FIG. 9 In the multiprocessor system having the above configuration, for example, four processor elements PE1, PE2, PE
An example of processing when the job JA is assigned to the PE3 and PE4 will be described with reference to FIG. The processing of the processor element PE4 is the same as in FIG. 8B.

【００１９】この場合、４個のプロセッサエレメントＰ
Ｅ１、ＰＥ２、ＰＥ３、ＰＥ４では、それぞれユーザプ
ログラムＵＰ１、ＵＰ２、ＵＰ３、ＵＰ４により、ジョ
ブＪＡを実行する。In this case, four processor elements P
In E1, PE2, PE3, and PE4, the job JA is executed by the user programs UP1, UP2, UP3, and UP4, respectively.

【００２０】そして、各プロセッサエレメントＰＥ１、
ＰＥ２、ＰＥ３、ＰＥ４では、それぞれ、図９に示した
所定の時刻にジョブＪＡを終了するが、プロセッサエレ
メントＰＥ４では、時刻ｔ１でジョブＪＡを中断し、テ
ストプログラムＴＥ４を実行する。Then, each processor element PE1,
In each of PE2, PE3, and PE4, the job JA ends at the predetermined time shown in FIG. 9, but in the processor element PE4, the job JA is interrupted at the time t1 and the test program TE4 is executed.

【００２１】その後、時刻ｔ２でテストプログラムＴＥ
４の処理が終了すると、ジョブＪＡの続きを実行し、時
刻ｔ３で、ジョブＪＡを終了する。この場合、ＰＥ１〜
ＰＥ３では、ジョブＪＡの実行中にテストプログラムを
実行しなかった（テストプログラムの起動前に、ジョブ
ＪＡが終了しているため）とすると、プロセッサエレメ
ントＰＥ４だけが、テストプログラムＴＥ４の実行時間
（ｔ１〜ｔ２の間）だけ、ジョブＪＡの処理が遅れるこ
とになる。Thereafter, at time t2, the test program TE
When the processing of 4 is completed, the continuation of job JA is executed, and at time t3, job JA is completed. In this case, PE1
In PE3, if the test program is not executed during the execution of job JA (because job JA is completed before the start of the test program), only processor element PE4 executes the execution time (t1) of test program TE4. The processing of the job JA is delayed by (between t2 and t2).

【００２２】すなわち、ジョブＪＡの実行途中で、割り
込みによりテストプログラムを実行すると、テストプロ
グラムの実行時間だけ、ジョブＪＡの処理が遅れること
になる。That is, if the test program is executed by interruption during the execution of the job JA, the processing of the job JA is delayed by the execution time of the test program.

【００２３】§４：テストプログラムにより、ハードウ
エア障害を検出した場合の説明・・・図１０参照 以下、プロセッサエレメントＰＥ４の処理例を、図１０
のタイミングチャートに基づいて説明する。なお、図１
０において、Ｋはテストプログラムの起動周期である。§4: Description of the case where a hardware failure is detected by the test program ... See FIG. 10. Hereinafter, a processing example of the processor element PE4 will be described with reference to FIG.
The timing chart will be described. Note that FIG.
At 0, K is the activation period of the test program.

【００２４】例えば、ユーザプログラムＵＰ４により、
ジョブＪＡを実行している途中の時刻ｔ１で、オペレー
ティングシステムＯＳ４が、ユーザプログラムＵＰ４に
割り込みを行うことにより、ジョブＪＡの処理を中断さ
せ、テストプログラムＴＥ４を起動させる。For example, by the user program UP4,
At time t1 during the execution of the job JA, the operating system OS4 interrupts the user program UP4 to interrupt the processing of the job JA and activate the test program TE4.

【００２５】これにより、オペレーティングシステムＯ
Ｓ４の配下でテストプログラムＴＥ４を実行し、ハード
ウエア障害の検出を行う。そして、時刻ｔ２で、テスト
プログラムＴＥ４の処理が終了すると、テストプログラ
ムＴＥ４からオペレーティングシステムＯＳ４に対し、
テストプログラムＴＥ４の終了通知（処理の終了通知）
を行う。As a result, the operating system O
The test program TE4 is executed under the control of S4 to detect a hardware failure. Then, at the time t2, when the processing of the test program TE4 ends, the test program TE4 instructs the operating system OS4 to
End notification of test program TE4 (end notification of processing)
I do.

【００２６】この終了通知を行う場合、テストプログラ
ムＴＥ４の実行で、ハードウエア障害を検出しなかった
ため（この例では正常とする）、ハードウエアが正常で
あることを報告する。When this end notification is given, since the test program TE4 was executed and no hardware failure was detected (normal in this example), it is reported that the hardware is normal.

【００２７】その後、中断していたジョブＪＡの続きを
実行し、時刻ｔ３でジョブＪＡが終了すると、ユーザプ
ログラムＵＰ４から、オペレーティングシステムＯＳ４
に対し、ジョブＪＡの終了通知を行う。After that, the continuation of the suspended job JA is executed, and when the job JA ends at the time t3, the operating system OS4 is changed from the user program UP4.
The job JA is notified of the end.

【００２８】その後、ユーザプログラムＵＰ４により、
ジョブＪＢ、ＪＣ、ＪＤの順に処理を行い、ジョブＪＤ
の実行途中の時刻ｔ４で、テストプログラムの起動を行
う時刻（テストプログラムの起動周期Ｋ）になったとす
る。Then, by the user program UP4,
Jobs JB, JC, and JD are processed in this order, and job JD
It is assumed that at time t4 during the execution of, the time to start the test program (the start cycle K of the test program) has come.

【００２９】この時刻ｔ４で、再び、オペレーティング
システムＯＳ４からユーザプログラムＵＰ４に対し、割
り込みを行って、ジョブＪＤの処理を中断させ、テスト
プログラムＴＥ４を起動させる。At time t4, the operating system OS4 again interrupts the user program UP4 to interrupt the processing of the job JD and activate the test program TE4.

【００３０】このようにして、テストプログラムＴＥ４
を実行し、時刻ｔ５で、テストプログラムＴＥ４の処理
が終了すると、テストプログラムＴＥ４から、オペレー
ティングシステムＯＳ４に対し、テストプログラムＴＥ
４の終了通知を出す。In this way, the test program TE4
And the processing of the test program TE4 ends at time t5, the test program TE4 instructs the operating system OS4 to execute the test program TE4.
Issue 4 end notification.

【００３１】この時、テストプログラムＴＥ４の実行に
より、ハードウエア障害を検出したとすると、テストプ
ログラムＴＥ４の終了通知において、ハードウエアの異
常報告を行う。At this time, if a hardware failure is detected by executing the test program TE4, a hardware abnormality is reported in the end notification of the test program TE4.

【００３２】以上のようにして、プロセッサエレメント
ＰＥ４の処理を行うが、上記時刻ｔ５での異常報告で
は、時刻ｔ２からｔ４の間に実行したジョブ全て（Ｊ
Ａ、ＪＢ、ＪＣ、ＪＤ）が異常終了対象のジョブとな
る。The processing of the processor element PE4 is performed as described above. However, in the abnormality report at the time t5, all the jobs (J
A, JB, JC, JD) are jobs that are subject to abnormal termination.

【００３３】なお、この場合、ジョブＪＡが異常終了と
なるから、時刻ｔ１以前に実行したジョブＪＡについて
も異常終了となる。In this case, since the job JA ends abnormally, the job JA executed before the time t1 also ends abnormally.

【００３４】[0034]

【発明が解決しようとする課題】上記のような従来のも
のにおいては、次のような課題があった。 ：各プロセッサエレメントで実行中のジョブに同期さ
せることなく、各プロセッサエレメントに対し、一定時
間毎にテストプログラムを実行させていた。SUMMARY OF THE INVENTION The above-mentioned conventional devices have the following problems. : Each processor element was caused to execute a test program at regular intervals without being synchronized with the job being executed by each processor element.

【００３５】このため、複数のプロセッサエレメントに
またがるジョブの場合、テストプログラムを実行してい
たプロセッサエレメント（上記の例ではＰＥ４）だけ、
処理が遅くなる（テストプログラムの実行時間だけ、ジ
ョブの終了が遅くなる）。Therefore, in the case of a job spanning a plurality of processor elements, only the processor element (PE4 in the above example) that was executing the test program,
Processing is slow (job execution is delayed for the test program execution time).

【００３６】従って、処理効率が悪く、マルチプロセッ
サシステムの性能が低下する。 ：テストプログラムの実行により、ハードウエア障害
が検出された際、障害の影響を受けたと思われるジョブ
を多数、異常終了させなければならなかった。Therefore, the processing efficiency is poor and the performance of the multiprocessor system is degraded. : When a hardware error was detected by the execution of the test program, many jobs that seemed to be affected by the error had to be abnormally terminated.

【００３７】従って、この点でも、処理効率が悪く、マ
ルチプロセッサシステムの性能が低下する。本発明は、
このような従来の課題を解決し、マルチプロセッサシス
テムにおいて、テストプログラムのオーバーヘッドを減
らすと同時に、テストプログラムにより、ハードウエア
障害が検出された際に、異常終了すべきジョブを最小限
に抑えることを目的とする。Therefore, also in this point, the processing efficiency is poor and the performance of the multiprocessor system is deteriorated. The present invention is
It is possible to solve such conventional problems and reduce the overhead of the test program in a multiprocessor system, and at the same time, minimize the jobs that should be abnormally terminated when the test program detects a hardware failure. To aim.

【００３８】[0038]

【課題を解決するための手段】図１は本発明の原理説明
図であり、図１中、図８〜図１０と同じものは、同一符
号で示してある。FIG. 1 is a diagram for explaining the principle of the present invention. In FIG. 1, the same parts as those in FIGS. 8 to 10 are designated by the same reference numerals.

【００３９】本発明は上記の課題を解決するため、次の
ように構成した。 ：それぞれ、オペレーティングシステム（ＯＳｉ：ｉ
＝０、１、２・・・ｎ−１）を有する複数のプロセッサ
エレメント（ＰＥｉ：ｉ＝０、１、２・・・ｎ−１）を
具備し、各プロセッサエレメント内に、上記各オペレー
ティングシステムの配下で実行させ、システムのハード
ウエア障害を検出するためのテストプログラム（ＴＥ
ｉ：ｉ＝０、１、２・・・ｎ−１）を格納したマルチプ
ロセッサシステムで、１つのジョブ（ＪＡ）を、複数の
プロセッサエレメント（ＰＥ１、ＰＥ２）に割り当てて
処理しているシステム運用中に、上記テストプログラム
を起動させるテストプログラム起動方法において、上記
１つのジョブ（ＪＡ）の終了に同期して、該ジョブ（Ｊ
Ａ）の実行に関わった全てのプロセッサエレメント（Ｐ
Ｅ１、ＰＥ２）で、上記オペレーティングシステムが、
一斉にテストプログラムを起動させるように構成した。In order to solve the above problems, the present invention has the following configuration. : Operating system (OSi: i)
A plurality of processor elements (PEi: i = 0,1,2, ... n-1) having 0,1,2, ... n-1), and each operating system is provided in each processor element. Test program (TE to detect system hardware failure).
i: i = 0, 1, 2, ... N-1) is stored in the multiprocessor system, and one job (JA) is assigned to a plurality of processor elements (PE1, PE2) and processed. In the test program starting method for starting the test program, the job (J) is synchronized with the end of the one job (JA).
All processor elements (P
E1, PE2), the operating system is
It is configured to start the test programs all at once.

【００４０】：構成において、プロセッサエレメン
ト（ＰＥｉ：ｉ＝０、１、２・・・ｎ−１）の内、各プ
ロセッサエレメントに対する制御用のプロセッサエレメ
ント（ＰＥ０）が、１つのジョブ（ＪＡ）の実行に関わ
った全てのプロセッサエレメント（ＰＥ１、ＰＥ２）か
らのジョブ終了通知により、１つのジョブ（ＪＡ）の終
了を確認した時、上記ジョブ（ＪＡ）の実行に関わった
全てのプロセッサエレメント（ＰＥ１、ＰＥ２）に対
し、テストプログラムの起動を指示することにより、こ
れら各プロセッサエレメントのオペレーティングシステ
ム（ＯＳ１、ＯＳ２）が、それぞれ、テストプログラム
（ＴＥ１、ＴＥ２）を起動するように構成した。In the configuration, among the processor elements (PEi: i = 0, 1, 2, ... N-1), the processor element (PE0) for controlling each processor element is one job (JA). When the end of one job (JA) is confirmed by the job end notification from all the processor elements (PE1, PE2) involved in the execution, all the processor elements (PE1, PE1, By instructing PE2) to start the test program, the operating systems (OS1 and OS2) of these processor elements are configured to start the test programs (TE1 and TE2), respectively.

【００４１】[0041]

【作用】上記構成に基づく本発明の作用を、図１に基づ
いて説明する。例えば、プロセッサエレメントＰＥ０を
制御用のプロセッサエレメントとし、２個のプロセッサ
エレメントＰＥ１、ＰＥ２で、１つのジョブＪＡを処理
している場合に、テストプログラムを起動させるには、
次のようにする。The operation of the present invention based on the above configuration will be described with reference to FIG. For example, when the processor element PE0 is used as a control processor element and two job elements PE1 and PE2 process one job JA,
Do the following:

【００４２】今、プロセッサエレメントＰＥ１、ＰＥ２
で、それぞれユーザプログラムによりジョブＪＡを実行
しているとする。その後、プロセッサエレメントＰＥ
１、ＰＥ２では、ジョブＪＡが終了すると、プロセッサ
エレメントＰＥ０に対し、ジョブＪＡの終了通知を出
す。Now, the processor elements PE1 and PE2
Then, it is assumed that the job JA is executed by each user program. After that, the processor element PE
In 1 and PE2, when the job JA ends, the end notification of the job JA is issued to the processor element PE0.

【００４３】このようにして、プロセッサエレメントＰ
Ｅ０が、プロセッサエレメントＰＥ１、ＰＥ２からのジ
ョブＪＡの終了通知を受け取ることにより、各プロセッ
サエレメントＰＥ１、ＰＥ２でのジョブＪＡの終了を確
認する。In this way, the processor element P
When E0 receives the end notification of the job JA from the processor elements PE1 and PE2, the end of the job JA in each processor element PE1 and PE2 is confirmed.

【００４４】そして、プロセッサエレメントＰＥ０が、
プロセッサエレメントＰＥ１、ＰＥ２でのジョブＪＡの
終了を確認した時、各プロセッサエレメントＰＥ１、Ｐ
Ｅ２に対し、テストプログラムの起動指令を出す。Then, the processor element PE0 is
When the end of the job JA in the processor elements PE1 and PE2 is confirmed, each processor element PE1 and P2
A test program start command is issued to E2.

【００４５】各プロセッサエレメントＰＥ１、ＰＥ２で
は、プロセッサエレメントＰＥ０からのテストプログラ
ムの起動指令を受け取ると、各オペレーティングシステ
ムＯＳ１、ＯＳ２が直ちに、テストプログラムＴＥ１、
ＴＥ２を起動させて、実行させる。In each of the processor elements PE1 and PE2, upon receipt of the test program activation command from the processor element PE0, the operating system OS1 or OS2 immediately receives the test program TE1 or
TE2 is started and executed.

【００４６】すなわち、プロセッサエレメントＰＥ１で
は、テストプログラムＴＥ１を実行し、プロセッサエレ
メントＰＥ２では、テストプログラムＴＥ２を実行す
る。そして、各プロセッサエレメントＰＥ１、ＰＥ２で
のテストプログラムの処理が終了すると、それぞれ、プ
ロセッサエレメントＰＥ０に対し、テストプログラムの
終了通知を行う。That is, the processor element PE1 executes the test program TE1, and the processor element PE2 executes the test program TE2. Then, when the processing of the test program in each of the processor elements PE1 and PE2 is completed, the end of the test program is notified to the processor element PE0.

【００４７】プロセッサエレメントＰＥ０では、各プロ
セッサエレメントＰＥ１、ＰＥ２からのテストプログラ
ムの終了通知により、テストプログラムの終了を確認す
る。以上のようにして、テストプログラムを実行し、シ
ステムのハードウエア障害の検出を行う。The processor element PE0 confirms the end of the test program by the end notification of the test program from each of the processor elements PE1 and PE2. As described above, the test program is executed to detect the hardware failure of the system.

【００４８】このようにすると、科学技術計算用計算機
など、ジョブ当たりのタイムスライスを大きくとれるマ
ルチプロセッサシステムにおいて、テストプログラムの
オーバーヘッドを減らすと同時に、テストプログラムに
より、ハードウエア障害が検出された際に、異常終了す
べきジョブを最小限に抑えることが可能となる。By doing so, in a multiprocessor system such as a computer for scientific and technical computing which can take a large time slice for each job, the overhead of the test program is reduced and at the same time when the test program detects a hardware failure. It is possible to minimize the number of jobs that should end abnormally.

【００４９】[0049]

【実施例】以下、本発明の実施例を図面に基づいて説明
する。 （第１実施例の説明）図２〜図６は、本発明の第１実施
例を示した図であり、図２は第１実施例の説明図１（シ
ステム構成図）、図３は第１実施例の説明図２（ＰＥの
説明図）、図４は第１実施例の説明図３（ＰＥの処理フ
ローチャート）、図５は第１実施例の説明図４（ＰＥ処
理時のタイミングチャート）、図６は第１実施例の説明
図５（ＰＥ４処理時のタイミングチャート）である。Embodiments of the present invention will be described below with reference to the drawings. (Description of First Embodiment) FIGS. 2 to 6 are views showing a first embodiment of the present invention, FIG. 2 is an explanatory view of the first embodiment (system configuration diagram), and FIG. FIG. 2 is an explanatory view of the first embodiment, FIG. 4 is an explanatory view of the first embodiment, FIG. 3 is a processing flow chart of the PE, and FIG. 5 is an explanatory view of the first embodiment. ), And FIG. 6 is an explanatory diagram 5 of the first embodiment (timing chart during PE4 processing).

【００５０】図２〜図６中、図１、図８〜図１０と同じ
ものは、同一符号で示してある。 §１：マルチプロセッサシステムの構成の説明・・・図
２参照 第１実施例におけるマルチプロセッサシステムの構成
は、図２に示した通りである。2 to 6, the same components as those in FIGS. 1 and 8 to 10 are designated by the same reference numerals. §1: Description of configuration of multiprocessor system--see FIG. 2 The configuration of the multiprocessor system in the first embodiment is as shown in FIG.

【００５１】すなわち、このマルチプロセッサシステム
は、プロセッサエレメントＰＥ０〜ＰＥ（ｎ−１）から
なるｎ個のプロセッサエレメントＰＥｉ（ｉ＝０、１、
２・・・ｎ−１）で構成されており、その内の１つのプ
ロセッサエレメントＰＥ０を、他のプロセッサエレメン
トに対する制御用のプロセッサとしたシステムである。That is, this multiprocessor system has n processor elements PEi (i = 0, 1, ...) Consisting of processor elements PE0-PE (n-1).
2 ... n-1), and one of the processor elements PE0 is used as a processor for controlling other processor elements.

【００５２】§２：プロセッサエレメントの説明・・・
図３参照 上記マルチプロセッサシステムを構成する各プロセッサ
エレメントＰＥｉ（ｉ＝０、１、２・・・ｎ−１）に
は、それぞれ、オペレーティングシステムＯＳｉ（ｉ＝
０、１、２・・・ｎ−１）と、ユーザプログラムＵＰｉ
（ｉ＝０、１、２・・・ｎ−１）と、テストプログラム
ＴＥｉ（ｉ＝０、１、２・・・ｎ−１）が設けてある。§2: Description of processor element ...
See FIG. 3. Each of the processor elements PEi (i = 0, 1, 2, ..., n−1) that constitutes the above multiprocessor system has an operating system OSi (i =
0, 1, 2, ... N-1) and the user program UPi
(I = 0, 1, 2, ... N-1) and a test program TEi (i = 0, 1, 2, ... N-1) are provided.

【００５３】この場合、テストプログラムＴＥｉは、各
プロセッサエレメントＰＥｉ内のハードウエア障害を検
出するためのプログラムであり、各プロセッサエレメン
トＰＥｉ内のオペレーティングシステムＯＳｉの配下で
実行されるものである。In this case, the test program TEi is a program for detecting a hardware failure in each processor element PEi, and is executed under the operating system OSi in each processor element PEi.

【００５４】上記各プロセッサエレメントＰＥｉでは、
与えられたジョブの実行を終了すると、プロセッサエレ
メントＰＥ０に対し、ジョブ終了通知を出し、プロセッ
サエレメントＰＥ０からのテストプログラムの起動指令
に従って、テストプログラムの起動を行う。In each of the above processor elements PEi,
When the execution of the given job is completed, a job end notification is issued to the processor element PE0, and the test program is started according to the test program start instruction from the processor element PE0.

【００５５】また、プロセッサエレメントＰＥ０では、
各プロセッサエレメントからのジョブ終了通知を受け取
り、ジョブの終了を確認する処理を行うと共に、各プロ
セッサエレメントに対し、テストプログラムの起動指令
を行う。Further, in the processor element PE0,
A job end notification is received from each processor element, processing for confirming the end of the job is performed, and a test program start command is issued to each processor element.

【００５６】§３：フローチャートによるプロセッサエ
レメント（ＰＥ）の処理説明・・・図４参照 以下、図４の処理フローチャートに基づいて、各プロセ
ッサエレメントの処理を説明する。なお、図のＳ１〜Ｓ
４は、各処理番号を示す。§3: Description of Processing of Processor Element (PE) by Flowchart--See FIG. 4 Below, the processing of each processor element will be described based on the processing flowchart of FIG. Note that S1 to S in the figure
Reference numeral 4 indicates each processing number.

【００５７】以下の例では、４個のプロセッサエレメン
トＰＥ１、ＰＥ２、ＰＥ３、ＰＥ４で、１つのジョブＪ
Ａを処理している場合に、テストプログラムを起動させ
る例として説明する。In the following example, one job J is composed of four processor elements PE1, PE2, PE3 and PE4.
An example in which the test program is activated when A is processed will be described.

【００５８】Ｓ１：この処理では、複数のプロセッサエ
レメントＰＥｉ（ｉ＝１、２、３、４）内で、それぞれ
ユーザプログラムＵＰｉ（ｉ＝１、２、３、４）により
ジョブＪＡを実行する。S1: In this process, the job JA is executed by the user program UPi (i = 1, 2, 3, 4) in each of the plurality of processor elements PEi (i = 1, 2, 3, 4).

【００５９】すなわち、プロセッサエレメントＰＥ１で
は、ユーザプログラムＵＰ１によりジョブＪＡを実行
し、プロセッサエレメントＰＥ２では、ユーザプログラ
ムＵＰ２によりジョブＪＡを実行し、プロセッサエレメ
ントＰＥ３では、ユーザプログラムＵＰ３によりジョブ
ＪＡを実行し、プロセッサエレメントＰＥ４では、ユー
ザプログラムＵＰ４によりジョブＪＡを実行する。That is, the processor element PE1 executes the job JA by the user program UP1, the processor element PE2 executes the job JA by the user program UP2, and the processor element PE3 executes the job JA by the user program UP3. In the processor element PE4, the job JA is executed by the user program UP4.

【００６０】そして、各プロセッサエレメントでは、ジ
ョブＪＡが終了すると、プロセッサエレメントＰＥ０
（制御用のプロセッサエレメント）に対し、ジョブＪＡ
の終了通知を出す。Then, in each processor element, when the job JA is completed, the processor element PE0
Job JA to (processor element for control)
Issue an end notification.

【００６１】Ｓ２：この処理では、プロセッサエレメン
トＰＥ０が、各プロセッサエレメントＰＥｉ（ｉ＝１、
２、３、４）からのジョブＪＡの終了通知を受け取るこ
とにより、各プロセッサエレメントでのジョブＪＡの終
了を確認する。S2: In this processing, the processor element PE0 causes each processor element PEi (i = 1,
The end of job JA in each processor element is confirmed by receiving the end notification of job JA from (2, 3, 4).

【００６２】もし、いずれかのプロセッサエレメント
で、ジョブＪＡが終了していなければ、終了するのを待
つ。 Ｓ３：上記Ｓ２の処理で、プロセッサエレメントＰＥ０
が、全てのプロセッサエレメントでのジョブＪＡが終了
したのを確認すると、各プロセッサエレメントＰＥｉ
（ｉ＝１、２、３、４）に対し、テストプログラムの起
動指令を出す。If the job JA has not been completed by any of the processor elements, it waits until it is completed. S3: In the process of S2, the processor element PE0
However, when confirming that the job JA has been completed in all the processor elements, each processor element PEi
A test program activation command is issued to (i = 1, 2, 3, 4).

【００６３】各プロセッサエレメントでは、プロセッサ
エレメントＰＥ０からのテストプログラムの起動指令を
受け取ると、直ちに、テストプログラムを起動させて
（一斉に起動させる）、実行させる。Upon receipt of the test program activation command from the processor element PE0, each processor element immediately activates (simultaneously activates) the test programs and executes them.

【００６４】すなわち、プロセッサエレメントＰＥ１で
は、テストプログラムＴＥ１を実行し、プロセッサエレ
メントＰＥ２では、テストプログラムＴＥ２を実行し、
プロセッサエレメントＰＥ３では、テストプログラムＴ
Ｅ３を実行し、プロセッサエレメントＰＥ４では、テス
トプログラムＴＥ４を実行する。That is, the processor element PE1 executes the test program TE1, the processor element PE2 executes the test program TE2,
In the processor element PE3, the test program T
E3 is executed, and the processor element PE4 executes the test program TE4.

【００６５】そして、各プロセッサエレメントでのテス
トプログラムの処理が終了すると、それぞれ、プロセッ
サエレメントＰＥ０に対し、テストプログラムの終了通
知を行う。When the processing of the test program in each processor element is completed, the end of the test program is notified to the processor element PE0.

【００６６】Ｓ４：この処理では、プロセッサエレメン
トＰＥ０が、各プロセッサエレメントＰＥｉ（ｉ＝１、
２、３、４）からのテストプログラムの終了通知によ
り、テストプログラムの終了を確認する。S4: In this processing, the processor element PE0 causes each processor element PEi (i = 1,
Confirm the end of the test program by the end notification of the test program from 2, 3, 4).

【００６７】この場合、テストプログラムの処理が終了
しているプロセッサエレメントに対しては、プロセッサ
エレメントＰＥ０が、新たなジョブの割り当てを行なっ
て該ジョブを実行させる。In this case, the processor element PE0 assigns a new job to the processor element for which the processing of the test program has been completed and executes the job.

【００６８】§４：タイミングチャートによるプロセッ
サエレメントの処理説明・・・図５参照 上記各プロセッサエレメントの処理を、図５のタイミン
グチャートにより説明する。§4: Description of Processing of Processor Element by Timing Chart--See FIG. 5 The processing of each processor element will be described with reference to the timing chart of FIG.

【００６９】なお、この例でも、図４と同様に、４個の
プロセッサエレメントＰＥ１、ＰＥ２、ＰＥ３、ＰＥ４
で、１つのジョブＪＡを処理している場合に、テストプ
ログラムを起動させる例として説明する。Also in this example, as in FIG. 4, four processor elements PE1, PE2, PE3, PE4 are provided.
Now, an example of activating a test program when one job JA is processed will be described.

【００７０】上記と同様にして、１つのジョブＪＡを、
４個のプロセッサエレメントＰＥ１〜ＰＥ４に割り当て
て実行しているものとする。そして、時刻ｔ１で、プロ
セッサエレメントＰＥ３でのジョブＪＡが終了し、時刻
ｔ２で、プロセッサエレメントＰＥ１でのジョブＪＡが
終了し、時刻ｔ３で、プロセッサエレメントＰＥ２での
ジョブＪＡが終了し、時刻ｔ４で、プロセッサエレメン
トＰＥ４でのジョブＪＡが終了したとする。Similarly to the above, one job JA is
It is assumed that the four processor elements PE1 to PE4 are allocated and executed. Then, at time t1, the job JA in the processor element PE3 ends, at time t2, the job JA in the processor element PE1 ends, at time t3, the job JA in the processor element PE2 ends, and at time t4. It is assumed that the job JA in the processor element PE4 is completed.

【００７１】この場合、プロセッサエレメントＰＥ４で
のジョブＪＡの終了時刻ｔ４が、ジョブＪＡの最も遅い
終了時刻となる。従って、制御用のプロセッサエレメン
トであるプロセッサエレメントＰＥ０が、プロセッサエ
レメントＰＥ４でのジョブＪＡの終了を確認すると、全
てのジョブＪＡの終了を確認できた状態となる。In this case, the end time t4 of the job JA in the processor element PE4 is the latest end time of the job JA. Therefore, when the processor element PE0, which is the control processor element, confirms the end of the job JA in the processor element PE4, the end of all the job JA can be confirmed.

【００７２】このため、プロセッサエレメントＰＥ０で
は、この時刻ｔ４で、プロセッサエレメントＰＥ１〜Ｐ
Ｅ４でのジョブＪＡの終了を確認すると、直ちに、各プ
ロセッサエレメントＰＥ１〜ＰＥ４に対し、テストプロ
グラムの起動指令を出す。Therefore, in the processor element PE0, at this time t4, the processor elements PE1 to P1.
Upon confirming the end of the job JA at E4, a test program activation command is immediately issued to each of the processor elements PE1 to PE4.

【００７３】この指令により、各プロセッサエレメント
ＰＥ１〜ＰＥ４では、それぞれテストプログラムを起動
し、実行する。すなわち、時刻ｔ４で、プロセッサエレ
メントＰＥ０からのテストプログラムの起動指令が出さ
れると、プロセッサエレメントＰＥ１では、テストプロ
グラムＴＥ１を実行し、プロセッサエレメントＰＥ２で
は、テストプログラムＴＥ２を実行し、プロセッサエレ
メントＰＥ３では、テストプログラムＴＥ３を実行し、
プロセッサエレメントＰＥ４では、テストプログラムＴ
Ｅ４を実行する。In response to this command, each of the processor elements PE1 to PE4 activates and executes the test program. That is, when a test program activation command is issued from the processor element PE0 at time t4, the processor element PE1 executes the test program TE1, the processor element PE2 executes the test program TE2, and the processor element PE3 Run the test program TE3,
In the processor element PE4, the test program T
Execute E4.

【００７４】そして、各プロセッサエレメントでのテス
トプログラムの実行が終了すると、それぞれ、プロセッ
サエレメントＰＥ０に対し、テストプログラムの終了報
告を行う。When the execution of the test program in each processor element is completed, the completion of the test program is reported to the processor element PE0.

【００７５】§５：タイミングチャートによるＰＥ４の
処理説明・・・図６参照 １例として、上記処理の内、プロセッサエレメントＰＥ
４での処理の詳細を、図６のタイミングチャートに基づ
いて説明する。§5: Description of the processing of the PE4 based on the timing chart--see FIG. 6 As an example, of the above processing, the processor element PE
Details of the processing in 4 will be described based on the timing chart of FIG.

【００７６】なお、この例は、図５に示した例と同じ処
理例である。従って、この場合にも、４個のプロセッサ
エレメントＰＥ１、ＰＥ２、ＰＥ３、ＰＥ４で、１つの
ジョブＪＡを処理している場合に、テストプログラムを
起動させるものである。Note that this example is the same processing example as the example shown in FIG. Therefore, also in this case, the test program is activated when one job JA is processed by the four processor elements PE1, PE2, PE3, and PE4.

【００７７】上記のように、プロセッサエレメントＰＥ
４が、ジョブＪＡを最も遅く終了した場合、時刻ｔ４
で、ジョブＪＡの終了通知を出した（図５と同じ）後、
プロセッサエレメントＰＥ０からのテストプログラムの
起動指令が出される。As described above, the processor element PE
4 finishes the job JA latest, time t4
Then, after issuing the end notification of job JA (same as in FIG. 5),
A test program activation command is issued from the processor element PE0.

【００７８】この時、プロセッサエレメントＰＥ４のオ
ペレーティングシステムＯＳ４では、テストプログラム
ＴＥ４を起動して実行させる。その後、時刻ｔ５で、テ
ストプログラムＴＥ４の処理が終了すると、テストプロ
グラムＴＥ４から、オペレーティングシステムＯＳ４に
対し、テストプログラムＴＥ４の終了通知（処理の終了
通知）を出す。At this time, the operating system OS4 of the processor element PE4 activates and executes the test program TE4. After that, when the processing of the test program TE4 ends at time t5, the test program TE4 issues an end notification of the test program TE4 (processing end notification) to the operating system OS4.

【００７９】この場合、テストプログラムＴＥ４の実行
により、ハードウエア障害が検出できなかったとする
と、上記終了通知により、正常報告を行う。続いて、ユ
ーザプログラムＵＰ４では、ジョブＪＢ（ジョブＪＡと
は別のジョブ）を実行し、時刻ｔ６で、ジョブＪＢの処
理が終了すると、ユーザプログラムＵＰ４からオペレー
ティングシステムＯＳ４に対し、ジョブＪＢの終了通知
を出す。In this case, if no hardware failure can be detected by the execution of the test program TE4, a normal report is issued by the end notification. Subsequently, the user program UP4 executes the job JB (a job different from the job JA), and when the processing of the job JB ends at time t6, the user program UP4 notifies the operating system OS4 of the end of the job JB. Give out.

【００８０】その後、時刻ｔ７で、ジョブＪＢの全ての
処理が終了し、プロセッサエレメントＰＥ０から、テス
トプログラムの起動指令が出されると、オペレーティン
グシステムＯＳ４では、再びテストプログラムＴＥ４を
起動し、実行させる。After that, at time t7, when all the processing of the job JB is completed and a test program activation command is issued from the processor element PE0, the operating system OS4 activates and executes the test program TE4 again.

【００８１】そして、時刻ｔ８でテストプログラムＴＥ
４の処理が終了すると、テストプログラムＴＥ４から、
オペレーティングシステムＯＳ４に対し、テストプログ
ラムＴＥ４の終了通知を出す。Then, at time t8, the test program TE
When the processing of 4 is completed, from the test program TE4,
The operating system OS4 is notified of the end of the test program TE4.

【００８２】この場合、テストプログラムＴＥ４の実行
により、ハードウエア障害を検出したとすると、オペレ
ーティングシステムＯＳ４に対し、異常報告を行う。こ
の時、異常終了対象ジョブは、時刻ｔ５から時刻ｔ６の
間に実行したジョブＪＢのみ（１つのジョブ）である。In this case, if a hardware failure is detected by executing the test program TE4, an abnormality report is sent to the operating system OS4. At this time, the abnormal end target job is only the job JB executed from the time t5 to the time t6 (one job).

【００８３】（第２実施例の説明）図７は、本発明の第
２実施例の説明図（ＰＥ処理時のタイミングチャート）
である。図７中、図１〜図６と同じものは同一符号で示
してある。(Explanation of the Second Embodiment) FIG. 7 is an explanatory view of the second embodiment of the present invention (timing chart during PE processing).
Is. In FIG. 7, the same parts as those in FIGS. 1 to 6 are indicated by the same reference numerals.

【００８４】第２実施例は、プロセッサエレメントＰＥ
０〜ＰＥ３からなるプロセッサエレメント群にジョブＪ
Ａを割り当て、プロセッサエレメントＰＥ４、ＰＥ５か
らなるプロセッサエレメント群にジョブＪＢを割り当て
た場合の処理例である。The second embodiment is a processor element PE.
Job J is assigned to a processor element group consisting of 0 to PE3.
In this example, A is assigned and job JB is assigned to the processor element group consisting of processor elements PE4 and PE5.

【００８５】以下、各プロセッサエレメントの処理を、
図７のタイミングチャートに基づいて説明する。なお、
図２、図３に示した構成は、第２実施例でも同じなの
で、これらの図も援用して説明する。The processing of each processor element will be described below.
Description will be made based on the timing chart of FIG. 7. In addition,
The configurations shown in FIG. 2 and FIG. 3 are the same in the second embodiment as well, so these figures will also be used for explanation.

【００８６】図示のように、プロセッサエレメントＰＥ
０、ＰＥ１、ＰＥ２、ＰＥ３でジョブＪＡを実行し、プ
ロセッサエレメントＰＥ４、ＰＥ５でジョブＪＢを実行
しているものとする。As shown, the processor element PE
It is assumed that the job JA is executed by 0, PE1, PE2, and PE3, and the job JB is executed by the processor elements PE4 and PE5.

【００８７】：ジョブＪＡを実行するプロセッサエレ
メント群の処理説明 時刻ｔ１で、プロセッサエレメントＰＥ３でのジョブＪ
Ａが終了し、時刻ｔ２で、プロセッサエレメントＰＥ２
でのジョブＪＡが終了し、時刻ｔ３で、プロセッサエレ
メントＰＥ０でのジョブＪＡが終了し、時刻ｔ４で、プ
ロセッサエレメントＰＥ１でのジョブＪＡが終了したと
する。Description of Processing of Processor Element Group for Executing Job JA At time t1, job J in processor element PE3
A ends, and at time t2, the processor element PE2
Job JA at the processor element PE0 ends at time t3, and job JA at the processor element PE1 ends at time t4.

【００８８】この場合、プロセッサエレメントＰＥ１で
のジョブＪＡの終了時刻ｔ４が、ジョブＪＡの最も遅い
終了時刻となる。従って、制御用のプロセッサエレメン
トであるプロセッサエレメントＰＥ０が、プロセッサエ
レメントＰＥ１でのジョブＪＡの終了を確認すると、全
てのジョブＪＡの終了を確認できた状態となる。In this case, the end time t4 of the job JA in the processor element PE1 is the latest end time of the job JA. Therefore, when the processor element PE0, which is the control processor element, confirms the end of the job JA in the processor element PE1, it becomes a state in which the end of all the job JA can be confirmed.

【００８９】このため、プロセッサエレメントＰＥ０で
は、この時刻ｔ４で、プロセッサエレメントＰＥ０〜Ｐ
Ｅ３でのジョブＪＡの終了を確認すると、直ちに、各プ
ロセッサエレメントＰＥ０〜ＰＥ３に対し、テストプロ
グラムの起動指令を出す。Therefore, in the processor element PE0, at this time t4, the processor elements PE0 to P0.
Upon confirming the end of the job JA at E3, a test program activation command is immediately issued to each of the processor elements PE0 to PE3.

【００９０】この指令により、各プロセッサエレメント
ＰＥ０〜ＰＥ３では、それぞれテストプログラムを起動
し、実行する。すなわち、時刻ｔ４で、プロセッサエレ
メントＰＥ０からのテストプログラムの起動指令が出さ
れると、プロセッサエレメントＰＥ０では、テストプロ
グラムＴＥ０を実行し、プロセッサエレメントＰＥ１で
は、テストプログラムＴＥ１を実行し、プロセッサエレ
メントＰＥ２では、テストプログラムＴＥ２を実行し、
プロセッサエレメントＰＥ３では、テストプログラムＴ
Ｅ３を実行する。In response to this instruction, each of the processor elements PE0 to PE3 activates and executes a test program. That is, at time t4, when a test program activation command is issued from the processor element PE0, the processor element PE0 executes the test program TE0, the processor element PE1 executes the test program TE1, and the processor element PE2 executes Run the test program TE2,
In the processor element PE3, the test program T
Execute E3.

【００９１】そして、各プロセッサエレメントでのテス
トプログラムの実行が終了すると、それぞれ、プロセッ
サエレメントＰＥ０に対し、テストプログラムの終了通
知を行う。When the execution of the test program in each processor element is completed, the end of the test program is notified to the processor element PE0.

【００９２】：ジョブＪＢを実行するプロセッサエレ
メント群の処理説明 プロセッサエレメントＰＥ４、ＰＥ５からなるプロセッ
サエレメント群では、ジョブＪＢを実行する。Description of Processing of Processor Element Group for Executing Job JB Job JB is executed in the processor element group including processor elements PE4 and PE5.

【００９３】この場合、時刻ｔ５で、プロセッサエレメ
ントＰＥ５でのジョブＪＢが終了し、時刻ｔ６で、プロ
セッサエレメントＰＥ４でのジョブＪＢが終了したとす
る。この場合、プロセッサエレメントＰＥ４でのジョブ
ＪＢの終了時刻ｔ６が、ジョブＪＢの最も遅い終了時刻
となる。In this case, it is assumed that the job JB in the processor element PE5 ends at time t5 and the job JB in the processor element PE4 ends at time t6. In this case, the end time t6 of the job JB in the processor element PE4 is the latest end time of the job JB.

【００９４】従って、プロセッサエレメントＰＥ０が、
プロセッサエレメントＰＥ４でのジョブＪＢの終了を確
認すると、全てのジョブＪＢの終了を確認できた状態と
なる。Therefore, the processor element PE0 is
When the end of the job JB in the processor element PE4 is confirmed, the end of all the jobs JB can be confirmed.

【００９５】このため、プロセッサエレメントＰＥ０で
は、この時刻ｔ６で、プロセッサエレメントＰＥ４、Ｐ
Ｅ５でのジョブＪＢの終了を確認すると、直ちに、各プ
ロセッサエレメントＰＥ４、ＰＥ５に対し、テストプロ
グラムの起動指令を出す。Therefore, in the processor element PE0, at this time t6, the processor elements PE4, P4
Upon confirming the end of the job JB at E5, the test program start command is immediately issued to each of the processor elements PE4 and PE5.

【００９６】この指令により、各プロセッサエレメント
ＰＥ４、ＰＥ５では、それぞれテストプログラムを起動
し、実行する。すなわち、時刻ｔ６で、プロセッサエレ
メントＰＥ０からのテストプログラムの起動指令が出さ
れると、プロセッサエレメントＰＥ４では、テストプロ
グラムＴＥ４を実行し、プロセッサエレメントＰＥ５で
は、テストプログラムＴＥ５を実行する。In response to this instruction, each of the processor elements PE4 and PE5 activates and executes a test program. That is, at the time t6, when a test program activation command is issued from the processor element PE0, the processor element PE4 executes the test program TE4, and the processor element PE5 executes the test program TE5.

【００９７】そして、各プロセッサエレメントでのテス
トプログラムの実行が終了すると、それぞれ、プロセッ
サエレメントＰＥ０に対し、テストプログラムの終了通
知を行う。When the execution of the test program in each processor element is completed, the end of the test program is notified to the processor element PE0.

【００９８】以上のように、ジョブＪＡを実行するプロ
セッサエレメント群（ＰＥ０、ＰＥ１、ＰＥ２、ＰＥ
３）と、ジョブＪＢを実行するプロセッサエレメント群
（ＰＥ４、ＰＥ５）とが、それぞれ独立してテストプロ
グラムの起動を行っている。As described above, the processor element group (PE0, PE1, PE2, PE) that executes the job JA is
3) and the processor element group (PE4, PE5) that executes the job JB independently activate the test program.

【００９９】すなわち、１つのジョブを単位とし、同じ
ジョブを実行したプロセッサエレメント群の全てのジョ
ブが終了すると、該ジョブを実行したプロセッサエレメ
ント群に対し、テストプログラムの起動を指令する。That is, when all the jobs of the processor element group that executed the same job are completed with one job as a unit, the processor element group that executed the job is instructed to start the test program.

【０１００】このようにして、プロセッサエレメント群
毎に、テストプログラムを起動させ、実行させる。以上
実施例について説明したが、本発明は、科学技術計算用
計算機など、ジョブ当たりのタイムスライスを大きくと
れる各種の計算機、例えば、１つの大きなジョブを、複
数のプロセッサエレメントにより並列処理する計算機
（マルチプロセッサシステム）に適用して有効である。In this way, the test program is activated and executed for each processor element group. Although the embodiments have been described above, the present invention is applicable to various types of computers such as scientific and technological computing computers that can take a large time slice per job, for example, a computer (multiprocessor that processes one large job in parallel by a plurality of processor elements). It is effective when applied to a processor system).

【０１０１】なお、本発明のマルチプロセッサシステム
は、タイムスライスが小さいジョブに適用した場合、ジ
ョブの走行時間に対するテストプログラムの走行時間
が、相対的に増大し、システムの性能低下を引き起こ
す。When the multiprocessor system of the present invention is applied to a job having a small time slice, the running time of the test program relative to the running time of the job is relatively increased, and the system performance is deteriorated.

【０１０２】このため、本発明では、上記のようにジョ
ブ当たりのタイムスライスを大きくとれることが必要条
件である。Therefore, in the present invention, it is a necessary condition that the time slice per job can be large as described above.

【０１０３】[0103]

【発明の効果】以上説明したように、本発明によれば次
のような効果がある。 ：ジョブ当たりのタイムスライスを大きくとれる計算
機（マルチプロセッサシステム）において、テストプロ
グラムのオーバーヘッドを減らすことができる。As described above, the present invention has the following effects. : It is possible to reduce the overhead of the test program in a computer (multiprocessor system) that can take a large time slice per job.

【０１０４】：ジョブ当たりのタイムスライスを大き
くとれる計算機、例えば、１つの大きなジョブを複数の
装置により並列処理するような計算機の運用中におい
て、テストプログラムにより、ハードウエア障害が検出
された際、異常終了すべきジョブを最小限に抑えること
ができる。このため、計算機を効率良く運用することが
可能となる。When a hardware failure is detected by the test program during the operation of a computer capable of obtaining a large time slice per job, for example, a computer in which one large job is processed in parallel by a plurality of devices, an error occurs. Jobs to be finished can be minimized. Therefore, the computer can be operated efficiently.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明の原理説明図である。FIG. 1 is a diagram illustrating the principle of the present invention.

【図２】第１実施例の説明図１（システム構成図）であ
る。FIG. 2 is an explanatory diagram 1 (system configuration diagram) of the first embodiment.

【図３】第１実施例の説明図２（ＰＥの説明図）であ
る。FIG. 3 is an explanatory diagram 2 (an explanatory diagram of PE) of the first embodiment.

【図４】第１実施例の説明図３（ＰＥの処理フローチャ
ート）である。FIG. 4 is an explanatory diagram 3 (PE processing flowchart) of the first embodiment.

【図５】第１実施例の説明図４（ＰＥ処理時のタイミン
グチャート）である。FIG. 5 is an explanatory diagram (a timing chart during PE processing) of the first embodiment.

【図６】第１実施例の説明図５（ＰＥ４処理時のタイミ
ングチャート）である。FIG. 6 is an explanatory diagram (a timing chart at the time of PE4 processing) of the first embodiment.

【図７】第２実施例の説明図（ＰＥ処理時のタイミング
チャート）である。FIG. 7 is an explanatory diagram of a second embodiment (timing chart during PE processing).

【図８】従来技術の説明図１（Ａはシステム構成図、Ｂ
はＰＥ４処理時の説明図）である。FIG. 8 is an explanatory diagram 1 of the related art (A is a system configuration diagram and B is a system configuration diagram).
Is an explanatory diagram at the time of PE4 processing).

【図９】従来技術の説明図２（ＰＥ処理時のタイミング
チャート）である。FIG. 9 is an explanatory diagram 2 (a timing chart at the time of PE processing) of the conventional technique.

【図１０】従来技術の説明図３（ＰＥ４処理時のタイミ
ングチャート）である。FIG. 10 is an explanatory diagram 3 (a timing chart during PE4 processing) of the conventional technique.

【符号の説明】[Explanation of symbols]

ＰＥ０、ＰＥ１、ＰＥ２ プロセッサエレメント ＯＳ０、ＯＳ１、ＯＳ２ オペレーティングシステム ＪＡ ジョブ ＴＥ１、ＴＥ２ テストプログラム PE0, PE1, PE2 Processor element OS0, OS1, OS2 Operating system JA Job TE1, TE2 Test program

Claims (2)

【特許請求の範囲】[Claims] 【請求項１】 それぞれ、オペレーティングシステム
（ＯＳｉ：ｉ＝０、１、２・・・ｎ−１）を有する複数
のプロセッサエレメント（ＰＥｉ：ｉ＝０、１、２・・
・ｎ−１）を具備し、 各プロセッサエレメント内に、 上記各オペレーティングシステムの配下で実行させ、シ
ステムのハードウエア障害を検出するためのテストプロ
グラム（ＴＥｉ：ｉ＝０、１、２・・・ｎ−１）を格納
したマルチプロセッサシステムで、 １つのジョブ（ＪＡ）を、複数のプロセッサエレメント
（ＰＥ１、ＰＥ２・・・）に割り当てて処理しているシ
ステム運用中に、上記テストプログラムを起動させるテ
ストプログラム起動方法において、 上記１つのジョブ（ＪＡ）の終了に同期して、 該ジョブ（ＪＡ）の実行に関わった全てのプロセッサエ
レメント（ＰＥ１、ＰＥ２・・・）で、 上記オペレーティングシステムが、一斉にテストプログ
ラムを起動させることを特徴としたテストプログラム起
動方法。1. A plurality of processor elements (PEi: i = 0, 1, 2, ...) Each having an operating system (OSi: i = 0, 1, 2, ... N-1).
N-1), a test program (TEi: i = 0, 1, 2, ...) Which is executed in each processor element under the control of each of the above operating systems and detects a hardware failure of the system. n-1) is stored in the multiprocessor system, and one job (JA) is assigned to a plurality of processor elements (PE1, PE2 ...) And processed, and the above test program is activated during system operation. In the test program starting method, in synchronization with the end of the one job (JA), all the processor elements (PE1, PE2, ... A test program starting method characterized by starting a test program on the. 【請求項２】 上記プロセッサエレメント（ＰＥｉ：ｉ
＝０、１、２・・・ｎ−１）の内、各プロセッサエレメ
ントに対する制御用のプロセッサエレメント（ＰＥ０）
が、 上記１つのジョブ（ＪＡ）の実行に関わった全てのプロ
セッサエレメント（ＰＥ１、ＰＥ２・・・）からのジョ
ブ終了通知により、１つのジョブ（ＪＡ）の終了を確認
した時、 上記ジョブ（ＪＡ）の実行に関わった全てのプロセッサ
エレメント（ＰＥ１、ＰＥ２・・・）に対し、テストプ
ログラムの起動を指示することにより、 これら各プロセッサエレメントのオペレーティングシス
テム（ＯＳ１、ＯＳ２・・・）が、それぞれ、テストプ
ログラム（ＴＥ１、ＴＥ２・・・）を起動することを特
徴とした請求項１記載のテストプログラム起動方法。2. The processor element (PEi: i)
= 0, 1, 2, ... n-1), a processor element (PE0) for controlling each processor element
However, when the end of one job (JA) is confirmed by the job end notification from all the processor elements (PE1, PE2, ...) Involved in the execution of the one job (JA), ), The operating system (OS1, OS2 ...) Of each processor element (PE1, PE2 ...) 2. The test program starting method according to claim 1, wherein the test programs (TE1, TE2 ...) Are started.