JPH06332353A - High voltage power source device - Google Patents
High voltage power source deviceInfo
- Publication number
- JPH06332353A JPH06332353A JP5118410A JP11841093A JPH06332353A JP H06332353 A JPH06332353 A JP H06332353A JP 5118410 A JP5118410 A JP 5118410A JP 11841093 A JP11841093 A JP 11841093A JP H06332353 A JPH06332353 A JP H06332353A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- output
- power supply
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Developing For Electrophotography (AREA)
- Control Or Security For Electrophotography (AREA)
- Control Of Voltage And Current In General (AREA)
- Dc-Dc Converters (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、電子写真式の複写機,
プリンタ等の画像形成装置に用いる高圧電源装置、特に
現像バイアス用に三種以上の電圧値を出力する高圧電源
装置に関するものである。BACKGROUND OF THE INVENTION The present invention relates to an electrophotographic copying machine,
The present invention relates to a high-voltage power supply device used in an image forming apparatus such as a printer, and particularly to a high-voltage power supply device that outputs three or more kinds of voltage values for developing bias.
【0002】[0002]
【従来の技術】従来、電子写真式の画像形成装置におけ
る現像バイアスとしては、正弦波や矩形波のAC(交
流)高圧が用いられてきた。しかし近年、現像性能に効
果があるということで、4:6や3:7の偏デューティ
ーの矩形波も用いられてきている。2. Description of the Related Art Conventionally, AC (AC) high voltage of sine wave or rectangular wave has been used as a developing bias in an electrophotographic image forming apparatus. However, in recent years, a rectangular wave having a bias duty of 4: 6 or 3: 7 has been used because it has an effect on the developing performance.
【0003】上記正弦波や1:1のデューティーの矩形
波は、正弦波や方形波を昇圧トランスで昇圧して得るこ
とが一般的である。そして、DC(直流)高圧を、DC
−DCコンバータ等で得た後、昇圧トランスの2次巻線
の他端から重畳させている。偏デューティーの矩形波に
ついては、高周波のDC−DCコンバータの1次側と2
次側を低周波で変調する方式が提案され、実施されてい
る。The sine wave and the rectangular wave having a duty ratio of 1: 1 are generally obtained by boosting a sine wave or a square wave with a step-up transformer. And, DC (direct current) high voltage, DC
-After being obtained with a DC converter or the like, it is superimposed from the other end of the secondary winding of the step-up transformer. As for the rectangular wave with a biased duty, the primary side of the high frequency DC-DC converter and the
A method of modulating the secondary side at a low frequency has been proposed and implemented.
【0004】また、近年特に高画質が要求されるカラー
複写機の現像バイアス電源として、正負の2値のピーク
値の他に中間値を持つ3値バイアスが、ハーフトーン濃
度の再現性や地かぶりの除去に大きな効果があることが
実証されている。この高画質化に必要な3値バイアス
は、高振幅(2Kvp−p)、高周波(基本周波数:8
kHz)で、かなりの高速の立ち上がりスピードが要求
され、且つ高電圧で出力波形が複雑である。このため、
従来技術により経済的且つスペース的に適正な複写機用
の電源を実現することは難しい。Further, as a developing bias power source for a color copying machine which is particularly required to have a high image quality in recent years, a ternary bias having an intermediate value in addition to a positive and negative binary peak value is used. It has been proved to have a great effect on the removal of The three-valued bias necessary for improving the image quality is high amplitude (2 Kvp-p) and high frequency (fundamental frequency: 8).
(kHz), a fairly high rise speed is required, and the output waveform is complicated at high voltage. For this reason,
It is difficult to realize an economical and space-friendly power source for a copying machine by the conventional technology.
【0005】本発明者は、この3値バイアスを実現する
手段を種々提案してきたが、これらの従来系の基本構成
は、概略次のようなものであった。すなわち、正負の二
つの高圧電源と、これら高圧出力を選択的に出力端子に
給電する二つの高耐圧スイッチからなり、所定のタイミ
ング信号に従って該高耐圧スイッチを制御するものであ
る。The inventor of the present invention has proposed various means for realizing this three-valued bias, but the basic construction of these conventional systems is roughly as follows. That is, it is composed of two positive and negative high-voltage power supplies and two high-voltage switches for selectively supplying the high-voltage outputs to the output terminals, and controls the high-voltage switches according to a predetermined timing signal.
【0006】また中間値の形成は、次のようになされ
る。まず、中間値への切換えタイミングで、所定の極性
の高圧電源の出力端子に接続された負荷容量(現像スリ
ーブ・感光ドラム間容量)を充電していき、出力が中間
値に達した時点で充電を停止し、その後中間値のタイミ
ングでは正負の高圧電源を共に遮断し、負荷容量と比較
的高インピーダンスの抵抗で中間値を保持するようにす
る。The formation of the intermediate value is performed as follows. First, the load capacity (capacity between the developing sleeve and the photosensitive drum) connected to the output terminal of the high-voltage power supply of the specified polarity is charged at the timing of switching to the intermediate value, and when the output reaches the intermediate value, it is charged. After that, the positive and negative high-voltage power supplies are both shut off at the timing of the intermediate value, and the intermediate value is held by the load capacitance and the resistor having a relatively high impedance.
【0007】このように、近年の電子写真方式の複写機
やプリンタにおいては、感光体表面にトナーを浮遊させ
るために現像スリーブと感光体間に高圧を印加する現像
バイアス装置として、画質向上を目的として、3種類の
電圧値を有するAC波形にDCバイアスを重畳する3値
バイアス回路を用いている。そのために、従来回路にお
いては、+V,−Vの2種類の電圧とグランドレベル
(0V)とを周期的に切換えて所望とする3値バイアス
波形を得ている。As described above, in recent electrophotographic copying machines and printers, the purpose is to improve image quality as a developing bias device that applies a high voltage between the developing sleeve and the photosensitive member in order to float the toner on the surface of the photosensitive member. As the above, a ternary bias circuit that superimposes a DC bias on an AC waveform having three types of voltage values is used. Therefore, in the conventional circuit, the desired three-valued bias waveform is obtained by periodically switching between two types of voltages of + V and -V and the ground level (0V).
【0008】図27は、上記のような3値バイアスを出
力する従来の高圧電源装置の回路構成を示すブロック図
である。同図において、101は予め定められた基準電
圧と入力された電圧とを比較して、その結果に応じたパ
ルス幅のパルス信号を発生するPWM回路、102はこ
のPWM回路からのパルス信号を受けて不図示のトラン
スを駆動すべく一次側のトランジスタをスイッチングす
る駆動回路、103はこの駆動回路102からの信号に
より高圧信号を発生し、この高圧信号を平滑することで
第1のレベルの高圧直流電圧を発生する前記トランスを
含む昇圧平滑回路(A)、104は同様にして第2のレ
ベルの高圧直流電圧を発生する昇圧平滑回路(B)であ
る。FIG. 27 is a block diagram showing a circuit configuration of a conventional high-voltage power supply device which outputs the above-mentioned three-valued bias. In the figure, 101 is a PWM circuit that compares a predetermined reference voltage with an input voltage and generates a pulse signal with a pulse width according to the result, and 102 is a pulse signal from this PWM circuit. Drive circuit for switching a transistor on the primary side to drive a transformer (not shown), 103 generates a high voltage signal from the signal from the drive circuit 102, and smoothes this high voltage signal to generate a high voltage DC of the first level. A step-up smoothing circuit (A) including the above-mentioned transformer that generates a voltage is a step-up smoothing circuit (B) that similarly generates a high-voltage DC voltage of the second level.
【0009】105は昇圧平滑回路(A)103の出力
電圧を分圧した信号をPWM回路101への入力信号と
する電圧検出回路(A)、106は昇圧平滑回路(A)
103からの高圧出力電圧を出力カップリングコンデン
サCにスイッチする高圧スイッチ回路(A)、107は
昇圧平滑回路(B)104からの高圧出力電圧を前記出
力カップリングコンデンサCにスイッチする高圧スイッ
チ回路(B)、108はスイッチした高圧出力を分圧し
高圧出力信号に比例した低圧の信号を出力する電圧検出
回路(B)、109はこの電圧検出回路(B)108か
らの信号を受けてスイッチ点の電圧を第1と第2の高電
圧のレベルの中間のレベルにするように制御信号を発生
する中間電圧制御回路、110は高圧スイッチ回路
(A)106,高圧スイッチ回路(B)107,中間電
圧制御回路109のそれぞれの動作タイミングを制御す
るためのタイミング信号を発生するタイミング信号発生
回路である。Reference numeral 105 is a voltage detection circuit (A) that uses a signal obtained by dividing the output voltage of the step-up smoothing circuit (A) 103 as an input signal to the PWM circuit 101, and 106 is a step-up smoothing circuit (A).
A high-voltage switch circuit (A) that switches the high-voltage output voltage from 103 to the output coupling capacitor C, and a high-voltage switch circuit (107) that switches the high-voltage output voltage from the step-up smoothing circuit (B) 104 to the output coupling capacitor C ( B), 108 is a voltage detection circuit (B) that divides the switched high voltage output and outputs a low voltage signal proportional to the high voltage output signal, and 109 receives the signal from this voltage detection circuit (B) 108 and An intermediate voltage control circuit for generating a control signal so that the voltage becomes an intermediate level between the first and second high voltage levels, 110 is a high voltage switch circuit (A) 106, a high voltage switch circuit (B) 107, an intermediate voltage It is a timing signal generation circuit that generates a timing signal for controlling each operation timing of the control circuit 109.
【0010】111は外部から加えられるON/OFF
信号を受けて、前記タイミング信号発生回路110から
の高圧スイッチ回路(A)106のスイッチON信号の
伝達をON/OFF制御する信号スイッチ回路(A)、
112は同様に高圧スイッチ回路(B)107のスイッ
チON信号をON/OFF制御する信号スイッチ回路
(B)、113は中間電圧制御回路109からの信号を
受けて信号スイッチ回路111からの信号レベルを制
御、若しくは信号スイッチ回路111からの信号をON
/OFF制御する信号制御回路である。[0010] 111 is an ON / OFF that is added from the outside
A signal switch circuit (A) which receives a signal and controls ON / OFF of transmission of a switch ON signal of the high voltage switch circuit (A) 106 from the timing signal generating circuit 110,
Similarly, 112 is a signal switch circuit (B) for ON / OFF controlling the switch ON signal of the high-voltage switch circuit (B) 107, and 113 is a signal from the intermediate voltage control circuit 109 and receives the signal level from the signal switch circuit 111. Turns on the signal from the control or signal switch circuit 111
This is a signal control circuit for controlling ON / OFF.
【0011】以上の回路構成により、従来では、昇圧平
滑回路(A)103によってプラスの高圧出力、昇圧平
滑回路(B)104によってマイナスの高圧出力をそれ
ぞれ発生し、タイミング信号発生回路110からの信号
により、先ずプラスの高圧出力をスイッチするために高
圧スイッチ回路(A)106をON、次に高圧スイッチ
回路(A)106をOFFすると共にマイナスの高圧出
力をスイッチするために高圧スイッチ回路(B)107
をON、続いて高圧スイッチ回路(B)107をOFF
すると共に高圧スイッチ回路(A)106を再びONす
る。この時、出力電圧はマイナスの高圧から上昇する
が、電圧検出回路(B)108,中間電圧制御回路10
9,信号制御回路113の働きにより、出力電圧が0
〔V〕となったところで高圧スイッチ回路(A)106
をOFFする。以上の繰り返しにより、上述のスイッチ
点には図27に示すような3値バイアスが得られる。With the above circuit configuration, conventionally, the step-up smoothing circuit (A) 103 generates a positive high-voltage output and the step-up smoothing circuit (B) 104 generates a negative high-voltage output, respectively, and a signal from the timing signal generating circuit 110 is generated. Thus, first, the high voltage switch circuit (A) 106 is turned on to switch the positive high voltage output, then the high voltage switch circuit (A) 106 is turned off, and the high voltage switch circuit (B) is switched to switch the negative high voltage output. 107
ON, then turn off the high-voltage switch circuit (B) 107
At the same time, the high voltage switch circuit (A) 106 is turned on again. At this time, the output voltage rises from a negative high voltage, but the voltage detection circuit (B) 108, the intermediate voltage control circuit 10
9. The output voltage is 0 due to the function of the signal control circuit 113.
When the voltage becomes [V], the high voltage switch circuit (A) 106
Turn off. By repeating the above, a ternary bias as shown in FIG. 27 is obtained at the above switch point.
【0012】ところで、上記の説明では高圧直流電圧の
制御はプラス側の電圧を検出してフィードバックする場
合を説明したが、この場合、マイナスの高圧直流電圧の
値は、昇圧平滑回路(B)104の内部のトランスの巻
数によって決定される。By the way, in the above description, the control of the high voltage DC voltage has been explained by detecting the positive voltage and feeding it back. In this case, however, the value of the negative high voltage DC voltage is the step-up smoothing circuit (B) 104. Is determined by the number of turns of the transformer inside.
【0013】図28は上記高圧スイッチ回路(A)10
6及び高圧スイッチ回路(B)107の概略構成を示す
回路図である。図に示すように、高圧スイッチ回路
(A)106はトランスT101,ダイオードD10
1,高圧トランスTr1を有しており、トランジスタT
r1のコレクタにはプラスの高圧直流電圧、エミッタに
はトランスT101のマイナス側及び高圧スイッチ回路
(B)107、ベースにはトランスT101のプラスの
出力側がダイオードD101を介してそれぞれ接続され
ている。なお、トランスT101は、その一次側との絶
縁を取るために設けられている。FIG. 28 shows the high voltage switch circuit (A) 10 described above.
6 is a circuit diagram showing a schematic configuration of a high voltage switch circuit 6 and a high voltage switch circuit (B) 107. FIG. As shown in the figure, the high voltage switch circuit (A) 106 includes a transformer T101 and a diode D10.
1, having a high-voltage transformer Tr1 and a transistor T
The collector of r1 is connected to a positive high-voltage DC voltage, the emitter is connected to the negative side of the transformer T101 and the high-voltage switch circuit (B) 107, and the base is connected to the positive output side of the transformer T101 via a diode D101. The transformer T101 is provided to insulate the primary side thereof.
【0014】同様に、高圧スイッチ回路(B)107
は、トランスT102,ダイオードD102,高圧トラ
ンジスタTr2を有しており、トランジスタTr2のコ
レクタは高圧スイッチ回路(A)106、エミッタはマ
イナスの高圧直流電圧、ベースはトランスT102の二
次側がダイオードD102を介してそれぞれ接続されて
いる。この場合のトランスT102も、その一次側との
絶縁を取るために設けられている。Similarly, the high voltage switch circuit (B) 107
Has a transformer T102, a diode D102, and a high-voltage transistor Tr2, the collector of the transistor Tr2 is a high-voltage switch circuit (A) 106, the emitter is a negative high-voltage DC voltage, and the base is a secondary side of the transformer T102 via the diode D102. Are connected to each other. The transformer T102 in this case is also provided to insulate the primary side thereof.
【0015】また図29は、他の従来例を示すブロック
図である。同図中、201はPWM信号を発生し、高圧
出力を制御するPWM制御回路、202はこのPWM制
御回路201からのPWM出力を受けてDC電圧をスイ
ッチングし、駆動信号を発生する駆動回路、203はこ
の駆動信号を増幅するトランスを有する昇圧回路、20
4は同様のトランスを有し、前記駆動信号を増幅する昇
圧回路で、これらの昇圧回路は、1つの1次巻線に2つ
の2次巻線を持たせれば、2出力の1つの昇圧回路とす
ることもできる。FIG. 29 is a block diagram showing another conventional example. In the figure, 201 is a PWM control circuit that generates a PWM signal and controls a high voltage output, 202 is a drive circuit that receives a PWM output from this PWM control circuit 201, switches a DC voltage, and generates a drive signal, 203 Is a booster circuit having a transformer for amplifying this drive signal, 20
Reference numeral 4 is a booster circuit which has the same transformer and amplifies the drive signal. These booster circuits are two output one booster circuits if one primary winding has two secondary windings. Can also be
【0016】205は昇圧回路203の出力電圧をプラ
スに整流するプラス整流回路、206は昇圧回路204
の出力電圧をマイナスに整流するマイナス整流回路、2
07はプラス整流回路205、あるいはマイナス整流回
路206(図の例はプラス整流回路)の出力電圧を検出
して、該出力に比例した低圧を出力する電圧検出回路
で、PWM制御回路201はこの電圧検出回路207の
出力を受けて前記検出電圧が所望とされる一定の値とな
るようにPWM出力を制御する。Reference numeral 205 denotes a positive rectifier circuit for positively rectifying the output voltage of the booster circuit 203, and 206 denotes a booster circuit 204.
Rectification circuit that rectifies the output voltage of the negative to 2
Reference numeral 07 is a voltage detection circuit that detects the output voltage of the positive rectification circuit 205 or the negative rectification circuit 206 (the positive rectification circuit in the example in the figure) and outputs a low voltage proportional to the output. The PWM control circuit 201 has this voltage. Upon receiving the output of the detection circuit 207, the PWM output is controlled so that the detected voltage becomes a desired constant value.
【0017】上記のようなDC高圧回路においては、回
路の小型化やコスト低減を狙って制御回路及び駆動回路
を統一しており、そのため、所望の電圧に正確にレギュ
レートされているのは電圧検出回路207によってフィ
ードバックを掛けているどちらか一方(図の例では+
V)の出力のみとなっている。したがって、昇圧回路2
03及び昇圧回路204内のトランスの性能のばらつき
や、それぞれの出力に対する負荷の大きさの違いによっ
てレギュレートされていない側の出力が所望とする電圧
値にならなかったり、負荷変動によって不安定になるこ
とがある(図26の(a)参照)。In the DC high voltage circuit as described above, the control circuit and the drive circuit are unified for the purpose of downsizing the circuit and reducing the cost. Therefore, the voltage accurately regulated to the desired voltage is the voltage. Either one of the feedbacks is applied by the detection circuit 207 (in the example of the figure, +
V) output only. Therefore, the booster circuit 2
03 and the transformer in the booster circuit 204, the output on the unregulated side does not reach the desired voltage value due to variations in the performance of the transformer, and the difference in the magnitude of the load with respect to each output, or it becomes unstable due to load fluctuations. May occur (see (a) of FIG. 26).
【0018】図30は、+V,−V及びグランドレベル
を切換える従来の高圧スイッチ回路の概略構成を示す図
である。同図中、208は数百Hzのパルス信号を出力
する発振器、209は+V,−V及びグランドレベルの
切換えタイミング信号を発生するタイミング信号発生回
路、Tr11,Tr12はそれぞれタイミング信号発生
回路208からの+V,−Vの切換えタイミング信号に
従って、発振器208からのパルス信号の伝達を制御す
るトランジスタ、T201,T202はそれぞれ+V,
−Vの切換えタイミング信号に従って伝達されるパルス
信号をその二次側に伝える絶縁トランスである。FIG. 30 is a diagram showing a schematic structure of a conventional high-voltage switch circuit for switching between + V, -V and the ground level. In the figure, 208 is an oscillator that outputs a pulse signal of several hundreds Hz, 209 is a timing signal generating circuit that generates + V, -V and ground level switching timing signals, and Tr11 and Tr12 are timing signal generating circuits 208, respectively. Transistors T201 and T202 for controlling the transmission of the pulse signal from the oscillator 208 in accordance with the + V and -V switching timing signals are + V and T202, respectively.
It is an insulating transformer for transmitting a pulse signal transmitted in accordance with a -V switching timing signal to its secondary side.
【0019】HTr1,HTr2はそれぞれトランスT
201,T202の二次側に伝えられたパルス信号に従
って電圧+V,−Vをスイッチする高圧トランジスタ、
210はトランジスタHTr1,HTr2によってスイ
ッチされた電圧を検出する電圧検出回路、211はスイ
ッチされた電圧がグランドレベルとなるような出力信号
を発生するエラーアンプ、Tr13はタイミング信号発
生回路209からのグランドレベルの切換えタイミング
信号に従ってエラーアンプ211からの信号の伝達を制
御するトランジスタ、Tr14はグランドレベルの切換
えタイミング中に伝達されるエラーアンプ211からの
信号に応じて、電圧+Vの切換え信号を制御するトラン
ジスタである。The transformers HTR1 and HTr2 are transformers T, respectively.
201, a high-voltage transistor that switches the voltage + V, -V according to the pulse signal transmitted to the secondary side of T202,
Reference numeral 210 is a voltage detection circuit that detects the voltage switched by the transistors HTr1 and HTr2, 211 is an error amplifier that generates an output signal such that the switched voltage becomes the ground level, and Tr13 is the ground level from the timing signal generation circuit 209. The transistor for controlling the transmission of the signal from the error amplifier 211 in accordance with the switching timing signal of Tr, and Tr14 is the transistor for controlling the switching signal of the voltage + V in accordance with the signal from the error amplifier 211 transmitted during the switching timing of the ground level. is there.
【0020】上記のような高圧スイッチ回路において
は、タイミング信号発生回路209からの信号によって
高圧トランジスタHTr1,HTr2のオン,オフが制
御され、上述の3値バイアスが現像スリーブに出力され
る。In the high voltage switch circuit as described above, ON / OFF of the high voltage transistors HTr1 and HTr2 is controlled by a signal from the timing signal generating circuit 209, and the above-mentioned ternary bias is output to the developing sleeve.
【0021】[0021]
【発明が解決しようとする課題】ところで、上記のよう
な従来の高圧電源装置にあっては、特にトナーの飛散り
を防いで高解像度化を図るのに3値バイアス、つまり正
負の高圧とその中間レベルの3値を持つAC高圧を用い
てるが、画質向上のためにはその出力波形の正負の立ち
上がり及び立ち下がりを速くする必要がある。つまり、
この3値バイアスの正負の個々の基本周波数は、通常の
現像バイアスが数百Hzから2KHzと比較的低周波で
あるのに対し、8KHzと高周波であるので、大幅な立
ち上がり,立ち下がりのスピードの改善が必要であり、
更に中間値レベルの形成も難しい。In the conventional high-voltage power supply device as described above, a three-value bias, that is, a positive and negative high voltage and a high voltage, are provided in order to prevent toner from scattering and to achieve high resolution. Although AC high voltage having three levels of intermediate levels is used, it is necessary to accelerate the positive and negative rising and falling of the output waveform in order to improve the image quality. That is,
The individual positive and negative fundamental frequencies of the ternary bias are relatively low frequencies of several hundred Hz to 2 KHz, whereas the normal developing bias is of high frequency of 8 KHz. Need improvement,
Furthermore, it is difficult to form an intermediate value level.
【0022】すなわち、従来の方式では、負荷容量を正
負の電源で充放電するのに、一定のパルス幅で開閉を行
うスイッチを用いているため、負荷容量やスイッチの遅
延時間のばらつきによって、充放電スピードが大きく変
り、画質改善に最も重要な正負のピークレベル、中間レ
ベルの3値のタイミングバランスが大きく変動するとい
う問題点があった。同時に、中間値レベルへの収束に際
して、オーバーシュートが大きくなったり、逆に収束が
著しく遅くなったりする問題点があるとともに、正負の
高圧スイッチのスイッチングスピードの差によっても3
値のタイミングバランスが大きくくるってしまうという
問題点を有していた。That is, in the conventional method, a switch that opens and closes with a constant pulse width is used to charge and discharge the load capacity with a positive and negative power source. Therefore, depending on variations in the load capacity and the delay time of the switch, charging and discharging may occur. There has been a problem that the discharge speed changes greatly and the timing balance of the three levels of the positive and negative peak levels and the intermediate level, which are the most important for improving image quality, changes greatly. At the same time, when the convergence to the intermediate value level occurs, there is a problem that the overshoot becomes large and, conversely, the convergence becomes significantly slower, and the difference in switching speed between the positive and negative high voltage switches causes
There was a problem that the timing balance of the values would be large.
【0023】また、図27に示すものにおいては、2種
類の高圧直流電圧を発生するために、二つの昇圧平滑回
路を必要とし、高圧スイッチ回路においてもプラス高電
圧、マイナス高電圧をスイッチするために双方に絶縁ト
ランスを必要とするため、部品点数が増大するととも
に、高圧リーク防止のために高圧部分のそれぞれの部品
に対して沿面距離が必要となり、基板の大型化及びコス
トアップを招くという問題点があった。Further, in the structure shown in FIG. 27, two step-up smoothing circuits are required to generate two types of high-voltage DC voltage, and the high-voltage switch circuit also switches positive high voltage and negative high voltage. Since both require insulating transformers, the number of parts increases, and a creepage distance is required for each part of the high-voltage part to prevent high-voltage leakage, resulting in an increase in the size and cost of the board. There was a point.
【0024】まだ、図30に示すように、スイッチ回路
においては、高圧トランジスタHTr1,HTr2のO
FFタイミングに際してもそれぞれのベース−エミッタ
間に電圧が残ってしまい(図25の(d)参照)、+
V,−Vの切換えがスムーズに行われず、結果として出
力されるAC波形が乱れてしまうという問題点があっ
た。Still, as shown in FIG. 30, in the switch circuit, the O of the high voltage transistors HTr1 and HTr2 is O.
At the time of FF timing, a voltage remains between each base and emitter (see (d) of FIG. 25), and +
There is a problem that switching between V and -V is not performed smoothly, and as a result, the output AC waveform is disturbed.
【0025】また、上記問題を解決するために図31に
示すように、トランスT203,T204及びトランジ
スタTr15,Tr16を含む回路を追加し、−Vのス
イッチタイミングではトランジスタHTr1、+Vのス
イッチタイミングではトランジスタHTr2のベース−
エミッタ間電圧をそれぞれ落とすように構成したスイッ
チ回路も用いられているが、この場合回路規模が大きく
なるという問題点がある。In order to solve the above problem, as shown in FIG. 31, a circuit including transformers T203 and T204 and transistors Tr15 and Tr16 is added, and a transistor HTr1 is used at -V switch timing, and a transistor is added at + V switch timing. Base of HTr2-
A switch circuit configured to reduce the voltage between the emitters is also used, but in this case, there is a problem that the circuit scale becomes large.
【0026】本発明は、上記のような問題点に着目して
なされたもので、高速の立ち上がり,立ち下がりを持つ
3値バイアスの出力が可能で、出力波形の精度が良く、
また回路の小型化及びコストダウンを図ることが可能な
高圧電源装置を提供することを目的としている。The present invention has been made by paying attention to the problems as described above. It is possible to output a ternary bias having a high-speed rising and falling, and the accuracy of the output waveform is high.
Another object of the present invention is to provide a high-voltage power supply device capable of reducing the circuit size and cost.
【0027】[0027]
【課題を解決するための手段】本発明の高圧電源装置
は、次のように構成したものである。The high-voltage power supply device of the present invention is configured as follows.
【0028】(1)電子写真式の画像形成装置に用いる
高圧電源装置であって、正負の高圧電源と、この高圧電
源の出力を選択的に負荷に供給するスイッチ回路と、こ
のスイッチ回路を制御するためのタイミング信号を出力
するタイミングコントローラと、前記高圧電源の出力電
圧を基準値と比較する第1の比較回路と、その高圧電源
の出力電圧をサンプリングして保持するサンプルホール
ド回路と、このサンプルホールド回路の出力電圧を他の
基準値と比較する第2の比較回路と、この第2の比較回
路の出力を積分する積分回路と、この積分回路の出力に
応じて出力パルス幅を変化させるパルス幅変調回路と、
このパルス幅変調回路の出力と前記タイミングコントロ
ーラ及び第1の比較回路の出力に応じて前記スイッチ回
路を制御するスイッチ制御回路とを備えた。(1) A high-voltage power supply device used in an electrophotographic image forming apparatus, which controls a positive and negative high-voltage power supply, a switch circuit for selectively supplying an output of the high-voltage power supply to a load, and the switch circuit. A timing controller for outputting a timing signal for controlling the output voltage, a first comparison circuit for comparing the output voltage of the high-voltage power supply with a reference value, a sample hold circuit for sampling and holding the output voltage of the high-voltage power supply, and this sample A second comparison circuit that compares the output voltage of the hold circuit with another reference value, an integration circuit that integrates the output of this second comparison circuit, and a pulse that changes the output pulse width according to the output of this integration circuit. A width modulation circuit,
A switch control circuit for controlling the switch circuit according to the output of the pulse width modulation circuit and the outputs of the timing controller and the first comparison circuit is provided.
【0029】(2)上記(1)の高圧電源装置におい
て、タイミングコントローラは、正負の高圧を1サイク
ルだけ交互に出力した後、所定時間出力を遮断して中間
のグランドレベルの電圧を出力するサイクルを、所定の
周波数で繰り返すようにスイッチ制御回路を制御するよ
うにした。(2) In the high-voltage power supply device according to (1), the timing controller alternately outputs positive and negative high voltages for one cycle and then shuts off the output for a predetermined time to output an intermediate ground level voltage. The switch control circuit is controlled so as to be repeated at a predetermined frequency.
【0030】(3)上記(1)または(2)の高圧電源
装置において、正または負のピークレベルより中間のグ
ランドレベルへの切換え時に、負または正の高圧を選択
するためのスイッチを通電した後、出力がグランドレベ
ルに達したことを第1の比較回路で検出して前記スイッ
チを遮断するようにした。(3) In the high-voltage power supply device according to (1) or (2), a switch for selecting negative or positive high voltage is energized when switching from a positive or negative peak level to an intermediate ground level. After that, the first comparator circuit detects that the output has reached the ground level and shuts off the switch.
【0031】(4)上記(1)または(2)の高圧電源
装置において、サンプルホールド回路は、スイッチ回路
の通電中で出力が十分立ち上がって飽和する以前にサン
プリングするようにした。(4) In the high-voltage power supply device according to (1) or (2), the sample-hold circuit performs sampling before the output is sufficiently raised and saturated while the switch circuit is energized.
【0032】(5)上記(1)ないし(4)何れかの高
圧電源装置において、スイッチ回路は、タイミングコン
トローラの出力側が1次巻線に接続された第1のパルス
トランスと、このパルストランスの2次側にベース,エ
ミッタが接続された高耐圧のトランジスタと、このトラ
ンジスタのエミッタにコレクタが接続された低耐圧のト
ランジスタと、このトランジスタのベース,エミッタに
2次側が接続された第2のパルストランスとから成り、
該スイッチ回路の遮断時は前記低耐圧のトランジスタが
導通するようにタイミングコントローラによって制御す
るようにした。(5) In the high voltage power supply device according to any one of (1) to (4), the switch circuit includes a first pulse transformer whose output side of the timing controller is connected to the primary winding, and the pulse transformer. A high breakdown voltage transistor whose base and emitter are connected to the secondary side, a low breakdown voltage transistor whose collector is connected to the emitter of this transistor, and a second pulse whose secondary side is connected to the base and emitter of this transistor. Consists of a transformer and
When the switch circuit is cut off, the timing controller controls the low withstand voltage transistor to be conductive.
【0033】(6)上記(1)ないし(5)何れかの高
圧電源装置において、パルス幅変調回路は、高圧出力周
波数の10倍以上の高周波の繰り返し周波数を持つよう
にした。(6) In the high voltage power supply device according to any one of (1) to (5) above, the pulse width modulation circuit has a high frequency repetition frequency which is 10 times or more the high voltage output frequency.
【0034】(7)上記(1)ないし(6)何れかの高
圧電源装置において、タイミングコントローラは、パル
ス幅変調回路の基本の繰り返し信号を所定比に分周して
スイッチ回路のタイミング信号を生成するようにした。(7) In the high voltage power supply device according to any one of (1) to (6), the timing controller divides the basic repetition signal of the pulse width modulation circuit into a predetermined ratio to generate the timing signal of the switch circuit. I decided to do it.
【0035】(8)上記(1)の高圧電源装置におい
て、タイミングコントローラは、カウント値が設定可能
な複数のカウンタを備え、スイッチ回路のスイッチの通
電時間及びサンプルホールド回路のサンプリングパルス
のタイミングをこれらのカウンタによって制御するよう
にした。(8) In the high-voltage power supply device according to (1), the timing controller includes a plurality of counters whose count values can be set, and controls the energization time of the switch of the switch circuit and the timing of the sampling pulse of the sample hold circuit. It was controlled by the counter.
【0036】(9)上記(1)の高圧電源装置におい
て、サンプルホールド回路、第2の比較回路、積分回路
及びパルス幅変調回路を複数系統設け、スイッチ回路の
正負のスイッチをそれぞれ独立に制御するようにした。(9) In the high voltage power supply device of (1) above, a plurality of systems of a sample hold circuit, a second comparison circuit, an integration circuit and a pulse width modulation circuit are provided, and the positive and negative switches of the switch circuit are controlled independently. I did it.
【0037】(10)上記(8)の高圧電源装置におい
て、少なくともカウンタと、このカウンタに分周クロッ
クを与えるマイクロコンピュータと、その周辺のペリフ
ェラル回路及び分周回路と、パルス幅変調回路を同一チ
ップ上に集積して構成した。(10) In the high-voltage power supply device according to (8), at least a counter, a microcomputer for supplying a divided clock to the counter, peripheral circuits and dividing circuits around the counter, and a pulse width modulation circuit are included in the same chip. It is composed of the above.
【0038】(11)電子写真式の画像形成装置に用い
る高圧電源装置であって、三つの電圧値を周期的に繰り
返す高圧交流の最高最低振幅に相当する直流を発生する
高圧直流発生回路と、この高圧直流発生回路の出力側に
コレクタが接続されベース・エミッタ間に絶縁トランス
を有した高圧トランジスタを含む高圧スイッチ回路と、
その高圧トランジスタのエミッタにコレクタが接続され
エミッタが接地された高圧トランジスタを含む0Vスイ
ッチ回路とを備えた。(11) A high-voltage power supply device used in an electrophotographic image forming apparatus, which generates a direct current corresponding to the maximum and minimum amplitude of a high-voltage alternating current that periodically repeats three voltage values; A high-voltage switch circuit including a high-voltage transistor having a collector connected to the output side of the high-voltage DC generation circuit and having an insulating transformer between the base and the emitter,
And a 0V switch circuit including a high-voltage transistor whose collector is connected to the emitter of the high-voltage transistor and whose emitter is grounded.
【0039】(12)上記(11)の高圧電源装置にお
いて、高圧直流発生回路はパルス幅変調回路を有し、こ
のパルス幅変調回路に高圧交流の出力をオン,オフする
制御信号を入力するとともに、その制御信号のオン信号
により高圧直流発生回路の出力を徐々に所定の電圧に至
らしめる時定数回路を備えた。(12) In the high-voltage power supply device according to the above (11), the high-voltage DC generation circuit has a pulse width modulation circuit, and a control signal for turning on / off the high-voltage AC output is input to the pulse width modulation circuit. A time constant circuit for gradually increasing the output of the high-voltage DC generation circuit to a predetermined voltage by the ON signal of the control signal is provided.
【0040】(13)上記(11)の高圧電源装置にお
いて、高圧交流の中間電圧値の出力期間を制御するタイ
ミング信号とその高圧交流の出力をオン,オフする制御
信号との論理和をとる中間電圧期間決定回路を備え、高
圧スイッチ回路と0Vスイッチ回路の接続点の電圧を分
圧した信号と前記中間電圧期間決定回路からの信号とに
より前記接続点の電圧が高圧交流の中間電圧値となるよ
うに高圧スイッチ回路を制御するようにした。(13) In the high-voltage power supply device according to the above (11), an intermediate between the timing signal for controlling the output period of the intermediate voltage value of the high-voltage AC and the control signal for turning on / off the output of the high-voltage AC A voltage period determination circuit is provided, and the voltage at the connection point becomes an intermediate voltage value of high-voltage AC by the signal obtained by dividing the voltage at the connection point between the high-voltage switch circuit and the 0V switch circuit and the signal from the intermediate voltage period determination circuit. As described above, the high voltage switch circuit is controlled.
【0041】(14)電子写真式の画像形成装置に用い
る高圧電源装置であって、外部入力信号に応じて出力パ
ルス幅を変化させるパルス幅変調回路と、このパルス幅
変調回路の出力によりトランスの一次側をスイッチング
駆動する駆動回路と、そのトランスの二次側に二つの異
なる高圧交流を発生させる昇圧回路と、各々の高圧交流
を整流する整流回路と、各整流された高圧直流電圧を検
出する電圧検出回路と、それらの高圧直流電圧の差電圧
を演算する差電圧演算回路とを備え、該差電圧演算回路
の出力を前記外部入力信号としてパルス幅変調回路に入
力し、前記二つの高圧直流電圧を所定のタイミングでス
イッチしてそれらの電圧値とその中間の電圧値の三つの
電圧値を周期的に発生するようにした。(14) A high-voltage power supply device used in an electrophotographic image forming apparatus, which comprises a pulse width modulation circuit for changing the output pulse width in accordance with an external input signal, and a transformer by the output of the pulse width modulation circuit. A drive circuit that drives the primary side for switching, a booster circuit that generates two different high-voltage alternating currents on the secondary side of the transformer, a rectifier circuit that rectifies each high-voltage alternating current, and detects each rectified high-voltage DC voltage. A voltage detection circuit and a difference voltage calculation circuit for calculating the difference voltage between the high voltage DC voltages, and the output of the difference voltage calculation circuit is input to the pulse width modulation circuit as the external input signal, and the two high voltage DC The voltage is switched at a predetermined timing to periodically generate three voltage values of those voltage values and an intermediate voltage value.
【0042】(15)電子写真式の画像形成装置に用い
る高圧電源装置であって、二つの異なる高圧直流電圧を
発生する高圧直流電圧発生回路と、それらの高圧直流電
圧が供給され互の接続点に各々の高圧直流電圧が現れる
ように接続された二つのスイッチ回路と、その接続点の
電圧及び前記二つの高圧直流電圧を検出する電圧検出回
路と、それらの検出信号から前記接続点の電圧が二つの
高圧直流電圧の中間電圧に達したことを検出する中間電
位検出回路とを備え、該中間電位検出回路からの信号に
より前記スイッチ回路を制御し、前記二つの高圧直流電
圧を所定のタイミングでスイッチしてそれらの電圧値と
その中間の電圧値の三つの電圧値を周期的に発生するよ
うにした。(15) A high-voltage power supply device used in an electrophotographic image forming apparatus, which is a high-voltage DC voltage generating circuit for generating two different high-voltage DC voltages, and a connection point to which these high-voltage DC voltages are supplied. Two switch circuits connected so that each high-voltage DC voltage appears, a voltage detection circuit that detects the voltage at the connection point and the two high-voltage DC voltages, and the voltage at the connection point from those detection signals. An intermediate potential detection circuit that detects that the intermediate voltage of the two high-voltage DC voltages has been reached, and the switch circuit is controlled by a signal from the intermediate potential detection circuit to control the two high-voltage DC voltages at a predetermined timing. By switching, three voltage values of those voltage values and an intermediate voltage value are periodically generated.
【0043】(16)電子写真式の画像形成装置に用い
る高圧電源装置であって、異なる高圧直流電圧が供給さ
れる二つのスイッチ回路と、このスイッチ回路の動作を
制御するパルス信号を出力するパルス信号発生回路と、
そのパルス信号が一次側に入力され二次側に前記スイッ
チ回路が接続されたパルストランスと、このパルストラ
ンスの二次側に発生した信号を整流して前記スイッチ回
路の動作を制御するスイッチ制御回路とを備え、該スイ
ッチ制御回路の動作を前記パルストランスの二次側の整
流前の信号により制御し、前記異なる二つの高圧直流電
圧を所定のタイミングでスイッチしてそれらの電圧値と
その中間の三つの電圧値を周期的に発生するようにし
た。(16) A high-voltage power supply device used in an electrophotographic image forming apparatus, in which two switch circuits to which different high-voltage DC voltages are supplied, and a pulse which outputs a pulse signal for controlling the operation of the switch circuits A signal generation circuit,
A pulse transformer in which the pulse signal is input to the primary side and the switch circuit is connected to the secondary side, and a switch control circuit for rectifying the signal generated on the secondary side of the pulse transformer to control the operation of the switch circuit The operation of the switch control circuit is controlled by a signal before rectification on the secondary side of the pulse transformer, and the two different high-voltage DC voltages are switched at a predetermined timing to switch between those voltage values and their intermediate values. Three voltage values are generated periodically.
【0044】[0044]
【作用】本発明の高圧電源装置においては、正負の電圧
電源にスイッチ回路が接続され、このスイッチ回路が出
力波形に応じて制御されるので、3値バイアスの出力波
形の精度が高いものとなる。In the high-voltage power supply device of the present invention, the switch circuit is connected to the positive and negative voltage power supplies, and the switch circuit is controlled according to the output waveform, so that the output waveform of the ternary bias has high accuracy. .
【0045】また本発明においては、単一の高圧電源で
3値バイアス出力が得られ、小形化,コストダウンが可
能となり、オーバーシュートも防止できる。Further, in the present invention, a three-value bias output can be obtained with a single high-voltage power source, which enables downsizing and cost reduction, and also prevents overshoot.
【0046】また本発明においては、単一の制御回路と
単一の駆動回路で所望の3値バイアスが得られ、精度の
良い安定した現像バイアス用の出力が得られる。Further, in the present invention, a desired three-valued bias can be obtained by a single control circuit and a single drive circuit, and an accurate and stable developing bias output can be obtained.
【0047】[0047]
(実施例1)図1は本発明の第1実施例を示す回路構成
図である。図において、Q1,Q2は高耐圧のトランジ
スタで、互に直列に接続され、正負の直流高圧電源(+
V1,−V2)の間に挿入されている。そして、このト
ランジスタQ1,Q2の接続点に発生する電圧がスイッ
チ回路2により選択的に出力端子P1を介して、現像器
のスリーブに現像ACバイアスとして給電される。この
時、トランジスタQ1,Q2のベース電流は、それぞれ
パルストランスT1,T2を介して、タイミンクコント
ローラ1、コンパレータ6及びアンド回路3,4とナン
ド回路5によって制御される。(Embodiment 1) FIG. 1 is a circuit configuration diagram showing a first embodiment of the present invention. In the figure, Q1 and Q2 are high withstand voltage transistors, which are connected in series with each other and have positive and negative DC high voltage power supplies (+
It is inserted between V1 and -V2). Then, the voltage generated at the connection point of the transistors Q1 and Q2 is selectively supplied to the sleeve of the developing device as the developing AC bias through the output terminal P1 by the switch circuit 2. At this time, the base currents of the transistors Q1 and Q2 are controlled by the timing controller 1, the comparator 6, the AND circuits 3 and 4, and the NAND circuit 5 via the pulse transformers T1 and T2, respectively.
【0048】上記高圧電源(V1,V2)の詳細構成を
図2に示す。図2中、T21はコンバータトランスで、
2次側の高圧巻線L2の出力は高圧ダイオードD21,
D22で整流され、それぞれ+V1(+1KV)、+V
2(−1KV)を出力する。また、コンバータトランス
T21の1次側は、相補型スイッチQ21,Q22を駆
動回路21でスイッチングすることによって駆動され
る。FIG. 2 shows the detailed structure of the high-voltage power supply (V1, V2). In FIG. 2, T21 is a converter transformer,
The output of the high voltage winding L2 on the secondary side is the high voltage diode D21,
Rectified by D22, + V1 (+ 1KV), + V respectively
2 (-1 KV) is output. The primary side of the converter transformer T21 is driven by switching the complementary switches Q21 and Q22 by the drive circuit 21.
【0049】図3にタイミングコントローラ1の詳細回
路を、図4,図5にそのタイミングチャートを示す。図
3中、31は発振回路で、繰返し周波数8KHzのクロ
ックパルスを発生する。Q31〜Q33は、マスタース
レーブ型のフリップフロップで、3段のリングコンバー
タを形成しており、それぞれのQ出力は、図4の(イ)
に示すタイミングt0,t1,t2でロウレベルからハ
イレベルへ反転する。またナンド回路Q34でフリップ
フロップQ33のQ出力の積分出力とクロック信号の反
転出力とのナンドが取られ、図4の(ト)に示すリセッ
トパルスが得られる。FIG. 3 shows a detailed circuit of the timing controller 1, and FIGS. 4 and 5 show timing charts thereof. In FIG. 3, reference numeral 31 denotes an oscillator circuit, which generates a clock pulse having a repetition frequency of 8 KHz. Q31 to Q33 are master-slave type flip-flops that form a three-stage ring converter, and their Q outputs are shown in FIG.
At the timings t0, t1 and t2 shown in FIG. Further, the NAND circuit Q34 takes the NAND of the integrated output of the Q output of the flip-flop Q33 and the inverted output of the clock signal, and the reset pulse shown in (g) of FIG. 4 is obtained.
【0050】図3の回路で出力の中間値への切換えタイ
ミング出力(以下M.C.P)は、アンド回路Q51で
フリップフロップQ31の反転出力の積分出力と非反転
出力のアンドを取ることによって得られる。その際、積
分回路の抵抗R51とコンデンサC51の積分時定数
は、負荷容量のバラツキ等を考慮しても十分中間値に達
するまで、正側のスイッチが導通できるように設定され
ている。また正側のスイッチの駆動タイミンク出力
(P.D.P)は、オア回路Q52でアンド回路Q51
の出力とフリップフロップQ33の非反転出力のオアを
取ることによって得られる。同様に負側のスイッチの駆
動タイミング出力(以下N.D.P)は、フリップフロ
ップQ31の反転出力によって得られる。In the circuit of FIG. 3, the switching timing output to the intermediate value of the output (MCP) is obtained by ANDing the inverted output of the flip-flop Q31 and the non-inverted output by the AND circuit Q51. can get. At that time, the integration time constants of the resistor R51 and the capacitor C51 of the integrating circuit are set so that the positive side switch can be turned on until it reaches an intermediate value sufficiently even in consideration of variations in load capacitance. The drive timing output (PDP) of the positive side switch is the AND circuit Q51 in the OR circuit Q52.
And the non-inverted output of the flip-flop Q33. Similarly, the drive timing output (hereinafter, NDP) of the switch on the negative side is obtained by the inverted output of the flip-flop Q31.
【0051】また、正負の駆動タイミング出力は、それ
ぞれ図1のアンド回路3,4に入力される。このアンド
回路3,4には、PWM(パルス幅変調)回路10から
100KHz以上の搬送信号が入力されており、それぞ
れの出力にP出力、N出力で変調された搬送信号が現れ
る。またアンド回路3,4の出力側は、それぞれパルス
トランスT1,T2の1次側駆動用のトランジスタQ
1,Q2のベースに接続されている。The positive and negative drive timing outputs are input to the AND circuits 3 and 4 in FIG. 1, respectively. A carrier signal of 100 KHz or more is input from the PWM (pulse width modulation) circuit 10 to the AND circuits 3 and 4, and carrier signals modulated by P output and N output appear at their respective outputs. Further, the output sides of the AND circuits 3 and 4 are provided with a transistor Q for driving the primary side of the pulse transformers T1 and T2, respectively.
It is connected to the bases of 1, Q2.
【0052】また、3値バイアスの出力は、抵抗R1,
R2の分圧回路によって検出される。この抵抗R1,R
2は出力の中間レベル(グランドレベル)への保持の役
目も兼ねている。そして、出力がグランドレベルを越え
ると、コンパレータ6の出力が高レベルに反転する。こ
の反転出力は、ナンド回路5で上記M.C.Pの出力と
ナンドが取られ、アンド回路3の出力を低レベルに反転
させ、トランジスタQ3,Q1を遮断させる。これによ
り、トランジスタQ1,Q2が共に遮断状態になるの
で、出力端子P1の電位は、グランド電位近辺に保持さ
れる。The output of the three-value bias is the resistance R1,
It is detected by the voltage dividing circuit of R2. This resistance R1, R
2 also serves to hold the output at an intermediate level (ground level). Then, when the output exceeds the ground level, the output of the comparator 6 is inverted to the high level. This inverted output is output by the NAND circuit 5 as described above. C. The output of P and the NAND are taken, the output of the AND circuit 3 is inverted to the low level, and the transistors Q3 and Q1 are cut off. As a result, both the transistors Q1 and Q2 are turned off, so that the potential of the output terminal P1 is maintained near the ground potential.
【0053】上記抵抗R1,R2の分圧回路で検出され
た3値バイアスの出力は、コンパレータ6で中間値と比
較されると同時に、サンプルホールド回路7で正の立ち
上がりの所定タイミングの振幅が抽出される。この時の
サンプリングパルス(以下S.P)は図5の(ヌ)に示
すように、単安定マルチバイブレータQ36,Q37に
よって、フリップフロッブQ33の正の立ち上がり開始
ta経過後のタイミングで十分幅の狭い整形パルスとし
て得られる。The output of the ternary bias detected by the voltage dividing circuit of the resistors R1 and R2 is compared with the intermediate value by the comparator 6, and at the same time, the amplitude of the positive rising predetermined timing is extracted by the sample hold circuit 7. To be done. The sampling pulse (hereinafter SP) at this time has a sufficiently narrow width at the timing after the start ta of the positive rise of the flip-flop Q33 by the monostable multivibrators Q36 and Q37, as shown in FIG. Obtained as a shaped pulse.
【0054】上記サンプルホールド回路7の具体的な構
成を図6に示す。S.Pが低レベルの時は、トランジス
タQ43,Q42が遮断状態になり、電界効果トランジ
スタ(FET)Q41のゲートは、抵抗R43,R44
で負方向に深くバイアスされるので、トランジスタQ4
1は遮断状態になる。また高入力インピーダンスのオペ
アンプ41の反転入力と出力の間に接続されたホールド
コンデンサC41の電荷は保持されたままになり、反転
入力電位が帰還アンプの仮想接地となって、非反転入力
と同電位(グランド)になるため、オペアンプ41の出
力は従来のレベルを保持したままになる。そしてサンプ
リングパルスS.Pが高レベルになると、トランジスタ
Q43,Q42が導通状態になり、ダイオードD41は
遮断状態になる。A concrete structure of the sample hold circuit 7 is shown in FIG. S. When P is at a low level, the transistors Q43 and Q42 are cut off, and the gate of the field effect transistor (FET) Q41 has resistors R43 and R44.
Since it is deeply biased in the negative direction by
1 is cut off. In addition, the charge of the hold capacitor C41 connected between the inverting input and the output of the high input impedance operational amplifier 41 remains held, and the inverting input potential becomes the virtual ground of the feedback amplifier, and the same potential as the non-inverting input. Since it becomes (ground), the output of the operational amplifier 41 remains at the conventional level. The sampling pulse S. When P becomes high level, the transistors Q43 and Q42 become conductive and the diode D41 becomes cut off.
【0055】またトランジスタQ41のゲート電位はグ
ランド電位となり、ソース電位は前述のごとくグランド
電位になっているので、デプレッションタイプのトラン
ジスタQ41は導通状態になる。この状態でオペアンプ
41の出力電位Voutは、入力電位Vinに対して、Further, since the gate potential of the transistor Q41 is the ground potential and the source potential thereof is the ground potential as described above, the depletion type transistor Q41 becomes conductive. In this state, the output potential Vout of the operational amplifier 41 is
【0056】[0056]
【数1】 [Equation 1]
【0057】となるように、コンデンサC41の電荷を
急速に充放電する。そして、S.Pが低レベルになる
と、トランジスタQ41は遮断状態になり、コンデンサ
C41はその出力電位を保持したままになる。As described above, the charge of the capacitor C41 is rapidly charged and discharged. And S. When P goes low, the transistor Q41 is turned off and the capacitor C41 holds its output potential.
【0058】この様にして、出力の所定タイミング時の
振幅vp1を抽出、保持することができる。このサンプ
ルホールド回路7の出力は、図1の誤差増幅器8で入力
端子P2から入力された基準電圧と比較される。また、
誤差増幅器8の出力は、積分回路9で所定の時定数だけ
積分された後、PWM回路10へ入力される。In this way, the amplitude vp1 at a predetermined output timing can be extracted and held. The output of the sample hold circuit 7 is compared with the reference voltage input from the input terminal P2 in the error amplifier 8 of FIG. Also,
The output of the error amplifier 8 is integrated by the integration circuit 9 for a predetermined time constant and then input to the PWM circuit 10.
【0059】この時、サンプルホールド回路7の出力が
基準電圧に達していない時は、誤差増幅器8の出力は高
くなり、PWM回路10の出力パルス幅は広くなり、高
耐圧のトランジスタQ1,Q2の導通時比率を高くす
る。逆にサンプルホールド回路7の出力が基準電圧を越
えた時、PWM回路10の出力パルス幅は狭くなり、ト
ランジスタQ1,Q2の導通時比率は低くなる。At this time, when the output of the sample and hold circuit 7 has not reached the reference voltage, the output of the error amplifier 8 becomes high, the output pulse width of the PWM circuit 10 becomes wide, and the high breakdown voltage transistors Q1 and Q2. Increase the conduction ratio. On the contrary, when the output of the sample hold circuit 7 exceeds the reference voltage, the output pulse width of the PWM circuit 10 becomes narrow, and the conduction ratio of the transistors Q1 and Q2 becomes low.
【0060】このように、本実施例では、高速の立ち上
がり、立ち下がりを持つ3値現像バイアスを実現するた
めに、正負の高圧電源の出力間に、2ケの高耐圧のスイ
ッチをシリーズ接続し、それぞれ絶縁手段を介して該2
つのスイッチの投入タイミンクをそれぞれ制御するよう
にしており、具体的には出力波形の立ち上がりスピード
を測定して、基準値と比較し、正負の高圧スイッチのス
イッチングスピードを制御するようにしている。As described above, in this embodiment, in order to realize a ternary developing bias having a high-speed rising and falling, two high-withstand voltage switches are connected in series between the outputs of the positive and negative high-voltage power supplies. , 2 via insulating means respectively
The switching timing of each switch is controlled individually. Specifically, the rising speed of the output waveform is measured and compared with a reference value to control the switching speed of the positive and negative high voltage switches.
【0061】また、出力の1サイクル毎に、波形の立ち
上がり中の所定のタイミング出力レベルをサンプリング
し、該サンプリング出力を、誤差増幅器8で基準電圧と
比較する。そして、誤差増幅器8の出力を所定の時定数
で積分して、PWM回路10に入力し、該PWM回路出
力で、高圧スイッチの通電時比率を制御している。また
更に、出力波形の正負各々の立ち上がりを検出し、それ
ぞれの基準値と比較し、正負の高圧スイッチの通電時比
率を制御している。Further, for each output cycle, a predetermined timing output level during rising of the waveform is sampled, and the sampling output is compared with the reference voltage by the error amplifier 8. Then, the output of the error amplifier 8 is integrated with a predetermined time constant and input to the PWM circuit 10, and the PWM circuit output controls the energization time ratio of the high voltage switch. Furthermore, the positive and negative rising edges of the output waveform are detected and compared with the respective reference values to control the energization ratio of the positive and negative high voltage switches.
【0062】このため、3値バイアスの出力波形の精度
が良く、回路の小形化及びコストダウンも図ることがで
きる。Therefore, the output waveform of the ternary bias has high accuracy, and the circuit can be downsized and the cost can be reduced.
【0063】(実施例2)図7は本発明の第2実施例を
示す回路構成図である。本実施例は、上記第1実施例に
示した出力の立ち上がり及び立ち下がりの速度制御精度
をさらに高精度化したものである。図8に図7の各部の
動作を示し、また図9に各部の出力波形を示す。(Second Embodiment) FIG. 7 is a circuit configuration diagram showing a second embodiment of the present invention. In the present embodiment, the accuracy of the speed control for rising and falling of the output shown in the first embodiment is further improved. FIG. 8 shows the operation of each part of FIG. 7, and FIG. 9 shows the output waveform of each part.
【0064】PWM回路の出力パルスのデューティーの
最大値は、概略50%程度に留まるため、3値バイアス
の出力は、図1の正負の高耐圧スイッチ回路2のトラン
ジスタQ1,Q2の導通タイミンクで図9の(1)に示
すようにステップ上に上昇、下降を行う。またトランジ
スタQ1,Q2の非導通タイミングでは、出力検出回路
等によってグランドに流れる電流のため、グランド方向
に逆戻りする。したがって、図9の(1)に示すように
鋸波状のリップルが出力に現れてしまい、上述の第1実
施例ではS.PとP・D、S・D・Pの同期が取れてい
ないため、サンプリング出力がそのリップルのために変
動し、該変動分がPWM回路出力のジッターになって、
3値バイアス出力波形変動(ジッター)を引起こす原因
になっていた。Since the maximum value of the duty of the output pulse of the PWM circuit remains at about 50%, the output of the three-valued bias is shown by the conduction timing of the transistors Q1 and Q2 of the positive and negative high breakdown voltage switch circuit 2 of FIG. As shown in (1) of 9, the ascending and descending steps are performed. Further, at the non-conducting timing of the transistors Q1 and Q2, the current flows back to the ground due to the current flowing to the ground by the output detection circuit or the like. Therefore, a sawtooth ripple appears in the output as shown in (1) of FIG. 9, and in the first embodiment, the S.S. Since P and P / D and S / D / P are not synchronized, the sampling output fluctuates due to the ripple, and the fluctuation becomes jitter of the PWM circuit output,
It was a cause of causing fluctuation (jitter) of the ternary bias output waveform.
【0065】しかし、図7に示す本実施例は、S・Pと
P・D・P、N・D・Pの同期を取ることによって、サ
ンプリングパルスが常にリップルの同一位相を切るよう
にして、サンプリング出力が変動しないようになってい
る。更に本実施例は、マイクロコンピュータの内蔵プロ
グラミングによって、出力の周波数一周期内の高レベ
ル、中間レベル、低レベルの各レベルのタイミング比を
制御できるようになっている。However, in the present embodiment shown in FIG. 7, by synchronizing S.P with P.D.P. and N.D.P, the sampling pulse always cuts the same phase of the ripple, The sampling output does not fluctuate. Further, in the present embodiment, the timing ratio of each of the high level, the intermediate level and the low level within one cycle of the frequency of the output can be controlled by the built-in programming of the microcomputer.
【0066】図7において、71はマイクロコンピュー
タ、72は分周回路、73−1〜73−5はカウンタで
ある。In FIG. 7, 71 is a microcomputer, 72 is a frequency dividing circuit, and 73-1 to 73-5 are counters.
【0067】上記分周回路71は、マイクロコンピュー
タ71のクロック信号を概略200KHzに分周して、
カウンタ73−1〜73−5のクロック入力及びRSフ
リップフロップQ73のリセット入力に入力する。ま
た、カウンタ73−1〜73−5は、S入力によってカ
ウントを開始し(Q出力はローからハイに反転する)、
カウント値がマイクロコンピュータ71によって設定さ
れた値に達すると、Q出力がハイからローに反転する。The frequency dividing circuit 71 divides the clock signal of the microcomputer 71 to approximately 200 KHz,
It is input to the clock inputs of the counters 73-1 to 73-5 and the reset input of the RS flip-flop Q73. Further, the counters 73-1 to 73-5 start counting by the S input (the Q output is inverted from low to high),
When the count value reaches the value set by the microcomputer 71, the Q output is inverted from high to low.
【0068】この時、カウンタ73−1は、高レベルの
タイミング幅を決定し、マイクロコンピュータ71のス
タート信号によってカウントを開始し、設定されたカウ
ント値に達すると、カウントを終了し、カウンタ73−
2のカウントを開始させる。カウンタ73−2は、低レ
ベルのタイミング幅を決定し、所定のカウント値に達す
ると、カウントを終了し、カウンタ73−3,73−4
のカウントを開始させる。また、このカウンタ73−2
のQ出力は、N・D・P(負駆動パルス)として高耐圧
スイッチ制御回路へ入力される。カウンタ73−3は、
中間レベルとのタイミング幅を決定し、所定のカウント
値に達すると、カウント終了し、カウンタ73−1,7
3−5のカウントを開始させる。カウンタ73−4は、
低レベルから中間レベルへの切替のための正駆動高耐圧
スイッチの投入タイミングを決定する。At this time, the counter 73-1 determines the high-level timing width, starts counting by the start signal of the microcomputer 71, and when the set count value is reached, ends the counting, and the counter 73-
Start counting 2. The counter 73-2 determines the low-level timing width, and when it reaches a predetermined count value, the counter 73-2 stops counting, and the counters 73-3 and 73-4.
To start counting. Also, this counter 73-2
Q output of is input to the high breakdown voltage switch control circuit as N · D · P (negative drive pulse). The counter 73-3 is
When the timing width with the intermediate level is determined and the predetermined count value is reached, the counting is completed and the counters 73-1 and 7-3
Start counting 3-5. The counter 73-4 is
Determines the closing timing of the positive drive high withstand voltage switch for switching from the low level to the intermediate level.
【0069】具体的には、負荷要領を低レベルから中間
レベルまで充電するのに必要な時間に、十分マージンを
加えた値が設定される。Specifically, a value is set with a sufficient margin added to the time required to charge the load procedure from a low level to an intermediate level.
【0070】カウンタ73−5は、サンプリングパルス
の発生タイミングを決定する。このカウンタ73−5が
所定のカウントを終了すると、RSフリップフロップQ
73のQ出力を高レベルに反転させる。またフリップフ
ロップQ73は、高レベルへ反転した後、分周回路72
の出力が入力されると、直ちに低レベルへ復帰するため
に、Q出力に非常に幅の狭いパルスが得られる、そし
て、PWM回路10は、分周回路72の出力を積分回路
74で積分し、該積分出力をコンパレータQ74で図1
の誤差増幅器8の積分出力と比較するように構成されて
いる。The counter 73-5 determines the generation timing of the sampling pulse. When the counter 73-5 finishes the predetermined count, the RS flip-flop Q
Invert the Q output of 73 to high level. Further, the flip-flop Q73, after being inverted to a high level, has a frequency dividing circuit 72.
When the output of is input, a very narrow pulse is obtained at the Q output in order to immediately return to the low level, and the PWM circuit 10 integrates the output of the frequency dividing circuit 72 by the integrating circuit 74. , The integrated output by the comparator Q74 shown in FIG.
Is configured to be compared with the integrated output of the error amplifier 8.
【0071】このような構成としても上記第1実施例と
同様、負荷容量や高耐圧スイッチ回路の駆動容量のバラ
ツキに対して、出力波形の立ち上がり時間、立ち下がり
時間、デューティー比を安定化することができる。Even with such a configuration, similarly to the first embodiment, the rise time, the fall time, and the duty ratio of the output waveform are stabilized against variations in the load capacitance and the drive capacitance of the high breakdown voltage switch circuit. You can
【0072】(実施例3)図10は本発明の第3実施例
を示す図である。また図11にそのタイミングコントロ
ーラ1の詳細図を、図12にタイムチャートを示す。(Third Embodiment) FIG. 10 is a diagram showing a third embodiment of the present invention. Further, FIG. 11 shows a detailed view of the timing controller 1, and FIG. 12 shows a time chart.
【0073】図10中、7−1,7−2はサンプルホー
ルド回路、8−1,8−2は誤差増幅器、9−1,9−
2は積分回路、10−1,10−2はPWM回路であ
る。また図11中、Q36−1,36−2及びQ37−
1,Q37−2は単安定マルチバイブレータである。In FIG. 10, 7-1 and 7-2 are sample and hold circuits, 8-1 and 8-2 are error amplifiers, and 9-1 and 9-.
Reference numeral 2 is an integrating circuit, and 10-1 and 10-2 are PWM circuits. Further, in FIG. 11, Q36-1, 36-2 and Q37-
1, Q37-2 are monostable multivibrators.
【0074】第1,第2実施例では、正方向の立ち上が
り速度を検出して、正負の高耐圧スイッチの通電時比率
を制御していたのに対し、本実施例は正方向と負方向両
方の立ち上がり速度を検出して、それぞの高耐圧スイッ
チの通電時比率を制御するようにしている。すなわち、
負の駆動パルスの立ち上がり後、tB時間経過後の検出
信号の振幅成分vP2を抽出して保持し、端子P3に加
えられた基準信号と比較している。In the first and second embodiments, the rising speed in the positive direction is detected to control the energization ratio of the positive and negative high withstand voltage switches, whereas in the present embodiment, both the positive and negative directions are controlled. The rising speed of each switch is detected, and the energization time ratio of each high voltage switch is controlled. That is,
After the rise of the negative drive pulse, the amplitude component vP2 of the detection signal after the time tB has elapsed is extracted and held, and is compared with the reference signal applied to the terminal P3.
【0075】なお、図10〜図12では、正負の立ち上
がり速度の検出にそれぞれ別の基準電圧を用いたが、t
A,tBを最適に選択することによって、同一の基準電
圧を用いることも可能である。In FIGS. 10 to 12, different reference voltages are used to detect the positive and negative rising speeds.
By selecting A and tB optimally, it is possible to use the same reference voltage.
【0076】(実施例4)図13は本発明の第4実施例
を示す図である。本実施例は、図7の第2実施例と同じ
ように出力に含まれるリップル成分によるジッターを除
去し、且つ正負の立ち上がり速度をそれぞれ独立に制御
できようにしたものである。(Fourth Embodiment) FIG. 13 is a diagram showing a fourth embodiment of the present invention. In this embodiment, as in the second embodiment of FIG. 7, the jitter due to the ripple component contained in the output is removed, and the positive and negative rising speeds can be controlled independently.
【0077】カウンタ73−1,73−2のQ出力の正
の立ち上がりエッジをエッジ検出回路81−1,81−
2で検出しており、その2つのエッジパルスは、ノア回
路Q81で結合されて、カウンタ73−5のカウントを
開始させる。フリップフロップQ73の出力は、アンド
回路Q82,Q83で正負のサンプリングパルスに分離
されて、それぞれのサンプルホールド回路に入力され
る。The positive rising edges of the Q outputs of the counters 73-1 and 73-2 are detected by the edge detection circuits 81-1 and 81-.
2 is detected, and the two edge pulses are combined by the NOR circuit Q81 to start counting by the counter 73-5. The output of the flip-flop Q73 is separated into positive and negative sampling pulses by AND circuits Q82 and Q83, and is input to the respective sample and hold circuits.
【0078】(実施例5)図14は本発明の第5実施例
を示す図である。本実施例は、積分回路9とPWM回路
10の間にリミッタ回路91を挿入して、PWM出力の
パルス幅の上限,下限を設定し、帰還制御の応答を安定
化させたものである。(Fifth Embodiment) FIG. 14 is a diagram showing a fifth embodiment of the present invention. In the present embodiment, a limiter circuit 91 is inserted between the integrating circuit 9 and the PWM circuit 10 to set the upper limit and the lower limit of the pulse width of the PWM output to stabilize the feedback control response.
【0079】上記リミッタ回路91はダイオードD9
1,D92と抵抗R91から成り、そのリミッタ電位V
H 、VL は、負荷容量の変動範囲や正負の高耐圧スイッ
チ回路のスイッチング駆動容量のバラツキを、補正でき
る限度近くに設定されている。The limiter circuit 91 includes a diode D9.
1, D92 and resistor R91, and its limiter potential V
H and VL are set close to the limit where the fluctuation range of the load capacity and the variation of the switching drive capacity of the positive and negative high breakdown voltage switch circuits can be corrected.
【0080】ここで、上述の第2,第4実施例によれ
ば、出力に含まれるリップル成分の影響を受けて制御精
度が低下したり、出力にジッターが発生したり、制御不
安定になることを完全に除去することができる。同時
に、マイクロコンピュータのプログラミングによって、
出力の周波数、デューティー比、立ち上がり及び立ち下
がり速度を制御することが可能となる。Here, according to the above-mentioned second and fourth embodiments, the control accuracy is lowered due to the influence of the ripple component contained in the output, the output has jitter, and the control becomes unstable. Can be completely eliminated. At the same time, by programming the microcomputer,
It becomes possible to control the output frequency, the duty ratio, and the rising and falling speeds.
【0081】また、第3,第4実施例によれば、正負そ
れぞれの立ち上がり時間を独立に制御できるので、高精
度に立ち上がり速度の安定化を行うことが可能となる。Further, according to the third and fourth embodiments, the positive and negative rising times can be controlled independently, so that the rising speed can be stabilized with high accuracy.
【0082】更に、正負の立ち上がり速度が等しけれ
ば、高レベルから低レベルへの到達時間は、中間レベル
から高レベル、あるいは低レベルから中間レベルへの到
達時間の2倍かかるようになる。このため、高レベルタ
イミングと低レベルタイミングを等しくしようとする
と、予め所定時間だけ正駆動タイミングを短くしておく
必要がある。このように、立ち上がり速度を安定化する
ことで、出力の各レベルのタイミング幅を安定化させる
ことができる。Furthermore, if the positive and negative rising speeds are equal, the arrival time from the high level to the low level is twice as long as the arrival time from the intermediate level to the high level or from the low level to the intermediate level. Therefore, in order to equalize the high level timing and the low level timing, it is necessary to shorten the positive drive timing by a predetermined time in advance. In this way, by stabilizing the rising speed, the timing width of each output level can be stabilized.
【0083】また、上記の事項に関連して、第2,第4
実施例によれば、マイクロコンピュータのプログラミン
グによって正負の駆動タイミング幅の補正を容易に行う
ことができる。Further, in relation to the above matters, the second, fourth
According to the embodiment, the positive and negative drive timing widths can be easily corrected by programming the microcomputer.
【0084】(実施例6)図15は本発明の第6実施例
を示す図であり、3値バイアス回路のブロック構成を示
している。同図中、101,102,105,108〜
113は図27と同様の回路であるので、ここでの説明
は省略する。その他を説明すると、103′は従来例の
2つの高圧直流電圧の差電圧に相当する第3の電圧レベ
ルを出力するトランスを有する昇圧平滑回路、106′
は前記昇圧平滑回路103′からの高圧直流電圧をスイ
ッチ点にスイッチする高圧スイッチ回路、107′はそ
のスイッチ点とグランドとをスイッチする0Vスイッチ
回路である。(Sixth Embodiment) FIG. 15 is a diagram showing a sixth embodiment of the present invention and shows a block configuration of a ternary bias circuit. In the figure, 101, 102, 105, 108-
Since 113 is a circuit similar to that of FIG. 27, description thereof is omitted here. In other words, 103 'is a step-up smoothing circuit having a transformer for outputting a third voltage level corresponding to the difference voltage between two high-voltage DC voltages of the conventional example, 106'.
Is a high-voltage switch circuit for switching the high-voltage DC voltage from the step-up smoothing circuit 103 'to a switch point, and 107' is a 0V switch circuit for switching the switch point and the ground.
【0085】本回路の動作を説明すると、PWM回路1
01,駆動回路102,昇圧平滑回路103′及び電圧
検出回路(A)105によって、昇圧平滑回路103′
はPWM回路101に予め設定された基準電圧に従っ
て、従来例の2つの高圧直流電圧の差電圧に相当する第
3の電圧レベルにレギュレートされた高圧出力を発生す
る。高圧スイッチ回路106′はその高圧出力を、0V
スイッチ回路107′はグランドレベルを、それぞれに
入力されるタイミング信号に従ってスイッチ点にスイッ
チする。The operation of this circuit will be described. The PWM circuit 1
01, the drive circuit 102, the step-up smoothing circuit 103 ′, and the voltage detection circuit (A) 105, the step-up smoothing circuit 103 ′.
Generates a high voltage output regulated to a third voltage level corresponding to a difference voltage between two high voltage DC voltages of the conventional example according to a reference voltage preset in the PWM circuit 101. The high voltage switch circuit 106 'outputs the high voltage output to 0V.
The switch circuit 107 'switches the ground level to the switch point according to the timing signal input to each.
【0086】更に、中間電圧制御回路109は、上記ス
イッチ点の電圧が上記高圧出力とグランドレベルとの間
のある電圧(本実施例では高圧出力/2とする)になっ
たことを、電圧検出回路(B)105からの信号と中間
電圧制御回路109内に予め設定された基準電圧との比
較によって検出し、信号制御回路113に信号を出力す
る。信号制御回路113は、その信号を受けて高圧スイ
ッチ回路106′へのタイミング信号を制御し、これに
よって、スイッチ点の電圧は中間電圧に制御される。Further, the intermediate voltage control circuit 109 detects that the voltage at the switch point has reached a certain voltage (high voltage output / 2 in this embodiment) between the high voltage output and the ground level. The signal from the circuit (B) 105 is detected by comparison with a reference voltage preset in the intermediate voltage control circuit 109, and a signal is output to the signal control circuit 113. The signal control circuit 113 receives the signal and controls the timing signal to the high voltage switch circuit 106 ', whereby the voltage at the switch point is controlled to the intermediate voltage.
【0087】以上のスイッチ動作によって、スイッチ点
の電圧は、昇圧平滑回路103′の高圧出力電圧、0
〔V〕、両者の中間電圧が周期的に切換わるようにな
り、出力カップリングコンデンサCを通してカップリン
グされた高圧出力端の電圧は、従来例と同様の3値バイ
アス出力となる。As a result of the above switching operation, the voltage at the switch point becomes 0, the high voltage output voltage of the step-up smoothing circuit 103 '.
[V], the intermediate voltage between the two is switched periodically, and the voltage at the high-voltage output end coupled through the output coupling capacitor C becomes a three-value bias output similar to the conventional example.
【0088】図16は、この場合の高圧スイッチ回路1
06′及び0Vスイッチ回路107′の詳細回路例を示
す。図に示すように、高圧スイッチ回路106′と従来
回路図に示す高圧スイッチ回路(A)106とは、スイ
ッチする高圧直流電圧の電圧レベルが異なる以外は同じ
構成である。一方、0Vスイッチ回路107′と従来回
路図に示す高圧スイッチ回路(B)107とは、0Vス
イッチ回路107′においては、その内部の高圧トラン
ジスタTr2のエミッタがグランドに接続されており、
このトランジスタTr2の制御信号をベースに入力する
ために、絶縁トランスを用いる必要がなく、それにとも
なってダイオードなどを取除くことができる。FIG. 16 shows the high voltage switch circuit 1 in this case.
A detailed circuit example of the 06 'and 0V switch circuits 107' is shown. As shown in the figure, the high voltage switch circuit 106 'and the high voltage switch circuit (A) 106 shown in the conventional circuit diagram have the same configuration except that the voltage level of the high voltage DC voltage to be switched is different. On the other hand, in the 0V switch circuit 107 'and the high voltage switch circuit (B) 107 shown in the conventional circuit diagram, in the 0V switch circuit 107', the emitter of the high voltage transistor Tr2 therein is connected to the ground,
Since the control signal of the transistor Tr2 is input to the base, it is not necessary to use an insulating transformer, and the diode or the like can be removed accordingly.
【0089】このように、本実施例によれば単一の高圧
電源(PWM回路,駆動回路,昇圧平滑回路等を含む)
で3値バイアス回路が構成でき、これにより、高圧トラ
ンス及び平滑回路を削減することができる。また、本方
式によれば、下段のスイッチ回路において、絶縁トラン
スを用いてタイミング信号を入力していた回路を、絶縁
トランスを用いずに入力することができるので、大幅な
部品削減が可能となる。As described above, according to this embodiment, a single high-voltage power supply (including a PWM circuit, a drive circuit, a step-up smoothing circuit, etc.)
A three-valued bias circuit can be configured with the above, and thus, the high voltage transformer and the smoothing circuit can be eliminated. Further, according to this method, in the switch circuit in the lower stage, the circuit that inputs the timing signal by using the isolation transformer can be input without using the isolation transformer, so that the number of parts can be significantly reduced. .
【0090】また、以上の部品削減及び高圧部分の回路
縮小により、3値バイアス回路の小型化,コストダウン
が可能となる。Further, by reducing the number of parts and reducing the circuit of the high voltage portion, the three-value bias circuit can be downsized and the cost can be reduced.
【0091】(実施例7)上記第6実施例では、単一の
高圧電源を用いて3値バイアス高圧を得ることを説明し
たが、上記構成の3値バイアス回路において、その出力
のON/OFFを従来通りタイミング信号のスイッチ回
路への伝達のON/OFFによって行うと、OFF状態
からON状態に切換えた瞬間に、図20の(e)に示す
ような通常の振幅レベル(同図中のVp)を遥かに越え
た電圧を発生してしまうという不具合を生じる。本実施
例では、この現象を回避するような構成となっている。(Embodiment 7) In the sixth embodiment described above, the ternary bias high voltage is obtained by using a single high voltage power source. However, in the ternary bias circuit having the above configuration, the output is turned on / off. When the transmission of the timing signal to the switch circuit is performed ON / OFF as in the conventional case, the normal amplitude level (Vp in the figure) as shown in (e) of FIG. 20 is obtained at the moment of switching from the OFF state to the ON state. ), A problem that a voltage far exceeding is generated. The present embodiment has a configuration that avoids this phenomenon.
【0092】すなわち、図17に本発明の第7実施例の
回路構成について示す。同図は、PWM回路101の概
略図を示しており、114は抵抗R101,R102及
び電圧Vsで決まる基準電圧を発生する基準電圧回路、
115はこの基準電圧回路114からの基準電圧とフィ
ードバックされてきた電圧検出信号とを比較演算するエ
ラーアンプ、116は三角波発振器、117は前記エラ
ーアンプ115の出力と三角波発振器116の出力を比
較し、PWM信号としてH/L信号を出力するコンパレ
ータである。そして、通常の動作では以上の構成によ
り、基準電圧と電圧検出レベルとが同じ値になるように
PWM出力が出力される。That is, FIG. 17 shows the circuit configuration of the seventh embodiment of the present invention. The figure shows a schematic diagram of the PWM circuit 101, in which 114 is a reference voltage circuit for generating a reference voltage determined by the resistors R101 and R102 and the voltage Vs,
Reference numeral 115 is an error amplifier for comparing and calculating the reference voltage from the reference voltage circuit 114 and the fed back voltage detection signal, 116 is a triangular wave oscillator, 117 is a comparison between the output of the error amplifier 115 and the output of the triangular wave oscillator 116, It is a comparator that outputs an H / L signal as a PWM signal. Then, in the normal operation, with the above configuration, the PWM output is output so that the reference voltage and the voltage detection level have the same value.
【0093】一方、本実施例では、上記構成のほかに、
外部から入力される3値バイアス出力のON/OFF信
号を受けてON/OFFするオープンコレクタのスイッ
チ回路118及び基準電圧回路114に加えられたコン
デンサC101を有した構成となっている。これによっ
て、3値バイアスOFF時(ON/OFF信号=HighIm
pedance) には、スイッチ回路118内のトランジスタ
がONし、基準電圧回路114の出力電圧は0〔V〕と
なる。したがって、電圧検出信号が0〔V〕(この時、
昇圧平滑回路106′の出力も0〔V〕)となる状態
で、3値バイアス回路の出力もOFFとなる。On the other hand, in this embodiment, in addition to the above configuration,
It has a configuration including an open collector switch circuit 118 for turning on / off upon receiving an on / off signal of a three-value bias output inputted from the outside and a capacitor C101 added to a reference voltage circuit 114. As a result, when the three-value bias is OFF (ON / OFF signal = HighIm
pedance), the transistor in the switch circuit 118 is turned on, and the output voltage of the reference voltage circuit 114 becomes 0 [V]. Therefore, the voltage detection signal is 0 [V] (at this time,
The output of the ternary bias circuit is also turned off while the output of the step-up smoothing circuit 106 'is also 0 [V].
【0094】次に、ON/OFF信号がON(ON/O
FF信号=0〔V〕)となると、スイッチ回路118の
出力はHigh Impedanceとなり、基準電圧回路114の出
力は0〔V〕から基準電圧まで、抵抗R101及びコン
デンサC101からなる時定数で上昇する。これによっ
て、昇圧平滑回路106′の高圧出力も上記時定数で徐
々に上昇し、同時に3値バイアス出力も行われるので、
その出力は図20の(f)に示すように、徐々に振幅を
上昇させる3値バイアス出力となる。Next, the ON / OFF signal turns ON (ON / O
When the FF signal = 0 [V]), the output of the switch circuit 118 becomes High Impedance, and the output of the reference voltage circuit 114 rises from 0 [V] to the reference voltage with a time constant composed of the resistor R101 and the capacitor C101. As a result, the high voltage output of the step-up smoothing circuit 106 'also gradually rises with the above time constant, and at the same time, three-value bias output is also performed.
As shown in (f) of FIG. 20, the output becomes a ternary bias output that gradually increases the amplitude.
【0095】このように、PWM回路101の基準電圧
回路114に時定数回路を設け、3値バイアス出力のO
N/OFF信号でON/OFFするスイッチ回路118
を設けることによって、バイアス出力ON時に通常時を
遥かに上回る出力が発生すること(オーバーシュート)
を防ぐことができる。As described above, the time constant circuit is provided in the reference voltage circuit 114 of the PWM circuit 101, and the three-value bias output O
Switch circuit 118 that turns on / off with an N / OFF signal
By providing the bias output, when the bias output is turned on, an output far exceeding the normal time is generated (overshoot).
Can be prevented.
【0096】(実施例8)上述の第7実施例では、昇圧
平滑回路106′の出力を3値バイアス出力ONと共に
徐々に一定電圧まで上昇させ、ON時の過剰電圧の発生
を防ぐ場合について説明した。しかしながら、上記実施
例では3値バイアスのONには数十から数百〔ms〕の
時間が必要となり、高速でON/OFFが必要となるよ
うな使い方には適さない。そこで、次に高速でのON/
OFFを可能とする場合について説明する。(Embodiment 8) In the above-mentioned seventh embodiment, the case where the output of the step-up / smoothing circuit 106 'is gradually raised to a constant voltage along with the turning on of the three-valued bias output to prevent the generation of excess voltage at the time of turning on will be described. did. However, in the above-mentioned embodiment, it takes several tens to several hundreds [ms] to turn on the three-valued bias, which is not suitable for use where high-speed ON / OFF is required. Therefore, next time ON /
The case where it can be turned off will be described.
【0097】図18はこの場合の第8実施例の回路構成
を示す図であり、図15〜図17と同一符号は同一構成
部分を示している。FIG. 18 is a diagram showing a circuit configuration of the eighth embodiment in this case, and the same reference numerals as those in FIGS. 15 to 17 denote the same components.
【0098】同図中、119は3値バイアス出力のON
/OFF信号と3値バイアスの中間値出力タイミング信
号とのオア回路からなる中間電圧期間決定回路である。In the figure, numeral 119 indicates that the three-value bias output is ON.
It is an intermediate voltage period determination circuit including an OR circuit for the / OFF signal and the intermediate value output timing signal of the three-valued bias.
【0099】上記中間電圧期間決定回路119は、上述
のON/OFF信号がOFF期間の時には図中のスイッ
チ点の電圧が常に中間電圧となるよう中間電圧制御回路
109に中間電圧期間信号を出力し、中間電圧制御回路
109は、その信号と電圧検出回路(B)108からの
信号に応じてスイッチ点の電圧が中間電圧を下回った時
に高圧スイッチ回路106′を制御するよう信号制御回
路113に信号を出力する。また信号制御回路113
は、タイミング信号発生回路110から周期的に送られ
てくるタイミング信号の伝達を中間電圧制御回路109
からの信号に応じて制御する。The intermediate voltage period determination circuit 119 outputs an intermediate voltage period signal to the intermediate voltage control circuit 109 so that the voltage at the switch point in the figure is always the intermediate voltage when the ON / OFF signal is in the OFF period. The intermediate voltage control circuit 109 signals the signal control circuit 113 to control the high voltage switch circuit 106 ′ when the voltage at the switch point falls below the intermediate voltage according to the signal and the signal from the voltage detection circuit (B) 108. Is output. Also, the signal control circuit 113
The intermediate voltage control circuit 109 transmits the timing signal periodically sent from the timing signal generation circuit 110.
It controls according to the signal from.
【0100】一方、3値バイアス出力のON時には、中
間電圧期間決定回路119からの出力は中間値出力タイ
ミング信号そのものとなり、第7実施例で説明したのと
同様の動作となる。On the other hand, when the ternary bias output is ON, the output from the intermediate voltage period determination circuit 119 becomes the intermediate value output timing signal itself, and the operation is the same as that described in the seventh embodiment.
【0101】ところで、3値バイアス出力がONとなっ
た直後のスイッチ点の電圧は、高圧スイッチ回路10
6′のONによる昇圧平滑回路103′の電圧か、0V
スイッチ回路107′のONによる0〔V〕か、若しく
は中間電圧値期間の中間電圧であるが、どの電圧値出力
タイミングにおいても、ON直前のスイッチ点の電圧が
中間値電圧となっているので、通常の中間値電圧を越え
ることはない。このことを示すのが図21の(d),
(e)で、(d)はスイッチ点の電圧、(e)はカップ
リング後の高圧出力端での電圧を示している。By the way, the voltage at the switch point immediately after the ternary bias output is turned on is the voltage at the high voltage switch circuit 10.
The voltage of the step-up smoothing circuit 103 'by turning on 6'or 0V
It is 0 [V] when the switch circuit 107 'is turned on, or the intermediate voltage in the intermediate voltage value period, but at any voltage value output timing, the voltage at the switch point immediately before turning on is the intermediate value voltage. It does not exceed the normal intermediate voltage. This is shown in FIG. 21 (d),
In (e), (d) shows the voltage at the switch point, and (e) shows the voltage at the high-voltage output terminal after coupling.
【0102】図19は図18の回路の詳細を示したもの
で、(a)は中間期間決定回路の回路例を、(b)は中
間電圧制御回路の回路例をそれぞれ示している。FIG. 19 shows the details of the circuit of FIG. 18, where (a) shows a circuit example of the intermediate period determining circuit and (b) shows a circuit example of the intermediate voltage control circuit.
【0103】図19の(a)に示すように、中間電圧期
間決定回路119は3値バイアス出力ON/OFF信号
とタイミング信号のオア回路となっている。また(b)
に示すように、この場合の中間電圧制御回路109は、
中間電圧値に相当する基準電圧Vaと電圧検出回路
(B)118の検出信号とを比較演算するエラーアンプ
を有し、その出力は中間電圧期間決定回路119から出
力される中間電圧期間信号のON/OFFに応じてON
/OFFされるように(中間電圧期間信号ONでエラー
アンプ出力ON)スイッチ回路が接続されている。As shown in FIG. 19A, the intermediate voltage period determination circuit 119 is an OR circuit for the ON / OFF signal of the three-valued bias and the timing signal. Also (b)
As shown in, the intermediate voltage control circuit 109 in this case is
It has an error amplifier for performing a comparison operation of the reference voltage Va corresponding to the intermediate voltage value and the detection signal of the voltage detection circuit (B) 118, and the output thereof is the ON state of the intermediate voltage period signal output from the intermediate voltage period determination circuit 119. ON depending on / OFF
The switch circuit is connected so as to be turned on / off (the error amplifier output is turned on when the intermediate voltage period signal is turned on).
【0104】このように、3値バイアス出力と単一高圧
電源のON/OFF制御を共通化し、高圧電源の立ち上
がりに時定数を持たせたので、3値バイアスON時のオ
ーバーシュートを防止することができる。また、3値バ
イアス出力OFF時のスイッチ点の電圧が中間値電圧と
なるように構成したので、3値バイアス出力ON時のオ
ーバーシュートを防止できるとともに、高速のON/O
FF制御が可能となる。As described above, since the three-value bias output and the ON / OFF control of the single high-voltage power supply are made common and the rising of the high-voltage power supply has a time constant, the overshoot at the time of turning on the three-value bias is prevented. You can Further, since the voltage at the switch point when the three-valued bias output is turned off is an intermediate value voltage, overshoot when the three-valued bias output is turned on can be prevented and high-speed ON / O
FF control becomes possible.
【0105】なお、図20,図21は、図15〜図19
の回路の各部の信号波形を示したものである。20 and 21, FIGS.
3 shows signal waveforms of various parts of the circuit of FIG.
【0106】(実施例9)図22は本発明の第9実施例
を示す図であり、±高圧電源の回路構成を示している。
なお、ここでは高圧電源出力+V1,−V2の差電圧を
制御して、所望するAC波形の振幅精度及び安定性を向
上させる場合について説明する。(Embodiment 9) FIG. 22 is a diagram showing a ninth embodiment of the present invention, showing a circuit configuration of ± high-voltage power supplies.
Note that, here, a case will be described in which the differential voltage between the high-voltage power supply outputs + V1 and −V2 is controlled to improve the amplitude accuracy and stability of a desired AC waveform.
【0107】図22中、201〜206は図29の従来
回路と同様である。また、212はプラス側の高圧出力
電圧を検出する+電圧検出回路、213はマイナス側の
高圧電圧出力を検出する−電圧検出回路、214は+電
圧検出回路212及び−電圧検出回路213からの検出
結果に従って、その差電圧を演算し、その演算結果をP
WM制御回路201にフィードバックする差電圧演算回
路である。In FIG. 22, 201 to 206 are similar to the conventional circuit of FIG. Further, 212 is a + voltage detection circuit that detects a positive side high voltage output voltage, 213 is a-voltage detection circuit that detects a negative side high voltage output voltage, and 214 is a detection from the + voltage detection circuit 212 and the-voltage detection circuit 213. According to the result, the difference voltage is calculated, and the calculated result is P
This is a difference voltage calculation circuit that feeds back to the WM control circuit 201.
【0108】以上の構成において、PWM制御回路20
1は差電圧演算回路214からの出力と、出力される電
圧+V1,−V2の差電圧が所望とするAC波形の振幅
レベルとなるように予め定められた基準レベルとによっ
て、適当なPWM信号を出力し、駆動回路202はこれ
に基づいて昇圧回路(1)203,昇圧回路(2)20
4内の高圧トランスを駆動する。この両昇圧回路内のト
ランスには同様のトランスが用いられており、同一のP
WM信号によって駆動され、出力される電圧+V1,−
V2の絶対値は大きく掛離れることはない(図26の
(b)参照)。したがって、例えば出力する高圧AC波
形の所望とする振幅が2〔KV〕だとすると、+V≒1
〔KV〕、−V2≒−1〔KV〕となる。In the above configuration, the PWM control circuit 20
1 is an appropriate PWM signal based on the output from the difference voltage calculation circuit 214 and a reference level that is preset so that the difference voltage between the output voltages + V1 and −V2 is the amplitude level of the desired AC waveform. Based on this, the drive circuit 202 outputs the booster circuit (1) 203 and the booster circuit (2) 20.
The high voltage transformer in 4 is driven. The same transformer is used for the transformers in both boost circuits, and the same P
Output voltage + V1,-driven by WM signal
The absolute values of V2 do not differ greatly (see FIG. 26 (b)). Therefore, for example, if the desired amplitude of the output high-voltage AC waveform is 2 [KV], + V≈1
[KV], −V2≈−1 [KV].
【0109】このように、3値バイアス回路において、
±高圧電源のそれぞれの出力電圧の電圧差を検出して所
定の電位差レベルとなるように制御されることによっ
て、単一の制御回路と単一の駆動回路でプラス高圧とマ
イナス高圧との差電圧を制御することが可能となり、3
値バイアス出力の振幅レベルを所望とするレベルに安定
して制御することが可能となる。Thus, in the ternary bias circuit,
± Voltage difference between positive high voltage and negative high voltage by a single control circuit and a single drive circuit by detecting the voltage difference of each output voltage of the high voltage power supply and controlling the voltage to reach a predetermined potential difference level. It becomes possible to control
It is possible to stably control the amplitude level of the value bias output to a desired level.
【0110】(実施例10)上述の第9実施例では、出
力する高圧AC波形の振幅が所望の値となるように、±
高圧電源のそれぞれの出力の差電圧を単一の駆動回路で
制御する方法を説明したが、ここでは更に、出力される
3値AC波形のプラス側の電圧とマイナス側の電圧との
バランスを取る場合について説明する。(Embodiment 10) In the ninth embodiment described above, ± is set so that the amplitude of the output high-voltage AC waveform has a desired value.
The method of controlling the differential voltage of each output of the high-voltage power supply with the single drive circuit has been described, but here, the plus side voltage and the minus side voltage of the output three-value AC waveform are balanced. The case will be described.
【0111】図23はこの場合の第10実施例における
スイッチ回路の一例を示す図である。同図中208〜2
13及びトランジスタTr11〜Tr14、トランジス
タHTr1,HTr2、トランスT201,T202
は、図30に示すものと同様である。また、215はプ
ラス高圧電源のプラス側の電圧を検出する+電圧検出回
路212からの信号とマイナス側の電圧を検出する−電
圧検出回路213からの信号を加算した信号を出力する
加算回路、216はこの加算回路215からの出力の1
/2の電圧出力を発生してエラーアンプ211に入力す
る1/2回路である。FIG. 23 is a diagram showing an example of a switch circuit in the tenth embodiment in this case. 208-2 in the figure
13, transistors Tr11 to Tr14, transistors HTr1 and HTr2, transformers T201 and T202
Is similar to that shown in FIG. Reference numeral 215 is an adder circuit 216 that outputs a signal obtained by adding a signal from the + voltage detection circuit 212 that detects the positive voltage of the positive high-voltage power supply and a signal from the −voltage detection circuit 213 that detects the negative voltage. Is 1 of the output from the adder circuit 215.
It is a 1/2 circuit that generates a voltage output of / 2 and inputs it to the error amplifier 211.
【0112】以上のような回路構成によれば、+電圧検
出回路212,−電圧検出回路21,加算回路215及
び1/2回路216によって電圧+V1と電圧−V2と
の中間値電圧を検出し、これをエラーアンプ211の基
準入力としている。これによって、出力される3値AC
高圧の中間値電圧は、電圧+V1と電圧−V2との丁度
中間の値となり、その結果、3値AC波形のプラス側の
電圧とマイナス側の電圧とのバランスを取ることができ
る(図26の(c)参照)。According to the circuit configuration as described above, the + voltage detection circuit 212, the −voltage detection circuit 21, the addition circuit 215 and the 1/2 circuit 216 detect the intermediate value voltage between the voltage + V1 and the voltage −V2, This is used as the reference input of the error amplifier 211. By this, the output three-value AC
The high-voltage intermediate-value voltage has an intermediate value between the voltage + V1 and the voltage −V2, and as a result, the positive-side voltage and the negative-side voltage of the ternary AC waveform can be balanced (see FIG. 26). (See (c)).
【0113】ところで、本実施例では、3値AC高圧出
力に関して、プラス側の振幅とマイナス側の振幅とが等
しい場合についてそのバランスを取る場合について説明
したが、図23中の1/2回路216を1/3回路や1
/4回路などのように適当に変えてやることによって、
プラス側の振幅とマイナス側の振幅とのバランスを簡単
に変えることができる。By the way, in this embodiment, regarding the three-value AC high voltage output, the case where the plus side amplitude and the minus side amplitude are equal has been described, but the 1/2 circuit 216 in FIG. 1/3 circuit or 1
By changing it appropriately such as / 4 circuit,
The balance between the plus side amplitude and the minus side amplitude can be easily changed.
【0114】なお、本実施例では説明を略すが、中間値
電圧の制御は、1/2回路を用いなくても、電圧検出回
路210,+電圧検出回路212,−電圧検出回路21
3の分圧比を調整して行うこともできる。Although not described in this embodiment, the control of the intermediate value voltage can be performed by the voltage detection circuit 210, the + voltage detection circuit 212, and the −voltage detection circuit 21 without using the 1/2 circuit.
It is also possible to adjust the partial pressure ratio of 3.
【0115】このように、3値バイアス回路において、
±高圧電源のプラス側電圧とマイナス側電圧とをそれぞ
れ検出し、その中間値電圧を演算する演算回路と、その
演算結果に基づいて中間電圧発生時にその演算電圧を出
力するように高圧スイッチ回路を制御する制御回路を設
けることによって、±高圧電源のプラス出力とマイナス
出力とのバランスが違っていても正確にその中間値電圧
を発生させることが可能となり、簡単な回路で波形の精
度を向上させることができる。Thus, in the ternary bias circuit,
± An arithmetic circuit that detects the positive side voltage and the negative side voltage of the high-voltage power supply and calculates the intermediate value voltage, and a high-voltage switch circuit that outputs the calculated voltage when the intermediate voltage occurs based on the calculation result. By providing a control circuit to control, it is possible to accurately generate the intermediate value voltage even if the positive and negative outputs of the ± high-voltage power supply are out of balance, improving the waveform accuracy with a simple circuit. be able to.
【0116】(実施例11)図24に高圧トランジスタ
HTr1,HTr2の不用ベース−エミッタ電圧を取除
く手段を有した本発明の第11実施例におけるスイッチ
回路の構成図を示す。(Embodiment 11) FIG. 24 shows a configuration diagram of a switch circuit according to an eleventh embodiment of the present invention, which has means for removing the unnecessary base-emitter voltage of the high voltage transistors HTr1 and HTr2.
【0117】図24中、208,209及びトランジス
タTr11,Tr12、トランジスタHTr1,HTr
2、トランスT201,T202は、図30に示すもの
と同様である。トランジスタTr17は高圧トランジス
タHTr1のOFF期間中にONしてトランジスタHT
r1の不用ベース−エミッタ電圧を取除くトランジス
タ、トランジスタTr18は同様に高圧トランジスタH
Tr2のOFF期間中にONして、トランジスタHTr
2の不用ベース−エミッタ電圧を取除くトランジスタで
ある。In FIG. 24, 208, 209, transistors Tr11, Tr12, transistors HTr1, HTr.
2. The transformers T201 and T202 are the same as those shown in FIG. The transistor Tr17 is turned on during the off period of the high-voltage transistor HTr1 to turn on the transistor HT.
Similarly, the transistor for removing the unnecessary base-emitter voltage of r1, the transistor Tr18, is the high-voltage transistor H.
It is turned on during the OFF period of Tr2 to turn on the transistor HTr.
2 is a transistor for removing the unnecessary base-emitter voltage.
【0118】また、抵抗R201とトランジスタTr1
8からなる回路、及び抵抗R202とトランジスタTr
20からなる回路は、それぞれ高圧トランジスタHTr
1,HTr2のコレクタ電流を制限し、該トランジスタ
HTr1,HTr2の破壊を防止する電流制限回路を構
成している。Further, the resistor R201 and the transistor Tr1
8 circuit, resistor R202 and transistor Tr
The circuit consisting of 20 is a high voltage transistor HTr
A current limiting circuit that limits the collector current of the transistors 1 and HTr2 to prevent the transistors HTr1 and HTr2 from being destroyed.
【0119】図25は上記回路の各部の信号波形を示し
たものである。図中の(a)の発振器208の出力波形
で、図示のようにHighとなる期間が長くなるように
デューティーを偏らせている。(b)はトランジスタT
r11のコレクタ電圧波形で、タイミング信号発生回路
209からの信号に応じてトランジスタTr11がO
N,OFFするので、それに従って、トランジスタT1
1がOFFしている時だけ発振器208の出力信号がそ
のままトランジスタTr11のコレクタ電圧として現れ
る。(c)はトランスT201の出力のピン間電圧で、
パルスのデューティーが偏っているために、パルスのO
FF期間中にマイナス側に電圧が残るようになってい
る。(d)は従来回路における高圧トランジスタHTr
1のベース−エミッタ間電圧で、このトランジスタHT
r1のOFF期間中も電圧が残っている。(e)は本発
明による不用ベース−エミッタ間電圧除去回路を設けた
場合のトランジスタHTr1のVBE電圧であり、トラン
スT201の出力電圧をトランジスタTr17のベース
駆動信号とすることにより、トランジスタTr11のコ
レクタ電圧を正確に反映し、トランジスタHTr1のO
N期間でのみHighレベルとなる信号になっている。FIG. 25 shows the signal waveform of each part of the above circuit. In the output waveform of the oscillator 208 of (a) in the figure, the duty is biased so that the high period becomes longer as illustrated. (B) is a transistor T
With the collector voltage waveform of r11, the transistor Tr11 is turned on in response to the signal from the timing signal generation circuit 209.
Since it is turned off N, accordingly, the transistor T1
Only when 1 is OFF, the output signal of the oscillator 208 appears as it is as the collector voltage of the transistor Tr11. (C) is the pin voltage of the output of the transformer T201,
Because the duty of the pulse is biased, the pulse O
The voltage remains on the negative side during the FF period. (D) is a high-voltage transistor HTr in the conventional circuit
With a base-emitter voltage of 1, this transistor HT
The voltage remains during the OFF period of r1. (E) is the V BE voltage of the transistor HTr1 when the unnecessary base-emitter voltage removal circuit according to the present invention is provided. By using the output voltage of the transformer T201 as the base drive signal of the transistor Tr17, the collector of the transistor Tr11 is collected. The voltage of the transistor
The signal has a high level only during the N period.
【0120】このように、発振器208のデューティー
をHighレベルの期間が長くなるように偏らせ、高圧
トランジスタHTr1,HTr2のベース電圧を制御す
べくトランジスタTr17,Tr18を設けるととも
に、パルスを伝達するトランスT201,T202の出
力信号をそれぞれ上記トランジスタTr17,Tr18
のベース駆動信号として用いることによって、トランジ
スタHTr1,HTr2のベースに掛る不用電圧を除去
し、トランジスタHTr1,HTr2のスイッチ動作を
正確に行わせることができる。As described above, the duty of the oscillator 208 is biased so that the period of the high level becomes long, the transistors Tr17 and Tr18 are provided to control the base voltages of the high voltage transistors HTr1 and HTr2, and the transformer T201 that transmits the pulse is provided. , T202 output signals from the transistors Tr17 and Tr18, respectively.
By using it as the base drive signal of the above, it is possible to remove the unnecessary voltage applied to the bases of the transistors HTr1 and HTr2, and to accurately perform the switching operation of the transistors HTMLr1 and HTr2.
【0121】すなわち、プラス電圧+V1とマイナス電
圧−V2とのスイッチ制御を行うタイミング信号を高圧
スイッチ用トランジスタのベース端子に伝達させるた
め、パルストランスの一次側に上記タイミング信号に対
応した高周波のパルス信号を入力し、該トランスの二次
側信号を整流して上記高圧スイッチ用トランジスタのベ
ース端子に入力するようにした3値バイアス回路に用い
るプラス高圧とマイナス高圧のスイッチ回路において、
高圧スイッチ用トランジスタのベース端子に該トランジ
スタのベース−エミッタ間電圧を短絡させ得る制御トラ
ンジスタを接続し、該制御トランジスタのベース端子に
前記パルストランスの二次側信号を入力するとともに、
上記パルス信号のデューティーを狭めることにより、回
路規模を然程大きくすることなく、上記高圧スイッチ用
トランジスタのベース−エミッタ間に残る不用なベース
−エミッタ間電圧を除去し、不用なベース−エミッタ間
電圧が残ることによる3値バイアス波形の歪を取除くこ
とができる。That is, in order to transmit the timing signal for performing the switch control of the plus voltage + V1 and the minus voltage -V2 to the base terminal of the high voltage switch transistor, the high frequency pulse signal corresponding to the above timing signal is provided on the primary side of the pulse transformer. In a three-value bias circuit for rectifying the secondary side signal of the transformer and inputting it to the base terminal of the high-voltage switch transistor,
A control transistor capable of short-circuiting the base-emitter voltage of the transistor is connected to the base terminal of the high-voltage switch transistor, and the secondary signal of the pulse transformer is input to the base terminal of the control transistor,
By reducing the duty of the pulse signal, the unnecessary base-emitter voltage remaining between the base-emitter of the high-voltage switch transistor is removed without increasing the circuit scale, and the unnecessary base-emitter voltage is removed. Can remove the distortion of the ternary bias waveform.
【0122】[0122]
【発明の効果】以上のように、本発明によれば、高速の
立ち上がり、立ち下がりを持つ正負の高圧とその中間の
3値バイアスの出力が可能となり、出力波形の精度が良
く、また回路の小形化及びコストダウンを図ることが可
能になるという効果がある。As described above, according to the present invention, it is possible to output a positive and negative high voltage having a high speed rising and falling and a ternary bias in the middle thereof, and the output waveform has good accuracy, and the circuit There is an effect that it is possible to reduce the size and cost.
【図1】 本発明の第1実施例を示す回路構成図FIG. 1 is a circuit configuration diagram showing a first embodiment of the present invention.
【図2】 第1実施例の高圧電源の構成を示す回路図FIG. 2 is a circuit diagram showing the configuration of a high-voltage power supply according to the first embodiment.
【図3】 図1のタイミングコントローラの詳細を示す
回路図FIG. 3 is a circuit diagram showing details of the timing controller of FIG.
【図4】 図3のタイミングコントローラの動作を示す
タイミングチャートFIG. 4 is a timing chart showing the operation of the timing controller of FIG.
【図5】 第1実施例の動作を示すタイミングチャートFIG. 5 is a timing chart showing the operation of the first embodiment.
【図6】 図1のサンプルホールド回路の構成を示す回
路図6 is a circuit diagram showing the configuration of the sample hold circuit of FIG.
【図7】 本発明の第2実施例を示す回路構成図FIG. 7 is a circuit configuration diagram showing a second embodiment of the present invention.
【図8】 第2実施例の動作を示すタイミングチャートFIG. 8 is a timing chart showing the operation of the second embodiment.
【図9】 図1の回路の出力波形図9 is an output waveform diagram of the circuit of FIG.
【図10】 本発明の第3実施例を示す回路構成図FIG. 10 is a circuit configuration diagram showing a third embodiment of the present invention.
【図11】 図10のタイミングコントローラの詳細を
示す回路図FIG. 11 is a circuit diagram showing details of the timing controller of FIG.
【図12】 第3実施例の動作を示すタイミングチャー
トFIG. 12 is a timing chart showing the operation of the third embodiment.
【図13】 本発明の第4実施例を示す回路構成図FIG. 13 is a circuit configuration diagram showing a fourth embodiment of the present invention.
【図14】 本発明の第5実施例を示す回路構成図FIG. 14 is a circuit configuration diagram showing a fifth embodiment of the present invention.
【図15】 本発明の第6実施例の回路構成を示すブロ
ック図FIG. 15 is a block diagram showing a circuit configuration of a sixth embodiment of the present invention.
【図16】 図15の高圧スイッチ回路の概略構成を示
す回路図16 is a circuit diagram showing a schematic configuration of the high voltage switch circuit of FIG.
【図17】 本発明の第7実施例を示す回路構成図FIG. 17 is a circuit configuration diagram showing a seventh embodiment of the present invention.
【図18】 本発明の第8実施例の回路構成を示すブロ
ック図FIG. 18 is a block diagram showing a circuit configuration of an eighth embodiment of the present invention.
【図19】 図18の回路の詳細を示す構成図FIG. 19 is a configuration diagram showing details of the circuit of FIG.
【図20】 図15〜図19の回路の信号波形を示す説
明図FIG. 20 is an explanatory diagram showing signal waveforms of the circuits of FIGS.
【図21】 図15〜図19の回路の信号波形を示す説
明図FIG. 21 is an explanatory diagram showing signal waveforms of the circuits of FIGS.
【図22】 本発明の第9実施例の回路構成を示すブロ
ック図FIG. 22 is a block diagram showing a circuit configuration of a ninth embodiment of the present invention.
【図23】 本発明の第10実施例の回路構成を示すブ
ロック図FIG. 23 is a block diagram showing a circuit configuration of a tenth embodiment of the present invention.
【図24】 本発明の第11実施例の回路構成を示すブ
ロック図FIG. 24 is a block diagram showing a circuit configuration of an eleventh embodiment of the present invention.
【図25】 図24の回路の各部の信号波形を示す説明
図FIG. 25 is an explanatory diagram showing signal waveforms of respective parts of the circuit of FIG. 24.
【図26】 第9実施例及び第10実施例の動作を示す
タイミングチャートFIG. 26 is a timing chart showing the operation of the ninth and tenth embodiments.
【図27】 従来例の回路構成を示すブロック図FIG. 27 is a block diagram showing a circuit configuration of a conventional example.
【図28】 図27の高圧スイッチ回路の概略構成図28 is a schematic configuration diagram of the high-voltage switch circuit of FIG. 27.
【図29】 他の従来例の回路構成を示すブロック図FIG. 29 is a block diagram showing a circuit configuration of another conventional example.
【図30】 従来の高圧スイッチ回路の概略構成図FIG. 30 is a schematic configuration diagram of a conventional high voltage switch circuit.
【図31】 従来の高圧スイッチ回路の概略構成図FIG. 31 is a schematic configuration diagram of a conventional high voltage switch circuit.
1 タイミングコントローラ 2 スイッチ回路 3,4 アンド回路(スイッチ制御回路) 6 コンパレータ(第1の比較回路) 7 サンプルホールド回路 8 誤差増幅器(第2の比較回路) 9 積分回路 10 PWM回路 71 マイクロコンピュータ 101 PWM回路 102 駆動回路 105 電圧検出回路 106′ 高圧スイッチ回路 107′ 0Vスイッチ回路 108 電圧検出回路 109 中間電圧制御回路 110 タイミング信号発生回路 114 基準電圧回路(時定数回路) 119 中間電圧期間決定回路 201 PWM制御回路 202 駆動回路 203 昇圧回路 204 昇圧回路 205 整流回路 206 整流回路 212 +電圧検出回路 213 −電圧検出回路 214 差電圧演算回路 1 Timing Controller 2 Switch Circuit 3, 4 AND Circuit (Switch Control Circuit) 6 Comparator (First Comparison Circuit) 7 Sample Hold Circuit 8 Error Amplifier (Second Comparison Circuit) 9 Integration Circuit 10 PWM Circuit 71 Microcomputer 101 PWM Circuit 102 Drive circuit 105 Voltage detection circuit 106 'High voltage switch circuit 107' 0V switch circuit 108 Voltage detection circuit 109 Intermediate voltage control circuit 110 Timing signal generation circuit 114 Reference voltage circuit (time constant circuit) 119 Intermediate voltage period determination circuit 201 PWM control Circuit 202 Drive circuit 203 Booster circuit 204 Booster circuit 205 Rectifier circuit 206 Rectifier circuit 212 + Voltage detection circuit 213 − Voltage detection circuit 214 Differential voltage calculation circuit
Claims (16)
電源装置であって、正負の高圧電源と、この高圧電源の
出力を選択的に負荷に供給するスイッチ回路と、このス
イッチ回路を制御するためのタイミング信号を出力する
タイミングコントローラと、前記高圧電源の出力電圧を
基準値と比較する第1の比較回路と、その高圧電源の出
力電圧をサンプリングして保持するサンプルホールド回
路と、このサンプルホールド回路の出力電圧を他の基準
値と比較する第2の比較回路と、この第2の比較回路の
出力を積分する積分回路と、この積分回路の出力に応じ
て出力パルス幅を変化させるパルス幅変調回路と、この
パルス幅変調回路の出力と前記タイミングコントローラ
及び第1の比較回路の出力に応じて前記スイッチ回路を
制御するスイッチ制御回路とを備えたことを特徴とする
高圧電源装置。1. A high-voltage power supply device for use in an electrophotographic image forming apparatus, comprising a positive and negative high-voltage power supply, a switch circuit for selectively supplying an output of the high-voltage power supply to a load, and controlling the switch circuit. Timing controller for outputting a timing signal for the above, a first comparison circuit for comparing the output voltage of the high-voltage power supply with a reference value, a sample hold circuit for sampling and holding the output voltage of the high-voltage power supply, and this sample hold A second comparison circuit that compares the output voltage of the circuit with another reference value, an integration circuit that integrates the output of this second comparison circuit, and a pulse width that changes the output pulse width according to the output of this integration circuit. A modulation circuit and a switch control circuit for controlling the switch circuit according to the output of the pulse width modulation circuit and the outputs of the timing controller and the first comparison circuit. A high-voltage power supply device comprising a control circuit.
を1サイクルだけ交互に出力した後、所定時間出力を遮
断して中間のグランドレベルの電圧を出力するサイクル
を、所定の周波数で繰り返すようにスイッチ制御回路を
制御することを特徴とする請求項1記載の高圧電源装
置。2. The timing controller is switch controlled so that a cycle of alternately outputting positive and negative high voltages for one cycle and then interrupting the output for a predetermined time and outputting an intermediate ground level voltage at a predetermined frequency. The high voltage power supply device according to claim 1, wherein the high voltage power supply device controls a circuit.
ランドレベルへの切換え時に、負または正の高圧を選択
するためのスイッチを通電した後、出力がグランドレベ
ルに達したことを第1の比較回路で検出して前記スイッ
チを遮断することを特徴とする請求項1または2記載の
高圧電源装置。3. A first comparison that the output has reached the ground level after energizing a switch for selecting a negative or positive high voltage when switching from a positive or negative peak level to an intermediate ground level. 3. The high-voltage power supply device according to claim 1, wherein the switch is cut off after being detected by a circuit.
の通電中で出力が十分立ち上がって飽和する以前にサン
プリングすることを特徴とする請求項1または2記載の
高圧電源装置。4. The high voltage power supply device according to claim 1, wherein the sample hold circuit performs sampling before the output rises sufficiently and is saturated while the switch circuit is energized.
ラの出力側が1次巻線に接続された第1のパルストラン
スと、このパルストランスの2次側にベース,エミッタ
が接続された高耐圧のトランジスタと、このトランジス
タのエミッタにコレクタが接続された低耐圧のトランジ
スタと、このトランジスタのベース,エミッタに2次側
が接続された第2のパルストランスとから成り、該スイ
ッチ回路の遮断時は前記低耐圧のトランジスタが導通す
るようにタイミングコントローラによって制御すること
を特徴とする請求項1ないし4何れか記載の高圧電源装
置。5. A switch circuit comprising: a first pulse transformer whose output side of a timing controller is connected to a primary winding; and a high breakdown voltage transistor whose base and emitter are connected to the secondary side of this pulse transformer. A low withstand voltage transistor whose collector is connected to the emitter of this transistor and a second pulse transformer whose secondary side is connected to the base and emitter of this transistor. The low withstand voltage transistor when the switch circuit is cut off. 5. The high voltage power supply device according to claim 1, wherein the timing controller controls the power supply so as to conduct.
10倍以上の高周波の繰り返し周波数を持つことを特徴
とする請求項1ないし5何れか記載の高圧電源装置。6. The high-voltage power supply device according to claim 1, wherein the pulse width modulation circuit has a high-frequency repetition frequency that is 10 times or more the high-voltage output frequency.
調回路の基本の繰り返し信号を所定比に分周してスイッ
チ回路のタイミング信号を生成することを特徴とする請
求項1ないし6何れか記載の高圧電源装置。7. The high-voltage power supply according to claim 1, wherein the timing controller divides a basic repetitive signal of the pulse width modulation circuit into a predetermined ratio to generate a timing signal of the switch circuit. apparatus.
が設定可能な複数のカウンタを備え、スイッチ回路のス
イッチの通電時間及びサンプルホールド回路のサンプリ
ングパルスのタイミングをこれらのカウンタによって制
御することを特徴とする請求項1記載の高圧電源装置。8. The timing controller comprises a plurality of counters whose count value can be set, and controls the energization time of the switch of the switch circuit and the timing of the sampling pulse of the sample hold circuit by these counters. Item 1. A high-voltage power supply device according to item 1.
路、積分回路及びパルス幅変調回路を複数系統設け、ス
イッチ回路の正負のスイッチをそれぞれ独立に制御する
ことを特徴とする請求項1記載の高圧電源装置。9. The high voltage according to claim 1, wherein a plurality of systems of a sample hold circuit, a second comparison circuit, an integration circuit and a pulse width modulation circuit are provided, and positive and negative switches of the switch circuit are independently controlled. Power supply.
に分周クロックを与えるマイクロコンピュータと、その
周辺のペリフェラル回路及び分周回路と、パルス幅変調
回路を同一チップ上に集積して構成したことを特徴とす
る請求項8記載の高圧電源装置。10. A counter, a microcomputer for supplying a frequency-divided clock to the counter, a peripheral circuit and a frequency divider around the counter, and a pulse width modulator are integrated on the same chip. The high-voltage power supply device according to claim 8.
圧電源装置であって、三つの電圧値を周期的に繰り返す
高圧交流の最高最低振幅に相当する直流を発生する高圧
直流発生回路と、この高圧直流発生回路の出力側にコレ
クタが接続されベース・エミッタ間に絶縁トランスを有
した高圧トランジスタを含む高圧スイッチ回路と、その
高圧トランジスタのエミッタにコレクタが接続されエミ
ッタが接地された高圧トランジスタを含む0Vスイッチ
回路とを備えたことを特徴とする高圧電源装置。11. A high-voltage power supply device for use in an electrophotographic image forming apparatus, comprising: a high-voltage direct-current generating circuit for generating a direct current corresponding to the maximum and minimum amplitude of a high-voltage alternating current that periodically repeats three voltage values; Includes a high-voltage switch circuit including a high-voltage transistor whose collector is connected to the output side of the high-voltage DC generation circuit and which has an insulating transformer between the base and emitter, and a high-voltage transistor whose collector is connected to the emitter of the high-voltage transistor and whose emitter is grounded A high-voltage power supply device comprising a 0V switch circuit.
を有し、このパルス幅変調回路に高圧交流の出力をオ
ン,オフする制御信号を入力するとともに、その制御信
号のオン信号により高圧直流発生回路の出力を徐々に所
定の電圧に至らしめる時定数回路を備えたことを特徴と
する請求項11記載の高圧電源装置。12. The high voltage direct current generating circuit has a pulse width modulation circuit, and a control signal for turning on and off the output of the high voltage alternating current is inputted to the pulse width modulation circuit, and the high voltage direct current is generated by the on signal of the control signal. The high voltage power supply device according to claim 11, further comprising a time constant circuit for gradually increasing the output of the circuit to a predetermined voltage.
御するタイミング信号とその高圧交流の出力をオン,オ
フする制御信号との論理和をとる中間電圧期間決定回路
を備え、高圧スイッチ回路と0Vスイッチ回路の接続点
の電圧を分圧した信号と前記中間電圧期間決定回路から
の信号とにより前記接続点の電圧が高圧交流の中間電圧
値となるように高圧スイッチ回路を制御することを特徴
とする請求項11記載の高圧電源装置。13. A high-voltage switch circuit, comprising an intermediate-voltage period determining circuit that performs a logical sum of a timing signal for controlling the output period of the intermediate voltage value of the high-voltage AC and a control signal for turning on / off the output of the high-voltage AC. The high-voltage switch circuit is controlled so that the voltage at the connection point becomes an intermediate voltage value of high-voltage AC by a signal obtained by dividing the voltage at the connection point of the 0V switch circuit and a signal from the intermediate voltage period determination circuit. The high-voltage power supply device according to claim 11.
圧電源装置であって、外部入力信号に応じて出力パルス
幅を変化させるパルス幅変調回路と、このパルス幅変調
回路の出力によりトランスの一次側をスイッチング駆動
する駆動回路と、そのトランスの二次側に二つの異なる
高圧交流を発生させる昇圧回路と、各々の高圧交流を整
流する整流回路と、各整流された高圧直流電圧を検出す
る電圧検出回路と、それらの高圧直流電圧の差電圧を演
算する差電圧演算回路とを備え、該差電圧演算回路の出
力を前記外部入力信号としてパルス幅変調回路に入力
し、前記二つの高圧直流電圧を所定のタイミングでスイ
ッチしてそれらの電圧値とその中間の電圧値の三つの電
圧値を周期的に発生することを特徴とする高圧電源装
置。14. A high-voltage power supply device for use in an electrophotographic image forming apparatus, comprising: a pulse width modulation circuit that changes an output pulse width in accordance with an external input signal; and a transformer primary output by the pulse width modulation circuit. Drive circuit that drives the switching side, a booster circuit that generates two different high-voltage alternating currents on the secondary side of the transformer, a rectifier circuit that rectifies each high-voltage alternating current, and a voltage that detects each rectified high-voltage DC voltage. A detection circuit and a difference voltage calculation circuit for calculating a difference voltage between the high voltage DC voltages, and the output of the difference voltage calculation circuit is input to the pulse width modulation circuit as the external input signal to output the two high voltage DC voltages. Is switched at a predetermined timing to periodically generate three voltage values of those voltage values and intermediate voltage values thereof.
圧電源装置であって、二つの異なる高圧直流電圧を発生
する高圧直流電圧発生回路と、それらの高圧直流電圧が
供給され互の接続点に各々の高圧直流電圧が現れるよう
に接続された二つのスイッチ回路と、その接続点の電圧
及び前記二つの高圧直流電圧を検出する電圧検出回路
と、それらの検出信号から前記接続点の電圧が二つの高
圧直流電圧の中間電圧に達したことを検出する中間電位
検出回路とを備え、該中間電位検出回路からの信号によ
り前記スイッチ回路を制御し、前記二つの高圧直流電圧
を所定のタイミングでスイッチしてそれらの電圧値とそ
の中間の電圧値の三つの電圧値を周期的に発生すること
を特徴とする高圧電源装置。15. A high-voltage power supply device for use in an electrophotographic image forming apparatus, comprising a high-voltage DC voltage generating circuit for generating two different high-voltage DC voltages, and a high-voltage DC voltage supplied to the connection points. Two switch circuits connected so that each high-voltage DC voltage appears, a voltage detection circuit that detects the voltage at the connection point and the two high-voltage DC voltages, and a voltage at the connection point is detected from these detection signals. An intermediate potential detection circuit for detecting that the intermediate voltage of two high-voltage DC voltages has been reached, the switch circuit is controlled by a signal from the intermediate potential detection circuit, and the two high-voltage DC voltages are switched at a predetermined timing. The high voltage power supply device is characterized by periodically generating three voltage values of those voltage values and intermediate voltage values.
圧電源装置であって、異なる高圧直流電圧が供給される
二つのスイッチ回路と、このスイッチ回路の動作を制御
するパルス信号を出力するパルス信号発生回路と、その
パルス信号が一次側に入力され二次側に前記スイッチ回
路が接続されたパルストランスと、このパルストランス
の二次側に発生した信号を整流して前記スイッチ回路の
動作を制御するスイッチ制御回路とを備え、該スイッチ
制御回路の動作を前記パルストランスの二次側の整流前
の信号により制御し、前記異なる二つの高圧直流電圧を
所定のタイミングでスイッチしてそれらの電圧値とその
中間の三つの電圧値を周期的に発生することを特徴とす
る高圧電源装置。16. A high-voltage power supply device for use in an electrophotographic image forming apparatus, comprising two switch circuits to which different high-voltage DC voltages are supplied, and a pulse signal for outputting a pulse signal for controlling the operation of the switch circuits. A generator circuit, a pulse transformer whose pulse signal is input to the primary side and the switch circuit is connected to the secondary side, and a signal generated on the secondary side of this pulse transformer are rectified to control the operation of the switch circuit. And a switch control circuit for controlling the operation of the switch control circuit by a signal before rectification on the secondary side of the pulse transformer, and switching the two different high-voltage DC voltages at predetermined timings to obtain their voltage values. A high voltage power supply device characterized in that it periodically generates three voltage values in between.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5118410A JPH06332353A (en) | 1993-05-20 | 1993-05-20 | High voltage power source device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5118410A JPH06332353A (en) | 1993-05-20 | 1993-05-20 | High voltage power source device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06332353A true JPH06332353A (en) | 1994-12-02 |
Family
ID=14735960
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5118410A Withdrawn JPH06332353A (en) | 1993-05-20 | 1993-05-20 | High voltage power source device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06332353A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015233370A (en) * | 2014-06-09 | 2015-12-24 | 憲次郎 西野 | High voltage generation device |
CN109361381A (en) * | 2018-12-10 | 2019-02-19 | 珠海市微半导体有限公司 | A kind of PWM generative circuit, processing circuit and chip |
-
1993
- 1993-05-20 JP JP5118410A patent/JPH06332353A/en not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015233370A (en) * | 2014-06-09 | 2015-12-24 | 憲次郎 西野 | High voltage generation device |
CN109361381A (en) * | 2018-12-10 | 2019-02-19 | 珠海市微半导体有限公司 | A kind of PWM generative circuit, processing circuit and chip |
CN109361381B (en) * | 2018-12-10 | 2024-05-03 | 珠海一微半导体股份有限公司 | PWM generating circuit, processing circuit and chip |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5641140B2 (en) | Switching power supply control circuit and switching power supply | |
JP4272851B2 (en) | Image forming apparatus | |
EP0137401B1 (en) | Heating circuit for a filament of an x-ray tube | |
US5793621A (en) | Switching power supply for computer-driven displays or the like | |
GB1593400A (en) | Voltage supply circuits | |
CN112491274B (en) | Power supply control device and method and switching power supply system | |
JPH06332353A (en) | High voltage power source device | |
JP7151034B2 (en) | Control circuit and DC/DC converter device | |
US7020407B2 (en) | Transferring apparatus with two or more voltage output modes | |
US20210240120A1 (en) | Power supply apparatus and image forming apparatus | |
US20100302809A1 (en) | Piezoelectric transformer driving device and image forming device | |
US10718798B2 (en) | AC voltage detection device, image forming apparatus, and industrial machine | |
JPH0139578B2 (en) | ||
JPH0651847A (en) | Ternary output power unit and image forming device | |
JP2723265B2 (en) | Power supply | |
KR100573121B1 (en) | Muti-output power supply unit of plasma display device | |
JPH099174A (en) | Switching type power supply device | |
JP2018063674A (en) | Power supply device and image forming apparatus | |
JPH01103447A (en) | Image forming device | |
JPH11252983A (en) | Rectification of multi-phase motor and rectifying circuit device thereof | |
JP2003324957A (en) | Power supply device and its controlling method | |
JP3349260B2 (en) | Power supply | |
JPH11313481A (en) | Power supply device | |
JP2015163040A (en) | Power source device and image formation device | |
JP2714167B2 (en) | Capacitor charging circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000801 |