JPH06325005A - 再構成可能なトーラス・ネットワーク方式 - Google Patents
再構成可能なトーラス・ネットワーク方式Info
- Publication number
- JPH06325005A JPH06325005A JP5113446A JP11344693A JPH06325005A JP H06325005 A JPH06325005 A JP H06325005A JP 5113446 A JP5113446 A JP 5113446A JP 11344693 A JP11344693 A JP 11344693A JP H06325005 A JPH06325005 A JP H06325005A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- torus network
- reconfigurable
- input
- switches
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
- G06F15/17337—Direct connection machines, e.g. completely connected computers, point to point communication networks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】 (修正有)
【目的】トーラス・ネットワークをサブユニットに分割
し、各サブユニットと外部装置とを接続して、柔軟に再
構成可能とする。 【構成】n次元のトーラス・ネットワーク1をサブユニ
ット10に分割したり、サブユニット10を結合するス
イッチ及び、ホスト計算機3、外部ディスク装置4その
他の外部装置5を接続し、階層構造をもつI/Oスイッ
チからなる階層的スイッチ手段2で構成する。各スイッ
チはトーラス・ネットワーク1内のノードに使用してい
るスイッチと同じ構造のスイッチを流用できる。I/O
スイッチが階層的に接続されているので、上位のI/O
スイッチに接続されているホスト計算機3をホストとす
れば下位にある複数のサブユニット10を利用すること
ができ、また、サブユニット10ごとにホスト計算機3
とのインタフェースを用意しているので、複数のユーザ
が同時に一つの並列計算機を利用することができる。
し、各サブユニットと外部装置とを接続して、柔軟に再
構成可能とする。 【構成】n次元のトーラス・ネットワーク1をサブユニ
ット10に分割したり、サブユニット10を結合するス
イッチ及び、ホスト計算機3、外部ディスク装置4その
他の外部装置5を接続し、階層構造をもつI/Oスイッ
チからなる階層的スイッチ手段2で構成する。各スイッ
チはトーラス・ネットワーク1内のノードに使用してい
るスイッチと同じ構造のスイッチを流用できる。I/O
スイッチが階層的に接続されているので、上位のI/O
スイッチに接続されているホスト計算機3をホストとす
れば下位にある複数のサブユニット10を利用すること
ができ、また、サブユニット10ごとにホスト計算機3
とのインタフェースを用意しているので、複数のユーザ
が同時に一つの並列計算機を利用することができる。
Description
【0001】
【産業上の利用分野】本発明は、並列計算機における再
構成可能なトーラス・ネットワーク方式に係り、更に詳
しくは、ネットワークが分割された際、ホスト計算機や
外部のディスク装置等との入出力を柔軟に行なうことを
可能とする再構成可能なトーラス・ネットワーク方式お
よびI/O方式に関する。
構成可能なトーラス・ネットワーク方式に係り、更に詳
しくは、ネットワークが分割された際、ホスト計算機や
外部のディスク装置等との入出力を柔軟に行なうことを
可能とする再構成可能なトーラス・ネットワーク方式お
よびI/O方式に関する。
【0002】
【従来の技術】並列計算機の構成方法としてトーラス・
ネットワークがある。低次元(2次元あるいは3次元)
のトーラス・ネットワークは、ハードウエア・コストを
一定とした場合に,k−ary n−cubeのネット
ワークのなかで遅れが少なく、高いスループットが得ら
れる並列計算機構成として知られている。
ネットワークがある。低次元(2次元あるいは3次元)
のトーラス・ネットワークは、ハードウエア・コストを
一定とした場合に,k−ary n−cubeのネット
ワークのなかで遅れが少なく、高いスループットが得ら
れる並列計算機構成として知られている。
【0003】一方、並列計算機では、複数のプロセサを
いくつかのプロセサ群に分割し、複数ユーザで利用でき
ることが望ましい。トーラス・ネットワークの並列計算
機を分割して複数のシステムとして利用する方法とし
て、スイッチを設け、これを切り換えてシステムを再構
成可能にする方式を出願中である(88810-92W1、再構成
可能なトーラス・ネットワーク方式)。この方式は、メ
ッシュの端と端が接続されているトーラス結合ネットワ
ークにおいて、同じ位相のサブ・ネットワークを長いリ
ターン・パスを分散した構造で再構成可能とし、複数の
ユーザによる並列計算機の利用を可能とするとともに、
グローバル演算や放送処理を高速に行なえるようにした
ものである。
いくつかのプロセサ群に分割し、複数ユーザで利用でき
ることが望ましい。トーラス・ネットワークの並列計算
機を分割して複数のシステムとして利用する方法とし
て、スイッチを設け、これを切り換えてシステムを再構
成可能にする方式を出願中である(88810-92W1、再構成
可能なトーラス・ネットワーク方式)。この方式は、メ
ッシュの端と端が接続されているトーラス結合ネットワ
ークにおいて、同じ位相のサブ・ネットワークを長いリ
ターン・パスを分散した構造で再構成可能とし、複数の
ユーザによる並列計算機の利用を可能とするとともに、
グローバル演算や放送処理を高速に行なえるようにした
ものである。
【0004】図6は、出願中の再構成可能なトーラス・
ネットワーク方式による並列計算機の構成例である。4
×4個のプロセサ・エレメント群をサブユニットとし、
該サブユニット16個からなる16×16のトーラス・
ネットワークである。このトーラス・ネットワークは、
サブユニット間に設けたスイッチを切り換えることで、
サブユニットを複数個繋げたり、繋げたユニットを分割
したりすることができる。同図中のスイッチは全て折り
返す状態(TURN)になっており、16×16個のプ
ロセサ・エレメントは4×4のサブユニットに分割され
ている。一方、スイッチを通す状態(THRU)にする
と、サブユニットを結合することができる。
ネットワーク方式による並列計算機の構成例である。4
×4個のプロセサ・エレメント群をサブユニットとし、
該サブユニット16個からなる16×16のトーラス・
ネットワークである。このトーラス・ネットワークは、
サブユニット間に設けたスイッチを切り換えることで、
サブユニットを複数個繋げたり、繋げたユニットを分割
したりすることができる。同図中のスイッチは全て折り
返す状態(TURN)になっており、16×16個のプ
ロセサ・エレメントは4×4のサブユニットに分割され
ている。一方、スイッチを通す状態(THRU)にする
と、サブユニットを結合することができる。
【0005】
【発明が解決しようとする課題】しかしながら、この方
式においては、スイッチを切り替えてネットワークを分
割した際、各分割ユニットが互いに独立してしまい、分
割ユニット間を繋ぐ通信路がなくなってしまうという問
題があった。このため、ホスト計算機や外部のディス
ク、ディスプレイ等の装置と、各分割ユニット間の入出
力インタフェースをとるハードウエアの開発が必要にな
った。しかし、分割の最小単位毎に入出力用のハードウ
エアを開発した場合、トーラス・ネットワークの分割数
(図6の場合16個)が用意できるホスト計算機の数以
内に限定されるという問題も生じた。このように、従来
の方式では、トーラス・ネットワークとホスト計算機や
外部装置間の入出力インタフェースの実現手法が課題に
なっていた。
式においては、スイッチを切り替えてネットワークを分
割した際、各分割ユニットが互いに独立してしまい、分
割ユニット間を繋ぐ通信路がなくなってしまうという問
題があった。このため、ホスト計算機や外部のディス
ク、ディスプレイ等の装置と、各分割ユニット間の入出
力インタフェースをとるハードウエアの開発が必要にな
った。しかし、分割の最小単位毎に入出力用のハードウ
エアを開発した場合、トーラス・ネットワークの分割数
(図6の場合16個)が用意できるホスト計算機の数以
内に限定されるという問題も生じた。このように、従来
の方式では、トーラス・ネットワークとホスト計算機や
外部装置間の入出力インタフェースの実現手法が課題に
なっていた。
【0006】本発明は、トーラス・ネットワークを持つ
並列計算機において、一つのシステムを、同じトーラス
・ネットワークのトポロジを持つ複数のサブシステムに
分割するスイッチや、分割された各トーラス・ネットワ
ークとホスト計算機間、あるいは各トーラス・ネットワ
ークと外部記憶装置等の外部装置間の入出力インタフェ
ースを、新たなハードウエアを開発することなく実現す
ることを目的とする。
並列計算機において、一つのシステムを、同じトーラス
・ネットワークのトポロジを持つ複数のサブシステムに
分割するスイッチや、分割された各トーラス・ネットワ
ークとホスト計算機間、あるいは各トーラス・ネットワ
ークと外部記憶装置等の外部装置間の入出力インタフェ
ースを、新たなハードウエアを開発することなく実現す
ることを目的とする。
【0007】
【課題を解決するための手段】第1図は、本発明のブロ
ック図である。本発明は、トーラス・ネットワーク1で
接続された並列計算機を前提とする。トーラス・ネット
ワーク1は同一のトーラス・トポロジの複数のサブユニ
ット10に分割できる。
ック図である。本発明は、トーラス・ネットワーク1で
接続された並列計算機を前提とする。トーラス・ネット
ワーク1は同一のトーラス・トポロジの複数のサブユニ
ット10に分割できる。
【0008】まず、スイッチ手段2を有する。スイッチ
手段2はトーラス・ネットワーク1をサブユニット10
に分割するスイッチを利用してホスト計算機3や外部デ
ィスク装置4、その他の外部装置5との入出力を行う。
すなわち、サブユニット10の分割に使用するスイッチ
の入出力端子のうちの余った1組の入出力端子を外部装
置とのI/Oに使用する。
手段2はトーラス・ネットワーク1をサブユニット10
に分割するスイッチを利用してホスト計算機3や外部デ
ィスク装置4、その他の外部装置5との入出力を行う。
すなわち、サブユニット10の分割に使用するスイッチ
の入出力端子のうちの余った1組の入出力端子を外部装
置とのI/Oに使用する。
【0009】2次元のトーラス・ネットワーク1であれ
ば、例えばクロスバー・スイッチで実現される5入力5
出力のスイッチのうちの1入力1出力を外部装置とのI
/Oに使用する。また、3次元のトーラス・ネットワー
ク1であれば、例えばクロスバー・スイッチで実現され
る7入力7出力のスイッチのうちの1入力1出力を外部
装置とのI/Oに使用する。5×5のクロスバー・スイ
ッチ、あるいは7×7のクロスバー・スイッチは、それ
ぞれ、2次元あるいは3次元のトーラス・ネットワーク
1の各ノード(プロセサ・エレメント)に存在する隣接
ノード接続用のスイッチと同じものを使用することがで
きる。
ば、例えばクロスバー・スイッチで実現される5入力5
出力のスイッチのうちの1入力1出力を外部装置とのI
/Oに使用する。また、3次元のトーラス・ネットワー
ク1であれば、例えばクロスバー・スイッチで実現され
る7入力7出力のスイッチのうちの1入力1出力を外部
装置とのI/Oに使用する。5×5のクロスバー・スイ
ッチ、あるいは7×7のクロスバー・スイッチは、それ
ぞれ、2次元あるいは3次元のトーラス・ネットワーク
1の各ノード(プロセサ・エレメント)に存在する隣接
ノード接続用のスイッチと同じものを使用することがで
きる。
【0010】さらに、スイッチ手段2は、スイッチを階
層的に配置して構成することができる。その場合、最下
位のスイッチをサブユニット10に接続し、サブユニッ
ト10の分割/結合のスイッチングおよび上位のスイッ
チとの接続を行う。上位のスイッチには、さらに上位の
スイッチおよび下位のスイッチとの接続に加えて、ホス
ト計算機3や外部ディスク装置4、その他の外部装置5
などの複数の外部装置を接続する。
層的に配置して構成することができる。その場合、最下
位のスイッチをサブユニット10に接続し、サブユニッ
ト10の分割/結合のスイッチングおよび上位のスイッ
チとの接続を行う。上位のスイッチには、さらに上位の
スイッチおよび下位のスイッチとの接続に加えて、ホス
ト計算機3や外部ディスク装置4、その他の外部装置5
などの複数の外部装置を接続する。
【0011】最下位のスイッチおよび上位のスイッチ
は、ともに、トーラス・ネットワーク1のノード(プロ
セサ・エレメント)に存在する隣接ノード接続用のスイ
ッチ(例えばクロスバー・スイッチ)で実現する。上位
のスイッチの場合は、外部装置と下位のスイッチとの間
で双方向通信を実現するため、トーラス・ネットワーク
の隣接ノード接続用のスイッチ2個で実現する。最下位
のスイッチもトーラス・ネットワークが双方向バスを使
用している場合は双方向スイッチで構成できる。双方向
スイッチは1つのスイッチで構成できることは言うまで
もない。
は、ともに、トーラス・ネットワーク1のノード(プロ
セサ・エレメント)に存在する隣接ノード接続用のスイ
ッチ(例えばクロスバー・スイッチ)で実現する。上位
のスイッチの場合は、外部装置と下位のスイッチとの間
で双方向通信を実現するため、トーラス・ネットワーク
の隣接ノード接続用のスイッチ2個で実現する。最下位
のスイッチもトーラス・ネットワークが双方向バスを使
用している場合は双方向スイッチで構成できる。双方向
スイッチは1つのスイッチで構成できることは言うまで
もない。
【0012】なお、上記した接続用(結合用)スイッ
チ、分割用スイッチ、双方向スイッチともに、5入力5
出力の同一のクロスバースイッチのみで構成できる。図
2は、本発明の原理説明図である。スイッチを階層的に
接続する場合の原理を説明している。
チ、分割用スイッチ、双方向スイッチともに、5入力5
出力の同一のクロスバースイッチのみで構成できる。図
2は、本発明の原理説明図である。スイッチを階層的に
接続する場合の原理を説明している。
【0013】まず、トーラス・ネットワーク1は複数の
サブユニット10からなる。そして、各サブユニット1
0のノードとスイッチ手段1内の最下位のスイッチ(分
割用スイッチ25)とが接続される。分割用スイッチ2
5は、二つのサブユニット10の分割/結合、および、
上位のスイッチ(双方向スイッチ20)との接続をスイ
ッチングする。
サブユニット10からなる。そして、各サブユニット1
0のノードとスイッチ手段1内の最下位のスイッチ(分
割用スイッチ25)とが接続される。分割用スイッチ2
5は、二つのサブユニット10の分割/結合、および、
上位のスイッチ(双方向スイッチ20)との接続をスイ
ッチングする。
【0014】分割用スイッチ25の上位に位置するスイ
ッチ(双方向スイッチ20)は、複数個が何段かの階層
構造をなすように接続され、さらに、任意の双方向スイ
ッチ20にはホスト計算機3や外部ディスク装置4、あ
るいはHDTVやVTR、HIPPI、Etherne
t等のその他の外部装置5が接続される。双方向スイッ
チ20は、ホスト計算機3や外部ディスク装置4、その
他の外部装置5と下位のスイッチ(双方向スイッチ20
あるいは分割用スイッチ25)との間で双方向通信を行
う。
ッチ(双方向スイッチ20)は、複数個が何段かの階層
構造をなすように接続され、さらに、任意の双方向スイ
ッチ20にはホスト計算機3や外部ディスク装置4、あ
るいはHDTVやVTR、HIPPI、Etherne
t等のその他の外部装置5が接続される。双方向スイッ
チ20は、ホスト計算機3や外部ディスク装置4、その
他の外部装置5と下位のスイッチ(双方向スイッチ20
あるいは分割用スイッチ25)との間で双方向通信を行
う。
【0015】
【作用】次に、図2の原理説明図の作用を説明する。サ
ブユニット10内のノードにあるプロセサ・エレメント
が外部のホスト計算機3とメッセージ等をやりとりする
場合を説明する。同図のサブユニット10−4内のプロ
セサ・エレメントとの接続を例に説明すると、まず、該
ノードが含まれるサブユニット10−4と分割用スイッ
チ25−4、双方向スイッチ20−7つながるようにス
イッチをセットする。これにより、双方向スイッチ20
−7に接続されているホスト計算機3−3とのインタフ
ェースがとれる。また、双方向スイッチ20は階層的に
接続されているので、サブユニット10−4内のプロセ
サ・エレメントは双方向スイッチ20−3および双方向
スイッチ20−1に接続されているホスト計算機3−2
および3−1とのインタフェースもとることができる。
ブユニット10内のノードにあるプロセサ・エレメント
が外部のホスト計算機3とメッセージ等をやりとりする
場合を説明する。同図のサブユニット10−4内のプロ
セサ・エレメントとの接続を例に説明すると、まず、該
ノードが含まれるサブユニット10−4と分割用スイッ
チ25−4、双方向スイッチ20−7つながるようにス
イッチをセットする。これにより、双方向スイッチ20
−7に接続されているホスト計算機3−3とのインタフ
ェースがとれる。また、双方向スイッチ20は階層的に
接続されているので、サブユニット10−4内のプロセ
サ・エレメントは双方向スイッチ20−3および双方向
スイッチ20−1に接続されているホスト計算機3−2
および3−1とのインタフェースもとることができる。
【0016】例えば、サブユニット10−1〜10−4
を異なる複数のユーザが利用しようとする場合、それぞ
れのサブユニットが分割用スイッチ25−1〜25−4
を介して双方向スイッチ20−4〜20−7と接続され
ているので、それぞれの双方向スイッチ20−4〜20
−7に接続されているホスト計算機を使用して並列計算
機を分割して同時に使用することができる。
を異なる複数のユーザが利用しようとする場合、それぞ
れのサブユニットが分割用スイッチ25−1〜25−4
を介して双方向スイッチ20−4〜20−7と接続され
ているので、それぞれの双方向スイッチ20−4〜20
−7に接続されているホスト計算機を使用して並列計算
機を分割して同時に使用することができる。
【0017】一方、上位の双方向スイッチ20−1に接
続されているホスト計算機3−1のユーザは、双方向ス
イッチ20−1の下位に位置する独立の複数のサブユニ
ット10−1〜10−4を使用することができ、また、
双方向スイッチ20−3に接続されているホスト計算機
3−2のユーザは、双方向スイッチ20−3の下位に位
置する独立の複数のサブユニット10−3〜10−4を
使用することができる。
続されているホスト計算機3−1のユーザは、双方向ス
イッチ20−1の下位に位置する独立の複数のサブユニ
ット10−1〜10−4を使用することができ、また、
双方向スイッチ20−3に接続されているホスト計算機
3−2のユーザは、双方向スイッチ20−3の下位に位
置する独立の複数のサブユニット10−3〜10−4を
使用することができる。
【0018】また、双方向スイッチ20を階層的に接続
しているので、最下位の双方向スイッチ20−4〜20
−7のすべてにホスト計算機3が接続されていなくても
(すなわち、独立に分割されたサブユニット数よりも接
続されているホスト計算機の数が少なくても)、上位の
双方向スイッチ20に接続されているホスト計算機3が
複数のサブユニットのホストになることにより、すべて
のサブユニット10を稼働することができる。
しているので、最下位の双方向スイッチ20−4〜20
−7のすべてにホスト計算機3が接続されていなくても
(すなわち、独立に分割されたサブユニット数よりも接
続されているホスト計算機の数が少なくても)、上位の
双方向スイッチ20に接続されているホスト計算機3が
複数のサブユニットのホストになることにより、すべて
のサブユニット10を稼働することができる。
【0019】また、ホスト計算機3と同様に、双方向ス
イッチ20に外部ディスク装置4やその他の外部装置5
が接続されているので、各サブユニット10はその上位
にある外部ディスク装置4やその他の外部装置5とのイ
ンタフェースが取れ、データの交換をすることができ
る。
イッチ20に外部ディスク装置4やその他の外部装置5
が接続されているので、各サブユニット10はその上位
にある外部ディスク装置4やその他の外部装置5とのイ
ンタフェースが取れ、データの交換をすることができ
る。
【0020】
【実施例】図3は、本発明の一実施例のシステム構成図
である。同図は、例えば図7に示した16×16プロセ
サの2次元のトーラス・ネットワークを持つ並列計算機
の一部分と、ホスト計算機やディスク装置等の外部の装
置との間のインタフェースを示している。同図では4×
4=16個のノードを分割の最小単位としている。すな
わち、図中の8個の大きな正方形(201-0 〜201-7)がそ
れぞれ4×4のノード群(プロセサ・エレメント群)を
示しており、例えば図7中の16個のプロセサ・エレメ
ント群のうちの左側の8個が図3中に示してあると考え
ればよい。
である。同図は、例えば図7に示した16×16プロセ
サの2次元のトーラス・ネットワークを持つ並列計算機
の一部分と、ホスト計算機やディスク装置等の外部の装
置との間のインタフェースを示している。同図では4×
4=16個のノードを分割の最小単位としている。すな
わち、図中の8個の大きな正方形(201-0 〜201-7)がそ
れぞれ4×4のノード群(プロセサ・エレメント群)を
示しており、例えば図7中の16個のプロセサ・エレメ
ント群のうちの左側の8個が図3中に示してあると考え
ればよい。
【0021】一方、小さな正方形(210) は図7中のスイ
ッチを示しており、トーラス・ネットワークの分割再構
成を行なうときに切り替えるスイッチである。5入力5
出力のスイッチであり、例えば、5×5のクロスバー・
スイッチで実現することができる。また、図中の長方形
(211-1〜211-11) はトーラス・ネットワークとホスト計
算機や外部装置を接続するための双方向のスイッチであ
る。これも、小さな正方形のスイッチ210 と同様に5入
力5出力のスイッチであり、例えば5×5のクロスバー
・スイッチで実現することができる。これらについての
詳細は後で説明する。
ッチを示しており、トーラス・ネットワークの分割再構
成を行なうときに切り替えるスイッチである。5入力5
出力のスイッチであり、例えば、5×5のクロスバー・
スイッチで実現することができる。また、図中の長方形
(211-1〜211-11) はトーラス・ネットワークとホスト計
算機や外部装置を接続するための双方向のスイッチであ
る。これも、小さな正方形のスイッチ210 と同様に5入
力5出力のスイッチであり、例えば5×5のクロスバー
・スイッチで実現することができる。これらについての
詳細は後で説明する。
【0022】図中に示したプロセサ・エレメント群(201
-0〜201-7)とホスト計算機(220-1〜221-3)や外部装置、
例えばディスク装置(250-1〜250-3)、HDTV(230-1〜
230-3:high definitive television) 、HIPPI(240
-1〜240-3)を接続する方法を説明する。前述の長方形の
双方向スイッチ211 を使って階層的に接続する点が本発
明の一つの特徴である。双方向スイッチ211 の5つの入
力端子のうちの4つと、1つの出力端子を利用して4分
木を構成して階層的な接続を行なう。ホスト計算機や外
部装置は余った出力端子のどこにでも接続することがで
きる。
-0〜201-7)とホスト計算機(220-1〜221-3)や外部装置、
例えばディスク装置(250-1〜250-3)、HDTV(230-1〜
230-3:high definitive television) 、HIPPI(240
-1〜240-3)を接続する方法を説明する。前述の長方形の
双方向スイッチ211 を使って階層的に接続する点が本発
明の一つの特徴である。双方向スイッチ211 の5つの入
力端子のうちの4つと、1つの出力端子を利用して4分
木を構成して階層的な接続を行なう。ホスト計算機や外
部装置は余った出力端子のどこにでも接続することがで
きる。
【0023】まず、同図では、ホスト計算機220-1 、H
DTV230-1 、HIPPI240-1 、ディスク装置250-1
が双方向スイッチ211-1 の出力端子に接続され、該双方
向スイッチ211-1 の4つの入力端子が他の双方向スイッ
チ(211-2、211-7 、・・) の一出力端子に接続されてい
る。双方向スイッチ211-2 の他の4つの出力端子には、
別のホスト計算機220-2 やHDTV230-2 、HIPPI
240-2 、ディスク装置250-2 が接続されている。
DTV230-1 、HIPPI240-1 、ディスク装置250-1
が双方向スイッチ211-1 の出力端子に接続され、該双方
向スイッチ211-1 の4つの入力端子が他の双方向スイッ
チ(211-2、211-7 、・・) の一出力端子に接続されてい
る。双方向スイッチ211-2 の他の4つの出力端子には、
別のホスト計算機220-2 やHDTV230-2 、HIPPI
240-2 、ディスク装置250-2 が接続されている。
【0024】一方、先の双方向スイッチ211-2 の4つの
入力端子は、それぞれ他の双方向スイッチ(211-3〜211-
6 ) の一出力端子に、先の双方向スイッチ211-7 の入力
端子は、それぞれ他の双方向スイッチ(211-8〜211-11)
の一出力端子に接続されている。そして、該双方向スイ
ッチ211-6 の他の4つの出力端子にはまた別のホスト計
算機220-3 やHDTV230-3 、HIPPI240-3 、ディ
スク装置250-3 が接続されている。同図では、先の双方
向スイッチ211-1 、211-2 、211-6 以外の双方向スイッ
チの残りの4出力端子には何も接続されていないが、こ
こに他のホスト計算機や外部装置を接続することも可能
である。最後に、双方向スイッチ(211-3〜211-11) の4
つの入力端子がそれぞれ、トーラス・ネットワークの分
割再構成用のスイッチ210 の5つの出力端子のうちの一
つに接続されている。
入力端子は、それぞれ他の双方向スイッチ(211-3〜211-
6 ) の一出力端子に、先の双方向スイッチ211-7 の入力
端子は、それぞれ他の双方向スイッチ(211-8〜211-11)
の一出力端子に接続されている。そして、該双方向スイ
ッチ211-6 の他の4つの出力端子にはまた別のホスト計
算機220-3 やHDTV230-3 、HIPPI240-3 、ディ
スク装置250-3 が接続されている。同図では、先の双方
向スイッチ211-1 、211-2 、211-6 以外の双方向スイッ
チの残りの4出力端子には何も接続されていないが、こ
こに他のホスト計算機や外部装置を接続することも可能
である。最後に、双方向スイッチ(211-3〜211-11) の4
つの入力端子がそれぞれ、トーラス・ネットワークの分
割再構成用のスイッチ210 の5つの出力端子のうちの一
つに接続されている。
【0025】以上のように、複数の双方向スイッチを使
って階層的にホスト計算機や外部装置を接続することに
より、並列計算機の各プロセサ・エレメント群とホスト
計算機や外部装置とを柔軟に切り替えて接続することが
できる。
って階層的にホスト計算機や外部装置を接続することに
より、並列計算機の各プロセサ・エレメント群とホスト
計算機や外部装置とを柔軟に切り替えて接続することが
できる。
【0026】すなわち、プロセサ・エレメント群201-3
内のプロセサが外部のディスク装置250-3 とデータの読
み書きを行なう場合には、該プロセサをトーラス・ネッ
トワーク分割再構成用の4つのスイッチ210 のいずれか
を介して双方向スイッチ211-6と接続し、これによりデ
ィスク250-3 とデータの交換を行なうことが可能であ
る。また、プロセサ・エレメント群201-3 内のプロセサ
がホスト計算機220-1 と通信を行なう場合には、該プロ
セサをトーラス・ネットワーク分割再構成用の4つのス
イッチ210 のいずれかを介して双方向スイッチ211-6 と
接続し、さらに、双方向スイッチ211-2 および双方向ス
イッチ211-1 を介してホスト計算機220-1と接続すれば
よい。
内のプロセサが外部のディスク装置250-3 とデータの読
み書きを行なう場合には、該プロセサをトーラス・ネッ
トワーク分割再構成用の4つのスイッチ210 のいずれか
を介して双方向スイッチ211-6と接続し、これによりデ
ィスク250-3 とデータの交換を行なうことが可能であ
る。また、プロセサ・エレメント群201-3 内のプロセサ
がホスト計算機220-1 と通信を行なう場合には、該プロ
セサをトーラス・ネットワーク分割再構成用の4つのス
イッチ210 のいずれかを介して双方向スイッチ211-6 と
接続し、さらに、双方向スイッチ211-2 および双方向ス
イッチ211-1 を介してホスト計算機220-1と接続すれば
よい。
【0027】ホスト計算機や他の外部装置は、各プロセ
サ・エレメント群ごとに繋ぐこともできるし、4つのプ
ロセサ・エレメント群に一つ、あるいは、16個のプロ
セサ・エレメント群に一つなど、階層的な接続すること
で自由に変更することができる。ちなみに、ホスト計算
機220-1 とHDTV230-1 、HIPPI240-1 、ディス
ク装置250-1 は16個のプロセサ・エレメント群(201-
0 〜201-15) に、ホスト計算機220-2 とHDTV230-2
、HIPPI240-2 、ディスク装置250-2 は4個のプ
ロセサ・エレメント群(201-0〜201-3)に、ホスト計算機
220-3 とHDTV230-3 、HIPPI240-3 、ディスク
装置250-3 は1個のプロセサ・エレメント群201-3 に接
続されている。
サ・エレメント群ごとに繋ぐこともできるし、4つのプ
ロセサ・エレメント群に一つ、あるいは、16個のプロ
セサ・エレメント群に一つなど、階層的な接続すること
で自由に変更することができる。ちなみに、ホスト計算
機220-1 とHDTV230-1 、HIPPI240-1 、ディス
ク装置250-1 は16個のプロセサ・エレメント群(201-
0 〜201-15) に、ホスト計算機220-2 とHDTV230-2
、HIPPI240-2 、ディスク装置250-2 は4個のプ
ロセサ・エレメント群(201-0〜201-3)に、ホスト計算機
220-3 とHDTV230-3 、HIPPI240-3 、ディスク
装置250-3 は1個のプロセサ・エレメント群201-3 に接
続されている。
【0028】次に、各スイッチ(図3中の小さな正方形
および長方形のスイッチ)の詳細について説明する。こ
れらのスイッチは、新たにハードウエアを開発するので
はなく、プロセサ・エレメント群内の各ノードで使用さ
れているものと同じスイッチを流用するところが本発明
のもう一つの特徴である。
および長方形のスイッチ)の詳細について説明する。こ
れらのスイッチは、新たにハードウエアを開発するので
はなく、プロセサ・エレメント群内の各ノードで使用さ
れているものと同じスイッチを流用するところが本発明
のもう一つの特徴である。
【0029】まず、プロセサ・エレメント群内の各ノー
ドで使用されているスイッチについて少し説明する。図
4はプロセサ・エレメント群内のスイッチの説明図であ
る。同図(a)にプロセサ・エレメントの構成を示す。
ドで使用されているスイッチについて少し説明する。図
4はプロセサ・エレメント群内のスイッチの説明図であ
る。同図(a)にプロセサ・エレメントの構成を示す。
【0030】図7に示したように、トーラス・ネットワ
ーク内のサブユニットは、例えば4×4個のノードを格
子状に接続した構成をとり、各格子点をノードとし、プ
ロセサ・エレメントが設けられている。図4(a)は4
個の格子点を示している。そして、各格子点にスイッチ
(300-1、300-2 、300-3 、300-4)が設けられ、各スイッ
チにプロセサ・エレメントPE(それぞれ310-1 、310-
2 、310-3 、310-4)が接続されている。各プロセサ・エ
レメントは例えばCPUとメモリ等で構成される。
ーク内のサブユニットは、例えば4×4個のノードを格
子状に接続した構成をとり、各格子点をノードとし、プ
ロセサ・エレメントが設けられている。図4(a)は4
個の格子点を示している。そして、各格子点にスイッチ
(300-1、300-2 、300-3 、300-4)が設けられ、各スイッ
チにプロセサ・エレメントPE(それぞれ310-1 、310-
2 、310-3 、310-4)が接続されている。各プロセサ・エ
レメントは例えばCPUとメモリ等で構成される。
【0031】格子点のスイッチは4方向(東西南北)の
4個の隣合うノードのスイッチと、自格子点のプロセサ
・エレメントが接続されスイッチングを行なう。同図
(b)はスイッチの機能である。すなわち、スイッチへ
の入力としてはプロセサ・エレメントからの入力(I
N)、および、4方向(東西南北)のノードからの入力
があり、スイッチからはプロセサ・エレメントへの出力
(OUT)、および、4方向(東西南北)のノードへの
出力がある。これにより、スイッチは5入力5出力のス
イッチで接続できる。
4個の隣合うノードのスイッチと、自格子点のプロセサ
・エレメントが接続されスイッチングを行なう。同図
(b)はスイッチの機能である。すなわち、スイッチへ
の入力としてはプロセサ・エレメントからの入力(I
N)、および、4方向(東西南北)のノードからの入力
があり、スイッチからはプロセサ・エレメントへの出力
(OUT)、および、4方向(東西南北)のノードへの
出力がある。これにより、スイッチは5入力5出力のス
イッチで接続できる。
【0032】同図(c)はスイッチの実現例である。ス
イッチは5×5のクロスバー・スイッチで実現できる。
これにより、プロセサ・エレメントからの入力データ
(IN)を南のノードへ、東のノードからのデータをプ
ロセサ・エレメントへ(OUT)、また、南のノードか
らのデータを北のノードへといったようにスイッチング
することができる。
イッチは5×5のクロスバー・スイッチで実現できる。
これにより、プロセサ・エレメントからの入力データ
(IN)を南のノードへ、東のノードからのデータをプ
ロセサ・エレメントへ(OUT)、また、南のノードか
らのデータを北のノードへといったようにスイッチング
することができる。
【0033】図4は2次元のトーラス・ネットワークの
各ノードのスイッチを示したが、3次元のトーラス・ネ
ットワークの場合には、東西南北および上下とプロセサ
・エレメントの合計7入力7出力のクロスバー・スイッ
チによって各ノードのスイッチを2次元の場合と同様に
実現している。
各ノードのスイッチを示したが、3次元のトーラス・ネ
ットワークの場合には、東西南北および上下とプロセサ
・エレメントの合計7入力7出力のクロスバー・スイッ
チによって各ノードのスイッチを2次元の場合と同様に
実現している。
【0034】次に、トーラス・ネットワークの分割再構
成用のスイッチ(図3の小さな正方形のスイッチ210 )
の構成を説明する。図5は分割再構成用のスイッチの構
成の説明図である。4×4個のプロセサ・エレメント群
をサブユニットとする2次元のトーラス・ネットワーク
の場合を例に説明する。同図(a)は一サブユニットを
示しており、図3に示した4×4のプロセサ・エレメン
ト群201 がノード0〜15に対応し、周りの小さな正方
形のスイッチ210 は分割再構成用のスイッチ400 に対応
する。分割再構成用のスイッチ400 はサブユニットの周
りに配置され、トーラス・ネットワーク全体として見る
と図7に示したように複数のサブユニットの間に置かれ
る。すなわち、分割再構成用スイッチ400-1 〜400-4 は
図中の16個のノードからなるサブユニットと、左側の他
のサブユニットの間に位置し、分割再構成用スイッチ40
0-5 〜400-8 は上側のサブユニットとの間、分割再構成
用スイッチ400-9 〜400-12は右側のサブユニットとの
間、分割再構成用スイッチ400-13〜400-16は下側のサブ
ユニットとの間に位置していると考えることができる。
成用のスイッチ(図3の小さな正方形のスイッチ210 )
の構成を説明する。図5は分割再構成用のスイッチの構
成の説明図である。4×4個のプロセサ・エレメント群
をサブユニットとする2次元のトーラス・ネットワーク
の場合を例に説明する。同図(a)は一サブユニットを
示しており、図3に示した4×4のプロセサ・エレメン
ト群201 がノード0〜15に対応し、周りの小さな正方
形のスイッチ210 は分割再構成用のスイッチ400 に対応
する。分割再構成用のスイッチ400 はサブユニットの周
りに配置され、トーラス・ネットワーク全体として見る
と図7に示したように複数のサブユニットの間に置かれ
る。すなわち、分割再構成用スイッチ400-1 〜400-4 は
図中の16個のノードからなるサブユニットと、左側の他
のサブユニットの間に位置し、分割再構成用スイッチ40
0-5 〜400-8 は上側のサブユニットとの間、分割再構成
用スイッチ400-9 〜400-12は右側のサブユニットとの
間、分割再構成用スイッチ400-13〜400-16は下側のサブ
ユニットとの間に位置していると考えることができる。
【0035】4×4個の各ノード(0〜15)は、図4
に示したような5×5のクロスバー・スイッチとプロセ
サ・エレメントからなる。一方、分割再構成用のスイッ
チ400 も各ノードのスイッチと同様の5×5のクロスバ
ー・スイッチで実現できる。分割再構成用スイッチ400-
1 は5×5のクロスバー・スイッチの接続方法を示して
いる。接続方法の詳細については後で説明する。他の分
割再構成用スイッチ(400-2 〜400-16) も同様に接続す
ることが可能である。
に示したような5×5のクロスバー・スイッチとプロセ
サ・エレメントからなる。一方、分割再構成用のスイッ
チ400 も各ノードのスイッチと同様の5×5のクロスバ
ー・スイッチで実現できる。分割再構成用スイッチ400-
1 は5×5のクロスバー・スイッチの接続方法を示して
いる。接続方法の詳細については後で説明する。他の分
割再構成用スイッチ(400-2 〜400-16) も同様に接続す
ることが可能である。
【0036】同図(b)は、クロスバー・スイッチの表
記方法を示している。5×5のクロスバー・スイッチは
5入力(Input)と5出力(Output) を持ち、該入出力線
が25個の格子点をもつ格子状のスイッチを構成してい
る。格子点に黒丸(●)をしたところがスイッチのオン
状態になり、他の部分はオフ状態である。同図では入力
1と2がそれぞれ出力2と1に、入力3と4がそれぞれ
出力4と3に接続されている。この状態は同図中右側の
スイッチ表記(TURN)の結線を示しており、サブユ
ニット間は分割される。一方、入力1と4をそれぞれ出
力4と1に、また、入力2と3をそれぞれ出力3と2に
接続するように格子点のスイッチをオン状態にすると、
図7に示したTHRUスイッチの結線となり、隣のサブ
ユニットと結合されることになる。
記方法を示している。5×5のクロスバー・スイッチは
5入力(Input)と5出力(Output) を持ち、該入出力線
が25個の格子点をもつ格子状のスイッチを構成してい
る。格子点に黒丸(●)をしたところがスイッチのオン
状態になり、他の部分はオフ状態である。同図では入力
1と2がそれぞれ出力2と1に、入力3と4がそれぞれ
出力4と3に接続されている。この状態は同図中右側の
スイッチ表記(TURN)の結線を示しており、サブユ
ニット間は分割される。一方、入力1と4をそれぞれ出
力4と1に、また、入力2と3をそれぞれ出力3と2に
接続するように格子点のスイッチをオン状態にすると、
図7に示したTHRUスイッチの結線となり、隣のサブ
ユニットと結合されることになる。
【0037】以上のように、隣のサブユニットとの結合
あるいは分割をクロスバー・スイッチで実現する場合に
は4入力4出力が必要である。これにより、プロセサ・
エレメント群内のスイッチに使用している5×5のクロ
スバー・スイッチを用いると1入力1出力が余ることに
なる。
あるいは分割をクロスバー・スイッチで実現する場合に
は4入力4出力が必要である。これにより、プロセサ・
エレメント群内のスイッチに使用している5×5のクロ
スバー・スイッチを用いると1入力1出力が余ることに
なる。
【0038】同図(a)の分割再構成用スイッチ400-1
で説明すると、スイッチ400-1 の入力4と出力4はノー
ド0の出力2と入力2に、スイッチ400-1 の入力3と出
力3はサブユニット内のリターン・パスを形成するため
に分割再構成用スイッチ400-9 の出力1と入力1に、ス
イッチ400-1 の入力2と出力2は左隣りのプロセサ・エ
レメント群のノード3の出力4と入力4に、スイッチ40
0-1 の入力1と出力1は左隣りのプロセサ・エレメント
群のリターン・パスを形成するために左隣りのプロセサ
・エレメント群の分割再構成用スイッチの出力3と入力
3に接続されている。
で説明すると、スイッチ400-1 の入力4と出力4はノー
ド0の出力2と入力2に、スイッチ400-1 の入力3と出
力3はサブユニット内のリターン・パスを形成するため
に分割再構成用スイッチ400-9 の出力1と入力1に、ス
イッチ400-1 の入力2と出力2は左隣りのプロセサ・エ
レメント群のノード3の出力4と入力4に、スイッチ40
0-1 の入力1と出力1は左隣りのプロセサ・エレメント
群のリターン・パスを形成するために左隣りのプロセサ
・エレメント群の分割再構成用スイッチの出力3と入力
3に接続されている。
【0039】これにより、分割再構成用スイッチ400-1
の4入力4出力が結線され、残りの余った入力出力端子
0をI/O用に使う。すなわち、入力0および出力0は
ホスト計算機や外部装置と接続するための双方向スイッ
チ211 に接続される。
の4入力4出力が結線され、残りの余った入力出力端子
0をI/O用に使う。すなわち、入力0および出力0は
ホスト計算機や外部装置と接続するための双方向スイッ
チ211 に接続される。
【0040】今、同図中では、分割再構成用スイッチ40
0-1 は入力1出力2の格子点、入力2出力1の格子点、
入力3出力4の格子点、入力4出力3の格子点がオン状
態にあり、TURNスイッチを構成し、サブユニットが
分割された状態になっている。そして、ホスト計算機あ
るいは外部装置からの入力データを該サブユニットのノ
ード0〜3が受け取る場合には、入力0の、出力3ある
いは出力4の格子点を1ン状態にすればよい。また、ノ
ード0〜3からのデータをホスト計算機あるいは外部装
置に出力する場合には、出力0の、入力3あるいは入力
4の格子点をオン状態にすればよい。
0-1 は入力1出力2の格子点、入力2出力1の格子点、
入力3出力4の格子点、入力4出力3の格子点がオン状
態にあり、TURNスイッチを構成し、サブユニットが
分割された状態になっている。そして、ホスト計算機あ
るいは外部装置からの入力データを該サブユニットのノ
ード0〜3が受け取る場合には、入力0の、出力3ある
いは出力4の格子点を1ン状態にすればよい。また、ノ
ード0〜3からのデータをホスト計算機あるいは外部装
置に出力する場合には、出力0の、入力3あるいは入力
4の格子点をオン状態にすればよい。
【0041】図6は双方向スイッチ211 の構成、およ
び、双方向スイッチ211 と分割再構成用スイッチ400 の
接続方法の説明図である。図3中のプロセサ・エレメン
ト群201-0 とその周りの分割再構成用スイッチ210 、双
方向スイッチ211-2 およびその上位の双方向スイッチ21
1-1 の部分を例として拡大し、双方向スイッチの構成お
よび結線方法を説明するものである。
び、双方向スイッチ211 と分割再構成用スイッチ400 の
接続方法の説明図である。図3中のプロセサ・エレメン
ト群201-0 とその周りの分割再構成用スイッチ210 、双
方向スイッチ211-2 およびその上位の双方向スイッチ21
1-1 の部分を例として拡大し、双方向スイッチの構成お
よび結線方法を説明するものである。
【0042】双方向スイッチ211 は5×5のクロスバー
・スイッチ2個(aとb)で構成できる。各クロスバー
・スイッチaとbは、例えば動的モード(後述)で動作
する。ホスト計算機220 あるいは外部装置(230〜250)と
分割再構成用スイッチ210 をつなぎ、メッセージやデー
タを双方向にやりとりするために2個のクロスバー・ス
イッチが必要である。各クロスバー・スイッチはプロセ
サ・エレメント群201内のスイッチおよび分割再構成用
スイッチ210 と同じものである。
・スイッチ2個(aとb)で構成できる。各クロスバー
・スイッチaとbは、例えば動的モード(後述)で動作
する。ホスト計算機220 あるいは外部装置(230〜250)と
分割再構成用スイッチ210 をつなぎ、メッセージやデー
タを双方向にやりとりするために2個のクロスバー・ス
イッチが必要である。各クロスバー・スイッチはプロセ
サ・エレメント群201内のスイッチおよび分割再構成用
スイッチ210 と同じものである。
【0043】クロスバー・スイッチaの入力0とクロス
バー・スイッチbの出力0は上位の双方向スイッチ211-
1 と接続され、クロスバー・スイッチaの入力1〜4お
よびクロスバー・スイッチbの出力1〜4がそれぞれホ
スト計算機220-2 、その他の外部装置(230〜250)と接続
されている。一方、クロスバー・スイッチaの出力1〜
4およびクロスバー・スイッチbの入力1〜4はプロセ
サ・エレメント群201-1 の周りの分割再構成用スイッチ
210 にそれぞれ接続されている。分割再構成用スイッチ
210 は、例えば動的モード(後述)で動作する。これに
より、プロセサ・エレメント群201-0 とホスト計算機22
0 や他の外部装置(230〜250)との間の双方向通信が可能
になる。
バー・スイッチbの出力0は上位の双方向スイッチ211-
1 と接続され、クロスバー・スイッチaの入力1〜4お
よびクロスバー・スイッチbの出力1〜4がそれぞれホ
スト計算機220-2 、その他の外部装置(230〜250)と接続
されている。一方、クロスバー・スイッチaの出力1〜
4およびクロスバー・スイッチbの入力1〜4はプロセ
サ・エレメント群201-1 の周りの分割再構成用スイッチ
210 にそれぞれ接続されている。分割再構成用スイッチ
210 は、例えば動的モード(後述)で動作する。これに
より、プロセサ・エレメント群201-0 とホスト計算機22
0 や他の外部装置(230〜250)との間の双方向通信が可能
になる。
【0044】静的モードはマルチユーザ環境を実現する
簡単でかつ有効な方法である。静的モードでは各スイッ
チの状態は固定されている。例えば、システム構成の変
更は管理者によって行われ、ユーザはそのシステム構成
で計算機を利用する。具体的には、ある時間は64×64の
2次元トーラスとして全システムが1人のユーザによっ
て利用され、またある時間では4つの16×16の2次元ト
ーラスとして分割再構成され、4人のユーザに利用され
る。静的モードでの分割再構成は全スイッチの状態を希
望するシステム構成にセットすることで実現される。
簡単でかつ有効な方法である。静的モードでは各スイッ
チの状態は固定されている。例えば、システム構成の変
更は管理者によって行われ、ユーザはそのシステム構成
で計算機を利用する。具体的には、ある時間は64×64の
2次元トーラスとして全システムが1人のユーザによっ
て利用され、またある時間では4つの16×16の2次元ト
ーラスとして分割再構成され、4人のユーザに利用され
る。静的モードでの分割再構成は全スイッチの状態を希
望するシステム構成にセットすることで実現される。
【0045】静的モードでの問題点は、分割された部分
どうしではメッセージのやりとりができないことであ
る。そのため、分割された各パーティションごとにホス
ト(外部)とのインターフェースを持たなければならな
い。
どうしではメッセージのやりとりができないことであ
る。そのため、分割された各パーティションごとにホス
ト(外部)とのインターフェースを持たなければならな
い。
【0046】動的モードでは、各スイッチはそれぞれの
スイッチを通過するメッセージによって状態をダイナミ
ックに変化させる。すなわち、動的モードではメッセー
ジヘッダに含まれる宛先ノードの情報を元にして、スイ
ッチを切替える。この時、宛先ノードには物理的ノード
IDを用いる。メッセージがスイッチに到着した時、ス
イッチの状態は3つの情報、宛先ノードIDnid 、両隣
の物理ノードIDi,jから決定される。
スイッチを通過するメッセージによって状態をダイナミ
ックに変化させる。すなわち、動的モードではメッセー
ジヘッダに含まれる宛先ノードの情報を元にして、スイ
ッチを切替える。この時、宛先ノードには物理的ノード
IDを用いる。メッセージがスイッチに到着した時、ス
イッチの状態は3つの情報、宛先ノードIDnid 、両隣
の物理ノードIDi,jから決定される。
【0047】このように動的モードでは、各スイッチは
ヘッダ情報を解析してスイッチの状態を変化させ、ルー
ティングを行う。また、クロスバー・スイッチaの出力
1〜4およびクロスバー・スイッチbの入力1〜4を分
割再構成用スイッチ210 に接続する代わりに双方向スイ
ッチ211に接続すれば、さらに階層的な接続が可能にな
る。
ヘッダ情報を解析してスイッチの状態を変化させ、ルー
ティングを行う。また、クロスバー・スイッチaの出力
1〜4およびクロスバー・スイッチbの入力1〜4を分
割再構成用スイッチ210 に接続する代わりに双方向スイ
ッチ211に接続すれば、さらに階層的な接続が可能にな
る。
【0048】また、以上の説明では2次元のトーラス・
ネットワークで説明したが、3次元のトーラス・ネット
ワークの場合も同様である。3次元の場合、プロセサ・
エレメント群内の各ノードのスイッチとして7×7のク
ロスバー・スイッチが使われている。そして、このクロ
スバー・スイッチを分割再構成用のスイッチとして使用
する場合には7入力7出力のうちの6入力6出力を分割
再構成に使用し、残りの1入力1出力を外部装置とのI
/Oに利用ればよい。また、このクロスバー・スイッチ
は階層的に外部装置を接続するための双方向スイッチに
も同様に使用することができる。
ネットワークで説明したが、3次元のトーラス・ネット
ワークの場合も同様である。3次元の場合、プロセサ・
エレメント群内の各ノードのスイッチとして7×7のク
ロスバー・スイッチが使われている。そして、このクロ
スバー・スイッチを分割再構成用のスイッチとして使用
する場合には7入力7出力のうちの6入力6出力を分割
再構成に使用し、残りの1入力1出力を外部装置とのI
/Oに利用ればよい。また、このクロスバー・スイッチ
は階層的に外部装置を接続するための双方向スイッチに
も同様に使用することができる。
【0049】以上のように、プロセサ・エレメント群内
の各ノードで使用しているメッセージ通信のためのスイ
ッチを、分割再構成のためのスイッチ、および、4分木
を構成し階層的に外部装置との接続を行なう双方向スイ
ッチに流用し、新たなハードウエアの開発をすることな
く並列計算機システムを構成することが可能である。
の各ノードで使用しているメッセージ通信のためのスイ
ッチを、分割再構成のためのスイッチ、および、4分木
を構成し階層的に外部装置との接続を行なう双方向スイ
ッチに流用し、新たなハードウエアの開発をすることな
く並列計算機システムを構成することが可能である。
【0050】
【発明の効果】本発明によれば、トーラス・ネットワー
クを持つ並列計算機において、各ノードで使用している
スイッチと同様のスイッチを分割再構成用のスイッチと
して使用することにより、同じトーラスのトポロジを持
つ複数のサブシステムに分割することが可能になる。ま
た、分割再構成用のスイッチのなかの分割再構成に使用
しない入出力端子を外部装置との接続に使用すること
で、分割したサブシステムと外部装置とを接続し、デー
タ等のやりとりを行なうことが可能になる。さらに、各
ノードで使用しているスイッチと同様のスイッチ2個で
構成し、ホスト計算機等の外部装置を接続した双方向の
スイッチを階層的につなげ、最下位の双方向スイッチに
分割再構成用スイッチを接続することにより、各サブシ
ステムと、それぞれのサブシステムの上位階層に接続さ
れた双方向スイッチの外部装置との間でデータ等の入出
力が可能になる。さらに、本発明のスイッチを階層的に
接続し、階層の上位にホスト計算機を接続することによ
り、小数のホスト計算機で多数のサブシステムを制御す
ることもできる。
クを持つ並列計算機において、各ノードで使用している
スイッチと同様のスイッチを分割再構成用のスイッチと
して使用することにより、同じトーラスのトポロジを持
つ複数のサブシステムに分割することが可能になる。ま
た、分割再構成用のスイッチのなかの分割再構成に使用
しない入出力端子を外部装置との接続に使用すること
で、分割したサブシステムと外部装置とを接続し、デー
タ等のやりとりを行なうことが可能になる。さらに、各
ノードで使用しているスイッチと同様のスイッチ2個で
構成し、ホスト計算機等の外部装置を接続した双方向の
スイッチを階層的につなげ、最下位の双方向スイッチに
分割再構成用スイッチを接続することにより、各サブシ
ステムと、それぞれのサブシステムの上位階層に接続さ
れた双方向スイッチの外部装置との間でデータ等の入出
力が可能になる。さらに、本発明のスイッチを階層的に
接続し、階層の上位にホスト計算機を接続することによ
り、小数のホスト計算機で多数のサブシステムを制御す
ることもできる。
【図1】本発明のブロック図である。
【図2】本発明の原理説明図である。
【図3】一実施例のシステム構成図である。
【図4】プロセサ・エレメント群内のスイッチの説明図
である。
である。
【図5】分割再構成用のスイッチの構成図である。
【図6】双方向スイッチの構成および結線説明図であ
る。
る。
【図7】16個の4×4サブユニットに分割された再構
成可能な16×16トーラス・ネットワークである。
成可能な16×16トーラス・ネットワークである。
1 トーラス・ネットワーク 2 階層的スイッチ手段 3 ホスト計算機 4 外部ディスク装置 5 その他の外部装置 10 サブユニット
Claims (18)
- 【請求項1】 それぞれ複数のプロセッサ・エレメント
を部分トーラス・ネットワークとして接続してなる複数
のサブユニット(10)と、 前記サブユニット(10)への分割あるいは前記サブユ
ニットの結合を行う第1の入出力端子と前記サブユニッ
ト(10)内のプロセサ・エレメントと外部の装置との
間の入出力を行う第2の入出力端子とを有するスイッチ
手段(2)から構成することを特徴とする再構成可能な
トーラス・ネットワーク方式。 - 【請求項2】 請求項1に記載のスイッチ手段(2)
は、サブユニット(10)の分割/結合に対しても外部
装置との入出力に対しても同一の構成のものを使用する
ことを特徴とする再構成可能なトーラス・ネットワーク
方式。 - 【請求項3】 請求項1に記載のスイッチ手段(2)
は、サブユニット(10)内のプロセサ・エレメントと
複数のホスト計算機(3)とを結ぶことを特徴とする再
構成可能なトーラス・ネットワーク方式。 - 【請求項4】 請求項1に記載のスイッチ手段(2)
は、分割されたサブユニット(10)毎にホスト計算機
(3)とのインタフェースを構成し、複数のユーザが同
時に一つの並列計算機を利用することを特徴とする再構
成可能なトーラス・ネットワーク方式。 - 【請求項5】 請求項1に記載のスイッチ手段(2)
は、1つのホスト計算機(3)を有するユーザが同時に
前記スイッチ手段(2)を介して独立な複数のサブユニ
ット(10)を利用することを特徴とする再構成可能な
トーラス・ネットワーク方式。 - 【請求項6】 請求項1に記載のスイッチ手段(2)
は、サブユニット10内のプロセサ・エレメントと複数
の外部ディスク装置(4)とを結ぶことを特徴とする再
構成可能なトーラス・ネットワーク方式。 - 【請求項7】 請求項1に記載のスイッチ手段(2)
は、サブユニット(10)内のプロセサ・エレメント
と、HDTV(High DefinitiveTel
eVision)やVTR(Video Tape R
ecoder)、HIPPI、またはEthernet
等の外部装置5とを結ぶことを特徴とする再構成可能な
トーラス・ネットワーク方式。 - 【請求項8】 請求項1に記載のスイッチ手段(2)
は、複数のスイッチを階層的に配置し、サブユニット
(10)内のプロセサ・エレメントと、ホスト計算機
(3)や外部ディスク装置(4)、その他の外部装置
(5)などの複数の装置との間を結ぶことを特徴とする
再構成可能なトーラス・ネットワーク方式。 - 【請求項9】 請求項8に記載のスイッチ手段(2)
は、階層的に配置したスイッチのうちの最下位のスイッ
チをサブユニット(10)の分割/結合用のスイッチと
し、該サブユニット(10)の分割/結合をスイッチン
グするとともに、上位のスイッチとの接続を行うことを
特徴とする再構成可能なトーラス・ネットワーク方式。 - 【請求項10】 請求項8に記載のスイッチ手段(2)
は、階層的に配置したスイッチのうちの最下位のスイッ
チを除くスイッチを、上位のスイッチとの接続およびホ
スト計算機(3)や外部ディスク装置(4)、その他の
外部装置(5)等の装置との接続のスイッチングに使用
することを特徴とする再構成可能なトーラス・ネットワ
ーク方式。 - 【請求項11】 請求項8に記載のスイッチ手段(2)
は、階層的に配置した全スイッチを、該トーラス・ネッ
トワーク(1)内の各ノード(プロセサ・エレメント)
が有するノード間を接続するためのスイッチと同一のス
イッチを利用して実現することを特徴とする再構成可能
なトーラス・ネットワーク方式。 - 【請求項12】 請求項9に記載の最下位のスイッチ
は、1次元のトーラス・ネットワーク(1)の場合、5
入力5出力のスイッチで実現し、そのうちの1入力1出
力を上位のスイッチとの接続に使用することを特徴とす
る再構成可能なトーラス・ネットワーク方式。 - 【請求項13】 請求項9に記載の上位のスイッチは、
1次元のトーラス・ネットワーク(1)の場合、トーラ
ス・ネットワーク(1)中のノードのスイッチと同様の
3入力3出力のスイッチ2個で実現し、接続された装置
との間で双方向のやりとりを行うことを特徴とする再構
成可能なトーラス・ネットワーク方式。 - 【請求項14】 請求項9に記載の最下位のスイッチ
は、2次元のトーラス・ネットワーク(1)の場合、ト
ーラス・ネットワーク(1)中のノードのスイッチと同
様の5入力5出力のクロスバー・スイッチで実現し、そ
のうちの1入力1出力を上位のスイッチとの接続に使用
することを特徴とする再構成可能なトーラス・ネットワ
ーク方式。 - 【請求項15】 請求項14に記載の上位のスイッチ
は、2次元のトーラス・ネットワーク(1)の場合、ト
ーラス・ネットワーク(1)中のノードのスイッチと同
様の5入力5出力のクロスバー・スイッチ2個で実現す
ることを特徴とする再構成可能なトーラス・ネットワー
ク方式。 - 【請求項16】 請求項10に記載の最下位のスイッチ
は、3次元のトーラス・ネットワーク(1)の場合、7
入力7出力のクロスバー・スイッチで実現し、そのうち
の1入力1出力を上位のスイッチとの接続に使用するこ
とを特徴とする再構成可能なトーラス・ネットワーク方
式。 - 【請求項17】 それぞれ複数のプロセッサ・エレメン
トを部分並列計算機ネットワークとして接続してなる複
数のサブユニット(10)と、前記サブユニット(1
0)への分割あるいは前記サブユニットの結合を行う第
1の入出力端子と前記サブユニット(10)内のプロセ
サ・エレメントと外部の装置との間の入出力を行う第2
の入出力端子とを有するスイッチ手段(2)から構成す
ることを特徴とする再構成可能な並列計算機ネットワー
ク方式。 - 【請求項18】 請求項17記載のスイッチ手段は、n
次元の並列計算機ネットワークの場合、2n+1入力2
n+1出力のクロスバー・スイッチで実現し、そのうち
の1入力1出力をI/O端子として使用することを特徴
とする再構成可能な並列計算機ネットワーク方式。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5113446A JPH06325005A (ja) | 1993-05-14 | 1993-05-14 | 再構成可能なトーラス・ネットワーク方式 |
US08/641,694 US5729756A (en) | 1993-05-14 | 1996-05-02 | Torus networking method and apparatus having a switch for performing an I/O operation with an external device and changing torus size |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5113446A JPH06325005A (ja) | 1993-05-14 | 1993-05-14 | 再構成可能なトーラス・ネットワーク方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06325005A true JPH06325005A (ja) | 1994-11-25 |
Family
ID=14612443
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5113446A Withdrawn JPH06325005A (ja) | 1993-05-14 | 1993-05-14 | 再構成可能なトーラス・ネットワーク方式 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5729756A (ja) |
JP (1) | JPH06325005A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011125796A1 (ja) | 2010-03-31 | 2011-10-13 | 株式会社クラレ | 熱可塑性重合体組成物およびそれからなる成形体 |
JP2013048413A (ja) * | 2011-08-23 | 2013-03-07 | Kalray | 拡張可能なネットワーク・オン・チップ |
US9670354B2 (en) | 2010-08-27 | 2017-06-06 | Kuraray Co., Ltd. | Thermoplastic polymer composition and molded article |
US9994705B2 (en) | 2013-12-11 | 2018-06-12 | Kuraray Co., Ltd. | Thermoplastic elastomer composition, molded article, and adhesive agent |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6853635B1 (en) * | 2000-07-24 | 2005-02-08 | Nortel Networks Limited | Multi-dimensional lattice network |
US7401161B2 (en) * | 2000-12-18 | 2008-07-15 | Sun Microsystems, Inc. | High performance storage array interconnection fabric using multiple independent paths |
US6718428B2 (en) * | 2000-12-18 | 2004-04-06 | Sun Microsystems, Inc. | Storage array interconnection fabric using a torus topology |
US7072976B2 (en) * | 2001-01-04 | 2006-07-04 | Sun Microsystems, Inc. | Scalable routing scheme for a multi-path interconnection fabric |
DE60237433D1 (de) * | 2001-02-24 | 2010-10-07 | Ibm | Neuartiger massivparalleler supercomputer |
US6941356B2 (en) * | 2001-06-29 | 2005-09-06 | International Business Machines Corporation | Automated configuration enabled via interrogation over network |
US7113488B2 (en) * | 2002-04-24 | 2006-09-26 | International Business Machines Corporation | Reconfigurable circular bus |
EP1367778A1 (en) * | 2002-05-31 | 2003-12-03 | Fujitsu Siemens Computers, LLC | Networked computer system and method using dual bi-directional communication rings |
JP2004046499A (ja) * | 2002-07-11 | 2004-02-12 | Matsushita Electric Ind Co Ltd | データ処理システム |
US7382721B2 (en) * | 2004-04-27 | 2008-06-03 | Hewlett-Packard Development Company, L.P. | Nodal computer network |
US7401203B2 (en) * | 2004-09-14 | 2008-07-15 | International Business Machines Corporation | Method for wiring allocation and switch configuration in a multiprocessor environment |
JP2006215816A (ja) * | 2005-02-03 | 2006-08-17 | Fujitsu Ltd | 情報処理システムおよび情報処理システムの制御方法 |
KR100730279B1 (ko) * | 2005-12-16 | 2007-06-19 | 삼성전자주식회사 | 스타 토로스 토폴로지를 이용하여 칩 상의 디바이스를연결한 컴퓨터 칩 |
US8516444B2 (en) | 2006-02-23 | 2013-08-20 | International Business Machines Corporation | Debugging a high performance computing program |
US9330230B2 (en) * | 2007-04-19 | 2016-05-03 | International Business Machines Corporation | Validating a cabling topology in a distributed computing system |
US8131909B1 (en) | 2007-09-19 | 2012-03-06 | Agate Logic, Inc. | System and method of signal processing engines with programmable logic fabric |
US7970979B1 (en) * | 2007-09-19 | 2011-06-28 | Agate Logic, Inc. | System and method of configurable bus-based dedicated connection circuits |
US10740236B2 (en) | 2017-05-12 | 2020-08-11 | Samsung Electronics Co., Ltd | Non-uniform bus (NUB) interconnect protocol for tiled last level caches |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4790026A (en) * | 1985-12-31 | 1988-12-06 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Programmable pipelined image processor |
CA1293819C (en) * | 1986-08-29 | 1991-12-31 | Thinking Machines Corporation | Very large scale computer |
US5175865A (en) * | 1986-10-28 | 1992-12-29 | Thinking Machines Corporation | Partitioning the processors of a massively parallel single array processor into sub-arrays selectively controlled by host computers |
US4811214A (en) * | 1986-11-14 | 1989-03-07 | Princeton University | Multinode reconfigurable pipeline computer |
US4933933A (en) * | 1986-12-19 | 1990-06-12 | The California Institute Of Technology | Torus routing chip |
US4942517A (en) * | 1987-10-08 | 1990-07-17 | Eastman Kodak Company | Enhanced input/output architecture for toroidally-connected distributed-memory parallel computers |
US5280474A (en) * | 1990-01-05 | 1994-01-18 | Maspar Computer Corporation | Scalable processor to processor and processor-to-I/O interconnection network and method for parallel processing arrays |
US5133073A (en) * | 1990-05-29 | 1992-07-21 | Wavetracer, Inc. | Processor array of N-dimensions which is physically reconfigurable into N-1 |
US5301104A (en) * | 1990-08-07 | 1994-04-05 | Honeywell Inc. | Method for allocating processing elements interconnected in a hypercube topology |
GB9027663D0 (en) * | 1990-12-20 | 1991-02-13 | Sandoz Ltd | Light-stabilizing compositions |
US5224100A (en) * | 1991-05-09 | 1993-06-29 | David Sarnoff Research Center, Inc. | Routing technique for a hierarchical interprocessor-communication network between massively-parallel processors |
US5471580A (en) * | 1991-10-01 | 1995-11-28 | Hitachi, Ltd. | Hierarchical network having lower and upper layer networks where gate nodes are selectively chosen in the lower and upper layer networks to form a recursive layer |
-
1993
- 1993-05-14 JP JP5113446A patent/JPH06325005A/ja not_active Withdrawn
-
1996
- 1996-05-02 US US08/641,694 patent/US5729756A/en not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011125796A1 (ja) | 2010-03-31 | 2011-10-13 | 株式会社クラレ | 熱可塑性重合体組成物およびそれからなる成形体 |
US9670354B2 (en) | 2010-08-27 | 2017-06-06 | Kuraray Co., Ltd. | Thermoplastic polymer composition and molded article |
JP2013048413A (ja) * | 2011-08-23 | 2013-03-07 | Kalray | 拡張可能なネットワーク・オン・チップ |
US9994705B2 (en) | 2013-12-11 | 2018-06-12 | Kuraray Co., Ltd. | Thermoplastic elastomer composition, molded article, and adhesive agent |
Also Published As
Publication number | Publication date |
---|---|
US5729756A (en) | 1998-03-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH06325005A (ja) | 再構成可能なトーラス・ネットワーク方式 | |
US8433816B2 (en) | Network topology for a scalable multiprocessor system | |
KR102309907B1 (ko) | 컴퓨터 네트워크에서 직접 상호 연결 스위치 배선과 증가를 관리하는 방법 및 장치 | |
US20050044195A1 (en) | Network topology having nodes interconnected by extended diagonal links | |
JPH06290158A (ja) | 再構成可能なトーラス・ネットワーク方式 | |
JP7242847B2 (ja) | 光ネットワークを用いた再構成可能な計算ポッド | |
CN112188325B (zh) | 使用具有一对多光交换机的光网络的可重新配置的计算平台 | |
US11645225B2 (en) | Partitionable networked computer | |
US20210303505A1 (en) | Network Computer with Two Embedded Rings | |
Sahni | Models and algorithms for optical and optoelectronic parallel computers | |
US11372791B2 (en) | Embedding rings on a toroid computer network | |
JP2976675B2 (ja) | アレイプロセッサのルーティング方法 | |
JP2936868B2 (ja) | アレイプロセッサのメッセージパケットルーティング方法 | |
US11169956B2 (en) | Networked computer with embedded rings field | |
Chittor et al. | Link switching: a communication architecture for configurable parallel systems | |
Wilkinson | Overlapping connectivity interconnection networks for shared memory multiprocessor systems | |
Bay | Area-universal interconnection networks for VLSI parallel computers | |
Qiao et al. | An improved embedding of binary trees in a square reconfigurable array with spanning optical buses | |
Ganesan | The hyper-deBruijn topology: a new scalable versatile fault-tolerant architecture for multicomputers | |
Sahni | Optical and Optoelectronic Interconnection Networks | |
Qiao | A unique design of fiber-optic interconnection networks and algorithms |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000801 |