JPH0632367B2 - セラミック基板のｉ／ｏパッドの形成方法 - Google Patents
セラミック基板のｉ／ｏパッドの形成方法Info
- Publication number
- JPH0632367B2 JPH0632367B2 JP1013211A JP1321189A JPH0632367B2 JP H0632367 B2 JPH0632367 B2 JP H0632367B2 JP 1013211 A JP1013211 A JP 1013211A JP 1321189 A JP1321189 A JP 1321189A JP H0632367 B2 JPH0632367 B2 JP H0632367B2
- Authority
- JP
- Japan
- Prior art keywords
- pad
- layer
- ceramic substrate
- titanium
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims description 31
- 239000000919 ceramic Substances 0.000 title claims description 30
- 238000000034 method Methods 0.000 title claims description 16
- 239000010410 layer Substances 0.000 claims description 59
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 35
- 239000010936 titanium Substances 0.000 claims description 22
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 21
- 229910052719 titanium Inorganic materials 0.000 claims description 21
- 229910052759 nickel Inorganic materials 0.000 claims description 17
- 229910000765 intermetallic Inorganic materials 0.000 claims description 16
- 230000004048 modification Effects 0.000 claims description 15
- 238000012986 modification Methods 0.000 claims description 15
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 14
- 229910052737 gold Inorganic materials 0.000 claims description 14
- 239000010931 gold Substances 0.000 claims description 14
- 238000007747 plating Methods 0.000 claims description 13
- HZEWFHLRYVTOIW-UHFFFAOYSA-N [Ti].[Ni] Chemical compound [Ti].[Ni] HZEWFHLRYVTOIW-UHFFFAOYSA-N 0.000 claims description 9
- 239000002344 surface layer Substances 0.000 claims description 9
- 238000007634 remodeling Methods 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 229910000679 solder Inorganic materials 0.000 description 37
- 230000008569 process Effects 0.000 description 7
- 239000002904 solvent Substances 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 238000002844 melting Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00013—Fully indexed content
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0302—Properties and characteristics in general
- H05K2201/0317—Thin film conductor layer; Thin film passive component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
- H05K2201/2081—Compound repelling a metal, e.g. solder
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S428/00—Stock material or miscellaneous articles
- Y10S428/901—Printed circuit
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
- Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
- Y10T428/24926—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Multi-Conductor Connections (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
Description
【発明の詳細な説明】 〔概要〕 セラミック基板のI/Oパッドの形成方法に関し、特に、I
/Oピン立設用パッドと改造用パッドとを連結する連結パ
ターン上に有効なソルダーダムを形成することができる
セラミック基板のI/Oパッドの形成方法に関し、 改造用パッドからI/Oピン立設用パッドへの半田の流出
を確実に防止できるソルダーダムを形成することができ
るセラミック基板のI/Oパッドを提供することを目的と
し、 セラミック基板表層にニッケル層を外層とするI/Oパタ
ーンを形成した後、I/Oパターン上に金メッキ層を積層
してI/Oピン立設用パッドおよび改造用パッドを形成
し、 次いで、前記セラミック基板の表層にチタン層を積層し
た後、セラミック基板を加熱して前記I/Oピン立設用パ
ッドと改造用パッドとを連結する連結パターンのニッケ
ル層をチタン−ニッケル金属間化合物に変化させ、 その後、チタン層を除去するように構成する。
/Oピン立設用パッドと改造用パッドとを連結する連結パ
ターン上に有効なソルダーダムを形成することができる
セラミック基板のI/Oパッドの形成方法に関し、 改造用パッドからI/Oピン立設用パッドへの半田の流出
を確実に防止できるソルダーダムを形成することができ
るセラミック基板のI/Oパッドを提供することを目的と
し、 セラミック基板表層にニッケル層を外層とするI/Oパタ
ーンを形成した後、I/Oパターン上に金メッキ層を積層
してI/Oピン立設用パッドおよび改造用パッドを形成
し、 次いで、前記セラミック基板の表層にチタン層を積層し
た後、セラミック基板を加熱して前記I/Oピン立設用パ
ッドと改造用パッドとを連結する連結パターンのニッケ
ル層をチタン−ニッケル金属間化合物に変化させ、 その後、チタン層を除去するように構成する。
セラミック基板のI/Oパッドの形成方法に関し、特に、I
/Oピン立設用パッドと改造用パッドとを連結する連結パ
ターン上に有効なソルダーダムを形成することができる
セラミック基板のI/Oパッドの形成方法に関するもので
ある。
/Oピン立設用パッドと改造用パッドとを連結する連結パ
ターン上に有効なソルダーダムを形成することができる
セラミック基板のI/Oパッドの形成方法に関するもので
ある。
一般に、セラミック基板の表層には、第３図に示すよう
に、マザーボード上のバスライン等に接続するためのI/
Oピン50を立設固定するためのI/Oピン立設用パッド５と
ともに改造用パッド６が設けられており、該改造用パッ
ド６間をディスクリートワイヤ等により適宜接続するこ
とにより基板の改造が可能なようにされているが、基板
改造作業時に改造用パッド６に供給されている半田60を
リフローした際に半田60がI/Oピン立設用パッド５側に
流出すると、該I/Oピン立設用パッド５上にI/Oピン50を
固定している半田51のフィレット形状が崩れ、I/Oピン5
0の固定強度が低下する等の不具合があるために、I/Oピ
ン立設用パッドピン50立設用パッド５と改造用パッド６
とを連結する連結パターン８上に半田60の流出を防止す
るためのソルダーダム80を形成する必要がある。
に、マザーボード上のバスライン等に接続するためのI/
Oピン50を立設固定するためのI/Oピン立設用パッド５と
ともに改造用パッド６が設けられており、該改造用パッ
ド６間をディスクリートワイヤ等により適宜接続するこ
とにより基板の改造が可能なようにされているが、基板
改造作業時に改造用パッド６に供給されている半田60を
リフローした際に半田60がI/Oピン立設用パッド５側に
流出すると、該I/Oピン立設用パッド５上にI/Oピン50を
固定している半田51のフィレット形状が崩れ、I/Oピン5
0の固定強度が低下する等の不具合があるために、I/Oピ
ン立設用パッドピン50立設用パッド５と改造用パッド６
とを連結する連結パターン８上に半田60の流出を防止す
るためのソルダーダム80を形成する必要がある。
このような事情の下において、連結パターン８上に確実
なソルダーダム80が形成されたI/Oパッド10が求められ
ている。
なソルダーダム80が形成されたI/Oパッド10が求められ
ている。
従来のI/Oパッド10は、第３図に示すように、銅層30、
ニッケル層２、金メッキ層４の三層構造を有して構成さ
れ、連結パターン８上にポリイミド等を半田60の流出に
対する障害物として積層することによりソルダーダム80
としての機能を発揮させている。
ニッケル層２、金メッキ層４の三層構造を有して構成さ
れ、連結パターン８上にポリイミド等を半田60の流出に
対する障害物として積層することによりソルダーダム80
としての機能を発揮させている。
しかし、上述した従来例においては、金メッキ層４と半
田60との拡散係数が大きいためにソルダーダム80の基礎
となっている金メッキ層４中を通って半田がI/Oピン立
設用パッド５側に流出してしまい、ソルダーダム80を設
けても、その機能を完全に果たすことができないという
欠点を有するものであった。
田60との拡散係数が大きいためにソルダーダム80の基礎
となっている金メッキ層４中を通って半田がI/Oピン立
設用パッド５側に流出してしまい、ソルダーダム80を設
けても、その機能を完全に果たすことができないという
欠点を有するものであった。
本発明は、以上の欠点を解消すべくなされたものであっ
て、改造用パット６からI/Oピン立設用パッド５への半
田の流出を確実に防止できるソルダーダム80を形成する
ことのできるセラミック基板のI/Oパッドの形成方法を
提供することを目的とする。
て、改造用パット６からI/Oピン立設用パッド５への半
田の流出を確実に防止できるソルダーダム80を形成する
ことのできるセラミック基板のI/Oパッドの形成方法を
提供することを目的とする。
そして本発明によれば上記目的は、 セラミック基板１表層にニッケル層２を外層とするI/O
パターン３を形成した後、I/Oパターン３上に金メッキ
層４を積層してI/Oピン立設用パッド５および改造用パ
ッド６を形成し、 次いで、前記セラミック基板１の表層にチタン層７を積
層した後、セラミック基板１を加熱して前記I/Oピン立
設用パッド５と改造用パッド６とを連結する連結パター
ン８のニッケル層２をチタン−ニッケルの金属間化合物
９に変化させ、 その後、チタン層７を除去することを特徴とするセラミ
ック基板のI/Oパッドの形成方法を提供することにより
達成される。
パターン３を形成した後、I/Oパターン３上に金メッキ
層４を積層してI/Oピン立設用パッド５および改造用パ
ッド６を形成し、 次いで、前記セラミック基板１の表層にチタン層７を積
層した後、セラミック基板１を加熱して前記I/Oピン立
設用パッド５と改造用パッド６とを連結する連結パター
ン８のニッケル層２をチタン−ニッケルの金属間化合物
９に変化させ、 その後、チタン層７を除去することを特徴とするセラミ
ック基板のI/Oパッドの形成方法を提供することにより
達成される。
上記構成に基づき、本発明におけるセラミック基板１の
表層部にチタン層７を形成する工程により、セラミック
基板１の全表層は、チタン薄膜７で覆われる。チタン
は、弗化水素等の溶剤に容易に溶解するとともに、適当
な温度環境の下でニッケルとの間に上記溶剤に安定な金
属間化合物９を形成し、この金属間化合物９は、半田と
の濡れ性が極めて悪いことが一般に知られている。本発
明は、このようなチタンの特性に着目してなされたもの
で、チタン層形成工程に先立つI/Oパターン３の形成工
程においては、連結パターン８おいてのみニッケルが露
出されているI/Oパターン３が形成される。この工程に
次ぐチタン層形成工程、および加熱工程により、I/Oパ
ターン３上に積層されたチタンは、ニッケルとの接触
部、すなわち、連結パターン８上においてのみチタン−
ニッケルの金属間化合物９に変化する。このため、加熱
工程に続くエッチング工程においては、チタン−ニッケ
ルの金属間化合物９に変化した連結パターン８のみが残
留し、他のチタン層７は、除去される。
表層部にチタン層７を形成する工程により、セラミック
基板１の全表層は、チタン薄膜７で覆われる。チタン
は、弗化水素等の溶剤に容易に溶解するとともに、適当
な温度環境の下でニッケルとの間に上記溶剤に安定な金
属間化合物９を形成し、この金属間化合物９は、半田と
の濡れ性が極めて悪いことが一般に知られている。本発
明は、このようなチタンの特性に着目してなされたもの
で、チタン層形成工程に先立つI/Oパターン３の形成工
程においては、連結パターン８おいてのみニッケルが露
出されているI/Oパターン３が形成される。この工程に
次ぐチタン層形成工程、および加熱工程により、I/Oパ
ターン３上に積層されたチタンは、ニッケルとの接触
部、すなわち、連結パターン８上においてのみチタン−
ニッケルの金属間化合物９に変化する。このため、加熱
工程に続くエッチング工程においては、チタン−ニッケ
ルの金属間化合物９に変化した連結パターン８のみが残
留し、他のチタン層７は、除去される。
以上の工程によりセラミック基板１の表層には、金メッ
キ層４を最外層とし、半田濡れ性が良好なパッド５、６
と、チタン−ニッケルの金属間化合物９を最外層とする
ために半田濡れ性が悪く、良好なソルダーダム80として
の機能を備えた連結パターン８とが併存するI/Oパッド1
0が形成されることとなる。
キ層４を最外層とし、半田濡れ性が良好なパッド５、６
と、チタン−ニッケルの金属間化合物９を最外層とする
ために半田濡れ性が悪く、良好なソルダーダム80として
の機能を備えた連結パターン８とが併存するI/Oパッド1
0が形成されることとなる。
以下、本発明の望ましい実施例を添付図面に基づいて詳
細に説明する。
細に説明する。
第１図において１は、内部に多層配線されたセラミック
基板を示すもので、その表層には、ポリイミド絶縁層10
が形成されている。この絶縁層10上には、スパッタリン
グ法により形成される銅とニッケルのスパッタ層30、２
と、半田濡れ性を向上させるための金メッキ層４が積層
されて、図示しないヴィアを介してセラミック基板１内
層に導通するI/Oパターン３が形成される。
基板を示すもので、その表層には、ポリイミド絶縁層10
が形成されている。この絶縁層10上には、スパッタリン
グ法により形成される銅とニッケルのスパッタ層30、２
と、半田濡れ性を向上させるための金メッキ層４が積層
されて、図示しないヴィアを介してセラミック基板１内
層に導通するI/Oパターン３が形成される。
以上のように構成されたセラミック基板１は、連結パタ
ーン８上に乗った金メッキ層４のみがエッチングにより
選択除去され、銅、ニッケルのスパッタ層30、２、およ
び金メッキ層４の三層構造を有するI/Oピン立設用パッ
ド５と改造用パッド６、および表層の金メッキ層４が除
去されてニッケル層２を最外層とする連結パターン８と
が形成される。
ーン８上に乗った金メッキ層４のみがエッチングにより
選択除去され、銅、ニッケルのスパッタ層30、２、およ
び金メッキ層４の三層構造を有するI/Oピン立設用パッ
ド５と改造用パッド６、および表層の金メッキ層４が除
去されてニッケル層２を最外層とする連結パターン８と
が形成される。
この後、セラミック基板１の表層には、チタンのスパッ
タ層７が積層され、次いで500℃で60分から90分の間加
熱される。この加熱工程により、金メッキ層４の上に積
層され、ニッケル層２との接触がないI/Oピン立設用パ
ッド５、および改造用パッド６上のチタン層７は何らの
変化も受けることはないが、連結パターン８上のチタン
スパッタ層７は、その下層のニッケル層２との間に金属
間化合物Ｔｉ２−Ｎｉ３を形成し、連結パターン８は、
チタン−ニッケルの金属間化合物９で覆われた状態とな
る。
タ層７が積層され、次いで500℃で60分から90分の間加
熱される。この加熱工程により、金メッキ層４の上に積
層され、ニッケル層２との接触がないI/Oピン立設用パ
ッド５、および改造用パッド６上のチタン層７は何らの
変化も受けることはないが、連結パターン８上のチタン
スパッタ層７は、その下層のニッケル層２との間に金属
間化合物Ｔｉ２−Ｎｉ３を形成し、連結パターン８は、
チタン−ニッケルの金属間化合物９で覆われた状態とな
る。
次いでセラミック基板１は、１パーセント程度の弗化水
素溶剤中に浸漬される。この工程において、連結パター
ン８上のチタン−ニッケルの金属間化合物９は弗化水素
溶剤に溶解しないためにそのまま残留し、弗化水素溶剤
に溶解するI/Oピン立設用パッド５、改造用パッド６、
およびポリイミド絶縁層10上のチタンスパッタ層７のみ
が選択的に溶解されることとなり、セラミック基板１上
には、第２図に示すように金メッキ層４を最外層とする
I/Oピン立設用パッド５、および改造用パッド６と、チ
タン−ニッケル金属間化合物９を最外層に持つ連結パタ
ーン８とからなるI/Oパッド10が形成される。
素溶剤中に浸漬される。この工程において、連結パター
ン８上のチタン−ニッケルの金属間化合物９は弗化水素
溶剤に溶解しないためにそのまま残留し、弗化水素溶剤
に溶解するI/Oピン立設用パッド５、改造用パッド６、
およびポリイミド絶縁層10上のチタンスパッタ層７のみ
が選択的に溶解されることとなり、セラミック基板１上
には、第２図に示すように金メッキ層４を最外層とする
I/Oピン立設用パッド５、および改造用パッド６と、チ
タン−ニッケル金属間化合物９を最外層に持つ連結パタ
ーン８とからなるI/Oパッド10が形成される。
以上のようにして形成されたI/Oパッド10におけるI/Oピ
ン立設用パッド５、および改造用パッド６上には、スク
リーン印刷等、適宜の手段を用いて半田51、60が供給さ
れ、その後、I/Oピン立設用パッド５上に図示しないI/O
ピン50が立設固定される。この場合、基板改造に際して
改造用パッド６上の半田60をリフローさせた時にI/Oピ
ン立設用パッド５上の半田51が溶融してI/Oピン50が脱
落するのを防止するために、I/Oピン立設用パッド５上
には、高融点の半田を使用し、改造用パッド６上には、
低融点の半田を使用するのが望ましい。
ン立設用パッド５、および改造用パッド６上には、スク
リーン印刷等、適宜の手段を用いて半田51、60が供給さ
れ、その後、I/Oピン立設用パッド５上に図示しないI/O
ピン50が立設固定される。この場合、基板改造に際して
改造用パッド６上の半田60をリフローさせた時にI/Oピ
ン立設用パッド５上の半田51が溶融してI/Oピン50が脱
落するのを防止するために、I/Oピン立設用パッド５上
には、高融点の半田を使用し、改造用パッド６上には、
低融点の半田を使用するのが望ましい。
したがってこの実施例によれば、基板改造時に改造用パ
ッド６上の半田をリフローさせても、溶融した半田が連
結パターン８を流動できないために、該連結パターン８
を超えてI/Oピン立設用パッド５に至ることはなく、確
実にソルダーダム80として機能することとなる。
ッド６上の半田をリフローさせても、溶融した半田が連
結パターン８を流動できないために、該連結パターン８
を超えてI/Oピン立設用パッド５に至ることはなく、確
実にソルダーダム80として機能することとなる。
以上の説明から明らかなように、本発明によるセラミッ
ク基板のI/Oパッドの形成方法によれば、連結パターン
の最外層に半田濡れ性の悪いチタン−ニッケルの金属間
化合物を形成するので、確実にI/Oピン立設用パッドと
改造用パッドとの間にソルダーダムを形成することがで
きる。また、従来の連結パターン上にソルダーダムを物
理的に構築する方法におては、該ソルダーダムを構築す
るためのフォトプロセスを必要とするが、本発明におい
ては、チタンスパッタ層の積層工程に続く加熱工程によ
り選択的に金属間化合物が形成され、この金属間化合物
が、続くエッチング工程におけるレジストとして作用す
るために、フォトプロセスを要せず、全体の工程を簡略
化することができる。
ク基板のI/Oパッドの形成方法によれば、連結パターン
の最外層に半田濡れ性の悪いチタン−ニッケルの金属間
化合物を形成するので、確実にI/Oピン立設用パッドと
改造用パッドとの間にソルダーダムを形成することがで
きる。また、従来の連結パターン上にソルダーダムを物
理的に構築する方法におては、該ソルダーダムを構築す
るためのフォトプロセスを必要とするが、本発明におい
ては、チタンスパッタ層の積層工程に続く加熱工程によ
り選択的に金属間化合物が形成され、この金属間化合物
が、続くエッチング工程におけるレジストとして作用す
るために、フォトプロセスを要せず、全体の工程を簡略
化することができる。
第１図は本発明の途中工程を示す図、 第２図は本発明により形成されたI/Oパッドを示す図、 第３図は従来例を示す図である。 図において、 １はセラミック基板、 ２はニッケル層、 ３はI/Oパコーン、 ４は金メッキ層、 ５はI/Oピン立設用パッド、 ６は改造用パッド、 ７はチタンスパッタ層、 ８は連結パターン、 ９は金属間化合物、 １０はI/Oパッドである。
Claims (1)
- 【請求項１】セラミック基板（１）表層にニッケル層
（２）を外層とするI/Oパターン（３）を形成した後、I
/Oパターン（３）上に金メッキ層（４）を積層してI/O
ピン立設用パッド（５）および改造用パッド（６）を形
成し、 次いで、前記セラミック基板（１）の表層にチタン層
（７）を積層した後、セラミック基板（１）を加熱して
前記I/Oピン立設用パッド（５）と改造用パッド（６）
とを連結する連結パターン（８）のニッケル層（２）を
チタン−ニッケルの金属間化合物（９）に変化させ、そ
の後、チタン層（７）を除去することを特徴とするセラ
ミック基板のI/Oパッドの形成方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1013211A JPH0632367B2 (ja) | 1989-01-24 | 1989-01-24 | セラミック基板のｉ／ｏパッドの形成方法 |
| CA002008284A CA2008284C (en) | 1989-01-24 | 1990-01-22 | Multi-layer ceramic substrate with solder dam on connecting pattern |
| DE69031394T DE69031394D1 (de) | 1989-01-24 | 1990-01-23 | Verfahren zum Herstellen eines keramischen Mehrschichtsubstrates |
| EP90300682A EP0380289B1 (en) | 1989-01-24 | 1990-01-23 | A process of manufacturing a multi-layer ceramic substrate assembly |
| US07/469,788 US5061552A (en) | 1989-01-24 | 1990-01-24 | Multi-layer ceramic substrate assembly and a process for manufacturing same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1013211A JPH0632367B2 (ja) | 1989-01-24 | 1989-01-24 | セラミック基板のｉ／ｏパッドの形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02194691A JPH02194691A (ja) | 1990-08-01 |
| JPH0632367B2 true JPH0632367B2 (ja) | 1994-04-27 |
Family
ID=11826821
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1013211A Expired - Fee Related JPH0632367B2 (ja) | 1989-01-24 | 1989-01-24 | セラミック基板のｉ／ｏパッドの形成方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5061552A (ja) |
| EP (1) | EP0380289B1 (ja) |
| JP (1) | JPH0632367B2 (ja) |
| CA (1) | CA2008284C (ja) |
| DE (1) | DE69031394D1 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5436412A (en) * | 1992-10-30 | 1995-07-25 | International Business Machines Corporation | Interconnect structure having improved metallization |
| TW253856B (en) * | 1994-12-13 | 1995-08-11 | At & T Corp | Method of solder bonding, and article produced by the method |
| US6300678B1 (en) | 1997-10-03 | 2001-10-09 | Fujitsu Limited | I/O pin having solder dam for connecting substrates |
| US6037044A (en) * | 1998-01-08 | 2000-03-14 | International Business Machines Corporation | Direct deposit thin film single/multi chip module |
| US6902098B2 (en) * | 2001-04-23 | 2005-06-07 | Shipley Company, L.L.C. | Solder pads and method of making a solder pad |
| US20050056458A1 (en) * | 2003-07-02 | 2005-03-17 | Tsuyoshi Sugiura | Mounting pad, package, device, and method of fabricating the device |
| FI123205B (fi) * | 2008-05-12 | 2012-12-31 | Imbera Electronics Oy | Piirimoduuli ja menetelmä piirimoduulin valmistamiseksi |
| JP5944690B2 (ja) * | 2012-02-23 | 2016-07-05 | 京セラ株式会社 | 配線基板の製造方法 |
| JP6101151B2 (ja) * | 2013-05-22 | 2017-03-22 | 日東電工株式会社 | 回路付きサスペンション基板およびその製造方法 |
| US20170245404A1 (en) * | 2016-02-19 | 2017-08-24 | Alpha Assembly Solutions Inc. | Rf shield with selectively integrated solder |
| JP7248038B2 (ja) * | 2018-12-06 | 2023-03-29 | 株式会社村田製作所 | モジュールおよびその製造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3268653A (en) * | 1964-04-29 | 1966-08-23 | Ibm | Printed circuit board with solder resistant coating in the through-hole connectors |
| US3568312A (en) * | 1968-10-04 | 1971-03-09 | Hewlett Packard Co | Method of making printed circuit boards |
| US3576722A (en) * | 1969-03-26 | 1971-04-27 | Bendix Corp | Method for metalizing ceramics |
| US3742597A (en) * | 1971-03-17 | 1973-07-03 | Hadco Printed Circuits Inc | Method for making a coated printed circuit board |
| US4245273A (en) * | 1979-06-29 | 1981-01-13 | International Business Machines Corporation | Package for mounting and interconnecting a plurality of large scale integrated semiconductor devices |
| JPS5817651A (ja) * | 1981-07-24 | 1983-02-01 | Hitachi Ltd | 多層回路板とその製造方法 |
| US4546413A (en) * | 1984-06-29 | 1985-10-08 | International Business Machines Corporation | Engineering change facility on both major surfaces of chip module |
| US4672739A (en) * | 1985-04-11 | 1987-06-16 | International Business Machines Corporation | Method for use in brazing an interconnect pin to a metallization pattern situated on a brittle dielectric substrate |
-
1989
- 1989-01-24 JP JP1013211A patent/JPH0632367B2/ja not_active Expired - Fee Related
-
1990
- 1990-01-22 CA CA002008284A patent/CA2008284C/en not_active Expired - Fee Related
- 1990-01-23 EP EP90300682A patent/EP0380289B1/en not_active Expired - Lifetime
- 1990-01-23 DE DE69031394T patent/DE69031394D1/de not_active Expired - Lifetime
- 1990-01-24 US US07/469,788 patent/US5061552A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0380289B1 (en) | 1997-09-10 |
| CA2008284C (en) | 1994-02-22 |
| CA2008284A1 (en) | 1990-07-24 |
| EP0380289A2 (en) | 1990-08-01 |
| JPH02194691A (ja) | 1990-08-01 |
| US5061552A (en) | 1991-10-29 |
| DE69031394D1 (de) | 1997-10-16 |
| EP0380289A3 (en) | 1991-07-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6111321A (en) | Ball limiting metalization process for interconnection | |
| KR100592609B1 (ko) | 범프의 형성방법 및 반도체장치의 제조방법 | |
| JP3300839B2 (ja) | 半導体素子ならびにその製造および使用方法 | |
| US4016050A (en) | Conduction system for thin film and hybrid integrated circuits | |
| JP3588027B2 (ja) | Ｉｃチップを基板に接合する方法 | |
| JPH0145976B2 (ja) | ||
| EP0675674B1 (en) | Film circuit metal system for use with bumped IC packages | |
| WO2000052755A1 (en) | Wiring board and its production method, semiconductor device and its production method, and electronic apparatus | |
| JPH0632367B2 (ja) | セラミック基板のｉ／ｏパッドの形成方法 | |
| US6905915B2 (en) | Semiconductor device and method of manufacturing the same, and electronic instrument | |
| JP3682227B2 (ja) | 電極の形成方法 | |
| JP2897088B2 (ja) | チップ部品の製造方法と実装構造 | |
| JPH04196392A (ja) | 薄膜配線回路用はんだ付け電極 | |
| JP2886317B2 (ja) | 配線基板およびその製造方法 | |
| JPH03218644A (ja) | 回路基板の接続構造 | |
| JPS5850421B2 (ja) | 薄膜回路 | |
| JP3173109B2 (ja) | 半導体素子及びその製造方法 | |
| JPH01238044A (ja) | 半導体装置 | |
| JPH09148693A (ja) | フリップチップ実装用基板及びその製造方法 | |
| JPH07321114A (ja) | 半導体装置のハンダバンプ形成の方法および構造 | |
| JPH0510365Y2 (ja) | ||
| JPH0656861B2 (ja) | 基板間接続子の製造法 | |
| JP2665293B2 (ja) | 配線回路基板 | |
| JPH04186695A (ja) | プリント配線板 | |
| JPH0433347A (ja) | はんだパッドの製造方法とはんだパッド |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |