JPH06319257A - Switching power supply - Google Patents
Switching power supplyInfo
- Publication number
- JPH06319257A JPH06319257A JP12546093A JP12546093A JPH06319257A JP H06319257 A JPH06319257 A JP H06319257A JP 12546093 A JP12546093 A JP 12546093A JP 12546093 A JP12546093 A JP 12546093A JP H06319257 A JPH06319257 A JP H06319257A
- Authority
- JP
- Japan
- Prior art keywords
- mos fet
- voltage
- rectifying
- converter transformer
- winding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、整流素子としてＭＯＳ
ＦＥＴを使用し、そのＭＯＳ ＦＥＴのオン、オフ動
作をスイッチング素子のスイッチング動作と同期させた
スイッチング電源に関する。BACKGROUND OF THE INVENTION The present invention relates to a MOS as a rectifying element.
The present invention relates to a switching power supply using an FET and synchronizing the on / off operation of its MOS FET with the switching operation of a switching element.
【０００２】[0002]
【従来の技術】整流素子として一般的に使用されている
ダイオードには、順方向電圧降下が存在する事により電
力損失がある。整流素子における電力損失を低減する一
つの手段として、オン状態での電力損失の低いトランジ
スタ（ここではＭＯＳ ＦＥＴ）を整流素子として用い
ることが考えられる。しかし、ＭＯＳ ＦＥＴを整流素
子として用いる場合には、ＭＯＳ ＦＥＴの寄生ダイオ
ードの存在を考慮しなければならない。すなわち、その
理由は以下の三項目による。 寄生ダイオードの導通時には、順方向電圧降下により
損失が増加する。 寄生ダイオードが導通した後に逆電圧が印加される
と、ダイオードの逆回復特性によりサージ電流が発生す
る。 寄生ダイオードが導通すると、チャネル−ドレイン接
合領域にキャリアが存在するようになり、ＭＯＳ ＦＥ
Ｔのターンオン・オフのｄＶ／ｄｔ特性が悪くなる。 以上のような現象は、スイッチング電源を駆動する上で
好ましくないので、ＭＯＳ ＦＥＴの寄生ダイオードを
導通させない手段が必要となる。2. Description of the Related Art A diode generally used as a rectifying element has a power loss due to the presence of a forward voltage drop. As one means for reducing the power loss in the rectifying element, it is conceivable to use a transistor (here, MOS FET) with low power loss in the ON state as the rectifying element. However, when the MOS FET is used as a rectifying element, the existence of the parasitic diode of the MOS FET must be taken into consideration. That is, the reason is based on the following three items. When the parasitic diode is conducting, the loss increases due to the forward voltage drop. When a reverse voltage is applied after the parasitic diode is turned on, a surge current is generated due to the reverse recovery characteristic of the diode. When the parasitic diode conducts, carriers exist in the channel-drain junction region, and the MOS FE
The dV / dt characteristic of turning on / off of T is deteriorated. The phenomenon as described above is not preferable for driving the switching power supply, and therefore a means for preventing conduction of the parasitic diode of the MOS FET is required.
【０００３】整流素子にＭＯＳ ＦＥＴを使用し、その
寄生ダイオードを導通させないようにした従来のスイッ
チング電源の回路の一例を図２に示した。図２におい
て、Ｍ１は主整流用の整流素子としてのＭＯＳ ＦＥＴ
であり、Ｍ２は転流時整流用の整流素子としてのＭＯＳ
ＦＥＴである。また、Ｔ２はコンバータトランスであ
り、１次巻線Ｎ１、２次巻線Ｎ２の他に複数の巻線を有
し、Ｎ３は転流時整流用ＭＯＳ ＦＥＴ Ｍ２の駆動用
巻線、Ｎ４はバイアス用コンデンサＣ２の充電用巻線、
Ｎ５は整流用ＭＯＳ ＦＥＴ Ｍ１の駆動用巻線であ
る。図２に示す回路の動作を、回路の各点の電圧波形を
示した図３を参照しながら以下に説明する。FIG. 2 shows an example of a circuit of a conventional switching power supply in which a MOS FET is used as a rectifying element and a parasitic diode thereof is not conducted. In FIG. 2, M1 is a MOS FET as a rectifying element for main rectification
And M2 is a MOS as a rectifying element for rectifying during commutation.
It is a FET. Further, T2 is a converter transformer, which has a plurality of windings in addition to the primary winding N1 and the secondary winding N2, N3 is a driving winding of the commutation rectification MOS FET M2, and N4 is a bias. Winding for charging capacitor C2,
N5 is a winding for driving the rectifying MOS FET M1. The operation of the circuit shown in FIG. 2 will be described below with reference to FIG. 3 showing voltage waveforms at various points in the circuit.
【０００４】いまスイッチングトランジスタＱ１がオン
状態である時、直流電源ＥによりコンバータトランスＴ
２の１次巻線Ｎ１に電流が流れ、Ｎ２〜Ｎ５の各巻線に
電圧が誘起される。この時、駆動用巻線Ｎ５に誘起され
た電圧Ｖt により、整流用ＭＯＳ ＦＥＴＭ１は正バイ
アスされてオン状態となる。整流用ＭＯＳ ＦＥＴ Ｍ
１がオン状態となることで２次巻線Ｎ２に誘起された電
圧Ｖt が負荷に直流電力を供給する。ここで、バイアス
用コンデンサＣ２は充電状態にあり、その端子間電圧Ｖ
C と駆動用巻線Ｎ３に発生した電圧Ｖ1 との関係がＶ1
＞ＶC とすると、電圧Ｖ1 により転流時整流用ＭＯＳ
ＦＥＴ Ｍ２は逆バイアスされてオフとなる。Now, when the switching transistor Q1 is in the ON state, the converter transformer T is turned on by the DC power source E.
A current flows through the second primary winding N1 and a voltage is induced in each of the windings N2 to N5. At this time, the rectifying MOS FET M1 is positively biased by the voltage V t induced in the driving winding N5 and is turned on. Rectifying MOS FET M
The voltage V t induced in the secondary winding N2 by supplying 1 to the ON state supplies DC power to the load. Here, the bias capacitor C2 is in a charged state, and the voltage V
The relationship between C and the voltage V 1 generated in the drive winding N3 is V 1
> V C , the rectifying MOS during commutation due to the voltage V 1
FET M2 is reverse biased and turned off.
【０００５】次にスイッチングトランジスタＱ１がオフ
状態に移行すると、Ｎ２〜Ｎ５の各巻線には巻線のイン
ダクタンスにより、それまでとは逆方向の電圧が発生す
る。各巻線の電圧の極性が反転するため、今度は、整流
用ＭＯＳ ＦＥＴ Ｍ１は逆バイアスされてオフ状態と
なる。この時充電用巻線Ｎ４に発生した電圧は、逆流阻
止用のダイオードＤ１の順方向電圧となってバイアス用
コンデンサＣ２を充電し、転流時整流用ＭＯＳ ＦＥＴ
Ｍ２は、駆動用巻線Ｎ３に発生した電圧とバイアス用
コンデンサＣ２の端子間電圧ＶC が重畳した電圧により
正バイアスされ、オン状態となる。転流時整流用ＭＯＳ
ＦＥＴ Ｍ２がオン状態となることで、チョークコイ
ルＬ１の両端間には転流時整流用ＭＯＳ ＦＥＴ Ｍ２
の主電流路を介して閉回路が形成され、チョークコイル
Ｌ１に発生したフライバック電圧により負荷に直流電力
が供給される。Next, when the switching transistor Q1 is turned off, a voltage in the opposite direction is generated in each of the windings N2 to N5 due to the inductance of the windings. Since the polarity of the voltage of each winding is inverted, the rectifying MOS FET M1 is now reverse biased and turned off. At this time, the voltage generated in the charging winding N4 becomes a forward voltage of the reverse current blocking diode D1 to charge the bias capacitor C2, and the commutation rectification MOS FET
M2 is positively biased by the voltage generated by the driving winding N3 and the voltage V C between the terminals of the biasing capacitor C2 and is turned on. MOS for rectification during commutation
Since the FET M2 is turned on, the commutation rectification MOS FET M2 is provided between both ends of the choke coil L1.
A closed circuit is formed via the main current path of, and DC power is supplied to the load by the flyback voltage generated in the choke coil L1.
【０００６】スイッチングトランジスタＱ１がオフ状態
にあり、しかもコンバータトランスＴ２は磁束リセット
状態となりＮ２〜Ｎ５の各巻線に発生していた電圧が零
となった時には、バイアス用コンデンサＣ２の端子間電
圧ＶC により転流時整流用ＭＯＳ ＦＥＴ Ｍ２はオン
状態を維持し続けることになる。以上のような動作を繰
り返すことにより図２に示すスイッチング電源は駆動さ
れ、整流用ＭＯＳ ＦＥＴ Ｍ１と転流時整流用ＭＯＳ
ＦＥＴ Ｍ２のどちらか一方は必ずオン状態となり、
ＭＯＳ ＦＥＴに存在する寄生ダイオードが導通するこ
とは無い。When the switching transistor Q1 is in the OFF state, and the converter transformer T2 is in the magnetic flux reset state and the voltage generated in each of the windings N2 to N5 becomes zero, the terminal voltage V C of the bias capacitor C2 is reached. As a result, the commutation rectification MOS FET M2 continues to maintain the ON state. The switching power supply shown in FIG. 2 is driven by repeating the above operation, and the rectification MOS FET M1 and the commutation rectification MOS
One of the FET M2 is always on,
The parasitic diode existing in the MOS FET does not conduct.
【０００７】しかし、コンバータトランスＴ２が磁束リ
セット状態にある時に転流時整流用ＭＯＳ ＦＥＴ Ｍ
２のオン状態を維持するバイアス用コンデンサＣ２の端
子間電圧ＶC には、いくつかの制約条件があるので注意
しなければならない。以下にその制約条件について、整
流用ＭＯＳ ＦＥＴ Ｍ１及び転流時整流用ＭＯＳ Ｆ
ＥＴ Ｍ２の各ゲート電圧の波形を示した図４を参照し
ながら説明する。図４において、ＶG2は転流時整流用Ｍ
ＯＳ ＦＥＴ Ｍ２のゲート電圧、ＶG1は整流用ＭＯＳ
ＦＥＴ Ｍ１のゲート電圧、ＶTHはＭＯＳ ＦＥＴの
しきい値電圧、ｔ1 はスイッチングトランジスタＱ１が
ターンオンした時間を表し、上から順に電圧ＶC を高く
していった時の、異なる動作状態を示している。However, when the converter transformer T2 is in the magnetic flux reset state, the commutation rectification MOS FET M
It should be noted that the terminal voltage V C of the bias capacitor C2 that maintains the ON state of 2 has some restrictions. The constraint conditions are as follows. Rectification MOS FET M1 and commutation rectification MOS F
This will be described with reference to FIG. 4, which shows the waveform of each gate voltage of the ETM2. In FIG. 4, V G2 is M for commutation during commutation
Gate voltage of OS FET M2, V G1 is a rectifying MOS
The gate voltage of the FET M1, V TH is the threshold voltage of the MOS FET, t 1 is the time when the switching transistor Q1 is turned on, and shows different operating states when the voltage V C is increased from the top. ing.
【０００８】従来例の動作の説明において、駆動用巻線
Ｎ３に発生する電圧Ｖ1 と電圧ＶCの関係は、Ｖ1 ＞Ｖ
C と述べた。しかし、当然のことながら、転流時整流用
ＭＯＳ ＦＥＴ Ｍ２のオン状態を維持できなければ寄
生ダイオードが導通してしまうので、電圧ＶC の下限は
転流時整流用ＭＯＳ ＦＥＴ Ｍ２のしきい値電圧ＶTH
以上である。スイッチングトランジスタＱ１が時間ｔ1
においてターンオンした時に、ゲート電圧が上昇あるい
は降下して、ＭＯＳ ＦＥＴがターンオン・オフするの
に時間差が発生するが、ここで、電圧ＶC の電圧値を大
きくとると、ゲート電圧ＶG2の降下に多くの時間が掛か
るようになる。そのため、図４の最下に示すように、電
圧ＶC を大きくしたため、転流時整流用ＭＯＳ ＦＥＴ
Ｍ２がターンオフする前に、整流用ＭＯＳ ＦＥＴ
Ｍ１がターンオンしてしまう事態も有り得る。二つの整
流素子としてのＭＯＳ ＦＥＴが同時にオン状態となる
と、コンバータトランスＴ２の２次側短絡により、回路
が正常に働かなくなる恐れがある。In the description of the operation of the conventional example, the relationship between the voltage V 1 generated in the driving winding N3 and the voltage V C is V 1 > V
C said. However, as a matter of course, if the commutation rectification MOS FET M2 cannot be maintained in the ON state, the parasitic diode will conduct. Therefore, the lower limit of the voltage V C is the threshold of the commutation rectification MOS FET M2. Voltage V TH
That is all. Switching transistor Q1 has time t 1
At the time of turning on, the gate voltage rises or drops, and there is a time lag in turning on and off the MOS FET. However, if the voltage value of the voltage V C is increased, the gate voltage V G2 drops. It will take a lot of time. Therefore, as shown at the bottom of FIG. 4, since the voltage V C is increased, the commutation rectification MOS FET
Rectifying MOS FET before M2 is turned off
It is possible that M1 will turn on. If the MOS FETs as the two rectifying elements are turned on at the same time, the circuit may not operate normally due to the secondary side short circuit of the converter transformer T2.
【０００９】従って、整流用ＭＯＳ ＦＥＴ Ｍ１のタ
ーンオンするまでの時間にもよるが、電圧ＶC は、ＭＯ
Ｓ ＦＥＴのしきい値電圧ＶTH以上であり、二つのＭＯ
ＳＦＥＴが同時にオン状態とならない電圧値以下としな
ければならない。ただ、この場合、転流時整流用ＭＯＳ
ＦＥＴ Ｍ２がオン状態にあることで、チョークコイ
ルＬ１のフライバック電圧によって直流電力を負荷に供
給しているため、整流用ＭＯＳ ＦＥＴ Ｍ１がターン
オンする直前まで転流時整流用ＭＯＳ ＦＥＴ Ｍ２が
オン状態にあった方がスイッチング電源の電力変換効率
は高くなる。そのため、理屈では、整流用ＭＯＳ ＦＥ
Ｔ Ｍ１のターンオンと転流時整流用ＭＯＳ ＦＥＴ
Ｍ２のターンオフが同時になるように電圧ＶC を設定す
るのが最も望ましい。Therefore, depending on the time until the rectifying MOS FET M1 is turned on, the voltage V C is MO
S FET threshold voltage V TH or more, and two MO
It must be below a voltage value at which the SFETs are not turned on at the same time. However, in this case, the rectifying MOS during commutation
Since the FET M2 is in the ON state and DC power is supplied to the load by the flyback voltage of the choke coil L1, the commutation-time rectifying MOS FET M2 is in the ON state until just before the rectifying MOS FET M1 is turned on. The power conversion efficiency of the switching power supply will be higher if it is met. Therefore, in theory, rectifying MOS FE
MOS FET for rectification during turn-on and commutation of T M1
Most preferably, the voltage V C is set so that M2 is turned off at the same time.
【００１０】[0010]
【発明が解決しようとする課題】図２に示す回路におい
ては、コンバータトランスＴ２に駆動用巻線Ｎ３及び駆
動用巻線Ｎ５を設けることにより転流時整流用ＭＯＳ
ＦＥＴ Ｍ２及び整流用ＭＯＳ ＦＥＴ Ｍ１にバイア
スをかけ、充電用巻線Ｎ４を設けることによりバイアス
用コンデンサＣ２を充電している。このように一つのト
ランスに多数の巻線を設けることは、巻線相互間の絶縁
性、特に１次巻線と２次及びその他の巻線の絶縁性につ
いて、また、巻線の発熱によるトランスの放熱対策及び
装置の小型化に関して得策とは言えない。In the circuit shown in FIG. 2, the converter transformer T2 is provided with a drive winding N3 and a drive winding N5, thereby commutating rectifying MOS.
The bias capacitor C2 is charged by applying a bias to the FET M2 and the rectifying MOS FET M1 and providing the charging winding N4. Providing a large number of windings in one transformer in this way makes it possible to insulate the windings from each other, in particular, to insulate the primary windings from the secondary windings and other windings. It cannot be said that it is a good measure for the heat radiation measures and the downsizing of the device.
【００１１】さらに、バイアス用コンデンサＣ２の充電
は充電用巻線Ｎ４に発生した電圧を直に印加して行って
いるが、充電用巻線Ｎ４に発生した電圧の電圧値は入力
電圧やその他の周囲状態によって左右され易く、一定の
電圧値が得られにくい。これらの理由により、スイッチ
ング電源が稼働状態にある時にバイアス用コンデンサＣ
２の端子間電圧が変動すると、電力変換効率の低下や、
最悪の場合には２次側短絡により装置が破損する恐れも
有り得る。そしてスイッチング電源の出力電圧を変更し
ようとしても、充電用巻線Ｎ４に発生する電圧が変化
し、バイアス用コンデンサＣ２の端子間電圧も変化して
しまうことになるので、出力電圧を調整可能とする要求
には事実上応じられない。そこで本発明は、整流素子と
してＭＯＳ ＦＥＴを使用し、そのＭＯＳ ＦＥＴはス
イッチング素子に同期して駆動されるスイッチング電源
において、コンバータトランスに設ける巻線数の増加を
極力抑え、かつ、バイアス用コンデンサの端子間電圧を
一定に保つことができ、また、その出力電圧の調整を可
能としたスイッチング電源を得ることを目的とする。Further, the bias capacitor C2 is charged by directly applying the voltage generated in the charging winding N4, but the voltage value of the voltage generated in the charging winding N4 is the input voltage or other values. It is easily affected by ambient conditions, and it is difficult to obtain a constant voltage value. For these reasons, the bias capacitor C is used when the switching power supply is in operation.
If the voltage between the two terminals fluctuates, the power conversion efficiency will decrease,
In the worst case, the secondary side short circuit may damage the device. Even if the output voltage of the switching power supply is changed, the voltage generated in the charging winding N4 changes, and the voltage across the terminals of the bias capacitor C2 also changes. Therefore, the output voltage can be adjusted. Virtually no requests can be met. Therefore, the present invention uses a MOS FET as a rectifying element, and in the switching power supply driven in synchronization with the switching element, the MOS FET suppresses an increase in the number of windings provided in the converter transformer as much as possible, and further reduces the bias capacitor. It is an object of the present invention to obtain a switching power supply capable of keeping the voltage between terminals constant and adjusting the output voltage thereof.
【００１２】[0012]
【課題を解決するための手段】本発明は、コンバータト
ランスに駆動用巻線を設け、駆動用巻線の一端を転流時
整流用のＭＯＳ ＦＥＴのゲートに接続し、駆動用巻線
の他端をバイアス用コンデンサを介して転流時整流用の
ＭＯＳ ＦＥＴのソースと接続し、スイッチング素子が
オン状態の時に、コンバータトランスの２次巻線に発生
する起電圧によってバイアス用コンデンサを充電し、か
つ、バイアス用コンデンサの充電電圧が所定の値となる
ように、バイアス用コンデンサ及び駆動用巻線の接続点
とコンバータトランスの２次巻線の一端の間に逆流素子
用のダイオード及び定電圧回路を設けたことを特徴とす
るスイッチング電源である。According to the present invention, a converter transformer is provided with a drive winding, and one end of the drive winding is connected to the gate of a MOS FET for commutation during commutation. The end is connected to the source of the MOS FET for rectifying during commutation via the bias capacitor, and when the switching element is in the ON state, the bias capacitor is charged by the electromotive voltage generated in the secondary winding of the converter transformer, Further, a diode for a reverse current element and a constant voltage circuit are provided between the connection point of the bias capacitor and the driving winding and one end of the secondary winding of the converter transformer so that the charging voltage of the bias capacitor becomes a predetermined value. Is a switching power supply.
【００１３】[0013]
【実施例】コンバータトランスに設ける巻線数の増加を
極力抑え、かつ、バイアス用コンデンサの端子間電圧を
一定に保てるようにした、本発明によるスイッチング電
源の一実施例の回路を図１に示す。なお、図１におい
て、図２と同一部分については同じ符号を付与してあ
る。図１において、直流電源Ｅの両端間に、１次、２次
及び駆動用巻線としての３次巻線を有するコンバータト
ランスＴ１の１次巻線Ｎ１とＮチャネル型ＭＯＳＦＥＴ
によるスイッチングトランジスタＱ１の主電流路を直列
に接続する。 スイッチングトランジスタＱ１のゲート
には、図１においては図示を省略してあるＰＷＭ制御回
路の出力端が接続される。コンバータトランスＴ１の２
次巻線Ｎ２の一端を、チョークコイルＬ１及び平滑コン
デンサＣ１を介してＮチャネル型ＭＯＳ ＦＥＴよりな
る整流素子としての整流用ＭＯＳ ＦＥＴ Ｍ１のソー
スに接続し、整流用ＭＯＳ ＦＥＴ Ｍ１のドレインを
２次巻線Ｎ２の他端と接続する。この時、コンバータト
ランスＴ１の２次巻線Ｎ２のチョークコイルＬ１側の一
端は、１次巻線Ｎ１の直流電源Ｅの高電位側と接続され
る一端と同極とする。FIG. 1 shows a circuit of an embodiment of a switching power supply according to the present invention, in which an increase in the number of windings provided in a converter transformer is suppressed as much as possible and a voltage between terminals of a bias capacitor is kept constant. . In FIG. 1, the same parts as those in FIG. 2 are designated by the same reference numerals. In FIG. 1, a primary winding N1 and an N-channel MOSFET of a converter transformer T1 having primary and secondary windings and a tertiary winding as a driving winding across a DC power source E.
The main current path of the switching transistor Q1 is connected in series. The output terminal of the PWM control circuit (not shown in FIG. 1) is connected to the gate of the switching transistor Q1. Converter transformer T1-2
One end of the next winding N2 is connected via a choke coil L1 and a smoothing capacitor C1 to the source of a rectifying MOS FET M1 as a rectifying element composed of an N-channel MOS FET, and the drain of the rectifying MOS FET M1 is secondary. It is connected to the other end of the winding N2. At this time, one end of the secondary winding N2 of the converter transformer T1 on the choke coil L1 side has the same pole as the one end of the primary winding N1 connected to the high potential side of the DC power supply E.
【００１４】整流用ＭＯＳ ＦＥＴ Ｍ１のゲートは、
コンバータトランスＴ１の２次巻線Ｎ２とチョークコイ
ルＬ１の接続点と接続する。チョークコイルＬ１と平滑
コンデンサＣ１に対して並列となるように、Ｎチャネル
型ＭＯＳ ＦＥＴよりなる整流素子としての転流時整流
用ＭＯＳ ＦＥＴＭ２の主電流路を、平滑コンデンサＣ
１側をソースとして接続する。転流時整流用ＭＯＳ Ｆ
ＥＴ Ｍ２のゲートをコンバータトランスＴ１の３次巻
線Ｎ３の一端と接続し、３次巻線Ｎ３の他端をバイアス
用コンデンサＣ２を介して転流時整流用ＭＯＳ ＦＥＴ
Ｍ２のソースに接続する。この時、コンバータトラン
スＴ１の３次巻線Ｎ３のバイアス用コンデンサＣ２側の
一端と、２次巻線Ｎ２のチョークコイルＬ１側の一端を
同極とする。コンバータトランスＴ１の２次巻線Ｎ２と
チョークコイルＬ１との接続点と、３次巻線Ｎ３とバイ
アス用コンデンサＣ２との接続点の間に、逆流阻止用の
ダイオードＤ１と抵抗Ｒ１の直列回路を、ダイオードＤ
１のアノードを２次巻線Ｎ２側として接続する。バイア
ス用コンデンサＣ２に対して並列となるようにツェナー
ダイオードＤＺを、そのカソードが抵抗Ｒ１側となるよ
うに接続し、このツェナーダイオードＤＺと抵抗Ｒ１に
より定電圧回路１を形成する。なお、平滑コンデンサＣ
１の両端がスイッチング電源の出力端となり、平滑コン
デンサＣ１に対して並列に負荷ＲL が接続される。The gate of the rectifying MOS FET M1 is
It is connected to the connection point between the secondary winding N2 of the converter transformer T1 and the choke coil L1. The main current path of the commutation-time rectifying MOS FET M2 as a rectifying element composed of an N-channel type MOS FET is connected to the smoothing capacitor C1 so as to be parallel to the choke coil L1 and the smoothing capacitor C1.
Connect 1 side as source. Commutation rectifying MOS F
The gate of ETM2 is connected to one end of the tertiary winding N3 of the converter transformer T1, and the other end of the tertiary winding N3 is rectified at the time of commutation through a bias capacitor C2.
Connect to the source of M2. At this time, one end of the tertiary winding N3 of the converter transformer T1 on the bias capacitor C2 side and one end of the secondary winding N2 on the choke coil L1 side have the same polarity. Between the connection point of the secondary winding N2 of the converter transformer T1 and the choke coil L1 and the connection point of the tertiary winding N3 and the bias capacitor C2, a series circuit of a reverse current blocking diode D1 and a resistor R1 is provided. , Diode D
The anode of No. 1 is connected as the side of the secondary winding N2. A Zener diode DZ is connected in parallel with the bias capacitor C2 so that its cathode is on the side of the resistor R1, and the constant voltage circuit 1 is formed by the Zener diode DZ and the resistor R1. The smoothing capacitor C
Both ends of 1 become the output ends of the switching power supply, and the load R L is connected in parallel to the smoothing capacitor C1.
【００１５】以上のような回路構成とした、本発明によ
るスイッチング電源の動作を以下に説明する。スイッチ
ングトランジスタＱ１がオン状態の時、直流電源Ｅによ
りコンバータトランスＴ１の１次巻線Ｎ１に電流が流
れ、２次巻線Ｎ２及び３次巻線Ｎ３に電圧が誘起され
る。この時、２次巻線Ｎ２に誘起された電圧Ｖt によ
り、整流用ＭＯＳ ＦＥＴＭ１は正バイアスされてオン
状態となる。整流用ＭＯＳ ＦＥＴ Ｍ１がオン状態と
なることで、２次巻線Ｎ２に誘起された電圧Ｖt により
負荷に直流電力が供給される。また、ダイオードＤ１を
介して定電圧回路１に電圧Ｖt が入力され、定電圧回路
１からの所定の電圧値の出力電圧によりバイアス用コン
デンサＣ２が充電される。ここで、バイアス用コンデン
サＣ２の充電状態における端子間電圧ＶC と、３次巻線
Ｎ３に誘起された電圧Ｖ1 との関係がＶ1 ＞ＶC とする
と、電圧Ｖ1 により転流時整流用ＭＯＳ ＦＥＴ Ｍ２
は逆バイアスされてオフ状態となる。The operation of the switching power supply according to the present invention having the above circuit configuration will be described below. When the switching transistor Q1 is in the ON state, the DC power supply E causes a current to flow in the primary winding N1 of the converter transformer T1 and induces a voltage in the secondary winding N2 and the tertiary winding N3. At this time, the rectifying MOS FET M1 is positively biased by the voltage V t induced in the secondary winding N2 and is turned on. When the rectifying MOS FET M1 is turned on, DC power is supplied to the load by the voltage V t induced in the secondary winding N2. Further, the voltage V t is input to the constant voltage circuit 1 via the diode D1, and the bias capacitor C2 is charged by the output voltage of the predetermined voltage value from the constant voltage circuit 1. Here, if the relationship between the terminal voltage V C in the charged state of the bias capacitor C2 and the voltage V 1 induced in the tertiary winding N3 is V 1 > V C , the commutation during commutation is caused by the voltage V 1. MOS FET M2
Is reverse-biased and turned off.
【００１６】次にスイッチングトランジスタＱ１がオフ
状態に移行すると、コンバータトランスＴ１の２次巻線
Ｎ２及び３次巻線Ｎ３には、巻線のインダクタンスによ
り、それまでとは逆方向の電圧が発生する。コンバータ
トランスＴ１の２次巻線Ｎ２の両端間の電圧の極性が反
転するため、整流用ＭＯＳ ＦＥＴ Ｍ１は逆バイアス
されてオフ状態となる。転流時整流用ＭＯＳ ＦＥＴ
Ｍ２は、コンバータトランスＴ１の３次巻線Ｎ３に発生
した電圧とバイアス用コンデンサＣ２の端子間電圧ＶC
が重畳した電圧により正バイアスされてオン状態とな
る。転流時整流用ＭＯＳ ＦＥＴ Ｍ２がオン状態とな
ることで、チョークコイルＬ１の両端間には転流時整流
用ＭＯＳ ＦＥＴ Ｍ２の主電流路を介して閉回路が形
成され、チョークコイルＬ１に発生したフライバック電
圧により負荷に直流電力が供給される。Next, when the switching transistor Q1 is turned off, a voltage in the opposite direction is generated in the secondary winding N2 and the tertiary winding N3 of the converter transformer T1 due to the inductance of the windings. . Since the polarity of the voltage across the secondary winding N2 of the converter transformer T1 is inverted, the rectifying MOS FET M1 is reverse biased and turned off. MOS FET for rectification during commutation
M2 is a voltage generated in the tertiary winding N3 of the converter transformer T1 and a terminal voltage V C of the bias capacitor C2.
Is positively biased by the superimposed voltage to turn on. When the commutation rectification MOS FET M2 is turned on, a closed circuit is formed between both ends of the choke coil L1 via the main current path of the commutation rectification MOS FET M2, and is generated in the choke coil L1. DC power is supplied to the load by the flyback voltage.
【００１７】スイッチングトランジスタＱ１がオフ状態
であり、しかもコンバータトランスＴ１は磁束リセット
状態となり、２次巻線Ｎ２及び３次巻線Ｎ３に発生して
いた電圧が零となった時には、転流時整流用ＭＯＳ Ｆ
ＥＴ Ｍ２は、バイアス用コンデンサＣ２の端子間電圧
ＶC によりオン状態を維持し続ける。以上のような動作
により、常に整流用ＭＯＳ ＦＥＴ Ｍ１と転流時整流
用ＭＯＳ ＦＥＴ Ｍ２のどちらか一方は必ずオン状態
となり、ＭＯＳ ＦＥＴに存在する寄生ダイオードが導
通することは無い。When the switching transistor Q1 is off, the converter transformer T1 is in the magnetic flux reset state, and the voltage generated in the secondary winding N2 and the tertiary winding N3 becomes zero, the commutation rectification is performed. For MOS F
ETM2 continues to be kept on by the voltage V C across the terminals of the biasing capacitor C2. By the above operation, either one of the rectifying MOS FET M1 and the commutation rectifying MOS FET M2 is always in the ON state, and the parasitic diode existing in the MOS FET is not conductive.
【００１８】なお、図１に示す本発明の回路において、
整流用及び転流時整流用のＭＯＳＦＥＴにＮチャネル型
を用いて実施例の説明を行ったが、Ｐチャネル型のＭＯ
ＳＦＥＴでも使用可能であり、その場合には各巻線の極
性が逆となるように回路を構成すれば良い。また、定電
圧回路としては抵抗Ｒ１とツェナーダイオードＤＺによ
る最も簡単な回路にて実施例の説明を行ったが、定電圧
回路として３端子レギュレータを用いても良い。さら
に、ＭＯＳ ＦＥＴがターンオフする時のスパイクノイ
ズを低減するために、整流素子としてのＭＯＳ ＦＥＴ
に対して並列に、ＭＯＳ ＦＥＴの寄生ダイオードより
順方向電圧降下の小さいショットキー障壁型のダイオー
ドを設けることもある。In the circuit of the present invention shown in FIG.
Although the embodiments have been described by using the N-channel type as the rectifying and commutating rectifying MOSFETs, the P-channel type MO is used.
The SFET can also be used, and in that case, the circuit may be configured so that the polarities of the windings are opposite. Although the embodiment has been described using the simplest circuit including the resistor R1 and the Zener diode DZ as the constant voltage circuit, a three-terminal regulator may be used as the constant voltage circuit. Furthermore, in order to reduce the spike noise when the MOS FET is turned off, the MOS FET as a rectifying element is
On the other hand, a Schottky barrier type diode whose forward voltage drop is smaller than that of the parasitic diode of the MOS FET may be provided in parallel.
【００１９】[0019]
【発明の効果】以上に述べたように、本発明は、整流素
子としてＭＯＳ ＦＥＴを使用したスイッチング電源に
おいて、コンバータトランスの２次巻線に誘起される電
圧を定電圧回路を介してバイアス用コンデンサに供給す
ることで、常に所定の電圧でバイアス用コンデンサを充
電し、その端子間電圧が一定となるようにしたものであ
る。このことにより、従来の回路での充電用巻線が不要
となり、コンバータトランスの巻線数の増加を抑えるこ
とができ、巻線の絶縁や放熱対策が容易になる。さら
に、バイアス用コンデンサの端子間電圧を定電圧回路に
より一定に保つことができるので、バイアス用コンデン
サの端子間電圧の変動によりＭＯＳ ＦＥＴの動作点が
移動し、スイッチング電源の電力変換効率が低下した
り、２次側短絡によって装置を破損することを防止で
き、同時に、出力電圧を調整可能とすることもできる。As described above, according to the present invention, in a switching power supply using a MOS FET as a rectifying element, a voltage induced in a secondary winding of a converter transformer is biased via a constant voltage circuit. By constantly supplying the voltage to the bias capacitor, the bias capacitor is charged with a predetermined voltage so that the inter-terminal voltage becomes constant. As a result, the winding for charging in the conventional circuit becomes unnecessary, the increase in the number of windings of the converter transformer can be suppressed, and the insulation of the winding and the heat radiation measure can be easily performed. Furthermore, since the voltage between the terminals of the bias capacitor can be kept constant by the constant voltage circuit, the operating point of the MOS FET moves due to the fluctuation of the voltage between the terminals of the bias capacitor, which lowers the power conversion efficiency of the switching power supply. Alternatively, it is possible to prevent the device from being damaged by a secondary side short circuit, and at the same time, it is possible to adjust the output voltage.
【図１】 本発明のスイッチング電源の実施例の回路
図。FIG. 1 is a circuit diagram of an embodiment of a switching power supply of the present invention.
【図２】 従来のスイッチング電源の回路図。FIG. 2 is a circuit diagram of a conventional switching power supply.
【図３】 図２に示す回路の各点における電圧波形。3 is a voltage waveform at each point of the circuit shown in FIG.
【図４】 図２に示す回路の各整流素子としてのＭＯＳ
ＦＥＴのゲート電圧波形FIG. 4 is a MOS as each rectifying element of the circuit shown in FIG.
FET gate voltage waveform
Ｅ 直流電源 Ｔ１ コンバータトランス Ｌ１ チョークコイル Ｍ１ 主整流用のＭＯＳ ＦＥＴ Ｍ２ 転流時整流用のＭＯＳ ＦＥＴ Ｃ２ バイアス用コンデンサ １ 定電圧回路 E DC power supply T1 Converter transformer L1 Choke coil M1 Main rectification MOS FET M2 Commutation rectification MOS FET C2 Bias capacitor 1 Constant voltage circuit
Claims (2)
れたスイッチング素子がスイッチング動作を行うことに
より、コンバータトランスの２次巻線に接続した整流平
滑回路を介して安定化した直流出力を負荷に供給するス
イッチング電源において、整流平滑回路は、整流素子、
転流時用整流素子、チョークコイル及び平滑コンデンサ
より成り、該整流素子及び該転流時用整流素子としてＭ
ＯＳ ＦＥＴを使用し、また、該コンバータトランスに
駆動用巻線を設け、前記転流時整流用のＭＯＳ ＦＥＴ
のゲートに該駆動用巻線の一端を接続し、駆動用巻線の
他端をバイアス用コンデンサを介して該転流時整流用の
ＭＯＳ ＦＥＴのソースと接続し、前記スイッチング素
子がオン状態の時に、該コンバータトランスの２次巻線
に発生する起電圧によって該バイアス用コンデンサを充
電し、かつ、該バイアス用コンデンサの充電電圧が所定
の値となるように、該バイアス用コンデンサ及び該駆動
用巻線の接続点と該コンバータトランスの２次巻線の一
端の間に逆流素子用のダイオード及び定電圧回路を設け
た回路構成を有し、該スイッチング素子がオン状態の時
には、該整流用のＭＯＳ ＦＥＴがオン状態、該転流時
用のＭＯＳ ＦＥＴがオフ状態となり、該スイッチング
素子がオフ状態の時には、該整流用のＭＯＳ ＦＥＴが
オフ状態、該転流時用のＭＯＳ ＦＥＴがオン状態とな
るようにした同期整流方式のスイッチング電源。1. A switching device connected to a primary winding of a converter transformer performs a switching operation, and a stabilized DC output is applied to a load via a rectifying / smoothing circuit connected to a secondary winding of the converter transformer. In the switching power supply to be supplied, the rectifying / smoothing circuit includes a rectifying element,
A commutation rectifying element, a choke coil, and a smoothing capacitor, and the rectifying element and the commutation rectifying element are M
OS FET is used, and a drive winding is provided in the converter transformer, and the MOS FET for rectification during commutation is used.
Is connected to one end of the drive winding and the other end of the drive winding is connected to the source of the MOS FET for rectifying during commutation via a biasing capacitor, and the switching element is in the ON state. Sometimes, the bias capacitor and the driving capacitor are charged so that the bias capacitor is charged by the electromotive voltage generated in the secondary winding of the converter transformer and the charging voltage of the bias capacitor becomes a predetermined value. It has a circuit configuration in which a diode for a reverse current element and a constant voltage circuit are provided between a connection point of windings and one end of a secondary winding of the converter transformer, and when the switching element is in an ON state, When the MOS FET is in the ON state, the commutation MOS FET is in the OFF state, and the switching element is in the OFF state, the rectifying MOS FET is in the OFF state, and the commutation time is in the OFF state. A synchronous rectification type switching power supply in which the MOS FET is turned on.
該整流用のＭＯＳ ＦＥＴのゲート駆動電圧は、コンバ
ータトランスの２次巻線に発生する電圧より得ることを
特徴とするスイッチング電源。2. The switching power supply according to claim 1,
A switching power supply characterized in that a gate driving voltage of the rectifying MOS FET is obtained from a voltage generated in a secondary winding of a converter transformer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12546093A JP2999905B2 (en) | 1993-04-28 | 1993-04-28 | Switching power supply |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12546093A JP2999905B2 (en) | 1993-04-28 | 1993-04-28 | Switching power supply |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06319257A true JPH06319257A (en) | 1994-11-15 |
| JP2999905B2 JP2999905B2 (en) | 2000-01-17 |
Family
ID=14910645
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12546093A Expired - Fee Related JP2999905B2 (en) | 1993-04-28 | 1993-04-28 | Switching power supply |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2999905B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004047278A1 (en) * | 2002-11-19 | 2004-06-03 | Cosel Co., Ltd. | Synchronous rectification switching power supply |
| JP2014147282A (en) * | 1999-07-02 | 2014-08-14 | Advanced Energ Ind Inc | System for controlling power transmission to dc computer components |
-
1993
- 1993-04-28 JP JP12546093A patent/JP2999905B2/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014147282A (en) * | 1999-07-02 | 2014-08-14 | Advanced Energ Ind Inc | System for controlling power transmission to dc computer components |
| WO2004047278A1 (en) * | 2002-11-19 | 2004-06-03 | Cosel Co., Ltd. | Synchronous rectification switching power supply |
| US7116562B2 (en) | 2002-11-19 | 2006-10-03 | Cosel Co., Ltd. | Synchronous rectification switching power supply |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2999905B2 (en) | 2000-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6288920B1 (en) | Drive compensation circuit for synchronous rectifier and method of operating the same | |
| USRE37510E1 (en) | Self-synchronized drive circuit for a synchronized rectifier in a clamped-mode power converter | |
| US5734563A (en) | Synchronous rectification type converter | |
| US6038148A (en) | Self-driven synchronous rectification scheme | |
| US6304463B1 (en) | Single-ended forward converter circuit with quasi-optimal resetting for synchronous rectification | |
| EP1229635B1 (en) | Active gate clamp circuit for self driven synchronous rectifiers | |
| US6580626B2 (en) | Switching power supply | |
| US6597587B1 (en) | Current driven synchronous rectifier with energy recovery using hysterisis driver | |
| KR100572653B1 (en) | Current-resonant switching power supply | |
| US6504735B2 (en) | Regulated voltage reducing high-voltage isolated DC/DC converter system | |
| JP3341825B2 (en) | Synchronous rectification type DC-DC converter | |
| US9564819B2 (en) | Switching power supply circuit | |
| JP3259128B2 (en) | Synchronous rectification circuit | |
| JPH0698540A (en) | Synchronous rectifier circuit | |
| JPH1169803A (en) | Switching power supply | |
| JP2999905B2 (en) | Switching power supply | |
| US5933333A (en) | Switching power supply apparatus | |
| JPH1118426A (en) | Switching power supply circuit | |
| JPH0993917A (en) | Synchronous rectifier circuit | |
| JP2605719Y2 (en) | Switching power supply | |
| JP2599288Y2 (en) | Switching power supply | |
| JP2743869B2 (en) | Switching power supply | |
| JPH10136646A (en) | Synchronous rectifier | |
| JP3623765B2 (en) | Switching converter | |
| JP2003244952A (en) | Synchronous communication type forward converter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |