JPH06314686A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH06314686A JPH06314686A JP10168293A JP10168293A JPH06314686A JP H06314686 A JPH06314686 A JP H06314686A JP 10168293 A JP10168293 A JP 10168293A JP 10168293 A JP10168293 A JP 10168293A JP H06314686 A JPH06314686 A JP H06314686A
- Authority
- JP
- Japan
- Prior art keywords
- film
- inorganic
- silazane
- coating method
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】 半導体装置及びその製造方法に関し、高集積
化を阻害することなく下地へのカバレッジを良好にする
ことができるとともに、膜質を緻密にすることができる
カバー膜を得ることができる半導体装置及びその製造方
法を提供する。 【構成】 塗布法によって形成された無機シラザンを含
有するシリコン窒化膜又はシリコン酸化窒化膜からなる
カバー膜を有するように構成する。
化を阻害することなく下地へのカバレッジを良好にする
ことができるとともに、膜質を緻密にすることができる
カバー膜を得ることができる半導体装置及びその製造方
法を提供する。 【構成】 塗布法によって形成された無機シラザンを含
有するシリコン窒化膜又はシリコン酸化窒化膜からなる
カバー膜を有するように構成する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置及びその製
造方法に係り、詳しくは、ＬＳＩの表面保護のためのカ
バー膜となるパッシベーション膜を形成する技術に適用
することができ、特に、高集積化を阻害することなく下
地へのカバレッジを良好にすることができるとともに、
膜質を緻密にすることができるカバー膜を得ることがで
きる半導体装置及びその製造方法に関する。
造方法に係り、詳しくは、ＬＳＩの表面保護のためのカ
バー膜となるパッシベーション膜を形成する技術に適用
することができ、特に、高集積化を阻害することなく下
地へのカバレッジを良好にすることができるとともに、
膜質を緻密にすることができるカバー膜を得ることがで
きる半導体装置及びその製造方法に関する。
【０００２】近年、ＬＳＩのパッシベーション技術で
は、その目的から耐クラック性が強く、水分やＮａ+ イ
オンを透過し難く、しかも絶縁性に優れ、金属や絶縁膜
との密着性が良好であること等が求められており、プラ
ズマＣＶＤ法によるＳｉX ＯYＮZ 膜が広く一般的に用
いられている。しかしながら、このプラズマＣＶＤ法に
よるＳｉX ＮY ＯZ 膜には、大量の水素を膜中に含んで
いるため、ホット・エレクトロン耐性が低下する等の弊
害が報告されている。また、デバイスの高集積化により
下地段差が厳しくなると、プラズマＣＶＤ法によるＳｉ
X ＮY ＯZ 膜では、その下地へのカバレッジが良好であ
るとは言えず、この傾向は、高集積化の要求に伴い、今
後増々厳しくなる傾向にある。
は、その目的から耐クラック性が強く、水分やＮａ+ イ
オンを透過し難く、しかも絶縁性に優れ、金属や絶縁膜
との密着性が良好であること等が求められており、プラ
ズマＣＶＤ法によるＳｉX ＯYＮZ 膜が広く一般的に用
いられている。しかしながら、このプラズマＣＶＤ法に
よるＳｉX ＮY ＯZ 膜には、大量の水素を膜中に含んで
いるため、ホット・エレクトロン耐性が低下する等の弊
害が報告されている。また、デバイスの高集積化により
下地段差が厳しくなると、プラズマＣＶＤ法によるＳｉ
X ＮY ＯZ 膜では、その下地へのカバレッジが良好であ
るとは言えず、この傾向は、高集積化の要求に伴い、今
後増々厳しくなる傾向にある。
【０００３】そこで、水素含有が少なく、且つカバレッ
ジの良好なＳｉX ＮY ＯZ 膜を得ることができる半導体
装置及びその製造方法が要求されている。
ジの良好なＳｉX ＮY ＯZ 膜を得ることができる半導体
装置及びその製造方法が要求されている。
【０００４】
【従来の技術】従来、ＬＳＩの表面保護技術には、プラ
ズマＣＶＤ法によるＳｉX ＮY ＯZ 膜を単層で用いる
か、若しくはプラズマＳｉX ＮY ＯZ 膜は、単層ではス
トレスが大きいため、下地配線金属の陥没の防止対策と
して常圧ＰＳＧ膜やプラズマ酸化膜と組合せたり、カバ
レッジ対策としてＳＯＧと組合せたりして用いている。
このプラズマＣＶＤ法によるＳｉX ＮY ＯZ 膜では、塗
布形成による場合よりも膜質を緻密にできるという利点
を有する。
ズマＣＶＤ法によるＳｉX ＮY ＯZ 膜を単層で用いる
か、若しくはプラズマＳｉX ＮY ＯZ 膜は、単層ではス
トレスが大きいため、下地配線金属の陥没の防止対策と
して常圧ＰＳＧ膜やプラズマ酸化膜と組合せたり、カバ
レッジ対策としてＳＯＧと組合せたりして用いている。
このプラズマＣＶＤ法によるＳｉX ＮY ＯZ 膜では、塗
布形成による場合よりも膜質を緻密にできるという利点
を有する。
【０００５】さて、カバレッジ対策として従来のＳＯＧ
を用いずに、スピンコーティング法によるＳｉX ＮY 形
成方法が、例えば特開平３−１４６４８４号公報で報告
されている。このスピンコーティング法によるＳｉX Ｎ
Y 膜では、プラズマＣＶＤ法による場合よりも下地への
カバレッジを良好にできるという利点を有する。
を用いずに、スピンコーティング法によるＳｉX ＮY 形
成方法が、例えば特開平３−１４６４８４号公報で報告
されている。このスピンコーティング法によるＳｉX Ｎ
Y 膜では、プラズマＣＶＤ法による場合よりも下地への
カバレッジを良好にできるという利点を有する。
【０００６】
【発明が解決しようとする課題】上記した従来のプラズ
マＣＶＤ法によるＳｉX ＮY ＯZ 膜では、塗布形成によ
る場合よりも膜質を緻密にできるという利点を有する
が、デバイスの高集積化により下地段差が厳しくなる
と、配線間隔の狭い所へのカバレッジが悪くなるという
問題があった。このようにカバレッジが悪くなると、膜
厚の薄いところから水分が浸入してコロージョンが生じ
て配線が劣化したり、トランジスタのホットキャリアが
多くなって素子特性が劣化したりすることがあった。
マＣＶＤ法によるＳｉX ＮY ＯZ 膜では、塗布形成によ
る場合よりも膜質を緻密にできるという利点を有する
が、デバイスの高集積化により下地段差が厳しくなる
と、配線間隔の狭い所へのカバレッジが悪くなるという
問題があった。このようにカバレッジが悪くなると、膜
厚の薄いところから水分が浸入してコロージョンが生じ
て配線が劣化したり、トランジスタのホットキャリアが
多くなって素子特性が劣化したりすることがあった。
【０００７】次に、上記した従来のスピンコーティング
法によるＳｉX ＮY 膜では、プラズマＣＶＤ法によるＳ
ｉX ＮY ＯZ 膜よりも下地へのカバレッジを良好にでき
るという利点を有するが、膜の構成材料に分子末端をメ
チル基頭の有機基で封止している有機シラザンを用いて
いるため、熱処理すると、膜中のＣＨ3 基等の有機基が
脱離して抜け易いので、プラズマＣＶＤ法によるＳｉX
ＮY ＯZ 膜と比べてボイドが生じて膜質が悪くなる。ま
た、有機基が残っていても、その部分がＳｉ−ＯＮ膜の
構造欠陥を引き起こし、膜質を悪化させるという問題が
あった。このように膜質が悪いと、水分が浸入し易くコ
ロージョンが生じて配線が劣化したり、トランジスタの
ホットキャリアが多くなって素子特性が劣化したりする
ことがあった。
法によるＳｉX ＮY 膜では、プラズマＣＶＤ法によるＳ
ｉX ＮY ＯZ 膜よりも下地へのカバレッジを良好にでき
るという利点を有するが、膜の構成材料に分子末端をメ
チル基頭の有機基で封止している有機シラザンを用いて
いるため、熱処理すると、膜中のＣＨ3 基等の有機基が
脱離して抜け易いので、プラズマＣＶＤ法によるＳｉX
ＮY ＯZ 膜と比べてボイドが生じて膜質が悪くなる。ま
た、有機基が残っていても、その部分がＳｉ−ＯＮ膜の
構造欠陥を引き起こし、膜質を悪化させるという問題が
あった。このように膜質が悪いと、水分が浸入し易くコ
ロージョンが生じて配線が劣化したり、トランジスタの
ホットキャリアが多くなって素子特性が劣化したりする
ことがあった。
【０００８】そこで、本発明は、高集積化を阻害するこ
となく下地へのカバレッジを良好にすることができると
ともに、膜質を緻密にすることができるカバー膜を得る
ことができる半導体装置及びその製造方法を提供するこ
とを目的としている。
となく下地へのカバレッジを良好にすることができると
ともに、膜質を緻密にすることができるカバー膜を得る
ことができる半導体装置及びその製造方法を提供するこ
とを目的としている。
【０００９】
【課題を解決するための手段】本発明による半導体装置
は上記目的達成のため、塗布法によって形成された無機
シラザンを含有するシリコン窒化膜又はシリコン酸化窒
化膜からなるカバー膜を有することを特徴とするもので
ある。本発明による半導体装置の製造方法は上記目的達
成のため、無機シラザンを塗布した後、焼成してシリコ
ン膜又はシリコン酸化窒化膜を形成する工程とを含むこ
とを特徴とするものである。
は上記目的達成のため、塗布法によって形成された無機
シラザンを含有するシリコン窒化膜又はシリコン酸化窒
化膜からなるカバー膜を有することを特徴とするもので
ある。本発明による半導体装置の製造方法は上記目的達
成のため、無機シラザンを塗布した後、焼成してシリコ
ン膜又はシリコン酸化窒化膜を形成する工程とを含むこ
とを特徴とするものである。
【００１０】本発明に係る無機シラザンは、無機シラザ
ン結合を有する無機シラザンであり、分子量が５００以
上のオリゴマー又はポリマーの未端基の５０％以上がＨ
で封止されている無機シラザンに好ましく適用させるこ
とができ、この無機シラザンによれば容易にスピンコー
ティング塗布形成することができる。本発明に係る塗布
法は、スピンコーティング法が好ましく、この場合、下
地に対してカバレッジを良く塗布形成することができ
る。また、焼成は、プラズマ雰囲気で行うのが好まし
く、この場合、反応ガス等を活性化させて無機シラザン
を構成するＳｉ−Ｈ結合を効率良く切ってＳｉX ＮY 膜
化を促進させることができる。
ン結合を有する無機シラザンであり、分子量が５００以
上のオリゴマー又はポリマーの未端基の５０％以上がＨ
で封止されている無機シラザンに好ましく適用させるこ
とができ、この無機シラザンによれば容易にスピンコー
ティング塗布形成することができる。本発明に係る塗布
法は、スピンコーティング法が好ましく、この場合、下
地に対してカバレッジを良く塗布形成することができ
る。また、焼成は、プラズマ雰囲気で行うのが好まし
く、この場合、反応ガス等を活性化させて無機シラザン
を構成するＳｉ−Ｈ結合を効率良く切ってＳｉX ＮY 膜
化を促進させることができる。
【００１１】本発明に係る焼成する際の基板温度は、３
００℃以上が好ましく、この場合、無機シラザンを構成
するＳｉ−Ｈ結合を効率良く切ってＳｉＮ膜化を促進さ
せることができる。なお、この時、プラズマ中でＮ2 を
活性化させると好ましいが、この時のその他の好ましい
焼成条件としては、反応ガス中のＮ2 濃度は２０％以上
であり、かつ真空度は０．５Ｔｏｒｒ以上の高圧であ
る。
００℃以上が好ましく、この場合、無機シラザンを構成
するＳｉ−Ｈ結合を効率良く切ってＳｉＮ膜化を促進さ
せることができる。なお、この時、プラズマ中でＮ2 を
活性化させると好ましいが、この時のその他の好ましい
焼成条件としては、反応ガス中のＮ2 濃度は２０％以上
であり、かつ真空度は０．５Ｔｏｒｒ以上の高圧であ
る。
【００１２】
【作用】従来のカバレッジの点で優れているスピンコー
ティング法によるＳｉX ＮY 膜では、膜の構成材料に分
子末端にＣＨ3 基等の有機基で封止している有機シラザ
ンを用いているため、熱処理すると、この膜中のＣＨ3
基等の有機基が脱離し易いので、ボイドが生じて膜質が
悪くなる。そこで、本発明者等は、思考錯誤を繰り返し
つつ各種実験を重ねた結果、ＳｉX ＮY 膜を構成する材
料に有機シラザンではなく無機シラザンを用い、この無
機シラザンを塗布して焼成したところ、下地へのカバレ
ッジ及び膜質が良好なＳｉX ＮY カバー膜を得ることが
できた。以下、具体的に説明する。
ティング法によるＳｉX ＮY 膜では、膜の構成材料に分
子末端にＣＨ3 基等の有機基で封止している有機シラザ
ンを用いているため、熱処理すると、この膜中のＣＨ3
基等の有機基が脱離し易いので、ボイドが生じて膜質が
悪くなる。そこで、本発明者等は、思考錯誤を繰り返し
つつ各種実験を重ねた結果、ＳｉX ＮY 膜を構成する材
料に有機シラザンではなく無機シラザンを用い、この無
機シラザンを塗布して焼成したところ、下地へのカバレ
ッジ及び膜質が良好なＳｉX ＮY カバー膜を得ることが
できた。以下、具体的に説明する。
【００１３】本発明では、ＣＨ3 等の有機基を含有する
有機シラザンを用いるのではなく、Ｈ基を含有する無機
シラザン（好ましくは分子量が５００以上のオリゴマー
又はポリマーの末端基の５０％以上のプロトンで封止さ
れている無機シラザン）を用いたため、ＳＯＧのように
塗布法（好ましくはスピンコーティング法）により基板
全面に渡って塗布形成することができ、下地に対して良
好なカバレッジを得ることができる。
有機シラザンを用いるのではなく、Ｈ基を含有する無機
シラザン（好ましくは分子量が５００以上のオリゴマー
又はポリマーの末端基の５０％以上のプロトンで封止さ
れている無機シラザン）を用いたため、ＳＯＧのように
塗布法（好ましくはスピンコーティング法）により基板
全面に渡って塗布形成することができ、下地に対して良
好なカバレッジを得ることができる。
【００１４】次に、塗布後の無機シラザンを焼成する
と、ＳｉX ＮY 膜化させることができるが、このＳｉX
ＮY 膜化させるための好ましい焼成方法としては、プラ
ズマ雰囲気で行うとよく、この場合、Ｎ2 を効率良く活
性化させてＳｉX ＮY 膜化を効率良く行うことができ
る。ここで、図１に本発明の原理説明のための無機シラ
ザンをＮ2 プラズマ中で焼成した時の反応式を示す。こ
の図１から判るように、無機シラザンをＮ2 プラズマ雰
囲気で焼成すると、無機シラザンを構成するＳｉ−Ｈ結
合のＨ基が脱離してＳｉX ＮY 膜化するが、この時、従
来のようにＣＨ3 基等の有機基が脱離するのではなくＨ
基が脱離するので、従来よりもボイドの発生を抑えるこ
とができ、緻密な膜質にすることができる。なお、焼成
する時、Ｏを少量添加すると、膜中に酸素を含有させて
ＳｉX ＮY ＯZ 膜を形成することができる。この場合、
ＳｉX ＮY の場合よりも更に膜質を緻密にすることがで
きる。
と、ＳｉX ＮY 膜化させることができるが、このＳｉX
ＮY 膜化させるための好ましい焼成方法としては、プラ
ズマ雰囲気で行うとよく、この場合、Ｎ2 を効率良く活
性化させてＳｉX ＮY 膜化を効率良く行うことができ
る。ここで、図１に本発明の原理説明のための無機シラ
ザンをＮ2 プラズマ中で焼成した時の反応式を示す。こ
の図１から判るように、無機シラザンをＮ2 プラズマ雰
囲気で焼成すると、無機シラザンを構成するＳｉ−Ｈ結
合のＨ基が脱離してＳｉX ＮY 膜化するが、この時、従
来のようにＣＨ3 基等の有機基が脱離するのではなくＨ
基が脱離するので、従来よりもボイドの発生を抑えるこ
とができ、緻密な膜質にすることができる。なお、焼成
する時、Ｏを少量添加すると、膜中に酸素を含有させて
ＳｉX ＮY ＯZ 膜を形成することができる。この場合、
ＳｉX ＮY の場合よりも更に膜質を緻密にすることがで
きる。
【００１５】次に、図２に本発明の原理説明のためのＮ
2 プラズマ中にて焼成する際、基板焼成温度を０〜４０
０℃まで振った時のＳｉ−Ｈ結合度の強さをフーリエ変
換赤外分光法（ＦＴ−１Ｒ）で調べたものを示す。図２
に示す如く、室温の時の強度を１とした場合、３００℃
以上で略０になり、Ｓｉ−Ｈ結合が完全に切れることが
判る。これより、基板焼成温度は、３００℃以上にする
のが望ましい。同様に、反応ガス中のＮ2 濃度は２０％
以上、チャンバー真空度は０．５Ｔｏｒｒ以上にするの
が好ましく、この時、Ｓｉ−Ｈ結合を効率良く切ること
ができる。
2 プラズマ中にて焼成する際、基板焼成温度を０〜４０
０℃まで振った時のＳｉ−Ｈ結合度の強さをフーリエ変
換赤外分光法（ＦＴ−１Ｒ）で調べたものを示す。図２
に示す如く、室温の時の強度を１とした場合、３００℃
以上で略０になり、Ｓｉ−Ｈ結合が完全に切れることが
判る。これより、基板焼成温度は、３００℃以上にする
のが望ましい。同様に、反応ガス中のＮ2 濃度は２０％
以上、チャンバー真空度は０．５Ｔｏｒｒ以上にするの
が好ましく、この時、Ｓｉ−Ｈ結合を効率良く切ること
ができる。
【００１６】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。図３は比較例と本発明の配線構造を示す断面図で
ある。以下、この図３を用いて本発明の実施例を比較例
と対比しながら説明する。まず、比較例を説明する。比
較例では、図３（ａ）に示す如く、基板１上に開口部２
ａを有する配線層２を形成した後、プラズマＣＶＤ法に
より配線層２を覆うように１．０μｍ程度のＳｉX ＮY
ＯZ カバー膜を形成したところ、配線層２間隔の狭い場
所に空洞が生じる等、下地へのカバレッジが悪くなって
いた。
する。図３は比較例と本発明の配線構造を示す断面図で
ある。以下、この図３を用いて本発明の実施例を比較例
と対比しながら説明する。まず、比較例を説明する。比
較例では、図３（ａ）に示す如く、基板１上に開口部２
ａを有する配線層２を形成した後、プラズマＣＶＤ法に
より配線層２を覆うように１．０μｍ程度のＳｉX ＮY
ＯZ カバー膜を形成したところ、配線層２間隔の狭い場
所に空洞が生じる等、下地へのカバレッジが悪くなって
いた。
【００１７】これに対し、本実施例では、図３（ｂ）に
示す如く、基板１上に開口部２ａを有する配線層２を形
成した後、分子量が５００以上のオリゴマー又はポリマ
ー末端基の５０％以上がＨで封止されている無機シラザ
ンを配線層２を覆うようにスピンコーティング法により
１．０μｍ程度塗布し、真空チャンバー内で焼成を行っ
てＳｉX ＮY ＯZ カバー膜３ａを形成したところ、図３
（ａ）の比較例よりも良好なカバレッジを得ることがで
きた。しかも、緻密な膜質のＳｉX ＮY ＯZ カバー膜３
ａを得ることができた。なお、この時の焼成条件は、Ｎ
2 流量は３０ｓｃｃｍ、真空度は０．５Ｔｏｒｒ、ＲＦ
パワーは１００Ｗ、基板１加熱温度は３００℃である。
示す如く、基板１上に開口部２ａを有する配線層２を形
成した後、分子量が５００以上のオリゴマー又はポリマ
ー末端基の５０％以上がＨで封止されている無機シラザ
ンを配線層２を覆うようにスピンコーティング法により
１．０μｍ程度塗布し、真空チャンバー内で焼成を行っ
てＳｉX ＮY ＯZ カバー膜３ａを形成したところ、図３
（ａ）の比較例よりも良好なカバレッジを得ることがで
きた。しかも、緻密な膜質のＳｉX ＮY ＯZ カバー膜３
ａを得ることができた。なお、この時の焼成条件は、Ｎ
2 流量は３０ｓｃｃｍ、真空度は０．５Ｔｏｒｒ、ＲＦ
パワーは１００Ｗ、基板１加熱温度は３００℃である。
【００１８】次に、図４は、本発明における半導体装置
の構造を示す断面図である。図中、１１は膜厚１μｍの
ＰＳ膜、１２は膜厚０．５μｍで、２μｍの間隔でライ
ンアンドスペースにレイアウトされているアルミニウム
含有配線層、１３は本発明における膜厚３０００ の無
機シリコン窒化膜又は無機シリコン酸化窒化膜である。
の構造を示す断面図である。図中、１１は膜厚１μｍの
ＰＳ膜、１２は膜厚０．５μｍで、２μｍの間隔でライ
ンアンドスペースにレイアウトされているアルミニウム
含有配線層、１３は本発明における膜厚３０００ の無
機シリコン窒化膜又は無機シリコン酸化窒化膜である。
【００１９】図５は、図４のカバー膜の種類を変化させ
て行った、Ｐ．Ｃ．Ｔ．（プッシャークッカーテスト）
の結果を示すグラフである。縦軸は耐透水性〔％〕、横
軸は経過時間〔Ｈ〕である。Ｐ．Ｃ．Ｔ．の実験におい
ては、１２０℃、２気圧という一般的な高温、高圧とい
う条件で行ったものである。グラフ中において、○は従
来のカバー膜として使用されているプラズマ窒化膜、△
は塗布法によって形成された無機シラザンを酸素雰囲気
中において４５０℃で焼成した膜、□は塗布法によって
形成された無機シラザンを窒素雰囲気中において４５０
℃で焼成した膜、◇は塗布法によって形成された無機シ
ラザンを窒素プラズマ雰囲気で焼成した膜、×はプラズ
マ酸化膜である。
て行った、Ｐ．Ｃ．Ｔ．（プッシャークッカーテスト）
の結果を示すグラフである。縦軸は耐透水性〔％〕、横
軸は経過時間〔Ｈ〕である。Ｐ．Ｃ．Ｔ．の実験におい
ては、１２０℃、２気圧という一般的な高温、高圧とい
う条件で行ったものである。グラフ中において、○は従
来のカバー膜として使用されているプラズマ窒化膜、△
は塗布法によって形成された無機シラザンを酸素雰囲気
中において４５０℃で焼成した膜、□は塗布法によって
形成された無機シラザンを窒素雰囲気中において４５０
℃で焼成した膜、◇は塗布法によって形成された無機シ
ラザンを窒素プラズマ雰囲気で焼成した膜、×はプラズ
マ酸化膜である。
【００２０】なお、無機シラザンはＳｉ、Ｎ、Ｈからな
るもので、例えばｐｅｒ−ヒドロポリシラザン等であ
る。図４、５から、本発明のカバー膜は、スピーンコー
ティング法によって形成するため、カバレッジが良く、
且つ、耐透水性も優れていることが判った。
るもので、例えばｐｅｒ−ヒドロポリシラザン等であ
る。図４、５から、本発明のカバー膜は、スピーンコー
ティング法によって形成するため、カバレッジが良く、
且つ、耐透水性も優れていることが判った。
【００２１】
【発明の効果】本発明によれば、高集積化を阻害するこ
となく、下地へのカバレッジを良好にすることができる
とともに、膜質を緻密にすることができるカバー膜を得
ることができるという効果がある。
となく、下地へのカバレッジを良好にすることができる
とともに、膜質を緻密にすることができるカバー膜を得
ることができるという効果がある。
【図１】無機シラザンをＮ2 プラズマ中で焼成した時の
反応式を示す図である。
反応式を示す図である。
【図２】基板加熱温度を振った時のＳｉ−Ｈ結合度の強
さを示す図である。
さを示す図である。
【図３】比較例と本発明の配線構造を示す断面図であ
る。
る。
【図４】本発明における半導体装置の構造を示す断面図
である。
である。
【図５】図４のカバー膜の種類を変化させて行ったＰ．
Ｃ．Ｔ．の結果を示す図である。
Ｃ．Ｔ．の結果を示す図である。
１ 基板 ２ 配線層 ２ａ 開口部 ３、３ａ ＳｉX ＯY ＮZ カバー膜 １１ ＰＳＧ膜 １２ アルミニウム含有配線層 １３ 窒化膜
Claims (4)
- 【請求項１】 塗布法によって形成された無機シリコン
窒化膜又は無機シリコン酸化窒化膜からなるカバー膜を
有することを特徴とする半導体装置。 - 【請求項２】 無機シラザンを塗布した後、焼成してシ
リコン窒化膜又はシリコン酸化窒化膜を形成する工程を
含むことを特徴とする半導体装置の製造方法。 - 【請求項３】 前記焼成は、プラズマ雰囲気で行うこと
を特徴とする請求項２記載の半導体装置の製造方法。 - 【請求項４】 前記焼成する際の基板温度は、３００℃
以上であることを特徴とする請求項２乃至３記載の半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10168293A JPH06314686A (ja) | 1993-04-28 | 1993-04-28 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10168293A JPH06314686A (ja) | 1993-04-28 | 1993-04-28 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06314686A true JPH06314686A (ja) | 1994-11-08 |
Family
ID=14307122
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10168293A Withdrawn JPH06314686A (ja) | 1993-04-28 | 1993-04-28 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06314686A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120107607A1 (en) * | 2009-07-17 | 2012-05-03 | Mitsui Chemicals, Inc. | Multilayered material and method of producing the same |
| US8716696B2 (en) * | 2005-11-29 | 2014-05-06 | Lg Display Co., Ltd. | Organic semiconductor thin film transistor and method of fabricating the same |
-
1993
- 1993-04-28 JP JP10168293A patent/JPH06314686A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8716696B2 (en) * | 2005-11-29 | 2014-05-06 | Lg Display Co., Ltd. | Organic semiconductor thin film transistor and method of fabricating the same |
| US9178169B2 (en) | 2005-11-29 | 2015-11-03 | Lg Display Co., Ltd. | Organic semiconductor thin film transistor and method of fabricating the same |
| US9496511B2 (en) | 2005-11-29 | 2016-11-15 | Lg Display Co., Ltd. | Organic semiconductor thin film transistor and method of fabricating the same |
| US20120107607A1 (en) * | 2009-07-17 | 2012-05-03 | Mitsui Chemicals, Inc. | Multilayered material and method of producing the same |
| CN102470637A (zh) * | 2009-07-17 | 2012-05-23 | 三井化学株式会社 | 层合体及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4090740B2 (ja) | 集積回路の作製方法および集積回路 | |
| US5426076A (en) | Dielectric deposition and cleaning process for improved gap filling and device planarization | |
| JP3211950B2 (ja) | 半導体装置およびその製造方法 | |
| US7193325B2 (en) | Reliability improvement of SiOC etch with trimethylsilane gas passivation in Cu damascene interconnects | |
| JP2002164342A (ja) | 半導体装置及びその製造方法 | |
| JPH08148559A (ja) | 絶縁膜を有する半導体装置の製造方法 | |
| US6521300B1 (en) | Method of a surface treatment in improving adhesion of an organic polymeric low-k dielectric layer | |
| JPH06314686A (ja) | 半導体装置及びその製造方法 | |
| US6657299B2 (en) | Semiconductor with a stress reduction layer and manufacturing method therefor | |
| JPH0679444B2 (ja) | 電気皮膜 | |
| JP3209072B2 (ja) | 絶縁膜の形成方法 | |
| JPH10150036A (ja) | 低誘電率絶縁膜の形成方法及びこの膜を用いた半導体装置 | |
| JPH08306681A (ja) | 平坦化塗布絶縁膜の形成方法 | |
| JPH11111712A (ja) | 低誘電率絶縁膜とその形成方法及びこの膜を用いた半導体装置 | |
| JP4513249B2 (ja) | 銅ダマシン構造の製造方法 | |
| JP2002134610A (ja) | 半導体装置の製造方法 | |
| KR100423741B1 (ko) | 절연막의 형성방법 | |
| JP2636715B2 (ja) | 半導体装置の製造方法 | |
| JP2834667B2 (ja) | 半導体装置の製造方法 | |
| US20230142684A1 (en) | Single Precursor Low-K Film Deposition and UV Cure for Advanced Technology Node | |
| KR19990057863A (ko) | 실리콘산화막과 실리콘질화막 간의 스트레스에 의한 균열 방지를 위한 반도체 소자 제조방법 | |
| JP3519477B2 (ja) | 半導体装置の製造方法 | |
| JP2883333B2 (ja) | 半導体装置の製造方法 | |
| JP3368445B2 (ja) | 半導体装置の製造方法 | |
| JP2000357687A (ja) | 半導体装置の製造方法およびプラズマｃｖｄ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000704 |