JPH06314686A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH06314686A JPH06314686A JP10168293A JP10168293A JPH06314686A JP H06314686 A JPH06314686 A JP H06314686A JP 10168293 A JP10168293 A JP 10168293A JP 10168293 A JP10168293 A JP 10168293A JP H06314686 A JPH06314686 A JP H06314686A
- Authority
- JP
- Japan
- Prior art keywords
- film
- inorganic
- silazane
- coating method
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】 半導体装置及びその製造方法に関し、高集積
化を阻害することなく下地へのカバレッジを良好にする
ことができるとともに、膜質を緻密にすることができる
カバー膜を得ることができる半導体装置及びその製造方
法を提供する。 【構成】 塗布法によって形成された無機シラザンを含
有するシリコン窒化膜又はシリコン酸化窒化膜からなる
カバー膜を有するように構成する。
化を阻害することなく下地へのカバレッジを良好にする
ことができるとともに、膜質を緻密にすることができる
カバー膜を得ることができる半導体装置及びその製造方
法を提供する。 【構成】 塗布法によって形成された無機シラザンを含
有するシリコン窒化膜又はシリコン酸化窒化膜からなる
カバー膜を有するように構成する。
Description
【0001】
【産業上の利用分野】本発明は、半導体装置及びその製
造方法に係り、詳しくは、LSIの表面保護のためのカ
バー膜となるパッシベーション膜を形成する技術に適用
することができ、特に、高集積化を阻害することなく下
地へのカバレッジを良好にすることができるとともに、
膜質を緻密にすることができるカバー膜を得ることがで
きる半導体装置及びその製造方法に関する。
造方法に係り、詳しくは、LSIの表面保護のためのカ
バー膜となるパッシベーション膜を形成する技術に適用
することができ、特に、高集積化を阻害することなく下
地へのカバレッジを良好にすることができるとともに、
膜質を緻密にすることができるカバー膜を得ることがで
きる半導体装置及びその製造方法に関する。
【0002】近年、LSIのパッシベーション技術で
は、その目的から耐クラック性が強く、水分やNa+ イ
オンを透過し難く、しかも絶縁性に優れ、金属や絶縁膜
との密着性が良好であること等が求められており、プラ
ズマCVD法によるSiX OYNZ 膜が広く一般的に用
いられている。しかしながら、このプラズマCVD法に
よるSiX NY OZ 膜には、大量の水素を膜中に含んで
いるため、ホット・エレクトロン耐性が低下する等の弊
害が報告されている。また、デバイスの高集積化により
下地段差が厳しくなると、プラズマCVD法によるSi
X NY OZ 膜では、その下地へのカバレッジが良好であ
るとは言えず、この傾向は、高集積化の要求に伴い、今
後増々厳しくなる傾向にある。
は、その目的から耐クラック性が強く、水分やNa+ イ
オンを透過し難く、しかも絶縁性に優れ、金属や絶縁膜
との密着性が良好であること等が求められており、プラ
ズマCVD法によるSiX OYNZ 膜が広く一般的に用
いられている。しかしながら、このプラズマCVD法に
よるSiX NY OZ 膜には、大量の水素を膜中に含んで
いるため、ホット・エレクトロン耐性が低下する等の弊
害が報告されている。また、デバイスの高集積化により
下地段差が厳しくなると、プラズマCVD法によるSi
X NY OZ 膜では、その下地へのカバレッジが良好であ
るとは言えず、この傾向は、高集積化の要求に伴い、今
後増々厳しくなる傾向にある。
【0003】そこで、水素含有が少なく、且つカバレッ
ジの良好なSiX NY OZ 膜を得ることができる半導体
装置及びその製造方法が要求されている。
ジの良好なSiX NY OZ 膜を得ることができる半導体
装置及びその製造方法が要求されている。
【0004】
【従来の技術】従来、LSIの表面保護技術には、プラ
ズマCVD法によるSiX NY OZ 膜を単層で用いる
か、若しくはプラズマSiX NY OZ 膜は、単層ではス
トレスが大きいため、下地配線金属の陥没の防止対策と
して常圧PSG膜やプラズマ酸化膜と組合せたり、カバ
レッジ対策としてSOGと組合せたりして用いている。
このプラズマCVD法によるSiX NY OZ 膜では、塗
布形成による場合よりも膜質を緻密にできるという利点
を有する。
ズマCVD法によるSiX NY OZ 膜を単層で用いる
か、若しくはプラズマSiX NY OZ 膜は、単層ではス
トレスが大きいため、下地配線金属の陥没の防止対策と
して常圧PSG膜やプラズマ酸化膜と組合せたり、カバ
レッジ対策としてSOGと組合せたりして用いている。
このプラズマCVD法によるSiX NY OZ 膜では、塗
布形成による場合よりも膜質を緻密にできるという利点
を有する。
【0005】さて、カバレッジ対策として従来のSOG
を用いずに、スピンコーティング法によるSiX NY 形
成方法が、例えば特開平3−146484号公報で報告
されている。このスピンコーティング法によるSiX N
Y 膜では、プラズマCVD法による場合よりも下地への
カバレッジを良好にできるという利点を有する。
を用いずに、スピンコーティング法によるSiX NY 形
成方法が、例えば特開平3−146484号公報で報告
されている。このスピンコーティング法によるSiX N
Y 膜では、プラズマCVD法による場合よりも下地への
カバレッジを良好にできるという利点を有する。
【0006】
【発明が解決しようとする課題】上記した従来のプラズ
マCVD法によるSiX NY OZ 膜では、塗布形成によ
る場合よりも膜質を緻密にできるという利点を有する
が、デバイスの高集積化により下地段差が厳しくなる
と、配線間隔の狭い所へのカバレッジが悪くなるという
問題があった。このようにカバレッジが悪くなると、膜
厚の薄いところから水分が浸入してコロージョンが生じ
て配線が劣化したり、トランジスタのホットキャリアが
多くなって素子特性が劣化したりすることがあった。
マCVD法によるSiX NY OZ 膜では、塗布形成によ
る場合よりも膜質を緻密にできるという利点を有する
が、デバイスの高集積化により下地段差が厳しくなる
と、配線間隔の狭い所へのカバレッジが悪くなるという
問題があった。このようにカバレッジが悪くなると、膜
厚の薄いところから水分が浸入してコロージョンが生じ
て配線が劣化したり、トランジスタのホットキャリアが
多くなって素子特性が劣化したりすることがあった。
【0007】次に、上記した従来のスピンコーティング
法によるSiX NY 膜では、プラズマCVD法によるS
iX NY OZ 膜よりも下地へのカバレッジを良好にでき
るという利点を有するが、膜の構成材料に分子末端をメ
チル基頭の有機基で封止している有機シラザンを用いて
いるため、熱処理すると、膜中のCH3 基等の有機基が
脱離して抜け易いので、プラズマCVD法によるSiX
NY OZ 膜と比べてボイドが生じて膜質が悪くなる。ま
た、有機基が残っていても、その部分がSi−ON膜の
構造欠陥を引き起こし、膜質を悪化させるという問題が
あった。このように膜質が悪いと、水分が浸入し易くコ
ロージョンが生じて配線が劣化したり、トランジスタの
ホットキャリアが多くなって素子特性が劣化したりする
ことがあった。
法によるSiX NY 膜では、プラズマCVD法によるS
iX NY OZ 膜よりも下地へのカバレッジを良好にでき
るという利点を有するが、膜の構成材料に分子末端をメ
チル基頭の有機基で封止している有機シラザンを用いて
いるため、熱処理すると、膜中のCH3 基等の有機基が
脱離して抜け易いので、プラズマCVD法によるSiX
NY OZ 膜と比べてボイドが生じて膜質が悪くなる。ま
た、有機基が残っていても、その部分がSi−ON膜の
構造欠陥を引き起こし、膜質を悪化させるという問題が
あった。このように膜質が悪いと、水分が浸入し易くコ
ロージョンが生じて配線が劣化したり、トランジスタの
ホットキャリアが多くなって素子特性が劣化したりする
ことがあった。
【0008】そこで、本発明は、高集積化を阻害するこ
となく下地へのカバレッジを良好にすることができると
ともに、膜質を緻密にすることができるカバー膜を得る
ことができる半導体装置及びその製造方法を提供するこ
とを目的としている。
となく下地へのカバレッジを良好にすることができると
ともに、膜質を緻密にすることができるカバー膜を得る
ことができる半導体装置及びその製造方法を提供するこ
とを目的としている。
【0009】
【課題を解決するための手段】本発明による半導体装置
は上記目的達成のため、塗布法によって形成された無機
シラザンを含有するシリコン窒化膜又はシリコン酸化窒
化膜からなるカバー膜を有することを特徴とするもので
ある。本発明による半導体装置の製造方法は上記目的達
成のため、無機シラザンを塗布した後、焼成してシリコ
ン膜又はシリコン酸化窒化膜を形成する工程とを含むこ
とを特徴とするものである。
は上記目的達成のため、塗布法によって形成された無機
シラザンを含有するシリコン窒化膜又はシリコン酸化窒
化膜からなるカバー膜を有することを特徴とするもので
ある。本発明による半導体装置の製造方法は上記目的達
成のため、無機シラザンを塗布した後、焼成してシリコ
ン膜又はシリコン酸化窒化膜を形成する工程とを含むこ
とを特徴とするものである。
【0010】本発明に係る無機シラザンは、無機シラザ
ン結合を有する無機シラザンであり、分子量が500以
上のオリゴマー又はポリマーの未端基の50%以上がH
で封止されている無機シラザンに好ましく適用させるこ
とができ、この無機シラザンによれば容易にスピンコー
ティング塗布形成することができる。本発明に係る塗布
法は、スピンコーティング法が好ましく、この場合、下
地に対してカバレッジを良く塗布形成することができ
る。また、焼成は、プラズマ雰囲気で行うのが好まし
く、この場合、反応ガス等を活性化させて無機シラザン
を構成するSi−H結合を効率良く切ってSiX NY 膜
化を促進させることができる。
ン結合を有する無機シラザンであり、分子量が500以
上のオリゴマー又はポリマーの未端基の50%以上がH
で封止されている無機シラザンに好ましく適用させるこ
とができ、この無機シラザンによれば容易にスピンコー
ティング塗布形成することができる。本発明に係る塗布
法は、スピンコーティング法が好ましく、この場合、下
地に対してカバレッジを良く塗布形成することができ
る。また、焼成は、プラズマ雰囲気で行うのが好まし
く、この場合、反応ガス等を活性化させて無機シラザン
を構成するSi−H結合を効率良く切ってSiX NY 膜
化を促進させることができる。
【0011】本発明に係る焼成する際の基板温度は、3
00℃以上が好ましく、この場合、無機シラザンを構成
するSi−H結合を効率良く切ってSiN膜化を促進さ
せることができる。なお、この時、プラズマ中でN2 を
活性化させると好ましいが、この時のその他の好ましい
焼成条件としては、反応ガス中のN2 濃度は20%以上
であり、かつ真空度は0.5Torr以上の高圧であ
る。
00℃以上が好ましく、この場合、無機シラザンを構成
するSi−H結合を効率良く切ってSiN膜化を促進さ
せることができる。なお、この時、プラズマ中でN2 を
活性化させると好ましいが、この時のその他の好ましい
焼成条件としては、反応ガス中のN2 濃度は20%以上
であり、かつ真空度は0.5Torr以上の高圧であ
る。
【0012】
【作用】従来のカバレッジの点で優れているスピンコー
ティング法によるSiX NY 膜では、膜の構成材料に分
子末端にCH3 基等の有機基で封止している有機シラザ
ンを用いているため、熱処理すると、この膜中のCH3
基等の有機基が脱離し易いので、ボイドが生じて膜質が
悪くなる。そこで、本発明者等は、思考錯誤を繰り返し
つつ各種実験を重ねた結果、SiX NY 膜を構成する材
料に有機シラザンではなく無機シラザンを用い、この無
機シラザンを塗布して焼成したところ、下地へのカバレ
ッジ及び膜質が良好なSiX NY カバー膜を得ることが
できた。以下、具体的に説明する。
ティング法によるSiX NY 膜では、膜の構成材料に分
子末端にCH3 基等の有機基で封止している有機シラザ
ンを用いているため、熱処理すると、この膜中のCH3
基等の有機基が脱離し易いので、ボイドが生じて膜質が
悪くなる。そこで、本発明者等は、思考錯誤を繰り返し
つつ各種実験を重ねた結果、SiX NY 膜を構成する材
料に有機シラザンではなく無機シラザンを用い、この無
機シラザンを塗布して焼成したところ、下地へのカバレ
ッジ及び膜質が良好なSiX NY カバー膜を得ることが
できた。以下、具体的に説明する。
【0013】本発明では、CH3 等の有機基を含有する
有機シラザンを用いるのではなく、H基を含有する無機
シラザン(好ましくは分子量が500以上のオリゴマー
又はポリマーの末端基の50%以上のプロトンで封止さ
れている無機シラザン)を用いたため、SOGのように
塗布法(好ましくはスピンコーティング法)により基板
全面に渡って塗布形成することができ、下地に対して良
好なカバレッジを得ることができる。
有機シラザンを用いるのではなく、H基を含有する無機
シラザン(好ましくは分子量が500以上のオリゴマー
又はポリマーの末端基の50%以上のプロトンで封止さ
れている無機シラザン)を用いたため、SOGのように
塗布法(好ましくはスピンコーティング法)により基板
全面に渡って塗布形成することができ、下地に対して良
好なカバレッジを得ることができる。
【0014】次に、塗布後の無機シラザンを焼成する
と、SiX NY 膜化させることができるが、このSiX
NY 膜化させるための好ましい焼成方法としては、プラ
ズマ雰囲気で行うとよく、この場合、N2 を効率良く活
性化させてSiX NY 膜化を効率良く行うことができ
る。ここで、図1に本発明の原理説明のための無機シラ
ザンをN2 プラズマ中で焼成した時の反応式を示す。こ
の図1から判るように、無機シラザンをN2 プラズマ雰
囲気で焼成すると、無機シラザンを構成するSi−H結
合のH基が脱離してSiX NY 膜化するが、この時、従
来のようにCH3 基等の有機基が脱離するのではなくH
基が脱離するので、従来よりもボイドの発生を抑えるこ
とができ、緻密な膜質にすることができる。なお、焼成
する時、Oを少量添加すると、膜中に酸素を含有させて
SiX NY OZ 膜を形成することができる。この場合、
SiX NY の場合よりも更に膜質を緻密にすることがで
きる。
と、SiX NY 膜化させることができるが、このSiX
NY 膜化させるための好ましい焼成方法としては、プラ
ズマ雰囲気で行うとよく、この場合、N2 を効率良く活
性化させてSiX NY 膜化を効率良く行うことができ
る。ここで、図1に本発明の原理説明のための無機シラ
ザンをN2 プラズマ中で焼成した時の反応式を示す。こ
の図1から判るように、無機シラザンをN2 プラズマ雰
囲気で焼成すると、無機シラザンを構成するSi−H結
合のH基が脱離してSiX NY 膜化するが、この時、従
来のようにCH3 基等の有機基が脱離するのではなくH
基が脱離するので、従来よりもボイドの発生を抑えるこ
とができ、緻密な膜質にすることができる。なお、焼成
する時、Oを少量添加すると、膜中に酸素を含有させて
SiX NY OZ 膜を形成することができる。この場合、
SiX NY の場合よりも更に膜質を緻密にすることがで
きる。
【0015】次に、図2に本発明の原理説明のためのN
2 プラズマ中にて焼成する際、基板焼成温度を0〜40
0℃まで振った時のSi−H結合度の強さをフーリエ変
換赤外分光法(FT−1R)で調べたものを示す。図2
に示す如く、室温の時の強度を1とした場合、300℃
以上で略0になり、Si−H結合が完全に切れることが
判る。これより、基板焼成温度は、300℃以上にする
のが望ましい。同様に、反応ガス中のN2 濃度は20%
以上、チャンバー真空度は0.5Torr以上にするの
が好ましく、この時、Si−H結合を効率良く切ること
ができる。
2 プラズマ中にて焼成する際、基板焼成温度を0〜40
0℃まで振った時のSi−H結合度の強さをフーリエ変
換赤外分光法(FT−1R)で調べたものを示す。図2
に示す如く、室温の時の強度を1とした場合、300℃
以上で略0になり、Si−H結合が完全に切れることが
判る。これより、基板焼成温度は、300℃以上にする
のが望ましい。同様に、反応ガス中のN2 濃度は20%
以上、チャンバー真空度は0.5Torr以上にするの
が好ましく、この時、Si−H結合を効率良く切ること
ができる。
【0016】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。図3は比較例と本発明の配線構造を示す断面図で
ある。以下、この図3を用いて本発明の実施例を比較例
と対比しながら説明する。まず、比較例を説明する。比
較例では、図3(a)に示す如く、基板1上に開口部2
aを有する配線層2を形成した後、プラズマCVD法に
より配線層2を覆うように1.0μm程度のSiX NY
OZ カバー膜を形成したところ、配線層2間隔の狭い場
所に空洞が生じる等、下地へのカバレッジが悪くなって
いた。
する。図3は比較例と本発明の配線構造を示す断面図で
ある。以下、この図3を用いて本発明の実施例を比較例
と対比しながら説明する。まず、比較例を説明する。比
較例では、図3(a)に示す如く、基板1上に開口部2
aを有する配線層2を形成した後、プラズマCVD法に
より配線層2を覆うように1.0μm程度のSiX NY
OZ カバー膜を形成したところ、配線層2間隔の狭い場
所に空洞が生じる等、下地へのカバレッジが悪くなって
いた。
【0017】これに対し、本実施例では、図3(b)に
示す如く、基板1上に開口部2aを有する配線層2を形
成した後、分子量が500以上のオリゴマー又はポリマ
ー末端基の50%以上がHで封止されている無機シラザ
ンを配線層2を覆うようにスピンコーティング法により
1.0μm程度塗布し、真空チャンバー内で焼成を行っ
てSiX NY OZ カバー膜3aを形成したところ、図3
(a)の比較例よりも良好なカバレッジを得ることがで
きた。しかも、緻密な膜質のSiX NY OZ カバー膜3
aを得ることができた。なお、この時の焼成条件は、N
2 流量は30sccm、真空度は0.5Torr、RF
パワーは100W、基板1加熱温度は300℃である。
示す如く、基板1上に開口部2aを有する配線層2を形
成した後、分子量が500以上のオリゴマー又はポリマ
ー末端基の50%以上がHで封止されている無機シラザ
ンを配線層2を覆うようにスピンコーティング法により
1.0μm程度塗布し、真空チャンバー内で焼成を行っ
てSiX NY OZ カバー膜3aを形成したところ、図3
(a)の比較例よりも良好なカバレッジを得ることがで
きた。しかも、緻密な膜質のSiX NY OZ カバー膜3
aを得ることができた。なお、この時の焼成条件は、N
2 流量は30sccm、真空度は0.5Torr、RF
パワーは100W、基板1加熱温度は300℃である。
【0018】次に、図4は、本発明における半導体装置
の構造を示す断面図である。図中、11は膜厚1μmの
PS膜、12は膜厚0.5μmで、2μmの間隔でライ
ンアンドスペースにレイアウトされているアルミニウム
含有配線層、13は本発明における膜厚3000 の無
機シリコン窒化膜又は無機シリコン酸化窒化膜である。
の構造を示す断面図である。図中、11は膜厚1μmの
PS膜、12は膜厚0.5μmで、2μmの間隔でライ
ンアンドスペースにレイアウトされているアルミニウム
含有配線層、13は本発明における膜厚3000 の無
機シリコン窒化膜又は無機シリコン酸化窒化膜である。
【0019】図5は、図4のカバー膜の種類を変化させ
て行った、P.C.T.(プッシャークッカーテスト)
の結果を示すグラフである。縦軸は耐透水性〔%〕、横
軸は経過時間〔H〕である。P.C.T.の実験におい
ては、120℃、2気圧という一般的な高温、高圧とい
う条件で行ったものである。グラフ中において、○は従
来のカバー膜として使用されているプラズマ窒化膜、△
は塗布法によって形成された無機シラザンを酸素雰囲気
中において450℃で焼成した膜、□は塗布法によって
形成された無機シラザンを窒素雰囲気中において450
℃で焼成した膜、◇は塗布法によって形成された無機シ
ラザンを窒素プラズマ雰囲気で焼成した膜、×はプラズ
マ酸化膜である。
て行った、P.C.T.(プッシャークッカーテスト)
の結果を示すグラフである。縦軸は耐透水性〔%〕、横
軸は経過時間〔H〕である。P.C.T.の実験におい
ては、120℃、2気圧という一般的な高温、高圧とい
う条件で行ったものである。グラフ中において、○は従
来のカバー膜として使用されているプラズマ窒化膜、△
は塗布法によって形成された無機シラザンを酸素雰囲気
中において450℃で焼成した膜、□は塗布法によって
形成された無機シラザンを窒素雰囲気中において450
℃で焼成した膜、◇は塗布法によって形成された無機シ
ラザンを窒素プラズマ雰囲気で焼成した膜、×はプラズ
マ酸化膜である。
【0020】なお、無機シラザンはSi、N、Hからな
るもので、例えばper−ヒドロポリシラザン等であ
る。図4、5から、本発明のカバー膜は、スピーンコー
ティング法によって形成するため、カバレッジが良く、
且つ、耐透水性も優れていることが判った。
るもので、例えばper−ヒドロポリシラザン等であ
る。図4、5から、本発明のカバー膜は、スピーンコー
ティング法によって形成するため、カバレッジが良く、
且つ、耐透水性も優れていることが判った。
【0021】
【発明の効果】本発明によれば、高集積化を阻害するこ
となく、下地へのカバレッジを良好にすることができる
とともに、膜質を緻密にすることができるカバー膜を得
ることができるという効果がある。
となく、下地へのカバレッジを良好にすることができる
とともに、膜質を緻密にすることができるカバー膜を得
ることができるという効果がある。
【図1】無機シラザンをN2 プラズマ中で焼成した時の
反応式を示す図である。
反応式を示す図である。
【図2】基板加熱温度を振った時のSi−H結合度の強
さを示す図である。
さを示す図である。
【図3】比較例と本発明の配線構造を示す断面図であ
る。
る。
【図4】本発明における半導体装置の構造を示す断面図
である。
である。
【図5】図4のカバー膜の種類を変化させて行ったP.
C.T.の結果を示す図である。
C.T.の結果を示す図である。
1 基板 2 配線層 2a 開口部 3、3a SiX OY NZ カバー膜 11 PSG膜 12 アルミニウム含有配線層 13 窒化膜
Claims (4)
- 【請求項1】 塗布法によって形成された無機シリコン
窒化膜又は無機シリコン酸化窒化膜からなるカバー膜を
有することを特徴とする半導体装置。 - 【請求項2】 無機シラザンを塗布した後、焼成してシ
リコン窒化膜又はシリコン酸化窒化膜を形成する工程を
含むことを特徴とする半導体装置の製造方法。 - 【請求項3】 前記焼成は、プラズマ雰囲気で行うこと
を特徴とする請求項2記載の半導体装置の製造方法。 - 【請求項4】 前記焼成する際の基板温度は、300℃
以上であることを特徴とする請求項2乃至3記載の半導
体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10168293A JPH06314686A (ja) | 1993-04-28 | 1993-04-28 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10168293A JPH06314686A (ja) | 1993-04-28 | 1993-04-28 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06314686A true JPH06314686A (ja) | 1994-11-08 |
Family
ID=14307122
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10168293A Withdrawn JPH06314686A (ja) | 1993-04-28 | 1993-04-28 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06314686A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20120107607A1 (en) * | 2009-07-17 | 2012-05-03 | Mitsui Chemicals, Inc. | Multilayered material and method of producing the same |
US8716696B2 (en) * | 2005-11-29 | 2014-05-06 | Lg Display Co., Ltd. | Organic semiconductor thin film transistor and method of fabricating the same |
-
1993
- 1993-04-28 JP JP10168293A patent/JPH06314686A/ja not_active Withdrawn
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8716696B2 (en) * | 2005-11-29 | 2014-05-06 | Lg Display Co., Ltd. | Organic semiconductor thin film transistor and method of fabricating the same |
US9178169B2 (en) | 2005-11-29 | 2015-11-03 | Lg Display Co., Ltd. | Organic semiconductor thin film transistor and method of fabricating the same |
US9496511B2 (en) | 2005-11-29 | 2016-11-15 | Lg Display Co., Ltd. | Organic semiconductor thin film transistor and method of fabricating the same |
US20120107607A1 (en) * | 2009-07-17 | 2012-05-03 | Mitsui Chemicals, Inc. | Multilayered material and method of producing the same |
CN102470637A (zh) * | 2009-07-17 | 2012-05-23 | 三井化学株式会社 | 层合体及其制造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4090740B2 (ja) | 集積回路の作製方法および集積回路 | |
US5426076A (en) | Dielectric deposition and cleaning process for improved gap filling and device planarization | |
JP3211950B2 (ja) | 半導体装置およびその製造方法 | |
US7193325B2 (en) | Reliability improvement of SiOC etch with trimethylsilane gas passivation in Cu damascene interconnects | |
JP2002164342A (ja) | 半導体装置及びその製造方法 | |
JPH08148559A (ja) | 絶縁膜を有する半導体装置の製造方法 | |
US6521300B1 (en) | Method of a surface treatment in improving adhesion of an organic polymeric low-k dielectric layer | |
JPH06314686A (ja) | 半導体装置及びその製造方法 | |
US6657299B2 (en) | Semiconductor with a stress reduction layer and manufacturing method therefor | |
JPH0679444B2 (ja) | 電気皮膜 | |
JP3209072B2 (ja) | 絶縁膜の形成方法 | |
JPH10150036A (ja) | 低誘電率絶縁膜の形成方法及びこの膜を用いた半導体装置 | |
JPH08306681A (ja) | 平坦化塗布絶縁膜の形成方法 | |
JPH11111712A (ja) | 低誘電率絶縁膜とその形成方法及びこの膜を用いた半導体装置 | |
JP4513249B2 (ja) | 銅ダマシン構造の製造方法 | |
JP2002134610A (ja) | 半導体装置の製造方法 | |
KR100423741B1 (ko) | 절연막의 형성방법 | |
JP2636715B2 (ja) | 半導体装置の製造方法 | |
JP2834667B2 (ja) | 半導体装置の製造方法 | |
US20230142684A1 (en) | Single Precursor Low-K Film Deposition and UV Cure for Advanced Technology Node | |
KR19990057863A (ko) | 실리콘산화막과 실리콘질화막 간의 스트레스에 의한 균열 방지를 위한 반도체 소자 제조방법 | |
JP3519477B2 (ja) | 半導体装置の製造方法 | |
JP2883333B2 (ja) | 半導体装置の製造方法 | |
JP3368445B2 (ja) | 半導体装置の製造方法 | |
JP2000357687A (ja) | 半導体装置の製造方法およびプラズマcvd装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000704 |