JPH06308941A - Image display controller - Google Patents

Abstract

PURPOSE:To provide an image display controller capable of simultaneosly displaying two kinds of display data without increasing a memory capacity storing the display data. CONSTITUTION:The still picture display data of 256 colors and the moving picture age display data of 1.670 million colors are stored in an F-RAM 11 while coexisting, and these display data are converted to the serial data by a P/S conversion circuit 12, and the R, G, B display color data of the still picture are generated by delay latch circuits 13,14 and a palette RAM 15, and the R, G, B display data of the moving picture are generated by a Y latch circuit 16, a Cu latch circuit 17, a Cv latch circuit 18, the delay latch circuit 19 and an RGB matrix circuit 20, and the coordinate data of the display areas of the still picture and the moving image in a CRT picture are stored previously by an output picture switching circuit 22, and an output image switching signal is outputted to a multiplexer 21 in the boundary area of the coordinate data, and the R, G, B display color data of 256 colors and 1.670 million colors outputted to a D/A converter 23 are selected.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明は、画像表示制御装置に係
り、詳細には、動画像と静止画像をウインドウ表示する
技術に好適な画像表示制御装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image display control device, and more particularly to an image display control device suitable for a technique for displaying moving images and still images in a window.

【０００２】[0002]

【従来の技術】従来、コンピュータ上でマルチメディア
環境を実現するためのビデオ拡張機能を実現するための
画像表示制御装置は、ビデオ信号を取込んでＣＲＴ画面
内にウインドウを設定し、動画と静止画を同時に表示す
ることが可能となっている。2. Description of the Related Art Conventionally, an image display control device for realizing a video extension function for realizing a multimedia environment on a computer captures a video signal and sets a window in a CRT screen to display a moving image and a still image. It is possible to display images at the same time.

【０００３】このビデオ拡張機能を実現する画像表示制
御装置のハード構成としては、例えば、以下の（１）及
び（２）に示すものがある。As a hardware configuration of the image display control device for realizing the video extension function, there are, for example, those shown in (1) and (2) below.

【０００４】（１）ビデオ信号を取込むＲＡＭ（Random
Accesss Memory ）と静止画像信号を取込むＲＡＭを別
構成として使用、各ＲＡＭに取込んだビデオ信号及び静
止画像信号を出力段でミキシングし、静止画像は２５６
階調で表示し、ビデオ画像はフルカラー（例えば、１６
７０万階調）で表示する。(1) RAM (Random) for capturing video signals
Accesss Memory) and a RAM for fetching still image signals are used as separate components, and the video signal and still image signal fetched in each RAM are mixed at the output stage.
Display in grayscale, and video images are full-color (for example, 16
It is displayed at 700,000 gradations.

【０００５】（２）ビデオ信号を取込むＲＡＭと静止画
像信号を取込むＲＡＭを同一ＲＡＭ構成として使用と
し、静止画像、ビデオ画像ともに２５６階調で表示す
る。(2) A RAM for capturing a video signal and a RAM for capturing a still image signal are used in the same RAM configuration, and both a still image and a video image are displayed with 256 gradations.

【０００６】このような従来の画像表示制御装置の具体
的な構成例としては、例えば、図６に示すものがある。As a concrete configuration example of such a conventional image display control device, there is one shown in FIG. 6, for example.

【０００７】図６において、画像表示制御装置１は、入
力されるディジタルの表示データ（静止画像データ）の
各色（Ｒ、Ｇ、Ｂ）指定データに対応する表示データと
して、例えば、８ビットのＲ、Ｇ、Ｂ表示データを格納
するＬＵＴ（ルックアップテーブル）２ａと、ＬＵＴ２
ａから出力される各Ｒ、Ｇ、Ｂ表示データを、それぞれ
所定のアナログ信号に変換して各色のＲ、Ｇ、Ｂ表示信
号を出力するＤＡＣ２（Digital to Analog Converter
）ｂ〜２ｄとを内蔵するＲＡＭＤＡＣ２と、各色毎に
入力されるディジタルのＲ、Ｇ、Ｂビデオデータをそれ
ぞれ所定のアナログ信号に変換してＲ、Ｇ、Ｂビデオ信
号を出力するＤＡＣ３ａ〜３ｃと、ＲＡＭＤＡＣ２から
入力されるＲ、Ｇ、Ｂ表示信号あるいはＲ、Ｇ、Ｂビデ
オ信号のうち一方を選択して図外の表示装置に出力する
ビデオスイッチ４ａ〜４ｃとから構成されている。図６
において、ビデオスイッチ４ａ〜４ｃは、マルチプレク
サにより構成される。In FIG. 6, the image display control device 1 uses, for example, 8-bit R as the display data corresponding to each color (R, G, B) designation data of the input digital display data (still image data). , G, B display data storing LUT (look-up table) 2a, and LUT2
A DAC2 (Digital to Analog Converter) that converts each R, G, B display data output from a into a predetermined analog signal and outputs the R, G, B display signal of each color.
) RAM DAC 2 incorporating b to 2d, and DACs 3a to 3c for converting digital R, G, B video data input for each color into predetermined analog signals and outputting R, G, B video signals. , R, G, B display signals or R, G, B video signals input from the RAMDAC 2 and output to a display device (not shown). Figure 6
In, the video switches 4a to 4c are composed of multiplexers.

【０００８】この画像表示制御装置１では、Ｒ、Ｇ、Ｂ
表示信号及びＲ、Ｇ、Ｂビデオ信号を、その表示領域に
従ってビデオスイッチ４ａ〜４ｃを切換え制御すること
により、表示装置の表示中のウインドウ画面にテキスト
やイメージ等の静止画像と動画像を同時表示させてい
る。In this image display control device 1, R, G, B
The display signals and the R, G, B video signals are controlled to be switched by the video switches 4a to 4c according to the display areas, so that a still image such as a text or an image and a moving image are simultaneously displayed on the window screen displayed on the display device. I am letting you.

【０００９】[0009]

【発明が解決しようとする課題】しかしながら、このよ
うな従来の画像表示制御装置にあっては、上記従来の
（１）に示したビデオ信号と静止画像信号を取込むＲＡ
Ｍを別構成とする場合は、フレームＲＡＭを２系列用意
しなければならず、ＲＡＭが有効に使われていないとい
う問題点と２つのＲＡＭをダイナミックに制御する必要
があるため、その制御用のソフトが複雑になるという問
題点があった。However, in such a conventional image display control device as described above, the RA for taking in the video signal and the still image signal shown in the above-mentioned conventional (1) is used.
If M is configured separately, two series of frame RAMs must be prepared, and the problem that RAMs are not used effectively and two RAMs need to be dynamically controlled. There was a problem that the software became complicated.

【００１０】また、上記従来の（２）に示したビデオ信
号と静止画像信号を取込む同一のフレームＲＡＭを使用
する場合は、ＲＡＭの有効利用という点ではメリットが
あるが、ビデオ信号の表示階調数が２５６階調に制限さ
れるため、ビデオ表示の階調数が不足する。このため、
ビデオのフルカラー表示に合わせて静止画像表示を含む
全ての表示を１６７０万色とすると、フルカラーの階調
表示をほとんど必要としない静止画像のフレームＲＡＭ
容量が増大するという欠点があった。Further, when the same frame RAM for taking in the video signal and the still image signal shown in the above (2) is used, there is a merit in the effective use of the RAM, but the display floor of the video signal is Since the number of gradations is limited to 256 gradations, the number of gradations for video display is insufficient. For this reason,
If all the displays including the still image display are set to 16.7 million colors according to the full color display of the video, the frame RAM of the still image that hardly needs the full color gradation display.
There is a drawback that the capacity is increased.

【００１１】また、上記従来の図に示した画像表示制御
装置１では、Ｄ／Ａ変換したＲ、Ｇ、Ｂ表示信号及び
Ｒ、Ｇ、Ｂビデオ信号を、その表示領域に従ってビデオ
スイッチ４ａ〜４ｃを切換え制御することにより、表示
装置の表示中のウインドウ画面にテキストやイメージ等
の静止画像と動画像を同時表示させていたため、すなわ
ち、外部ＣＲＴ等へ出力する直前でビデオスイッチ４ａ
〜４ｃによってアナログ表示信号を切換えるようにして
いたため、ビデオスイッチ４ａ〜４ｃの切換性能によっ
て表示画像の画質が左右され、例えば、切換え時の遅延
の発生による表示色の位置ずれや切換え時の表示のブラ
ンキングの発生の他、画質が劣化する等の問題点があっ
た。Further, in the image display control device 1 shown in the above-mentioned conventional figure, the D / A converted R, G, B display signals and the R, G, B video signals are converted into video switches 4a-4c according to their display areas. Since the still image such as the text and the image and the moving image are simultaneously displayed on the window screen being displayed on the display device by controlling the switching of the switch, that is, immediately before outputting to the external CRT or the like, the video switch 4a.
Since the analog display signal is switched by the switch 4c to 4c, the image quality of the display image depends on the switching performance of the video switches 4a to 4c. In addition to the occurrence of blanking, there are problems such as deterioration of image quality.

【００１２】本発明の課題は、表示データを記憶するメ
モリ容量を増やさずに２種類の表示データを同時表示を
可能とすることである。An object of the present invention is to enable simultaneous display of two types of display data without increasing the memory capacity for storing the display data.

【００１３】[0013]

【課題を解決するための手段】本発明の手段は次の通り
である。The means of the present invention are as follows.

【００１４】請求項１記載の発明は、２種類の異なる第
１及び第２の表示データを混在して記憶する表示メモリ
と、該表示メモリから第１の表示データを読み出して第
１の画像信号を生成する第１生成手段と、該表示メモリ
から第２の表示データを読み出して第２の画像信号を生
成する第２生成手段と、前記表示メモリに格納される第
１及び第２の表示データの各表示領域に応じて前記第１
生成手段あるいは前記第２生成手段を選択して第１の画
像信号あるいは第２の画像信号を出力する選択手段と、
該選択手段により選択される第１の画像信号あるいは第
２の画像信号に基づいて２種類の異なる画像を各表示領
域に表示する表示手段と、を具備したことを特徴として
いる。According to a first aspect of the present invention, there is provided a display memory for storing two different types of first and second display data in a mixed manner, and the first display data is read from the display memory to obtain a first image signal. Generating means, second generating means for reading second display data from the display memory to generate a second image signal, and first and second display data stored in the display memory. According to each display area of the first
Selecting means for selecting the generating means or the second generating means and outputting the first image signal or the second image signal;
Display means for displaying two different types of images in each display area based on the first image signal or the second image signal selected by the selecting means.

【００１５】請求項２記載の発明は、２種類の異なる第
１及び第２の表示データを混在して記憶する表示メモリ
と、該表示メモリに格納される第１及び第２の表示デー
タの各表示領域に応じて該第１の表示データあるいは第
２の表示データを選択して出力する選択手段と、該選択
手段により選択される第１及び第２の表示データに応じ
て第１及び第２の画像信号を生成する画像生成手段と、
該画像生成手段により生成される第１の画像信号あるい
は第２の画像信号に基づいて２種類の異なる画像を各表
示領域に表示する表示手段と、を具備したことを特徴と
している。According to a second aspect of the present invention, a display memory that stores two kinds of different first and second display data in a mixed manner and each of the first and second display data stored in the display memory. Selection means for selecting and outputting the first display data or the second display data according to the display area, and first and second according to the first and second display data selected by the selection means. Image generating means for generating the image signal of
Display means for displaying two different types of images in each display area based on the first image signal or the second image signal generated by the image generating means.

【００１６】[0016]

【作用】本発明の手段の作用は次の通りである。The operation of the means of the present invention is as follows.

【００１７】請求項１記載の発明によれば、２種類の異
なる第１及び第２の表示データが表示メモリに混在して
記憶され、第１生成手段により該表示メモリから第１の
表示データが読み出されて第１の画像信号が生成され、
第２生成手段により該表示メモリから第２の表示データ
が読み出されて第２の画像信号が生成され、選択手段に
より前記表示メモリに格納される第１及び第２の表示デ
ータの各表示領域に応じて前記第１生成手段あるいは前
記第２生成手段が選択されて第１の画像信号あるいは第
２の画像信号が出力され、表示手段により該選択手段に
より選択される第１の画像信号あるいは第２の画像信号
に基づいて２種類の異なる画像が各表示領域に表示され
る。According to the first aspect of the present invention, two different kinds of first and second display data are mixedly stored in the display memory, and the first display means stores the first display data from the display memory. Read out to generate a first image signal,
The second display means reads the second display data from the display memory to generate the second image signal, and the selection means stores the display areas of the first and second display data in the display memory. According to the first generation means or the second generation means, the first image signal or the second image signal is output, and the display means selects the first image signal or the first image signal. Two different images are displayed in each display area based on the two image signals.

【００１８】請求項２記載の発明によれば、２種類の異
なる第１及び第２の表示データが表示メモリに混在して
記憶され、選択手段により該表示メモリに格納される第
１及び第２の表示データの各表示領域に応じて該第１の
表示データあるいは第２の表示データが選択されて出力
され、画像生成手段により該選択手段により選択される
第１及び第２の表示データに応じて第１及び第２の画像
信号が生成され、表示手段により該画像生成手段により
生成される第１の画像信号あるいは第２の画像信号に基
づいて２種類の異なる画像が各表示領域に表示される。According to the second aspect of the present invention, two different types of first and second display data are mixedly stored in the display memory and are stored in the display memory by the selecting means. The first display data or the second display data is selected and output in accordance with each display area of the display data, and the first and second display data is selected by the selecting means by the image generating means. First and second image signals are generated by the display means, and two different images are displayed in each display area by the display means based on the first image signal or the second image signal generated by the image generation means. It

【００１９】したがって、表示メモリの容量を増やすこ
となく２種類の異なる表示データを記憶することがで
き、２種類の異なる表示データを同時表示する際の画質
を向上することができる。その結果、マルチメディア装
置に利用可能な画像表示制御装置を提供することができ
る。Therefore, two kinds of different display data can be stored without increasing the capacity of the display memory, and the image quality at the time of simultaneously displaying two kinds of different display data can be improved. As a result, it is possible to provide an image display control device that can be used in a multimedia device.

【００２０】[0020]

【実施例】以下、図１〜図４を参照して本発明の一実施
例を説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to FIGS.

【００２１】図１〜図４は、本発明の画像表示制御装置
の一実施例を示す図である。1 to 4 are views showing an embodiment of the image display control apparatus of the present invention.

【００２２】まず、構成を説明する。図１は、画像表示
制御装置１０のブロック構成図である。この図におい
て、画像表示制御装置１０は、Ｆ−ＲＡＭ１１、Ｐ／Ｓ
変換回路１２、遅延ラッチ回路１３、１４、パレットＲ
ＡＭ１５、Ｙラッチ回路１６、Ｃｕラッチ回路１７、Ｃ
ｖラッチ回路１８、遅延ラッチ回路１９、ＲＧＢマトリ
ックス回路２０、マルチプレクサ（ＭＰＸ）２１、出力
画像切換回路２２及びＤ／Ａコンバータ２３とにより構
成される。First, the structure will be described. FIG. 1 is a block diagram of the image display control device 10. In this figure, the image display control device 10 includes an F-RAM 11 and a P / S.
Conversion circuit 12, delay latch circuits 13 and 14, palette R
AM15, Y latch circuit 16, Cu latch circuit 17, C
The v-latch circuit 18, the delay latch circuit 19, the RGB matrix circuit 20, the multiplexer (MPX) 21, the output image switching circuit 22, and the D / A converter 23.

【００２３】フレームＲＡＭ（以下、Ｆ−ＲＡＭとい
う）１１は、図外のＣＲＴに表示する一画面分の表示デ
ータを記憶するフレームメモリを形成し、格納する表示
データは、ビデオデータをＹ（輝度）／Ｃ（色差）デー
タで記憶し、その他の表示データは、１画素を８ビット
単位でＲ、Ｇ、Ｂの各色表示データに分けて記憶する。
このＦ−ＲＡＭ１１は、１フレーム内に表示可能なビデ
オデータとその他の表示データを混在して記憶する。A frame RAM (hereinafter referred to as F-RAM) 11 forms a frame memory for storing one screen of display data to be displayed on a CRT (not shown), and the display data to be stored is Y (luminance). ) / C (color difference) data, and other display data is stored by dividing one pixel into R, G, and B color display data in 8-bit units.
The F-RAM 11 stores together displayable video data and other display data in one frame.

【００２４】Ｐ／Ｓ変換回路１２は、Ｆ−ＲＡＭ１１に
記憶されるビデオデータ及びその他の表示データを８ビ
ット単位でパラレルに読み出し、シリアルデータに変換
して遅延ラッチ（ＬＡＴＣＨ）回路１３、Ｙラッチ回路
１６、Ｃｕラッチ回路１７及びＣｖラッチ回路１８に並
行して出力する。The P / S conversion circuit 12 reads the video data and other display data stored in the F-RAM 11 in parallel in units of 8 bits, converts them into serial data, and delay latch (LATCH) circuit 13 and Y latch. It outputs in parallel to the circuit 16, the Cu latch circuit 17, and the Cv latch circuit 18.

【００２５】遅延ラッチ回路１３、１４は、Ｐ／Ｓ変換
回路１２から８ビット単位で入力されるシリアルデータ
をそれぞれ１クロック間隔でラッチし、その各ラッチ動
作により２クロック分遅延させてパレットＲＡＭ１５に
出力する。The delay latch circuits 13 and 14 latch the serial data input from the P / S conversion circuit 12 in 8-bit units at 1-clock intervals, delay the clocks by 2 clocks by each latching operation, and store the data in the palette RAM 15. Output.

【００２６】パレットＲＡＭ１５は、Ｒ、Ｇ、Ｂの各色
に対応する階調表示の異なる表示色データを、それぞれ
８ビット幅で格納するメモリ容量を有し、遅延ラッチ回
路１４から８ビット単位で入力されるシリアルデータを
アドレス指定として任意のＲ、Ｇ、Ｂ毎に２５６階調の
表示色データをマルチプレクサ２１に出力する。The palette RAM 15 has a memory capacity for storing display color data of different gradation display corresponding to each color of R, G, B in an 8-bit width, and is input from the delay latch circuit 14 in 8-bit units. The display data of 256 gradations for arbitrary R, G, and B is output to the multiplexer 21 by using the serial data to be addressed.

【００２７】Ｙラッチ回路１６は、Ｐ／Ｓ変換回路１２
から８ビット単位で入力されるシリアルデータのうちＹ
（輝度）データのみを２倍のクロック間隔でラッチして
遅延ラッチ回路１９に出力する。The Y latch circuit 16 includes a P / S conversion circuit 12
Y of serial data input in 8-bit units from
Only (luminance) data is latched at double clock intervals and output to the delay latch circuit 19.

【００２８】Ｃｕラッチ回路１７は、Ｐ／Ｓ変換回路１
２から８ビット単位で入力されるシリアルデータのうち
Ｃｕ（Ｒ−Ｙ）データのみを４倍のクロック間隔でラッ
チしてＲＧＢマトリックス回路２０に出力する。The Cu latch circuit 17 is the P / S conversion circuit 1
Of the serial data input in units of 2 to 8 bits, only Cu (RY) data is latched at a clock interval of 4 times and output to the RGB matrix circuit 20.

【００２９】Ｃｖラッチ回路１８は、Ｐ／Ｓ変換回路１
２から８ビット単位で入力されるシリアルデータのうち
Ｃｖ（Ｂ−Ｙ）データのみを４倍のクロック間隔でラッ
チしてＲＧＢマトリックス回路２０に出力する。The Cv latch circuit 18 is the P / S conversion circuit 1
Of the serial data input in units of 2 to 8 bits, only the Cv (BY) data is latched at a clock interval of 4 times and output to the RGB matrix circuit 20.

【００３０】遅延ラッチ回路１９は、Ｃｕラッチ回路１
７から入力されるＣｕデータをラッチし、そのラッチ動
作により１クロック分遅延させてＲＧＢマトリックス回
路２０に出力する。The delay latch circuit 19 is the Cu latch circuit 1
The Cu data input from 7 is latched, delayed by one clock by the latch operation, and output to the RGB matrix circuit 20.

【００３１】ＲＧＢマトリックス回路２０は、Ｃｕラッ
チ回路１７、Ｃｖラッチ回路１８及び遅延ラッチ回路１
９からそれぞれ入力されるＣｕデータ、Ｃｖデータ及び
Ｙデータをフルカラー（１６７０万色）表示するための
Ｒ、Ｇ、Ｂ表示色データに変換してマルチプレクサ２１
に出力する。The RGB matrix circuit 20 includes a Cu latch circuit 17, a Cv latch circuit 18, and a delay latch circuit 1.
The multiplexer 21 converts the Cu data, the Cv data, and the Y data respectively input from 9 into R, G, B display color data for full color (16.7 million colors) display.
Output to.

【００３２】マルチプレクサ（ＭＰＸ）２１は、出力画
像切換回路２２から入力される出力画像の切換信号によ
りパレットＲＡＭ１５から入力されるＲ、Ｇ、Ｂ表示色
データとＲＧＢマトリックス回路２０から入力される
Ｒ、Ｇ、Ｂ表示色データのうち一方を選択してＤ／Ａコ
ンバータ２３に出力する。The multiplexer (MPX) 21 receives R, G, B display color data input from the palette RAM 15 and R input from the RGB matrix circuit 20 according to the output image switching signal input from the output image switching circuit 22. One of the G and B display color data is selected and output to the D / A converter 23.

【００３３】出力画像切換回路２２は、予めＣＲＴ画面
における静止画像データと動画像データの表示領域の座
標データを記憶し、この座標データの境界領域で出力画
像切換信号をＣＲＴのスキャンタイミングに合わせてマ
ルチプレクサ２１に出力し、マルチプレクサ２１からＤ
／Ａコンバータ２３に出力する２５６色と１６７０万色
のＲ、Ｇ、Ｂ表示色データを選択させる。The output image switching circuit 22 previously stores the coordinate data of the display area of the still image data and the moving image data on the CRT screen, and synchronizes the output image switching signal with the scan timing of the CRT in the boundary area of the coordinate data. Output to the multiplexer 21, and the multiplexer 21 outputs D
The R / G / B display color data of 256 colors and 16.7 million colors to be output to the / A converter 23 is selected.

【００３４】また、出力画像切換回路２２における表示
領域の識別方法としては、座標データに基づく方法に限
らず、例えば、静止画データか動画データかの識別情報
を記憶させておき、Ｆ−ＲＡＭ１１からの表示データの
読み出し時に、記憶した識別情報を参照して出力画像を
切換えるようにしてもよい。Further, the method of identifying the display area in the output image switching circuit 22 is not limited to the method based on the coordinate data, but for example, identification information of still image data or moving image data is stored and stored in the F-RAM 11 from the F-RAM 11. The output image may be switched by referring to the stored identification information when reading the display data.

【００３５】Ｄ／Ａコンバータ２３は、マルチプレクサ
２１から入力される２５６色と１６７０万色のＲ、Ｇ、
Ｂ表示色データをそれぞれアナログＲ、Ｇ、Ｂ表示色信
号に変換して図外のＣＲＴに出力する。The D / A converter 23 receives the R, G, and R colors of 256 colors and 16.7 million colors input from the multiplexer 21.
The B display color data is converted into analog R, G, B display color signals and output to a CRT (not shown).

【００３６】次に、本実施例の動作を説明する。Next, the operation of this embodiment will be described.

【００３７】まず、本実施例の画像表示制御装置１０に
より制御される表示画面の一例を図２に示す。この図２
では、２５６色の静止画像画面の一部に１６７０万色の
動画像画面が形成される場合を示しており、この表示画
面の表示データがフレーム単位でＦ−ＲＡＭ１１に記憶
されるとともに、この表示画面における静止画像及び動
画像の表示領域の座標データが出力画像切換回路２２に
記憶される。First, FIG. 2 shows an example of a display screen controlled by the image display control apparatus 10 of the present embodiment. This Figure 2
In the figure, a case where a moving image screen of 16.7 million colors is formed on a part of a still image screen of 256 colors is shown, and the display data of this display screen is stored in the F-RAM 11 on a frame-by-frame basis. Coordinate data of the display areas of the still image and the moving image on the screen are stored in the output image switching circuit 22.

【００３８】なお、本実施例の画像表示制御装置１０で
は、図２に示す静止画像及び動画像の表示領域が固定さ
れているものとして制御される。The image display control apparatus 10 of the present embodiment is controlled as if the display areas of the still image and the moving image shown in FIG. 2 are fixed.

【００３９】この図２の表示画面の表示データをＦ−Ｒ
ＡＭ１１に格納した場合の各表示データの様子を図３に
示す。図３は、図２の表示領域の境界部分（図中楕円で
囲む部分）を拡大し、境界部分における各表示データの
格納状態を示したものである。この図３において、静止
画像部分は、１ピクセルが８ビット単位のＲ、Ｇ、Ｂ表
示色データとして格納され、動画像部分は、１ピクセル
が８ビット単位のＹ（輝度）データ、Ｃｕ（Ｒ−Ｙ）デ
ータ及びＣｖ（Ｂ−Ｙ）データがＹ→Ｃｕ→Ｙ→Ｃｖの
順に格納される。The display data on the display screen of FIG.
The state of each display data when stored in the AM 11 is shown in FIG. FIG. 3 is an enlarged view of a boundary portion (a portion surrounded by an ellipse in the figure) of the display area of FIG. 2 and shows a storage state of each display data in the boundary portion. In FIG. 3, in the still image portion, 1 pixel is stored as R, G, B display color data in 8-bit units, and in the moving image portion, 1 pixel is Y (luminance) data in 8-bit units, Cu (R). -Y) data and Cv (BY) data are stored in the order of Y → Cu → Y → Cv.

【００４０】次に、図３に示したＦ−ＲＡＭ１１内の格
納表示データが、画像表示制御装置１０内で処理される
過程を図４に示す画像表示制御装置１０内各部のタイミ
ングチャートに基づいて説明する。Next, a process in which the stored display data in the F-RAM 11 shown in FIG. 3 is processed in the image display control device 10 will be described based on a timing chart of each part in the image display control device 10 shown in FIG. explain.

【００４１】図４において、上記図３に示したようにＦ
−ＲＡＭ１１内に格納された表示データは、まず、Ｐ／
Ｓ変換回路１２によって８ビット単位で読み出され、シ
リアルデータに変換されて遅延ラッチ回路１３、Ｙラッ
チ回路１６、Ｃｕラッチ回路１７及びＣｖラッチ回路１
８に同時に出力される（図４（ａ）参照）。In FIG. 4, as shown in FIG.
-Display data stored in the RAM 11 should be P /
The S conversion circuit 12 reads the data in units of 8 bits, converts it into serial data, and delay latch circuit 13, Y latch circuit 16, Cu latch circuit 17, and Cv latch circuit 1
8 simultaneously (see FIG. 4 (a)).

【００４２】遅延ラッチ回路１３に入力された表示デー
タは、そのラッチ動作により１クロック分遅延されて、
遅延ラッチ回路１４に出力され（図４（ｂ）参照）、さ
らに、遅延ラッチ回路１４のラッチ動作により１クロッ
ク分遅延されてパレットＲＡＭ１５に出力される（図４
（ｃ）参照）。パレットＲＡＭ１５では、その８ビット
単位で入力される表示データによりアドレス指定される
任意の２５６階調のＲ、Ｇ、Ｂ表示色データがマルチプ
レクサ２１に出力される。The display data input to the delay latch circuit 13 is delayed by one clock by the latch operation,
It is output to the delay latch circuit 14 (see FIG. 4B), further delayed by one clock by the latch operation of the delay latch circuit 14 and output to the palette RAM 15 (FIG. 4).
(See (c)). In the palette RAM 15, R, G, B display color data of arbitrary 256 gradations addressed by the display data input in units of 8 bits are output to the multiplexer 21.

【００４３】一方、Ｙラッチ回路１６では、入力される
表示データのうちＹデータのみが通常のクロックの２倍
のクロックでラッチされ、そのラッチ動作により２クロ
ック分遅延されて遅延ラッチ回路１９に出力される（図
４（ｄ）参照）。遅延ラッチ回路１９では、そのラッチ
動作により１クロック分遅延されてＹデータがＲＧＢマ
トリックス回路２０に出力される（図４（ｅ）参照）。On the other hand, in the Y latch circuit 16, only the Y data of the input display data is latched by a clock twice the normal clock, and the latch operation delays it by 2 clocks and outputs it to the delay latch circuit 19. (See FIG. 4D). The delay latch circuit 19 delays by one clock by the latch operation and outputs the Y data to the RGB matrix circuit 20 (see FIG. 4E).

【００４４】また、Ｃｕラッチ回路１７及びＣｖラッチ
回路１８では、入力される表示データのうちＣｕデータ
及びＣｖデータのみが通常のクロックの４倍のクロック
でラッチされ、その各ラッチ動作によりＣｕデータは４
クロック分遅延され、Ｃｖデータは６クロック分遅延さ
れてＲＧＢマトリックス回路２０に出力される（図４
（ｆ）、（ｇ）参照）。ＲＧＢマトリックス回路２０で
は、遅延ラッチ回路１９、Ｃｕラッチ回路１７及びＣｖ
ラッチ回路１８からパラレルに入力される８ビット単位
のＹデータ、Ｃｕデータ及びＣｖデータは、Ｒ、Ｇ、Ｂ
各々が８ビット単位で１６７０万階調を表示するための
表示色データに変換されてマルチプレクサ２１に出力さ
れる。Further, in the Cu latch circuit 17 and the Cv latch circuit 18, only the Cu data and the Cv data among the input display data are latched at a clock which is four times as high as the normal clock, and the Cu data is converted by each latch operation. Four
The Cv data is delayed by 6 clocks and delayed by 6 clocks and output to the RGB matrix circuit 20 (FIG. 4).
(See (f) and (g)). In the RGB matrix circuit 20, the delay latch circuit 19, the Cu latch circuit 17, and the Cv
The 8-bit unit Y data, Cu data, and Cv data input in parallel from the latch circuit 18 are R, G, and B.
Each is converted into display color data for displaying 16.7 million gradations in units of 8 bits and output to the multiplexer 21.

【００４５】マルチプレクサ２１では、出力画像切換回
路２２により上記図３の表示境界領域で出力される切換
信号に従って、パレットＲＡＭ１５及びＲＧＢマトリッ
クス回路２０から入力される２５６階調のＲ、Ｇ、Ｂ表
示色データと１６７０階調のＲ、Ｇ、Ｂ表示色データう
ち一方が選択されてＤ／Ａコンバータ２１に出力される
（図４（ｈ）、（ｉ）参照）。In the multiplexer 21, the R, G, B display colors of 256 gradations input from the palette RAM 15 and the RGB matrix circuit 20 according to the switching signal output from the output image switching circuit 22 in the display boundary area of FIG. One of the data and the R, G, B display color data of 1670 gradations is selected and output to the D / A converter 21 (see FIGS. 4H and 4I).

【００４６】Ｄ／Ａコンバータ２１では、マルチプレク
サ２１から入力される２５６階調のＲ、Ｇ、Ｂ表示色デ
ータと１６７０階調のＲ、Ｇ、Ｂ表示色データがアナロ
グＲ、Ｇ、Ｂ表示色信号に変換されて図外のＣＲＴに出
力される。In the D / A converter 21, the R, G, B display color data of 256 gradations and the R, G, B display color data of 1670 gradations input from the multiplexer 21 are converted into analog R, G, B display colors. It is converted into a signal and output to a CRT (not shown).

【００４７】したがって、本実施例の画像表示制御装置
１０では、静止画像と動画像の表示データをＦ−ＲＡＭ
１１に混在して記憶可能とし、さらに、その異なる表示
データの表示領域を予め記憶し、８ビット単位で２５６
色の静止画像表示データと１６７０万色の動画像表示デ
ータとを記憶した表示領域に従ってダイナミックに切換
えて出力するようにしたため、従来と同じ容量のＲＡＭ
サイズで静止画像と動画像の表示データをＣＲＴに表示
することができ、画像表示制御装置１０をマルチメディ
ア用の表示制御回路として利用することができる。Therefore, in the image display control device 10 of this embodiment, the display data of the still image and the moving image are stored in the F-RAM.
11 can be mixed and stored, and the display areas of the different display data are stored in advance, and 256 units can be stored in 8-bit units.
Since the still image display data of color and the moving image display data of 16.7 million colors are dynamically switched and output according to the stored display area, the RAM having the same capacity as the conventional one
Display data of a still image and a moving image can be displayed on a CRT in size, and the image display control device 10 can be used as a display control circuit for multimedia.

【００４８】また、上記従来の図６に示した画像表示制
御装置１では、Ｄ／Ａ変換したＲ、Ｇ、Ｂ表示信号及び
Ｒ、Ｇ、Ｂビデオ信号を、その表示領域に従ってビデオ
スイッチ４ａ〜４ｃを切換え制御することにより、表示
装置の表示中のウインドウ画面にテキストやイメージ等
の静止画像と動画像を同時表示させていたため、すなわ
ち、外部ＣＲＴ等へ出力する直前でビデオスイッチ４ａ
〜４ｃによってアナログ表示信号を切換えるようにして
いたため、ビデオスイッチ４ａ〜４ｃの切換性能によっ
て表示画像の画質が左右され、例えば、切換え時の遅延
の発生による表示色の位置ずれや切換え時の表示のブラ
ンキングの発生の他、画質が劣化する等の問題点があっ
た。Further, in the conventional image display control device 1 shown in FIG. 6, the D / A converted R, G, B display signals and the R, G, B video signals are converted to video switches 4a to 4d according to their display areas. By controlling the switching of 4c, a still image such as a text or an image and a moving image are simultaneously displayed on the window screen displayed on the display device, that is, immediately before outputting to an external CRT or the like, the video switch 4a.
Since the analog display signal is switched by the switch 4c to 4c, the image quality of the display image depends on the switching performance of the video switches 4a to 4c. In addition to the occurrence of blanking, there are problems such as deterioration of image quality.

【００４９】この従来の画像表示制御装置１における問
題点を解決する画像表示制御装置を図５に示し、その動
作を説明する。An image display control device which solves the problems in the conventional image display control device 1 is shown in FIG. 5, and its operation will be described.

【００５０】図５において、画像表示制御装置３０は、
通常の表示データ（静止画像データ）がＬＵＴ（ルック
アップテーブル）に入力され、この表示データのアドレ
ス指定によりＲ、Ｇ、Ｂの表示色データが選択されてマ
ルチプレクサ３２に出力される。また、ビデオデータ
は、上記図１に示したビデオデータ処理用の各ラッチ回
路１６〜１９及びＲＧＢマトリックス回路２０等により
処理された後、フルカラーのＲ、Ｇ、Ｂビデオデータと
してマルチプレクサ３２に入力される。In FIG. 5, the image display control device 30 is
Normal display data (still image data) is input to an LUT (look-up table), and R, G, B display color data is selected by the addressing of this display data and output to the multiplexer 32. The video data is processed by the latch circuits 16 to 19 for processing the video data and the RGB matrix circuit 20 shown in FIG. 1, and then input to the multiplexer 32 as full-color R, G, B video data. It

【００５１】マルチプレクサ３２では、上記図１に示し
た出力画像切換回路２２から切換信号が入力されてお
り、この切換信号に基づいてＬＵＴ３１及び外部からパ
ラレルに入力されるＲ、Ｇ、Ｂ表示色データ及びＲ、
Ｇ、Ｂビデオデータのうち一方が選択されてＤＡＣ３３
〜３５に出力される。ＤＡＣ３３〜３５では、マルチプ
レクサ３２から入力されるＲ、Ｇ、Ｂ表示色データ毎及
びＲ、Ｇ、Ｂビデオデータ毎に所定のアナログ表示色信
号及びビデオ信号に変換されて図外のＣＲＴに出力され
る。In the multiplexer 32, the switching signal is input from the output image switching circuit 22 shown in FIG. 1, and based on the switching signal, the LUT 31 and R, G, B display color data input in parallel from the outside. And R,
One of the G and B video data is selected and the DAC 33
Is output to ~ 35. The DACs 33 to 35 convert the R, G, and B display color data and the R, G, and B video data input from the multiplexer 32 into predetermined analog display color signals and video signals and output them to a CRT (not shown). It

【００５２】したがって、この画像表示制御装置３０で
は、Ｄ／Ａ変換前に出力すべき表示データとビデオデー
タをマルチプレクサ３２により切換えているため、すな
わち、Ｒ、Ｇ、Ｂ表示色データ及びＲ、Ｇ、Ｂビデオデ
ータともにディジタルデータの時に切換えているため、
切換え時の遅延の発生による表示色の位置ずれや切換え
時の表示のブランキング等が発生せず、画質の劣化を抑
えることができ、高画質の静止画像と動画像を表示する
ことができる。また、この画像表示制御装置３０をマル
チメディア用の表示制御回路として利用することがで
き、マルチメディア装置の表示画質を向上することがで
きる。Therefore, in the image display control device 30, the display data and the video data to be output before D / A conversion are switched by the multiplexer 32, that is, R, G, B display color data and R, G. Since both B and B video data are switched when they are digital data,
Positional deviation of display colors due to delay at the time of switching and display blanking at the time of switching do not occur, deterioration of image quality can be suppressed, and high-quality still images and moving images can be displayed. Further, the image display control device 30 can be used as a display control circuit for multimedia, and the display image quality of the multimedia device can be improved.

【００５３】なお、上記実施例では、静止画像と動画像
を予め表示領域を固定したウインドウに同時表示する場
合を示したが、ウインドウの表示位置及び表示範囲をア
クティブに変更可能とした場合は、出力画像切換回路に
設定する表示領域の座標データを変更されるウインドウ
の表示位置及び表示範囲をアクティブに変更することに
より、上記実施例と同様に出力画像の切換制御が可能で
ある。In the above embodiment, the case where the still image and the moving image are simultaneously displayed in the window whose display area is fixed has been described. However, when the display position and the display range of the window can be actively changed, By actively changing the display position and the display range of the window in which the coordinate data of the display area set in the output image switching circuit is changed, the output image switching control can be performed as in the above embodiment.

【００５４】また、表示する画像は、静止画像と動画像
に限らず、例えば、その他の表示データの組み合わせに
ついても、本発明の画像表示制御装置が適用可能である
ことは勿論である。The image to be displayed is not limited to a still image and a moving image, and it goes without saying that the image display control device of the present invention can be applied to other combinations of display data.

【００５５】[0055]

【発明の効果】本発明によれば、表示メモリの容量を増
やすことなく２種類の異なる表示データを記憶すること
ができ、２種類の異なる表示データを同時表示する際の
画質を向上することができる。その結果、マルチメディ
ア装置に利用可能な画像表示制御装置を提供することが
できる。According to the present invention, two kinds of different display data can be stored without increasing the capacity of the display memory, and the image quality when simultaneously displaying two kinds of different display data can be improved. it can. As a result, it is possible to provide an image display control device that can be used in a multimedia device.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明の画像表示制御装置のブロック構成図。FIG. 1 is a block configuration diagram of an image display control device of the present invention.

【図２】図１の画像表示制御装置により制御される表示
画面の一例を示す図。FIG. 2 is a diagram showing an example of a display screen controlled by the image display control device of FIG.

【図３】図２の表示画面の表示データを図１のＦ−ＲＡ
Ｍに格納した状態を示す図。3 shows the display data of the display screen of FIG. 2 on the F-RA of FIG.
The figure which shows the state stored in M.

【図４】図１の画像表示制御装置内の各部における動作
を説明するためデータ及び制御信号のタイミングチャー
ト。FIG. 4 is a timing chart of data and control signals for explaining the operation of each unit in the image display control device of FIG.

【図５】本発明のその他の画像表示制御装置の要部ブロ
ック構成図。FIG. 5 is a block diagram of a main part of another image display control device of the present invention.

【図６】従来の画像表示制御装置の要部ブロック構成
図。FIG. 6 is a block diagram of a main part of a conventional image display control device.

【符号の説明】[Explanation of symbols]

１０ 画像表示制御装置 １１ Ｆ−ＲＡＭ １２ Ｐ／Ｓ変換回路 １３、１４、１９ 遅延ラッチ回路 １５ パレットＲＡＭ １６ Ｙラッチ回路 １７ Ｃｕラッチ回路 １８ Ｃｖラッチ回路 ２０ ＲＧＢマトリックス回路 ２１ マルチプレクサ ２２ 出力画像切換回路 ２３ Ｄ／Ａコンバータ 10 image display control device 11 F-RAM 12 P / S conversion circuit 13, 14, 19 delay latch circuit 15 palette RAM 16 Y latch circuit 17 Cu latch circuit 18 Cv latch circuit 20 RGB matrix circuit 21 multiplexer 22 output image switching circuit 23 D / A converter

Claims (2)

【特許請求の範囲】[Claims] 【請求項１】 ２種類の異なる第１及び第２の表示デー
タを混在して記憶する表示メモリと、 該表示メモリから第１の表示データを読み出して第１の
画像信号を生成する第１生成手段と、 該表示メモリから第２の表示データを読み出して第２の
画像信号を生成する第２生成手段と、 前記表示メモリに記憶される第１及び第２の表示データ
の各表示領域に応じて前記第１生成手段あるいは前記第
２生成手段を選択して第１の画像信号あるいは第２の画
像信号を出力する選択手段と、 該選択手段により選択される第１の画像信号あるいは第
２の画像信号に基づいて２種類の異なる画像を各表示領
域に表示する表示手段と、 を具備したことを特徴とする画像表示制御装置。1. A display memory that stores two different types of first and second display data in a mixed manner, and a first generation that reads the first display data from the display memory and generates a first image signal. Means for reading out the second display data from the display memory to generate a second image signal, and the display area for storing the first and second display data stored in the display memory. Selecting means for outputting the first image signal or the second image signal by selecting the first generating means or the second generating means, and the first image signal or the second image signal selected by the selecting means. An image display control apparatus comprising: a display unit that displays two different images in each display area based on an image signal. 【請求項２】 ２種類の異なる第１及び第２の表示デー
タを混在して記憶する表示メモリと、 該表示メモリに記憶される第１及び第２の表示データの
各表示領域に応じて該第１の表示データあるいは第２の
表示データを選択して出力する選択手段と、 該選択手段により選択される第１及び第２の表示データ
に応じて第１及び第２の画像信号を生成する画像生成手
段と、 該画像生成手段により生成される第１の画像信号あるい
は第２の画像信号に基づいて２種類の異なる画像を各表
示領域に表示する表示手段と、 を具備したことを特徴とする画像表示制御装置。2. A display memory that stores two different types of first and second display data in a mixed manner, and the display memory according to each display area of the first and second display data stored in the display memory. Selection means for selecting and outputting the first display data or the second display data, and generating first and second image signals according to the first and second display data selected by the selection means. Image forming means and display means for displaying two kinds of different images in each display area based on the first image signal or the second image signal generated by the image generating means. Image display control device.