JPH06308915A - Control device for display and method - Google Patents

Abstract

PURPOSE:To unneccessitate a surplus frame memory and line memory. CONSTITUTION:This device is provided with a X driver circuit 51 in which a horizontal video signal of one field is successively extracted from a PAL video signal and the extracted horizontal video signal of one field is supplied to each horizontal pixel lines of a NTSC liquid crystal display panel, a Y driver circuit 31 which selects successively all horizontal pixel lines of a liquid crystal display panel 1 by the number of setting synchronizing with operation of this X driver circuit 51, and a logic gate circuit 33 in which the Y driver circuit 31 sets a selecting unit with which one horizontal pixel line and two horizontal pixel lines are simultaneously selected, these selecting units are combined with the prescribed ratio, and which changes the number of setting based on a selecting pattern in which this combination is repeated every horizontal video signal of the prescribed numbers.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明は水平走査方向に伸びる複
数の画素ラインを有するフラットパネルディスプレイの
ための表示制御装置および方法に関し、特に水平画素ラ
イン数より多くの水平映像信号数を持つ方式のビデオ信
号によりフラットパネルディスプレイを駆動する表示制
御装置および方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a display control apparatus and method for a flat panel display having a plurality of pixel lines extending in a horizontal scanning direction, and more particularly to a display control apparatus and method having a number of horizontal video signals larger than the number of horizontal pixel lines. The present invention relates to a display control device and method for driving a flat panel display with a video signal.

【０００２】[0002]

【従来の技術】ＮＴＳＣ(National Television System
Comittee) 方式およびＰＡＬ(Phase Alternation by Li
ne) 方式は、インターレース走査を行なうＣＲＴディス
プレイを有するカラーテレビジョンにおいて用いられる
ビデオ信号の規格として知られる。ＮＴＳＣ方式は１／
３０秒に等しい５２５Ｈ（Ｈ：水平走査期間）の１フレ
ーム画像表示期間を有する。他方、ＰＡＬ方式は１／２
５秒に等しい６２５Ｈ（Ｈ：水平走査期間）の１フレー
ム画像表示期間を有する。2. Description of the Related Art NTSC (National Television System)
Comittee) method and PAL (Phase Alternation by Li
The ne) system is known as a standard for video signals used in a color television having a CRT display that performs interlaced scanning. NTSC method is 1 /
It has a one-frame image display period of 525H (H: horizontal scanning period) equal to 30 seconds. On the other hand, the PAL method is 1/2
It has a one-frame image display period of 625H (H: horizontal scanning period) equal to 5 seconds.

【０００３】図７は典型的ＮＴＳＣディスプレイにおい
て有効な１フレーム分のＮＴＳＣビデオ信号を示し、図
８は典型的ＰＡＬディスプレイにおいて有効な１フレー
ム分のＰＡＬビデオ信号を示す。インターレース走査で
は、水平走査線がスクリーンの奇数フィールドに順次描
かれ、この後スクリーンの偶数フィールドに順次描かれ
る。各フィールドの走査後、走査位置は図７および図８
に示す垂直ブランキング期間ＴＧにおいて次のフィール
ドの走査開始位置に戻される。この垂直ブランキング期
間ＴＧ、その他同期制御期間は１フレームの画像表示期
間に含まれる必要があるため、これが各ビデオ信号ＶＳ
に対応して実際に描くことができる水平走査線数を制約
する。この結果、有効水平映像信号数ＳｍはＮＴＳＣビ
デオ信号において約４７０に減少し、ＰＡＬビデオ信号
において約５７０に減少する。FIG. 7 shows an NTSC video signal for one frame which is effective in a typical NTSC display, and FIG. 8 shows a PAL video signal for one frame which is effective in a typical PAL display. In interlaced scanning, horizontal scan lines are sequentially drawn in the odd fields of the screen and then in the even fields of the screen. After the scanning of each field, the scanning position is shown in FIGS.
In the vertical blanking period TG shown in, the scanning is returned to the scanning start position of the next field. Since the vertical blanking period TG and other synchronization control periods need to be included in the image display period of one frame, this is the same for each video signal VS.
The number of horizontal scanning lines that can be actually drawn is restricted corresponding to. As a result, the number of effective horizontal video signals Sm is reduced to about 470 for NTSC video signals and to about 570 for PAL video signals.

【０００４】液晶ディスプレイのようなフラットパネル
ディスプレイは、ＣＲＴディスプレイの水平走査線に相
当する複数の水平画素ラインを有する。液晶ディスプレ
イの表示制御では、隣接する２水平画素ラインを選択
し、同一の水平映像信号をこれら水平画素ラインに供給
することにより各フィールドの走査期間においてすべて
の水平画素ラインが駆動される。この制御は、全水平画
素ラインの半分が１フィールドの走査期間において駆動
される場合に画像品質がＣＲＴディスプレイと比較して
劣化するという問題を解消するために行われる。A flat panel display such as a liquid crystal display has a plurality of horizontal pixel lines corresponding to the horizontal scanning lines of a CRT display. In the display control of the liquid crystal display, adjacent two horizontal pixel lines are selected and the same horizontal video signal is supplied to these horizontal pixel lines, whereby all the horizontal pixel lines are driven in the scanning period of each field. This control is performed in order to solve the problem that the image quality deteriorates as compared with the CRT display when half of all the horizontal pixel lines are driven in the scanning period of one field.

【０００５】[0005]

【発明が解決しようとする課題】液晶ディスプレイは可
搬性においてＣＲＴディスプレイよりも優れている。し
かし、例えばＮＴＳＣ液晶ディスプレイがＰＡＬ方式を
ビデオ信号の規格として採用する地域に持って行かれた
場合、この液晶ディスプレイに正常な表示動作を行わせ
ることができない。すなわち、ＰＡＬビデオ信号はＮＴ
ＳＣ液晶ディスプレイに通常設けられる約４７０本の水
平画素ラインを越える約５７０個の水平映像信号を有す
る。これは、液晶ディスプレイの水平画素ライン数を不
足させるため、上部および下部が欠落した画像を表示さ
せざるを得ない。Liquid crystal displays are more portable than CRT displays. However, if the NTSC liquid crystal display is brought to an area where the PAL system is adopted as a video signal standard, the liquid crystal display cannot be operated normally. That is, the PAL video signal is NT
It has approximately 570 horizontal video signals, which exceeds the approximately 470 horizontal pixel lines normally provided in SC liquid crystal displays. This causes the number of horizontal pixel lines of the liquid crystal display to be insufficient, so that an image in which the upper portion and the lower portion are missing must be displayed.

【０００６】従来、次のような表示制御装置がＰＡＬビ
デオ信号の水平映像信号数とＮＴＳＣ液晶ディスプレイ
の水平画素ライン数との差を補償するために開発されて
いる。Conventionally, the following display control device has been developed to compensate for the difference between the number of horizontal video signals of PAL video signal and the number of horizontal pixel lines of NTSC liquid crystal display.

【０００７】第１の表示制御装置は、例えば１フレーム
分のＰＡＬビデオ信号をフレームメモリ（またはライン
メモリ）に格納し、格納したＰＡＬビデオ信号に含まれ
る水平映像信号について補間および間引きをデジタルプ
ロセッサにより行なって、各フィールド分の水平映像信
号数を約２３５に低減する。１フィールドの走査期間に
おいて、これら水平映像信号の各々は対応する２水平画
素ラインに供給される。しかし、この装置の製造コスト
はフレームメモリおよびデジタルプロセッサの使用によ
り増大する。The first display control device stores, for example, a PAL video signal for one frame in a frame memory (or a line memory), and a digital processor performs interpolation and thinning on a horizontal video signal included in the stored PAL video signal. Then, the number of horizontal video signals for each field is reduced to about 235. In the scanning period of one field, each of these horizontal video signals is supplied to the corresponding two horizontal pixel lines. However, the cost of manufacturing this device is increased by the use of frame memories and digital processors.

【０００８】第２の表示制御装置は、液晶ディスプレイ
の５水平画素ラインを３水平映像信号に割り当てること
によりＰＡＬビデオ信号に含まれる有効な水平映像信号
の全てを使用する。このため、液晶ディスプレイの全水
平画素ラインが順次選択される間に、例えば第１水平映
像信号が隣合う第１および第２水平画素ラインに、第２
水平映像信号が隣合う第３および第４水平画素ライン
に、また第３水平映像信号が第５水平画素ラインにそれ
ぞれ供給される。このようにして第２表示制御装置では
有効な水平映像信号の間引きがなくなるため第１表示制
御装置に比べて自然な画像が得られる。しかし、この装
置は余剰のラインメモリ等を必要とする構成であるた
め、これが製造コストを増大させてしまう。The second display controller uses all of the effective horizontal video signals contained in the PAL video signal by allocating 5 horizontal pixel lines of the liquid crystal display to 3 horizontal video signals. Therefore, while all the horizontal pixel lines of the liquid crystal display are sequentially selected, for example, the first horizontal video signal is applied to the adjacent first and second horizontal pixel lines to the second horizontal pixel line.
The horizontal video signal is supplied to the adjacent third and fourth horizontal pixel lines, and the third horizontal video signal is supplied to the fifth horizontal pixel line. In this way, in the second display control device, effective horizontal video signal thinning is eliminated, so that a more natural image can be obtained as compared with the first display control device. However, since this device requires a surplus line memory and the like, this increases the manufacturing cost.

【０００９】本発明の目的は、表示画像の不自然さを招
くことなくフラットパネルディスプレイの水平画素ライ
ン数とビデオ信号の水平映像信号数との差を補償するた
めに余剰なフレームメモリやラインメモリを必要としな
い表示制御装置および方法を提供することにある。An object of the present invention is to provide an extra frame memory or line memory for compensating for the difference between the number of horizontal pixel lines of a flat panel display and the number of horizontal video signals of a video signal without causing unnaturalness of a displayed image. It is an object of the present invention to provide a display control device and method that do not require the above.

【００１０】[0010]

【課題を解決するための手段】本発明によれば、Ｎ本の
水平画素ラインを有するディスプレイを１フィールドあ
たりＮより少ないＭ個の水平映像信号を含むビデオ信号
により駆動するための表示制御装置であって、ビデオ信
号から水平映像信号を順次取得し、取得された水平映像
信号を水平画素ラインの各々に供給する供給部と、この
供給部が１水平映像信号を水平画素ラインの各々に供給
する毎に設定数ずつこれら水平画素ラインを順次選択す
る選択部とを備え、この選択部は少なくとも第１数の水
平画素ラインおよび第２数の水平画素ラインを一度に選
択する選択単位とし、これら選択単位を所定の比率で組
合せ、この組合せを所定数の水平映像信号毎に繰り返す
ような選択パターンに基づいて設定数を変更し、これに
よりＮ本の水平画素ラインをＭ個の有効水平映像信号の
ほぼ全てに割り当てる変更部を有する表示制御装置が提
供される。According to the present invention, there is provided a display control device for driving a display having N horizontal pixel lines by a video signal containing M horizontal video signals less than N per field. Therefore, a horizontal video signal is sequentially acquired from the video signal, and a supply unit that supplies the acquired horizontal video signal to each of the horizontal pixel lines, and this supply unit supplies one horizontal video signal to each of the horizontal pixel lines. And a selection unit that sequentially selects the set number of horizontal pixel lines for each set, and the selection unit is a selection unit that selects at least the first number of horizontal pixel lines and the second number of horizontal pixel lines at a time, and selects these. The units are combined at a predetermined ratio, and the set number is changed based on a selection pattern in which this combination is repeated for every predetermined number of horizontal video signals, whereby N horizontal images are obtained. Display control apparatus is provided with a changing unit for allocating a line in almost all M usable horizontal video signal.

【００１１】さらに本発明によれば、Ｎ本の水平画素ラ
インを有するディスプレイを１フィールドあたりＮより
少ないＭ個の水平映像信号を含むビデオ信号により駆動
するための表示制御方法であって、ビデオ信号から水平
映像信号を順次取得し、取得された水平映像信号を水平
画素ラインの各々に供給するステップと、この供給ステ
ップが１水平映像信号を水平画素ラインの各々に供給す
る毎に設定数ずつこれら水平画素ラインを順次選択する
ステップとを備え、この選択ステップは少なくとも第１
数の水平画素ラインおよび第２数の水平画素ラインを一
度に選択する選択単位とし、これら選択単位を所定の比
率で組合せ、この組合せを所定数の水平映像信号毎に繰
り返すような選択パターンに基づいて設定数を変更し、
これによりＮ本の水平画素ラインをＭ個の有効水平映像
信号にほぼ全てに割り当てるステップを有する表示制御
方法が提供される。Further, according to the present invention, there is provided a display control method for driving a display having N horizontal pixel lines by a video signal including M horizontal video signals, which is less than N per field. From each of which the horizontal video signal is sequentially acquired, and the acquired horizontal video signal is supplied to each of the horizontal pixel lines; Sequentially selecting horizontal pixel lines, the selecting step comprising at least a first step.
A number of horizontal pixel lines and a second number of horizontal pixel lines are selected as a selection unit at a time, these selection units are combined at a predetermined ratio, and this combination is repeated for every predetermined number of horizontal video signals. Change the number of settings,
This provides a display control method having a step of allocating N horizontal pixel lines to almost all M effective horizontal video signals.

【００１２】[0012]

【作用】この表示制御装置および方法は、Ｎ本の水平画
素ラインを有するディスプレイを１フィールドあたりＮ
より少ないＭ個の水平映像信号を含むビデオ信号により
駆動する場合にＮ本の水平画素ラインをＭ個の水平映像
信号のほぼ全てに割り当てるためにこれら水平画素ライ
ンを設定数ずつ選択する。この設定数は、第１数の水平
画素ラインおよび第２数の水平画素ラインを一度に選択
する選択単位とし、これらを所定の比率で含む組合せを
所定数の水平映像信号毎に繰り返すような選択パターン
に基づいて変更される。このため、有効な水平映像信号
の間引処理を行なうことなくビデオ信号の水平映像信号
数とディスプレイの水平画素ライン数との差を補償する
ことができる。この場合、余剰なフレームメモリやライ
ンメモリが必要されない。さらに、ビデオ信号に含まれ
る表示に有効な水平映像信号の略全てが使用されるた
め、従来の表示制御装置と同様に優れた画像品質が得ら
れる。This display control apparatus and method can display a display having N horizontal pixel lines in N fields per field.
When driving with a video signal including a smaller number of M horizontal video signals, the horizontal pixel lines are selected by a set number in order to allocate N horizontal pixel lines to almost all of the M horizontal video signals. The set number is a selection unit for selecting the first number of horizontal pixel lines and the second number of horizontal pixel lines at a time, and a combination including these in a predetermined ratio is repeated for every predetermined number of horizontal video signals. It changes based on the pattern. Therefore, it is possible to compensate for the difference between the number of horizontal video signals of the video signal and the number of horizontal pixel lines of the display without performing effective thinning processing of the horizontal video signals. In this case, no extra frame memory or line memory is needed. Further, since almost all of the horizontal video signal included in the video signal and effective for display is used, excellent image quality can be obtained as in the conventional display control device.

【００１３】また、一度に選択される水平画素ライン数
が選択パターンに基づいて変更されるため、複雑なタイ
ミング制御が各水平映像信号をディスプレイの水平画素
ラインに供給するために必要とされない。Also, since the number of horizontal pixel lines selected at a time is changed based on the selection pattern, complex timing control is not required to supply each horizontal video signal to the horizontal pixel lines of the display.

【００１４】[0014]

【実施例】以下、本発明の一実施例に係る液晶表示装置
を図面を参照して説明する。この液晶表示装置は、ＮＴ
ＳＣ方式をビデオ信号の規格として採用する地域で主に
使用される。しかし、ＮＴＳＣビデオ信号に加えてＰＡ
Ｌビデオ信号も使用可能である。この液晶表示装置はＮ
ＴＳＣ液晶表示パネル１と、この液晶表示パネル１の表
示制御部２とを備える。DESCRIPTION OF THE PREFERRED EMBODIMENTS A liquid crystal display device according to an embodiment of the present invention will be described below with reference to the drawings. This liquid crystal display device is
It is mainly used in areas where the SC system is adopted as a standard for video signals. However, in addition to the NTSC video signal, PA
L video signals can also be used. This liquid crystal display device has N
A TSC liquid crystal display panel 1 and a display control unit 2 of the liquid crystal display panel 1 are provided.

【００１５】図３はＮＴＳＣ液晶表示パネル１の一部を
示す。この図に示すように、液晶表示パネル１は光透過
性を各々有するマトリクスアレイ基板１１、対向基板１
２、および液晶層１３を有する。液晶層１３はマトリク
スアレイ基板１１と対向基板１２との間に挿入され、保
持される。液晶表示パネル１の背面側には、バックライ
ト１４および光拡散板１５が設けられる。バックライト
１４は液晶表示パネル１の光源として機能する。光拡散
板１５はバックライト１４および液晶表示パネル１間に
配置され、バックライト１４から照射される光を拡散さ
せる。FIG. 3 shows a part of the NTSC liquid crystal display panel 1. As shown in this figure, the liquid crystal display panel 1 includes a matrix array substrate 11 and a counter substrate 1 each having a light transmitting property.
2 and a liquid crystal layer 13. The liquid crystal layer 13 is inserted and held between the matrix array substrate 11 and the counter substrate 12. A backlight 14 and a light diffusion plate 15 are provided on the back side of the liquid crystal display panel 1. The backlight 14 functions as a light source of the liquid crystal display panel 1. The light diffusion plate 15 is disposed between the backlight 14 and the liquid crystal display panel 1, and diffuses the light emitted from the backlight 14.

【００１６】マトリクスアレイ基板１１は光拡散板１５
によって拡散された光を偏光する偏光板１６、この偏光
板１６に接合されるガラスプレート１７、およびガラス
プレート１７上に形成されるＩＴＯ(Indium Tin Oxide)
の透明画素電極１８のアレイを有する。このアレイは４
７０行×１４４０列のマトリクスとして形成され、これ
ら行は各々ＣＲＴ画面での水平走査方向に相当する方向
に並べられる１４４０個の画素電極１８を含み、これら
列は各々ＣＲＴ画面での垂直走査方向に相当する方向に
並べられる４７０個の画素電極１８を含む。マトリクス
アレイ基板１１はさらにいずれもガラスプレート１７上
に形成される４７０本の行線Ｙ１−Ｙ４７０、１４４０
本の列線Ｘ１−Ｘ１４４０、４７０×１４４０個のアナ
ログスイッチとしての薄膜トランジスタ１９を有する。
行線Ｙ１−Ｙ４７０は画素電極アレイの行に沿って形成
され、列線Ｘ１−Ｘ１４４０は画素電極アレイの列に沿
って形成され、薄膜トランジスタ１９はスイッチング素
子として行線Ｙ１−Ｙ４７０および列線Ｘ１−Ｘ１４４
０の交差点の近傍に形成される。マトリクスアレイ基板
１１の行線Ｙ１−Ｙ４７０および列線Ｘ１−Ｘ１４４０
の交差位置には、シリコンオキサイドおよびアモルファ
スシリコンで構成される層間絶縁層２０Ａが配置され、
配線間の絶縁性を確保する。また、各薄膜トランジスタ
１９の活性層２０Ｂはアモルファスシリコンで構成され
る。（例えば多結晶がシリコン活性層２０Ｂの材料とし
て用いられてもよい。）層間絶縁層２０Ａは行線Ｙ１−
Ｙ４７０および列線Ｘ１−Ｘ１４４０の間に挿入され、
これらを互いに絶縁する。各薄膜トランジスタ１９は対
応する画素電極に接続されるソース電極１９Ａ、対応す
る列線に接続されるドレイン電極１９Ｂ、および対応す
る行線の一部で構成されるゲート電極１９Ｃを有する。
ゲート絶縁層２０Ｂは薄膜トランジスタ１９においてゲ
ート電極１９Ｃとソースおよびドレイン電極１９Ａ，１
９Ｂとの間に挿入される。これにより、薄膜トランジス
タ１９はゲート電極１９Ｃを構成する行線が選択された
ときに導通し、ドレイン電極１９Ａに接続された列線上
の信号を画素電極１８に供給する。The matrix array substrate 11 is a light diffusion plate 15
Polarizing plate 16 that polarizes the light diffused by the glass, glass plate 17 bonded to this polarizing plate 16, and ITO (Indium Tin Oxide) formed on glass plate 17
And an array of transparent pixel electrodes 18 of. This array has 4
It is formed as a matrix of 70 rows × 1440 columns, each of which includes 1440 pixel electrodes 18 arranged in a direction corresponding to the horizontal scanning direction of the CRT screen, and these columns are arranged in the vertical scanning direction of the CRT screen. It includes 470 pixel electrodes 18 arranged in the corresponding direction. The matrix array substrate 11 further includes 470 row lines Y1-Y470 and 1440 formed on the glass plate 17.
The thin film transistor 19 as an analog switch has four column lines X1 to X1440 and 470 × 1440.
The row lines Y1-Y470 are formed along the rows of the pixel electrode array, the column lines X1-X1440 are formed along the columns of the pixel electrode array, and the thin film transistors 19 function as switching elements in the row lines Y1-Y470 and the column lines X1-. X144
It is formed near the 0 intersection. Row lines Y1-Y470 and column lines X1-X1440 of the matrix array substrate 11
An interlayer insulating layer 20A composed of silicon oxide and amorphous silicon is arranged at the intersection of
Ensure insulation between wires. The active layer 20B of each thin film transistor 19 is made of amorphous silicon. (For example, polycrystal may be used as the material of the silicon active layer 20B.) The interlayer insulating layer 20A includes the row line Y1-.
Inserted between Y470 and column lines X1-X1440,
These are insulated from each other. Each thin film transistor 19 has a source electrode 19A connected to the corresponding pixel electrode, a drain electrode 19B connected to the corresponding column line, and a gate electrode 19C formed by a part of the corresponding row line.
The gate insulating layer 20B is the gate electrode 19C and the source and drain electrodes 19A, 1 in the thin film transistor 19.
It is inserted between 9B. As a result, the thin film transistor 19 becomes conductive when the row line forming the gate electrode 19C is selected, and supplies the signal on the column line connected to the drain electrode 19A to the pixel electrode 18.

【００１７】対向基板１２は全画素電極１８に対向する
ＩＴＯ(Indium Tin Oxide)の透明対向電極２１、この対
向電極２１を覆うカラーフィルタ層２２、このカラーフ
ィルタ層２２を覆うガラスプレート２３、およびこのガ
ラスプレート２３を覆う偏光板２４を有する。カラーフ
ィルタ層２２は連続した３列の画素電極毎に各々設けら
れる４８０個のカラーフィルタグループを有する。各カ
ラーフィルタグループは第１列の画素電極１８に対向す
る赤フィルタストライプ２２Ｒ、第２列の画素電極１８
に対向する緑フィルタストライプ２２Ｇ、および第３列
の画素電極１８に対向する青フィルタストライプ２２Ｂ
を有する。カラーフィルタ層２２は赤、青、および緑フ
ィルタストライプ２２Ｒ，２２Ｇ，および２２Ｂ相互の
境に設けられ各々対応する列線に対向する遮光ストライ
プ２２Ｘを有する。液晶層１３はマトリクスアレイ基板
１１および対向基板１２の各表面に図示しない配向膜を
介して接合される。The counter substrate 12 is a transparent counter electrode 21 made of ITO (Indium Tin Oxide) that faces all pixel electrodes 18, a color filter layer 22 that covers the counter electrode 21, a glass plate 23 that covers the color filter layer 22, and the same. It has a polarizing plate 24 that covers the glass plate 23. The color filter layer 22 has 480 color filter groups, which are provided for every three consecutive pixel electrodes. Each color filter group includes a red filter stripe 22R facing the pixel electrode 18 in the first column and a pixel electrode 18 in the second column.
22G facing the green filter stripes and 22B facing the blue filter stripes 22B facing the pixel electrodes 18 in the third column
Have. The color filter layer 22 has light-shielding stripes 22X provided at the boundaries between the red, blue, and green filter stripes 22R, 22G, and 22B and facing the corresponding column lines. The liquid crystal layer 13 is bonded to each surface of the matrix array substrate 11 and the counter substrate 12 via an alignment film (not shown).

【００１８】この液晶表示パネル１では、各画素電極１
８が薄膜トランジスタ１９の対応する一つ、偏光板の対
応部、液晶層の対応部、対向電極の対応部、およびカラ
ーフィルタ層の対応部と協力して１画素を構成する。こ
れにより、液晶表示パネル１は４７０本の水平画素ライ
ンＬ１−Ｌ４７０を有し、各水平画素ラインが赤、緑青
の３画素を１カラー画素グループとして４８０個のカラ
ー画素グループを有する。In this liquid crystal display panel 1, each pixel electrode 1
8 corresponds to one of the thin film transistors 19, the corresponding part of the polarizing plate, the corresponding part of the liquid crystal layer, the corresponding part of the counter electrode, and the corresponding part of the color filter layer to form one pixel. As a result, the liquid crystal display panel 1 has 470 horizontal pixel lines L1 to L470, and each horizontal pixel line has 480 color pixel groups with three pixels of red and green blue as one color pixel group.

【００１９】すなわち、３Ｋ−２(k=1, …,480) 列の画
素電極１８は赤の画素を駆動するために用いられ、３Ｋ
−１(k=1, …,480) 列の画素電極１８は緑の画素を駆動
するために用いられ、３Ｋ(k=1, …,480) 列の画素電極
１８は青の画素を駆動するために用いられる。That is, the pixel electrodes 18 of 3K-2 (k = 1, ..., 480) columns are used to drive red pixels, and
The pixel electrode 18 of the -1 (k = 1, ..., 480) column is used to drive the green pixel, and the pixel electrode 18 of the 3K (k = 1, ..., 480) column drives the blue pixel. Used for.

【００２０】図１は液晶表示パネル１のための表示制御
部２を示す。表示制御部２は外部から供給されるビデオ
信号ＶＳの方式を検出する検出部６１と、この検出部６
１によって検出されたビデオ信号ＶＳの方式に対応する
形式で所定の制御信号を発生する制御信号発生器７１
と、液晶表示パネル１の行線に接続され制御信号発生器
７１から供給される制御信号の制御により液晶表示パネ
ル１に設けられた行線を選択するＹドライバ回路３１
と、液晶表示パネル１の列線に接続され検出部６１から
供給されるビデオ信号から水平映像信号を取得し、この
水平映像信号を液晶表示パネル１に設けられた列線に供
給するＸドライバ回路５１とを備える。FIG. 1 shows a display controller 2 for a liquid crystal display panel 1. The display control unit 2 includes a detection unit 61 for detecting the system of the video signal VS supplied from the outside, and the detection unit 6
Control signal generator 71 for generating a predetermined control signal in a format corresponding to the system of the video signal VS detected by 1.
And a Y driver circuit 31 for selecting a row line provided in the liquid crystal display panel 1 by controlling a control signal supplied from a control signal generator 71 and connected to the row line of the liquid crystal display panel 1.
And an X driver circuit that acquires a horizontal video signal from a video signal supplied from the detection unit 61 and is connected to the column line of the liquid crystal display panel 1, and supplies the horizontal video signal to the column line provided in the liquid crystal display panel 1. And 51.

【００２１】検出部６１はビデオ信号ＶＳに含まれる垂
直同期信号の間隔を測定し、測定された間隔に対応する
水平映像信号数からビデオ信号ＶＳの方式を検出する。
この検出結果は識別信号ＳＮＰとして制御信号発生器７
１およびＸドライバ回路５１に供給される。制御信号発
生器７１は識別信号ＳＮＰに基づいてＮＴＳＣ表示モー
ドおよびＰＡＬ表示モードの一方を設定し、ＮＴＳＣ表
示モードにおいて所定制御信号を第１の形式で発生し、
ＰＡＬ表示モードにおいて所定制御信号を第２の形式で
発生する。これら所定制御信号は第１、第２および第３
選択制御信号ＣＳ１，ＣＳ２，ＣＳ３、スタート信号Ｓ
Ｔ、およびクロック信号ＣＫを含む。これら信号の発生
開始タイミングは識別信号ＳＮＰの供給時点を基準に決
定され、Ｘドライバ回路５１の供給動作に同期する。The detector 61 measures the interval between the vertical synchronizing signals included in the video signal VS, and detects the system of the video signal VS from the number of horizontal video signals corresponding to the measured interval.
This detection result is used as the identification signal SNP in the control signal generator 7
1 and the X driver circuit 51. The control signal generator 71 sets one of the NTSC display mode and the PAL display mode based on the identification signal SNP, and generates a predetermined control signal in the first format in the NTSC display mode,
A predetermined control signal is generated in the second form in the PAL display mode. These predetermined control signals are the first, second and third
Selection control signals CS1, CS2, CS3, start signal S
T and clock signal CK. The generation start timing of these signals is determined with reference to the supply time of the identification signal SNP, and is synchronized with the supply operation of the X driver circuit 51.

【００２２】Ｙドライバ回路３１はクロック信号ＣＫに
応答してスタート信号ＳＴを取り込んで、順次シフト動
作を行なう４７０ビットのシフトレジスタ部３２と、選
択制御信号ＣＳ１，ＣＳ２，ＣＳ３の制御によりシフト
レジスタ部３２の内容を選択的に液晶表示パネル１の行
線Ｙ１−Ｙ４７０に供給する論理ゲート回路３３とを有
する。論理ゲート回路３３は４７０個のＡＮＤゲートＧ
１−Ｇ４７０を有する。ＡＮＤゲートＧ１−Ｇ４７０
は、シフトレジスタ部３２の第１から第４７０ビットの
出力端にそれぞれ接続される第１入力端、選択制御信号
ＣＳ１，ＣＳ２，ＣＳ３のうちの一つを受け取るよう接
続される第２入力端、および液晶表示パネル１の行線Ｙ
１−Ｙ４７０にそれぞれ接続される出力端を有する。選
択制御信号ＣＳ１はシフトレジスタ部３２の第３ｎ−２
(n=1, 2,...,157)ビットに対応するＡＮＤゲートに供給
され、選択制御信号ＣＳ２はシフトレジスタ部３２の第
３ｎ−１(n=1, 2,...,157)ビットに対応するＡＮＤゲー
トに供給され、選択制御信号ＣＳ３はシフトレジスタ部
３２の第３ｎ(n=1, 2,...,156)ビットに対応するＡＮＤ
ゲートに供給される。The Y driver circuit 31 takes in the start signal ST in response to the clock signal CK and sequentially shifts the shift register section 32 of 470 bits and the shift register section under the control of the selection control signals CS1, CS2 and CS3. The logic gate circuit 33 selectively supplies the contents of 32 to the row lines Y1-Y470 of the liquid crystal display panel 1. The logic gate circuit 33 has 470 AND gates G
1-G470. AND gate G1-G470
Is a first input terminal connected to the first to 470th bit output terminals of the shift register unit 32, a second input terminal connected to receive one of the selection control signals CS1, CS2 and CS3, And the row line Y of the liquid crystal display panel 1.
1-Y470, each having an output end connected to it. The selection control signal CS1 is the 3n−2th signal of the shift register 32.
The selection control signal CS2 is supplied to the AND gate corresponding to (n = 1, 2, ..., 157) bits, and the selection control signal CS2 is the 3n−1th (n = 1, 2, ..., 157) of the shift register section 32. The selection control signal CS3 is supplied to the AND gate corresponding to the bit, and the selection control signal CS3 corresponds to the 3n (n = 1, 2, ..., 156) bit of the shift register unit 32.
Supplied to the gate.

【００２３】Ｘドライバ回路５１は、ビデオ信号ＶＳの
各水平映像信号をサンプリングし、保持するサンプルホ
ールド回路と、このサンプルホールド回路から得られる
サンプル信号を増幅するオペアンプと、このオペアンプ
を介して供給される１４４０このサンプル信号を格納し
液晶表示パネル１の列線Ｘ１−Ｘ１４４０にそれぞれ供
給する単一のラインメモリとを備える。サンプルホール
ド回路のサンプルタイミングおよびサンプル期間並びに
ラインメモリの出力タイミングは識別信号ＳＮＰから得
られるビデオ信号ＶＳの方式に対応して設定される。The X driver circuit 51 is supplied via a sample hold circuit for sampling and holding each horizontal video signal of the video signal VS, an operational amplifier for amplifying the sample signal obtained from this sample hold circuit, and the operational amplifier. 1440 is provided with a single line memory that stores the sampled signal and supplies the sampled signal to each of the column lines X1 to X1440 of the liquid crystal display panel 1. The sample timing and sample period of the sample hold circuit and the output timing of the line memory are set according to the system of the video signal VS obtained from the identification signal SNP.

【００２４】次に、この液晶表示装置の動作を説明す
る。ビデオ信号ＶＳが検出部６１に供給されると、検出
部６１がこのビデオ信号ＶＳ含まれる垂直同期信号の間
隔を測定し、測定された間隔に対応する水平映像信号数
からビデオ信号ＶＳがＮＴＳＣ方式またはＰＡＬ方式の
いずれであるかを検出する。このビデオ信号ＶＳの方式
がＮＴＳＣ方式であることが検出されると、制御信号発
生器７１はスタート信号ＳＴ、クロック信号ＣＫ、選択
制御信号ＣＳ１，ＣＳ２，およびＣＳ３を図３に示す第
１形式で発生する。クロック信号ＣＫは所定周期を持つ
第１クロックが繰り返される信号である。スタート信号
ＳＴおよびクロック信号ＣＫはＹドライバ回路３１のシ
フトレジスタ部３２に供給される。シフトレジスタ部３
２はクロック信号ＣＫに同期して順次シフト動作を行な
う。このシフト結果は、シフトレジスタ部３２の第１−
第４７０ビットの出力端からＡＮＤゲートＧ１−Ｇ４７
０にそれぞれ供給される。図３に示すＳＲ１−ＳＲ７は
シフトレジスタ部３２の第１−第７ビット出力端から得
られる駆動信号を表す。各駆動信号は３クロックに対応
する長さを有する。ＡＮＤゲートＧ１−Ｇ４７０は選択
制御信号ＣＳ１，ＣＳ２，およびＣＳ３のうちの対応す
る一つの制御によりシフトレジスタ部３２の第１−第４
７０ビットから得られる駆動信号ＳＲ１−ＳＲ４７０を
液晶表示パネル１の行線Ｙ１−Ｙ４７０に選択的に供給
する。これにより、Ｙドライバ回路３１は第１および第
２フィールドの各走査において全行線を選択する。この
選択動作では、２本の行線を１水平映像信号に割り当て
るために１水平走査期間において２本の行線が選択され
る。但し、第１および第２フィールド間で水平映像信号
の表示を１ラインずらすため、例えば行線Ｙ１は第１フ
ィールドの走査において単独で選択され第２フィールド
の走査において隣接行線Ｙ２と共に選択される。さらに
詳細には、第１フィールドの走査では、行線Ｙ１、行線
Ｙ２およびＹ３、行線Ｙ４およびＹ５．．．行線Ｙ４６
８およびＹ４６９、並びに行線Ｙ４７０が順次選択され
る。第２フィールドの走査では、行線Ｙ１およびＹ２、
行線Ｙ３およびＹ４．．．行線Ｙ４６７およびＹ４６
８、行線Ｙ４６９およびＹ４７０が順次選択される。各
選択は１水平走査期間に渡って継続される。Next, the operation of this liquid crystal display device will be described. When the video signal VS is supplied to the detection unit 61, the detection unit 61 measures the interval of the vertical synchronization signals included in the video signal VS, and the video signal VS is determined to be the NTSC system from the number of horizontal video signals corresponding to the measured interval. Alternatively, the PAL system is detected. When it is detected that the system of the video signal VS is the NTSC system, the control signal generator 71 outputs the start signal ST, the clock signal CK, and the selection control signals CS1, CS2, and CS3 in the first format shown in FIG. Occur. The clock signal CK is a signal in which the first clock having a predetermined cycle is repeated. The start signal ST and the clock signal CK are supplied to the shift register section 32 of the Y driver circuit 31. Shift register unit 3
2 sequentially shifts in synchronization with the clock signal CK. The result of this shift is the first-first value of the shift register unit 32.
The AND gates G1 to G47 are output from the output end of the 470th bit.
0 respectively. SR1 to SR7 shown in FIG. 3 represent drive signals obtained from the 1st to 7th bit output terminals of the shift register unit 32. Each drive signal has a length corresponding to 3 clocks. The AND gates G1-G470 control the corresponding one of the selection control signals CS1, CS2, and CS3 to control the first to fourth shift register units 32.
The drive signals SR1-SR470 obtained from 70 bits are selectively supplied to the row lines Y1-Y470 of the liquid crystal display panel 1. As a result, the Y driver circuit 31 selects all row lines in each scan of the first and second fields. In this selection operation, two row lines are selected in one horizontal scanning period in order to allocate the two row lines to one horizontal video signal. However, since the display of the horizontal video signal is shifted by one line between the first and second fields, for example, the row line Y1 is independently selected in the scanning of the first field and is selected together with the adjacent row line Y2 in the scanning of the second field. . More specifically, in the scanning of the first field, row lines Y1, row lines Y2 and Y3, row lines Y4 and Y5. ． ． Row line Y46
8 and Y469 and the row line Y470 are sequentially selected. In the second field scan, the row lines Y1 and Y2,
Row lines Y3 and Y4. ． ． Row lines Y467 and Y46
8, row lines Y469 and Y470 are sequentially selected. Each selection continues for one horizontal scanning period.

【００２５】ＮＴＳＣビデオ信号ＶＳが液晶表示パネル
１での表示に有効な４７１水平映像信号Ｓ１−Ｓ４７１
を有する場合、水平映像信号Ｓ１−Ｓ２３６が第１フィ
ールドの走査に用いられ、水平映像信号Ｓ２３７−Ｓ４
７１が第２フィールドの走査に用いられる。The NTSC video signal VS is a 471 horizontal video signal S1-S471 effective for display on the liquid crystal display panel 1.
, The horizontal video signals S1-S236 are used for scanning the first field, and the horizontal video signals S237-S4 are used.
71 is used for scanning the second field.

【００２６】尚、全水平映像信号はＣＲＴ画面と同様な
位置にこれらを表示するよう水平画素ラインに割り当て
られる。ＣＲＴ画面中では、例えば第２フィールドの水
平映像信号Ｓ２３９の表示位置が第１フィールドの水平
画像信号Ｓ３およびＳ４の表示位置の中間に決定され
る。従って、この実施例の液晶表示装置でも、第２フィ
ールドの水平画像信号Ｓ２３９の表示位置は第１フィー
ルドの水平映像信号Ｓ３およびＳ４の表示位置の中間に
決定される。It should be noted that all horizontal video signals are assigned to horizontal pixel lines so as to display them at positions similar to those on the CRT screen. In the CRT screen, for example, the display position of the horizontal video signal S239 of the second field is determined to be between the display positions of the horizontal image signals S3 and S4 of the first field. Therefore, also in the liquid crystal display device of this embodiment, the display position of the horizontal image signal S239 of the second field is determined to be between the display positions of the horizontal video signals S3 and S4 of the first field.

【００２７】Ｘドライバ回路５１は順次供給される水平
映像信号の各々についてサンプルホールド動作を行な
い、各水平映像信号から得られる１４４０個のサンプル
信号を液晶表示パネル１の列線Ｘ１−Ｘ１４４０に供給
する。この供給動作は、少なくとも１つの対応行線が選
択される間に行われる。第１フィールドの走査では、液
晶表示パネル１の画素ラインＬ１−Ｌ４７０が間引きさ
れない水平映像信号Ｓ１−Ｓ２３６に図５の（Ａ）に示
すように割り当てられる。水平画素ラインＬ１は第１水
平走査期間において水平映像信号Ｓ１を表示し、水平画
素ラインＬ２およびＬ３は第２水平走査期間において水
平映像信号Ｓ２を表示し、水平画素ラインＬ４およびＬ
５は第３水平走査期間において水平映像信号Ｓ３を表示
する。第２フィールドの走査では、液晶表示パネル１の
画素ラインＬ１−Ｌ４７０が間引きされない全水平映像
信号Ｓ２３７−Ｓ４７１に図５の（Ｂ）に示すように割
り当てられる。水平画素ラインＬ１およびＬ２は第２３
７水平走査期間において水平映像信号Ｓ２３７を表示
し、水平画素ラインＬ３およびＬ４は第２３８水平走査
期間において水平映像信号Ｓ２３８を表示し、水平画素
ラインＬ５およびＬ６が第２３９水平走査期間において
水平映像信号Ｓ２３９を表示する。The X driver circuit 51 performs a sample hold operation for each of the horizontal video signals sequentially supplied, and supplies 1440 sample signals obtained from each horizontal video signal to the column lines X1-X1440 of the liquid crystal display panel 1. . This supply operation is performed while at least one corresponding row line is selected. In the scanning of the first field, the pixel lines L1-L470 of the liquid crystal display panel 1 are assigned to the horizontal video signals S1-S236 which are not thinned out, as shown in FIG. The horizontal pixel line L1 displays the horizontal video signal S1 in the first horizontal scanning period, the horizontal pixel lines L2 and L3 display the horizontal video signal S2 in the second horizontal scanning period, and the horizontal pixel lines L4 and L4.
5 displays the horizontal video signal S3 in the third horizontal scanning period. In the scanning of the second field, the pixel lines L1-L470 of the liquid crystal display panel 1 are assigned to all the horizontal video signals S237-S471 which are not thinned out, as shown in FIG. 5B. The horizontal pixel lines L1 and L2 are the 23rd
The horizontal video signal S237 is displayed during the 7 horizontal scanning periods, the horizontal pixel lines L3 and L4 display the horizontal video signal S238 during the 238 horizontal scanning periods, and the horizontal pixel lines L5 and L6 are displayed during the 239 horizontal scanning periods. S239 is displayed.

【００２８】以上のように、ＮＴＳＣビデオ信号が供給
される場合、表示制御部２は基本的に２画素ラインを１
水平映像信号に割り当てる制御を行なう。他方、このビ
デオ信号ＶＳの方式がＰＡＬ方式であることが検出部６
１で検出されると、制御信号発生器７１はスタート信号
ＳＴ、クロック信号ＣＫ、選択制御信号ＣＳ１，ＣＳ
２，およびＣＳ３を図４に示す第２形式で発生する。ク
ロック信号ＣＫは上述したＮＴＳＣビデオ信号が供給さ
れた場合と異なり、第１クロックの２倍の周期を持つ単
一の第２クロックとこれに続く４個の第１クロックの組
み合わせが繰り返される信号である。スタート信号ＳＴ
およびクロック信号ＣＫはＹドライバ回路３１のシフト
レジスタ部３２に供給される。シフトレジスタ部３２は
クロック信号ＣＫに同期して順次シフト動作を行なう。
このシフト結果は、シフトレジスタ部３２の第１−第４
７０ビットの出力端からＡＮＤゲートＧ１−Ｇ４７０に
それぞれ供給される。図４に示すＳＲ１−ＳＲ７はシフ
トレジスタ部３２の第１−第７ビット出力端から得られ
る駆動信号を表す。ＡＮＤゲートＧ１−Ｇ４７０は選択
制御信号ＣＳ１，ＣＳ２，およびＣＳ３のうちの対応す
る一つの制御によりシフトレジスタ部３２の第１−第４
７０ビットから得られる駆動信号ＳＲ１−ＳＲ４７０を
液晶表示パネル１の行線Ｙ１−Ｙ４７０に選択的に供給
する。これにより、Ｙドライバ回路３１は第１および第
２フィールドの各走査において全行線を選択する。この
選択動作では、５本の行線を３水平映像信号に割り当て
るため、１水平走査期間において１または２本の行線が
選択される。但し、例えば行線Ｙ１は第１および第２フ
ィールド間で先頭水平映像信号の表示ラインを１ライン
ずらすため第１フィールドの走査で単独で選択され第２
フィールドの走査において行線Ｙ２と共に選択される。
具体的には、第１フィールドの走査では、行線Ｙ１、行
線Ｙ２およびＹ３、行線Ｙ４およびＹ５、．．．行線Ｙ
４６９およびＹ４７０が順次１水平走査期間に渡って選
択される。第２フィールドの走査では、行線Ｙ１および
Ｙ２、行線Ｙ３およびＹ４、．．．行線Ｙ４６８および
Ｙ４６９、並びに行線Ｙ４７０が順次１水平走査期間に
渡って選択される。As described above, when the NTSC video signal is supplied, the display controller 2 basically sets two pixel lines to one.
Performs control to assign to horizontal video signals. On the other hand, the detection unit 6 determines that the system of the video signal VS is the PAL system.
1, the control signal generator 71 detects the start signal ST, the clock signal CK, and the selection control signals CS1 and CS.
2, and CS3 occur in the second form shown in FIG. The clock signal CK is a signal in which a combination of a single second clock having a period twice that of the first clock and four subsequent first clocks is repeated, unlike the case where the above-mentioned NTSC video signal is supplied. is there. Start signal ST
And the clock signal CK is supplied to the shift register section 32 of the Y driver circuit 31. The shift register unit 32 sequentially shifts in synchronization with the clock signal CK.
The result of this shift is the first to fourth values of the shift register section 32.
The 70-bit output terminal supplies the AND gates G1-G470, respectively. SR1 to SR7 shown in FIG. 4 represent drive signals obtained from the 1st to 7th bit output terminals of the shift register unit 32. The AND gates G1-G470 control the corresponding one of the selection control signals CS1, CS2, and CS3 to control the first to fourth shift register units 32.
The drive signals SR1-SR470 obtained from 70 bits are selectively supplied to the row lines Y1-Y470 of the liquid crystal display panel 1. As a result, the Y driver circuit 31 selects all row lines in each scan of the first and second fields. In this selection operation, five row lines are assigned to the three horizontal video signals, so that one or two row lines are selected in one horizontal scanning period. However, for example, the row line Y1 is independently selected in the scanning of the first field in order to shift the display line of the leading horizontal video signal by one line between the first and second fields, and the second line is selected as the second line.
Selected along with row line Y2 in the field scan.
Specifically, in the scanning of the first field, the row line Y1, the row lines Y2 and Y3, the row lines Y4 and Y5 ,. ． ． Line Y
469 and Y470 are sequentially selected over one horizontal scanning period. In the second field scan, row lines Y1 and Y2, row lines Y3 and Y4 ,. ． ． The row lines Y468 and Y469 and the row line Y470 are sequentially selected over one horizontal scanning period.

【００２９】ＰＡＬビデオ信号ＶＳがこの液晶表示パネ
ル１での表示に有効な５６４水平映像信号Ｓ１−Ｓ５６
４を有する場合、水平映像信号Ｓ１−Ｓ２８２が第１フ
ィールドの走査に用いられ、水平映像信号Ｓ２８３−Ｓ
５６４が第２フィールドの走査に用いられる。The PAL video signal VS is a 564 horizontal video signal S1-S56 effective for display on the liquid crystal display panel 1.
4, the horizontal video signals S1-S282 are used for scanning the first field, and the horizontal video signals S283-S28
564 is used for scanning the second field.

【００３０】尚、この場合もＮＴＳＣビデオ信号の表示
動作と同様に、全水平映像信号はＣＲＴ画面と同様な位
置にこれらを表示するよう水平画素ラインに割り当てら
れる。ＣＲＴ画面中では、例えば第２フィールドの水平
映像信号Ｓ２８５の表示位置が第１フィールドの水平画
像信号Ｓ３およびＳ４の表示位置の中間に決定される。
従って、この実施例の液晶表示装置でも、第２フィール
ドの水平画像信号Ｓ２８５の表示位置は第１フィールド
の水平映像信号Ｓ３およびＳ４の表示位置の中間に決定
される。Also in this case, as in the display operation of the NTSC video signal, all horizontal video signals are assigned to the horizontal pixel lines so that they are displayed at the same position as the CRT screen. In the CRT screen, for example, the display position of the horizontal video signal S285 of the second field is determined to be between the display positions of the horizontal image signals S3 and S4 of the first field.
Therefore, also in the liquid crystal display device of this embodiment, the display position of the horizontal image signal S285 of the second field is determined to be between the display positions of the horizontal video signals S3 and S4 of the first field.

【００３１】Ｘドライバ回路５１は順次供給される水平
映像信号の各々についてサンプルホールド動作を行な
い、各水平映像信号から得られる１４４０個のサンプル
信号を液晶表示パネル１の列線Ｘ１−Ｘ１４４０に供給
する。この供給動作は少なくとも１つの対応行線が選択
される間に行われる。第１フィールドの走査では、液晶
表示パネル１の画素ラインＬ１−Ｌ４７０が間引きされ
ない全水平映像信号Ｓ１−Ｓ２８２に図６の（Ａ）に示
すように割り当てられる。水平画素ラインＬ１は第１水
平走査期間において水平映像信号Ｓ１を表示し、水平画
素ラインＬ２およびＬ３は第２水平走査期間において水
平映像信号Ｓ２を表示し、水平画素ラインＬ４およびＬ
５は第３水平走査期間において水平映像信号Ｓ３を表示
し、水平画素ラインＬ６は第４水平走査期間において水
平映像信号Ｓ４を表示する。第２フィールドの走査で
は、液晶表示パネル１の画素ラインＬ１−Ｌ４７０が間
引きされない全水平映像信号Ｓ２８３−Ｓ５６４に図６
の（Ｂ）に示すように割り当てられる。水平画素ライン
Ｌ１およびＬ２は第２８３水平走査期間において水平映
像信号Ｓ２８３を表示し、水平画素ラインＬ３およびＬ
４は第２８４水平走査期間において水平映像信号Ｓ２８
４を表示し、水平画素ラインＬ５は第２８５水平走査期
間において水平映像信号Ｓ２８５を表示する。The X driver circuit 51 performs a sample hold operation for each of the horizontal video signals sequentially supplied, and supplies 1440 sample signals obtained from each horizontal video signal to the column lines X1-X1440 of the liquid crystal display panel 1. . This supply operation is performed while at least one corresponding row line is selected. In the scanning of the first field, the pixel lines L1-L470 of the liquid crystal display panel 1 are assigned to all the horizontal video signals S1-S282 which are not thinned out, as shown in FIG. The horizontal pixel line L1 displays the horizontal video signal S1 in the first horizontal scanning period, the horizontal pixel lines L2 and L3 display the horizontal video signal S2 in the second horizontal scanning period, and the horizontal pixel lines L4 and L4.
5 displays the horizontal video signal S3 during the third horizontal scanning period, and the horizontal pixel line L6 displays the horizontal video signal S4 during the fourth horizontal scanning period. In the scanning of the second field, the pixel lines L1 to L470 of the liquid crystal display panel 1 are not thinned out, and all horizontal video signals S283 to S564 are shown in FIG.
(B) is assigned. The horizontal pixel lines L1 and L2 display the horizontal video signal S283 in the 283rd horizontal scanning period, and the horizontal pixel lines L3 and L2 are displayed.
4 is a horizontal video signal S28 in the 284th horizontal scanning period.
4 is displayed, and the horizontal pixel line L5 displays the horizontal video signal S285 in the 285th horizontal scanning period.

【００３２】以上のように、ＰＡＬビデオ信号が供給さ
れる場合、表示制御部２は５本の水平画素ラインを３個
の水平映像信号に割り当てる制御を行なう。上述した実
施例において、表示制御部２はＰＡＬビデオ信号ＶＳが
供給される場合に全水平画素ラインを１フィールド分の
水平映像信号に割り当てるためにこれら水平画素ライン
を設定数ずつ選択する。この設定数は１水平画素ライン
および２水平画素ラインを１水平走査期間において一度
に選択する選択単位とし、これらを所定の比率で含む組
合せ、この組合せを所定数の水平走査期間毎に繰り返す
ような選択パターンに基づいて変更される。このため、
水平映像信号の間引処理を行なうことなくＰＡＬビデオ
信号の水平映像信号数とＮＴＳＣ液晶ディスプレイの水
平画素ライン数との差を補償することができる。従っ
て、例えば１フレームのビデオ信号を記憶する余剰のメ
モリを必要としない。さらに、ＰＡＬビデオ信号に含ま
れる全水平映像信号が使用されるため、画像品質の低下
を防止できる。As described above, when the PAL video signal is supplied, the display control unit 2 controls the allocation of 5 horizontal pixel lines to 3 horizontal video signals. In the above-described embodiment, the display control unit 2 selects the horizontal pixel lines by the set number in order to allocate all the horizontal pixel lines to the horizontal video signal for one field when the PAL video signal VS is supplied. This set number is a selection unit for selecting one horizontal pixel line and two horizontal pixel lines at a time in one horizontal scanning period, a combination including these at a predetermined ratio, and this combination is repeated every predetermined number of horizontal scanning periods. It is changed based on the selection pattern. For this reason,
It is possible to compensate for the difference between the number of horizontal video signals of the PAL video signal and the number of horizontal pixel lines of the NTSC liquid crystal display without performing the thinning process of the horizontal video signals. Therefore, for example, an extra memory for storing one frame of video signal is not required. Further, since all the horizontal video signals included in the PAL video signal are used, it is possible to prevent deterioration of image quality.

【００３３】また、この液晶表示装置は各水平映像信号
に対応して同時に選択される水平画素ライン数を変更す
るよう構成されるため、この水平映像信号を液晶ディス
プレイに供給するタイミング制御を簡単にすることがで
き、これにより余剰のラインメモリやフレームメモリを
設ける必要がなくなる。さらにこの水平画素ライン数の
変更を制御するためにＡＮＤゲートのような汎用ロジッ
ク回路を使用できるため、製造コストを低減できる。Further, since this liquid crystal display device is configured to change the number of horizontal pixel lines that are simultaneously selected corresponding to each horizontal video signal, the timing control for supplying this horizontal video signal to the liquid crystal display can be simplified. This makes it unnecessary to provide an extra line memory or frame memory. Further, since a general-purpose logic circuit such as an AND gate can be used to control the change in the number of horizontal pixel lines, the manufacturing cost can be reduced.

【００３４】ちなみに、ＮＴＳＣおよびＰＡＬビデオ信
号のいずれが供給された場合でも、第１フィールドの先
頭水平映像が第２フィールドの先頭水平映像から順次ず
れるよう制御されるため、これが斜線等の不連続さを効
果的に解消できる。このずれは１水平画素ライン分に制
限されるため、表示画像のボケが発生することを充分低
減することができる。ＰＡＬビデオ信号が供給された場
合、このビデオ信号に含まれる全水平映像信号の一部は
単一の水平画素ラインに供給される。しかし、この割合
は、１水平映像信号が２本の水平画素ラインに供給され
る割合に比べて少ないため、斜線等の不連続さは目だち
にくい。By the way, regardless of whether the NTSC or PAL video signal is supplied, the leading horizontal image of the first field is controlled so as to be sequentially displaced from the leading horizontal image of the second field, and therefore this is a discontinuity such as a diagonal line. Can be effectively eliminated. Since this shift is limited to one horizontal pixel line, it is possible to sufficiently reduce the occurrence of blurring of the display image. When a PAL video signal is supplied, a part of all horizontal video signals included in this video signal is supplied to a single horizontal pixel line. However, this ratio is smaller than the ratio that one horizontal video signal is supplied to two horizontal pixel lines, and therefore discontinuity such as diagonal lines is not noticeable.

【００３５】さらに、この実施例の液晶表示装置はビデ
オ信号の方式を検出し、液晶表示パネル１の表示制御の
形式をこの検出結果に基づいて自動的に切り換えること
ができる。Further, the liquid crystal display device of this embodiment can detect the video signal system and automatically switch the display control form of the liquid crystal display panel 1 based on the detection result.

【００３６】尚、この実施例では、ＰＡＬビデオ信号が
供給された場合、水平画素ラインＬ１、水平画素ライン
Ｌ２およびＬ３、および水平画素ラインＬ４およびＬ５
がそれぞれ水平映像信号Ｓ１、Ｓ２，およびＳ２に割り
当てられる。しかし、この組み合わせは、５水平画素ラ
インが３水平映像信号に割り当てられる範囲で変更可能
である。さらに、水平画像信号の水平画素ラインへの割
当は、この実施例のようにＣＲＴ画面中における水平映
像信号の表示位置を基準にして行なうことが表示画像の
ボケを低減する上で有効である。In this embodiment, when the PAL video signal is supplied, the horizontal pixel line L1, the horizontal pixel lines L2 and L3, and the horizontal pixel lines L4 and L5.
Are assigned to the horizontal video signals S1, S2, and S2, respectively. However, this combination can be changed within a range in which 5 horizontal pixel lines are assigned to 3 horizontal video signals. Further, the allocation of the horizontal image signal to the horizontal pixel line is effective in reducing the blurring of the display image if it is performed based on the display position of the horizontal video signal in the CRT screen as in this embodiment.

【００３７】また、この実施例では、液晶表示パネル１
が４７０×１４４０のマトリクスとして形成される画素
アレイを有する。しかし、マトリクスはこのサイズを持
つことに限定されず、様々なサイズを使用できる。In this embodiment, the liquid crystal display panel 1
Have a pixel array formed as a 470 × 1440 matrix. However, the matrix is not limited to having this size, and various sizes can be used.

【００３８】さらに、選択パターンに関し、１水平画素
ラインを１水平走査期間において選択する第１選択単位
と２水平画素ラインを１水平走査期間において選択する
第２選択単位との組合せ比率やこの組合せの繰り返し単
位は画素アレイのマトリクスサイズとビデオ信号の方式
に応じて任意に変更できる。Further, regarding the selection pattern, the combination ratio of the first selection unit for selecting one horizontal pixel line in one horizontal scanning period and the second selection unit for selecting two horizontal pixel lines in one horizontal scanning period, and this combination The repeating unit can be arbitrarily changed according to the matrix size of the pixel array and the video signal system.

【００３９】また、全水平映像信号は画素アレイのマト
リクスサイズとビデオ信号方式に応じた様々な形式で水
平画素ラインに割当ることが可能である。この様々な形
式には、各水平映像信号が１本または３本の連続水平画
素ラインに割り当てられる形式、各水平映像信号が２本
または３本の連続水平画素ラインに割り当てられる形
式、各水平映像信号が１本、２本、または３本の連続水
平画素ラインに割り当てられる形式を含む。しかしなが
ら、各水平映像信号が１本または２本の連続水平画素ラ
インに割り当てられる実施例の形式が、良好な画像品質
を得るために好ましい。さらに、全水平画像信号は、表
示画像のボケを低減するため実施例のようにＣＲＴ画面
と同様な位置に表示されることが好ましい。Further, all horizontal video signals can be assigned to horizontal pixel lines in various formats according to the matrix size of the pixel array and the video signal system. In these various formats, each horizontal video signal is assigned to one or three continuous horizontal pixel lines, each horizontal video signal is assigned to two or three continuous horizontal pixel lines, each horizontal video Includes formats in which the signal is assigned to one, two, or three consecutive horizontal pixel lines. However, the form of the embodiment in which each horizontal video signal is assigned to one or two consecutive horizontal pixel lines is preferred for good image quality. Further, it is preferable that the all-horizontal image signal is displayed at the same position as the CRT screen as in the embodiment in order to reduce the blur of the displayed image.

【００４０】尚、各水平映像信号が実施例以外の形式で
割り当てられる場合、Ｙドライバ回路３１に供給される
選択制御信号の波形および数はこれに対処するために適
宜変更されなくてはならない。When each horizontal video signal is assigned in a format other than that of the embodiment, the waveform and number of the selection control signal supplied to the Y driver circuit 31 must be appropriately changed to cope with this.

【００４１】この実施例では、画素アレイがカラーフィ
ルタ２２によって定められる赤画素列、緑画素列、青画
素列を有する。しかしこの画素アレイは、水平画素ライ
ン全てが互いに半画素ピッチ分のずれを持って配置され
る構成であってもよい。In this embodiment, the pixel array has a red pixel row, a green pixel row, and a blue pixel row defined by the color filter 22. However, this pixel array may be configured such that all the horizontal pixel lines are displaced from each other by a half pixel pitch.

【００４２】また、赤画素、緑画素、青画素はデルタ配
列されてもよい。このデルタ配列を行った場合には、各
々同色の画素に接続される列線が略２倍必要となる。ま
た、液晶表示パネル１の表示制御形式はマニュアルスイ
ッチ等により切り換えられてもよい。Further, the red pixels, the green pixels and the blue pixels may be arranged in a delta arrangement. When this delta arrangement is performed, the number of column lines connected to the pixels of the same color is approximately doubled. Further, the display control format of the liquid crystal display panel 1 may be switched by a manual switch or the like.

【００４３】液晶ディスプレイパネル１は、ＣＲＴ表示
装置、ＥＬ表示装置のような他の表示装置に変更するこ
ともできる。しかしながら、本発明は水平画素ラインの
インターレース走査により画像品質が劣化するという特
徴を有する液晶ディスプレイに最適である。The liquid crystal display panel 1 can be changed to another display device such as a CRT display device and an EL display device. However, the present invention is most suitable for a liquid crystal display having a feature that image quality is deteriorated by interlaced scanning of horizontal pixel lines.

【００４４】[0044]

【発明の効果】本発明によれば、余剰なフレームメモリ
やラインメモリを必要とせずにフラットパネルディスプ
レイの水平画素ライン数とビデオ信号の水平映像信号数
との差を補償し、自然な表示画像を得ることができる。According to the present invention, the difference between the number of horizontal pixel lines of a flat panel display and the number of horizontal video signals of a video signal is compensated for without requiring an extra frame memory or line memory, and a natural display image is obtained. Can be obtained.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明の一実施例に係る液晶表示装置に設けら
れる表示制御部の構成を示す回路図である。FIG. 1 is a circuit diagram showing a configuration of a display control unit provided in a liquid crystal display device according to an embodiment of the present invention.

【図２】図１に示すＮＴＳＣ液晶表示パネルの構造を概
略的に示す図である。FIG. 2 is a diagram schematically showing the structure of the NTSC liquid crystal display panel shown in FIG.

【図３】ＮＴＳＣビデオ信号が図１に示す表示制御部に
供給される場合にこの表示制御部において発生される様
々な信号のタイムチャートである。FIG. 3 is a time chart of various signals generated in the display control unit shown in FIG. 1 when the NTSC video signal is supplied to the display control unit.

【図４】ＰＡＬビデオ信号が図１に示す表示制御部に供
給される場合にこの表示制御部において発生される様々
な信号のタイムチャートである。FIG. 4 is a time chart of various signals generated in the display control unit shown in FIG. 1 when the PAL video signal is supplied to the display control unit.

【図５】第１および第２フィールドの走査期間において
ＮＴＳＣビデオ信号の水平映像信号に割り当てられたＮ
ＴＳＣ液晶表示パネルの水平画素ラインを示す図であ
る。FIG. 5 is a diagram showing N assigned to a horizontal video signal of an NTSC video signal in the scanning periods of the first and second fields.
It is a figure which shows the horizontal pixel line of a TSC liquid crystal display panel.

【図６】第１および第２フィールドの走査期間において
ＰＡＬビデオ信号の水平映像信号に割り当てられたＮＴ
ＳＣ液晶表示パネルの水平画素ラインを示す図である。FIG. 6 is an NT assigned to a horizontal video signal of a PAL video signal in the scanning periods of the first and second fields.
It is a figure which shows the horizontal pixel line of a SC liquid crystal display panel.

【図７】典型的なＮＴＳＣディスプレイにおいて有効な
１フレーム分のＮＴＳＣビデオ信号を示す図である。FIG. 7 is a diagram showing an NTSC video signal for one frame effective in a typical NTSC display.

【図８】典型的なＰＡＬディスプレイにおいて有効な１
フレーム分のＰＡＬビデオ信号を示す図である。FIG. 8: Effective 1 in a typical PAL display
It is a figure which shows the PAL video signal for frames.

【符号の説明】[Explanation of symbols]

１…ＮＴＳＣ液晶表示パネル、２…表示制御部、３１…
Ｙドライバ回路、３２…シフトレジスタ部、３３…論理
ゲート回路、５１…Ｘドライバ回路、６１…検出部、７
１…制御信号発生器。1 ... NTSC liquid crystal display panel, 2 ... display control unit, 31 ...
Y driver circuit, 32 ... Shift register section, 33 ... Logic gate circuit, 51 ... X driver circuit, 61 ... Detection section, 7
1 ... Control signal generator.

Claims (14)

【特許請求の範囲】[Claims] 【請求項１】 Ｎ本の水平画素ラインを有するディスプ
レイを１フィールドあたりＮより少ないＭ個の水平映像
信号を含むビデオ信号により駆動するための表示制御装
置であって、前記ビデオ信号から前記水平映像信号の各
々をサンプルし、サンプルした水平映像信号を前記水平
画素ラインの各々に供給する供給手段と、前記供給手段
が１水平映像信号を前記水平画素ラインの各々に供給す
る毎に設定数ずつ前記水平画素ラインを順次選択する選
択手段とを備え、前記選択手段は少なくとも第１数の水
平画素ラインおよび第２数の水平画素ラインを一度に選
択される選択単位とし、これら選択単位を所定の比率で
組合せ、この組合せを所定数の水平映像信号毎に繰り返
すような選択パターンに基づいて前記設定数を変更する
変更手段を有する表示制御装置。1. A display control device for driving a display having N horizontal pixel lines by a video signal including M horizontal video signals less than N per field, wherein the horizontal video is generated from the video signal. Supply means for sampling each of the signals and supplying the sampled horizontal video signal to each of the horizontal pixel lines; and a set number each time the supply means supplies one horizontal video signal to each of the horizontal pixel lines. Selecting means for sequentially selecting the horizontal pixel lines, wherein the selecting means has at least a first number of horizontal pixel lines and a second number of horizontal pixel lines as selection units to be selected at one time, and these selection units have a predetermined ratio. And a table having changing means for changing the set number based on a selection pattern such that this combination is repeated for every predetermined number of horizontal video signals. Indicating control device. 【請求項２】 前記ディスプレイは行が前記水平画素ラ
インとなる複数画素のマトリクスアレイ、前記複数画素
の行に沿って形成され各々対応する行内の画素に接続さ
れる複数行線および前記複数画素の列に沿って形成され
各々対応する列内の画素に接続される複数列線を有し、
前記供給手段は前記水平映像信号を供給するために前記
複数列線に接続される請求項１の表示制御装置。2. The display comprises a matrix array of a plurality of pixels, each row of which is the horizontal pixel line, a plurality of row lines formed along the row of the plurality of pixels and connected to pixels in a corresponding row, and the plurality of pixels. Having a plurality of column lines formed along the columns and each connected to a pixel in the corresponding column,
2. The display control device according to claim 1, wherein the supply unit is connected to the plurality of column lines to supply the horizontal video signal. 【請求項３】 前記選択手段は、第１から第Ｎビット出
力端を有し、所定クロック数に対応する持続期間を各々
有する複数駆動信号を順次前記出力端から発生するため
にクロック信号に同期してシフト動作を行なうシフトレ
ジスタ手段を有し、前記変更手段は前記シフトレジスタ
手段から供給される駆動信号に応じて前記複数行線の少
なくとも一つを選択する論理ゲート手段と、前記クロッ
ク信号のクロック周期および前記論理ゲート手段の動作
を前記選択パターンに基づいて制御する制御手段を有す
る請求項１の表示制御装置。3. The selecting means has first to Nth bit output terminals, and is synchronized with the clock signal to sequentially generate a plurality of driving signals each having a duration corresponding to a predetermined number of clocks from the output terminal. Shift register means for performing a shift operation by means of the logic gate means for selecting at least one of the plurality of row lines according to a drive signal supplied from the shift register means, and the clock signal. 2. The display control device according to claim 1, further comprising control means for controlling the clock cycle and the operation of the logic gate means based on the selection pattern. 【請求項４】 前記論理ゲート手段は前記シフトレジス
タ手段の出力端のうちの対応する一つと前記行線のうち
の対応する一つとの間に各々接続されるＮ個のスイッチ
ングゲートを有する請求項２の表示制御装置。4. The logic gate means comprises N switching gates each connected between a corresponding one of the output terminals of the shift register means and a corresponding one of the row lines. 2 display control device. 【請求項５】 前記選択単位の順序は前記ビデオ信号が
２フィールド分の水平映像信号を有する場合に第１およ
び第２フィールド間で１水平画素ライン分ずれた画像を
表示するよう決定される請求項１の表示制御装置。5. The order of the selection units is determined to display an image shifted by one horizontal pixel line between the first and second fields when the video signal has a horizontal video signal for two fields. Item 1. The display control device according to item 1. 【請求項６】 前記表示制御装置は、前記ビデオ信号の
方式を検出し、検出された方式に対応する前記選択パタ
ーンを設定する検出手段をさらに備える請求項１の表示
制御装置。6. The display control device according to claim 1, wherein the display control device further comprises detection means for detecting a system of the video signal and setting the selection pattern corresponding to the detected system. 【請求項７】 前記複数画素のマトリクスアレイは赤画
素、青画素、緑画素の３列が行方向において繰り返し配
置される構成を有する請求項２の表示制御装置。7. The display control device according to claim 2, wherein the matrix array of the plurality of pixels has a configuration in which three columns of red pixels, blue pixels, and green pixels are repeatedly arranged in the row direction. 【請求項８】 Ｎ本の水平画素ラインを有するディスプ
レイを１フィールドあたりＮより少ないＭ個の水平映像
信号を含むビデオ信号により駆動するための表示制御方
法であって、前記ビデオ信号から前記水平映像信号の各
々をサンプルし、サンプルされた水平映像信号を前記水
平画素ラインの各々に供給するステップと、前記供給ス
テップが１水平映像信号を前記水平画素ラインの各々に
供給する毎に設定数ずつ前記水平画素ラインを順次選択
するステップとを備え、前記選択ステップは少なくとも
第１数の水平画素ラインおよび第２数の水平画素ライン
を一度に選択される選択単位とし、これら選択単位を所
定の比率で組合せ、この組合せを所定数の水平映像信号
毎に繰り返すような選択パターンに基づいて前記設定数
を変更するステップを有する表示制御方法。8. A display control method for driving a display having N horizontal pixel lines by a video signal including M horizontal video signals, which is less than N per field, and comprising: Sampling each of the signals and supplying a sampled horizontal video signal to each of the horizontal pixel lines; and a step of supplying a set number of horizontal video signals to each of the horizontal pixel lines in the supplying step. A step of sequentially selecting horizontal pixel lines, wherein the selecting step has at least a first number of horizontal pixel lines and a second number of horizontal pixel lines as selection units selected at a time, and these selection units are set at a predetermined ratio. Changing the set number based on a selection pattern such that a combination is repeated for every predetermined number of horizontal video signals And a display control method. 【請求項９】 前記ディスプレイは、行が前記水平画素
ラインとなる複数画素のマトリクスアレイ、前記複数画
素の行に沿って形成され各々対応する行内の画素に接続
される複数行線、および前記複数画素の列に沿って形成
され各々対応する列内の画素に接続される複数の列線を
有し、前記水平映像信号が前記複数列線に供給される請
求項８の表示制御方法。9. The display comprises a matrix array of a plurality of pixels, each row of which is the horizontal pixel line, a plurality of row lines formed along the row of the plurality of pixels and connected to pixels in a corresponding row, and the plurality of rows. 9. The display control method according to claim 8, further comprising a plurality of column lines formed along a column of pixels and connected to pixels in corresponding columns, and the horizontal video signal is supplied to the plurality of column lines. 【請求項１０】 前記選択ステップは、第１から第Ｎビ
ットの出力端を有し、クロック信号に同期してシフト動
作を行なうシフトレジスタ手段を用いて所定クロック数
に対応する持続期間を各々有する複数の駆動信号を前記
出力端から発生するステップを有し、前記変更ステップ
は前記シフトレジスタ手段から供給される駆動信号に応
じて前記複数行線の少なくとも一つを論理ゲート手段を
用いて選択するステップと、前記クロック信号のクロッ
ク周期および前記論理ゲート手段の動作を前記選択パタ
ーンに基づいて制御するステップとを有する請求項８の
表示制御方法。10. The selecting step has first to Nth bit output terminals, and each has a duration corresponding to a predetermined number of clocks by using shift register means for performing a shift operation in synchronization with a clock signal. Generating a plurality of drive signals from the output terminal, and the changing step selects at least one of the plurality of row lines by using a logic gate means according to the drive signal supplied from the shift register means. 9. The display control method according to claim 8, further comprising: a step, and a step of controlling a clock cycle of the clock signal and an operation of the logic gate means based on the selection pattern. 【請求項１１】 前記論理ゲート手段は前記シフトレジ
スタ手段の出力端のうちの対応する一つと前記行線のう
ちの対応する一つとの間に各々接続されるＮ個のスイッ
チングゲートを有する請求項９の表示制御方法。11. The logic gate means comprises N switching gates each connected between a corresponding one of the output terminals of the shift register means and a corresponding one of the row lines. 9. Display control method of 9. 【請求項１２】 前記選択単位の順序は前記ビデオ信号
が２フィールド分の水平映像信号を有する場合に第１お
よび第２フィールド間で１水平画素ライン分ずれた画像
を表示するよう決定される請求項８の表示制御方法。12. The order of the selection units is determined to display an image shifted by one horizontal pixel line between the first and second fields when the video signal has a horizontal video signal for two fields. Item 8. A display control method according to item 8. 【請求項１３】 前記表示制御方法は前記ビデオ信号の
方式を検出し、検出された方式に対応して前記選択パタ
ーンを設定するステップをさらに備える請求項８の表示
制御方法。13. The display control method according to claim 8, further comprising the step of detecting a method of the video signal and setting the selection pattern in accordance with the detected method. 【請求項１４】 複数画素のマトリクスアレイは赤画
素、青画素、緑画素の３列が行方向において繰り返し配
置される構成を有する請求項９の表示制御方法。14. The display control method according to claim 9, wherein the matrix array of a plurality of pixels has a configuration in which three columns of red pixels, blue pixels, and green pixels are repeatedly arranged in the row direction.