JPH06308171A - 電源電圧検出回路 - Google Patents
電源電圧検出回路Info
- Publication number
- JPH06308171A JPH06308171A JP5097963A JP9796393A JPH06308171A JP H06308171 A JPH06308171 A JP H06308171A JP 5097963 A JP5097963 A JP 5097963A JP 9796393 A JP9796393 A JP 9796393A JP H06308171 A JPH06308171 A JP H06308171A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- circuit
- signal
- comparator
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Manipulation Of Pulses (AREA)
- Logic Circuits (AREA)
- Dram (AREA)
Abstract
(57)【要約】
【目的】 第２電源を不要としＩＣ外部の外付け部品点
数を減らすと同時にＩＣの端子数の削減が可能な半導体
集積回路における電源電圧検出回路を提供することにあ
る。 【構成】 電源と接続されており電源電圧の変動に応じ
て抵抗値が変化し該変化する抵抗値に対応する第１信号
を出力する第１回路(RT,R1)と、電源と接続されており
所定の抵抗値を有し所定の抵抗値に対応する第２信号を
出力する第２回路(R2,R3)と、第１回路(RT,R1)から供給
される第１信号と第２回路(R2,R3)から供給される第２
信号とを電圧に関して比較し、第１信号および第２信号
の電圧の差異が所定の値になったとき該所定の値に応じ
た信号を出力する比較回路(1)とを含むことを特徴とす
る。
数を減らすと同時にＩＣの端子数の削減が可能な半導体
集積回路における電源電圧検出回路を提供することにあ
る。 【構成】 電源と接続されており電源電圧の変動に応じ
て抵抗値が変化し該変化する抵抗値に対応する第１信号
を出力する第１回路(RT,R1)と、電源と接続されており
所定の抵抗値を有し所定の抵抗値に対応する第２信号を
出力する第２回路(R2,R3)と、第１回路(RT,R1)から供給
される第１信号と第２回路(R2,R3)から供給される第２
信号とを電圧に関して比較し、第１信号および第２信号
の電圧の差異が所定の値になったとき該所定の値に応じ
た信号を出力する比較回路(1)とを含むことを特徴とす
る。
Description
【０００１】
【産業上の利用分野】本発明は電源電圧検出回路に係
り、詳細には半導体集積回路からなりコンパレータとト
ランジスタ抵抗、半導体集積回路上トランジスタ抵抗よ
り安定した抵抗値の得られる抵抗（ここでは例として拡
散抵抗）を１つの半導体チップ上に形成した電源電圧検
出回路に係る。
り、詳細には半導体集積回路からなりコンパレータとト
ランジスタ抵抗、半導体集積回路上トランジスタ抵抗よ
り安定した抵抗値の得られる抵抗（ここでは例として拡
散抵抗）を１つの半導体チップ上に形成した電源電圧検
出回路に係る。
【０００２】
【従来の技術】図２は従来の半導体集積回路（以下ＩＣ
という）の回路構成を示すブロック図であって、電源電
圧ＶＤＤ１を有する第１電源、コンパレータ２とＩＣの
外部に安定した電圧を供給することができる基準電圧Ｖ
ＤＤ２を有する第２電源と抵抗ｒ１、ｒ２で構成されて
いる。コンパレータ２には＋入力端子、−入力端子とコ
ンパレータ２の出力端子Ｙが設けられておりＹ出力には
電源電圧ＶＤＤ１の検出結果が出力される。このコンパ
レータ２の＋側入力は、ＩＣの第１電源に接続され、コ
ンパレータ２の−側入力は、ＩＣ外部の抵抗ｒ１、ｒ２
により、第２電源の基準電圧ＶＤＤ２の抵抗分割された
入力電圧が印加される。したがって、ＩＣの電源電圧で
あるＶＤＤ１が電圧降下し、コンパレータ２の−側入力
の電圧より小さくなったときは、コンパレータ２の出力
レベルが反転し、ＶＤＤ１が電圧降下していたことを検
出していた。すなわち、従来のＩＣに供給される単一の
電源電圧だけでは、電圧効果の検出が困難であったた
め、ＩＣにコンパレータ２を内蔵するのは勿論のこと、
ＩＣに比較電圧用の−入力端子をコンパレータ２に設け
第１電源を＋入力端子に接続して、ＩＣに供給される第
１電源の電圧ＶＤＤ１の電圧降下が生じても、常にある
一定の電圧を供給することのできる第２電源をこの入力
端子に接続していた。
という）の回路構成を示すブロック図であって、電源電
圧ＶＤＤ１を有する第１電源、コンパレータ２とＩＣの
外部に安定した電圧を供給することができる基準電圧Ｖ
ＤＤ２を有する第２電源と抵抗ｒ１、ｒ２で構成されて
いる。コンパレータ２には＋入力端子、−入力端子とコ
ンパレータ２の出力端子Ｙが設けられておりＹ出力には
電源電圧ＶＤＤ１の検出結果が出力される。このコンパ
レータ２の＋側入力は、ＩＣの第１電源に接続され、コ
ンパレータ２の−側入力は、ＩＣ外部の抵抗ｒ１、ｒ２
により、第２電源の基準電圧ＶＤＤ２の抵抗分割された
入力電圧が印加される。したがって、ＩＣの電源電圧で
あるＶＤＤ１が電圧降下し、コンパレータ２の−側入力
の電圧より小さくなったときは、コンパレータ２の出力
レベルが反転し、ＶＤＤ１が電圧降下していたことを検
出していた。すなわち、従来のＩＣに供給される単一の
電源電圧だけでは、電圧効果の検出が困難であったた
め、ＩＣにコンパレータ２を内蔵するのは勿論のこと、
ＩＣに比較電圧用の−入力端子をコンパレータ２に設け
第１電源を＋入力端子に接続して、ＩＣに供給される第
１電源の電圧ＶＤＤ１の電圧降下が生じても、常にある
一定の電圧を供給することのできる第２電源をこの入力
端子に接続していた。
【０００３】
【発明が解決しようとする課題】しかしながら、第２電
源にて永久に安定した電圧を供給することは困難であ
り、また、第２電源を搭載するための領域確保や電源交
換の手間が生じていた。
源にて永久に安定した電圧を供給することは困難であ
り、また、第２電源を搭載するための領域確保や電源交
換の手間が生じていた。
【０００４】本発明の目的は第２電源を不要としＩＣ外
部の外付け部品点数を減らすと同時にＩＣの端子数の削
減が可能な半導体集積回路における電源電圧検出回路を
提供することにある。
部の外付け部品点数を減らすと同時にＩＣの端子数の削
減が可能な半導体集積回路における電源電圧検出回路を
提供することにある。
【０００５】
【課題を解決するための手段】電源と接続されており電
源電圧の変動に応じて抵抗値が変化し該変化する抵抗値
に対応する第１信号を出力する第１回路と、電源と接続
されており所定の抵抗値を有し所定の抵抗値に対応する
第２信号を出力する第２回路と、第１回路から供給され
る第１信号と第２回路から供給される第２信号とを電圧
に関して比較し、第１信号および第２信号の電圧の差異
が所定の値になったとき該所定の値に応じた信号を出力
する比較回路とを含むことを特徴とする。
源電圧の変動に応じて抵抗値が変化し該変化する抵抗値
に対応する第１信号を出力する第１回路と、電源と接続
されており所定の抵抗値を有し所定の抵抗値に対応する
第２信号を出力する第２回路と、第１回路から供給され
る第１信号と第２回路から供給される第２信号とを電圧
に関して比較し、第１信号および第２信号の電圧の差異
が所定の値になったとき該所定の値に応じた信号を出力
する比較回路とを含むことを特徴とする。
【０００６】
【作用】電源と接続された第１回路が電源電圧の変動に
応じて抵抗値が変化し該変化する抵抗値に対応する第１
信号を出力し、電源と接続された第２回路が所定の抵抗
値を有し所定の抵抗値に対応する第２信号を出力し、比
較回路が第１回路から供給される第１信号と第２回路か
ら供給される第２信号とを電圧に関して比較して第１信
号および第２信号の電圧の差異が所定の値になったとき
該所定の値に応じた信号を出力するので、単一の電源に
より電源電圧の降下を検出し得る。
応じて抵抗値が変化し該変化する抵抗値に対応する第１
信号を出力し、電源と接続された第２回路が所定の抵抗
値を有し所定の抵抗値に対応する第２信号を出力し、比
較回路が第１回路から供給される第１信号と第２回路か
ら供給される第２信号とを電圧に関して比較して第１信
号および第２信号の電圧の差異が所定の値になったとき
該所定の値に応じた信号を出力するので、単一の電源に
より電源電圧の降下を検出し得る。
【０００７】
【実施例】図１は本発明の半導体集積回路からなる電源
電圧検出回路の実施例のブロック図である。同図におい
て、１はコンパレータ、ＶＤＤは電源の電源電圧、ＧＮ
Ｄはアース、Ｒ１、Ｒ２、Ｒ３は抵抗値の変動の少ない
抵抗、例えば拡散抵抗、ＲＴはＰチャネル型トランジス
タ抵抗、ＶＭはコンパレータの＋入力端子の入力電圧、
ＶREFはコンパレータ１の−入力電圧を示す。
電圧検出回路の実施例のブロック図である。同図におい
て、１はコンパレータ、ＶＤＤは電源の電源電圧、ＧＮ
Ｄはアース、Ｒ１、Ｒ２、Ｒ３は抵抗値の変動の少ない
抵抗、例えば拡散抵抗、ＲＴはＰチャネル型トランジス
タ抵抗、ＶＭはコンパレータの＋入力端子の入力電圧、
ＶREFはコンパレータ１の−入力電圧を示す。
【０００８】この回路はコンパレータ１とＰチャネル型
トランジスタ抵抗ＲＴ（Ｎチャネル型トランジスタ抵抗
でもよい）並びに電源電圧の変動に対し、拡散抵抗Ｒ
１、Ｒ２、Ｒ３を１つの半導体チップ上に形成したＩＣ
であって、コンパレータ１にはコンパレータ１の出力端
子Ｙ、＋入力端子、−入力端子が設けられておりＹ出力
端子からは電源電圧検出結果が出力される。
トランジスタ抵抗ＲＴ（Ｎチャネル型トランジスタ抵抗
でもよい）並びに電源電圧の変動に対し、拡散抵抗Ｒ
１、Ｒ２、Ｒ３を１つの半導体チップ上に形成したＩＣ
であって、コンパレータ１にはコンパレータ１の出力端
子Ｙ、＋入力端子、−入力端子が設けられておりＹ出力
端子からは電源電圧検出結果が出力される。
【０００９】Ｐチャネル型トランジスタ抵抗ＲＴのゲー
トはＧＮＤに接続され、ソースはＶＤＤに、ドレインは
拡散抵抗Ｒ１とコンパレータ１の＋入力端子に接続さ
れ、拡散抵抗Ｒ１の反対側端子はＧＮＤに接続されてい
る。また、コンパレータ１の−入力は、拡散抵抗Ｒ２、
Ｒ３の接続点に接続され、拡散抵抗Ｒ２、Ｒ３の反対側
端子はＶＤＤ、ＧＮＤに接続されている。
トはＧＮＤに接続され、ソースはＶＤＤに、ドレインは
拡散抵抗Ｒ１とコンパレータ１の＋入力端子に接続さ
れ、拡散抵抗Ｒ１の反対側端子はＧＮＤに接続されてい
る。また、コンパレータ１の−入力は、拡散抵抗Ｒ２、
Ｒ３の接続点に接続され、拡散抵抗Ｒ２、Ｒ３の反対側
端子はＶＤＤ、ＧＮＤに接続されている。
【００１０】ＲＴ＜Ｒ１、Ｒ２＝Ｒ３としたとき、 ＶＭ＝Ｒ１・ＶＤＤ／（ＲＴ＋Ｒ１） ＞ ＶＤＤ／２ ＶＲＥＦ＝Ｒ３・ＶＤＤ／（Ｒ２＋Ｒ３）＝ ＶＤＤ／
２ したがって、 コンパレータ＋側電圧 ＞ コンパレータ−側電圧とな
り、 Ｙ＝”ハイ（ＨＩＧＨ）”レベル が出力される。
２ したがって、 コンパレータ＋側電圧 ＞ コンパレータ−側電圧とな
り、 Ｙ＝”ハイ（ＨＩＧＨ）”レベル が出力される。
【００１１】上記状態により、電源電圧ＶＤＤが電圧降
下するにつれ、Ｐチャネル型トランジスタ抵抗ＲＴは次
第に大きくなる。このＰチャネル型トランジスタ抵抗Ｒ
Ｔの特性を利用し、 ＲＴ ＞ Ｒ１となつたとき、 ＶＭ＝Ｒ１・ＶＤＤ／（ＲＴ＋Ｒ１） ＜ ＶＤＤ／２ したがって、 コンパレータ＋側電圧 ＜ コンパレータ−側電圧とな
り、 Ｙ＝”ロ−（ＬＯＷ）”レベル が出力される。すなわち、電圧レベルがある基準（ここ
ではＶＤＤ／２）以下に電圧降下したことを示す。これ
により電源電圧がＶＤＤ／２より小さいことが検出でき
る。
下するにつれ、Ｐチャネル型トランジスタ抵抗ＲＴは次
第に大きくなる。このＰチャネル型トランジスタ抵抗Ｒ
Ｔの特性を利用し、 ＲＴ ＞ Ｒ１となつたとき、 ＶＭ＝Ｒ１・ＶＤＤ／（ＲＴ＋Ｒ１） ＜ ＶＤＤ／２ したがって、 コンパレータ＋側電圧 ＜ コンパレータ−側電圧とな
り、 Ｙ＝”ロ−（ＬＯＷ）”レベル が出力される。すなわち、電圧レベルがある基準（ここ
ではＶＤＤ／２）以下に電圧降下したことを示す。これ
により電源電圧がＶＤＤ／２より小さいことが検出でき
る。
【００１２】本実施例では、ＩＣ外部の外付け抵抗まで
もＩＣ内部に取り組むことによりＩＣの端子数を削減す
ることができる。
もＩＣ内部に取り組むことによりＩＣの端子数を削減す
ることができる。
【００１３】
【発明の効果】電源と接続された第１回路が電源電圧の
変動に応じて抵抗値が変化し該変化する抵抗値に対応す
る第１信号を出力し、電源と接続された第２回路が所定
の抵抗値を有し所定の抵抗値に対応する第２信号を出力
し、比較回路が第１回路から供給される第１信号と第２
回路から供給される第２信号とを電圧に関して比較して
第１信号および第２信号の電圧の差異が所定の値になっ
たとき該所定の値に応じた信号を出力するので、単一の
電源により電源電圧の降下を検出し得る。
変動に応じて抵抗値が変化し該変化する抵抗値に対応す
る第１信号を出力し、電源と接続された第２回路が所定
の抵抗値を有し所定の抵抗値に対応する第２信号を出力
し、比較回路が第１回路から供給される第１信号と第２
回路から供給される第２信号とを電圧に関して比較して
第１信号および第２信号の電圧の差異が所定の値になっ
たとき該所定の値に応じた信号を出力するので、単一の
電源により電源電圧の降下を検出し得る。
【図１】本発明の半導体集積回路からなる電源電圧検出
回路の実施例のブロック図である。
回路の実施例のブロック図である。
【図２】従来の半導体集積回路の回路構成を示すブロッ
ク図である。
ク図である。
１ コンパレータ ＲＴ Ｐチャネル型トランジスタ抵抗 Ｒ１、Ｒ２、Ｒ３ 拡散抵抗
Claims (1)
- 【請求項１】 電源と接続されており電源電圧の変動に
応じて抵抗値が変化し該変化する抵抗値に対応する第１
信号を出力する第１回路と、前記電源と接続されており
所定の抵抗値を有し前記所定の抵抗値に対応する第２信
号を出力する第２回路と、前記第１回路から供給される
第１信号と前記第２回路から供給される第２信号とを電
圧に関して比較し、第１信号および第２信号の電圧の差
異が所定の値になったとき該所定の値に応じた信号を出
力する比較回路とを含むことを特徴とする電源電圧検出
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5097963A JPH06308171A (ja) | 1993-04-23 | 1993-04-23 | 電源電圧検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5097963A JPH06308171A (ja) | 1993-04-23 | 1993-04-23 | 電源電圧検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06308171A true JPH06308171A (ja) | 1994-11-04 |
Family
ID=14206335
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5097963A Pending JPH06308171A (ja) | 1993-04-23 | 1993-04-23 | 電源電圧検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06308171A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7026855B2 (en) * | 2004-03-02 | 2006-04-11 | Kabushiki Kaisha Toshiba | Semiconductor device to prevent a circuit from being inadvertently active |
| JP2011135329A (ja) * | 2009-12-24 | 2011-07-07 | Mitsubishi Electric Corp | 電気回路 |
-
1993
- 1993-04-23 JP JP5097963A patent/JPH06308171A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7026855B2 (en) * | 2004-03-02 | 2006-04-11 | Kabushiki Kaisha Toshiba | Semiconductor device to prevent a circuit from being inadvertently active |
| JP2011135329A (ja) * | 2009-12-24 | 2011-07-07 | Mitsubishi Electric Corp | 電気回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5280198A (en) | Power supply level detector | |
| US7106107B2 (en) | Reliability comparator with hysteresis | |
| JP3966016B2 (ja) | クランプ回路 | |
| US20050270077A1 (en) | Method and apparatus for providing a power-on reset signal | |
| EP0497319B1 (en) | Semiconductor integrated circuit device having substrate potential detection circuit | |
| US5942921A (en) | Differential comparator with an extended input range | |
| US7271636B2 (en) | Hysteresis comparator and reset signal generator | |
| US7834680B2 (en) | Internal voltage generation circuit for generating stable internal voltages withstanding varying external conditions | |
| US20090224804A1 (en) | Detecting circuit and electronic apparatus using detecting circuit | |
| US5111136A (en) | Semiconductor circuit | |
| US6686789B2 (en) | Dynamic low power reference circuit | |
| US5530395A (en) | Supply voltage level control using reference voltage generator and comparator circuits | |
| JPH05120862A (ja) | 基板バイアス電圧発生器に対する調節回路 | |
| US6628162B2 (en) | Semiconductor integrated circuit | |
| US20020047741A1 (en) | Semiconductor device reduced in through current | |
| US20070146023A1 (en) | Reset signal generating circuit and semiconductor integrated circuit device | |
| EP0155113A2 (en) | Voltage level detection circuit | |
| US6501303B1 (en) | Semiconductor integrated circuit | |
| US6404221B1 (en) | Threshold invariant voltage detecting device | |
| JPH06308171A (ja) | 電源電圧検出回路 | |
| US11249118B2 (en) | Current sensing circuit | |
| US6265932B1 (en) | Substrate control voltage circuit of a semiconductor memory | |
| JP2830799B2 (ja) | 半導体集積回路装置 | |
| JP2003124811A (ja) | クランプ回路 | |
| KR100554840B1 (ko) | 파워 업 신호 발생 회로 |