JPH06308171A - 電源電圧検出回路 - Google Patents
電源電圧検出回路Info
- Publication number
- JPH06308171A JPH06308171A JP5097963A JP9796393A JPH06308171A JP H06308171 A JPH06308171 A JP H06308171A JP 5097963 A JP5097963 A JP 5097963A JP 9796393 A JP9796393 A JP 9796393A JP H06308171 A JPH06308171 A JP H06308171A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- circuit
- signal
- comparator
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Manipulation Of Pulses (AREA)
- Logic Circuits (AREA)
- Dram (AREA)
Abstract
(57)【要約】
【目的】 第2電源を不要としIC外部の外付け部品点
数を減らすと同時にICの端子数の削減が可能な半導体
集積回路における電源電圧検出回路を提供することにあ
る。 【構成】 電源と接続されており電源電圧の変動に応じ
て抵抗値が変化し該変化する抵抗値に対応する第1信号
を出力する第1回路(RT,R1)と、電源と接続されており
所定の抵抗値を有し所定の抵抗値に対応する第2信号を
出力する第2回路(R2,R3)と、第1回路(RT,R1)から供給
される第1信号と第2回路(R2,R3)から供給される第2
信号とを電圧に関して比較し、第1信号および第2信号
の電圧の差異が所定の値になったとき該所定の値に応じ
た信号を出力する比較回路(1)とを含むことを特徴とす
る。
数を減らすと同時にICの端子数の削減が可能な半導体
集積回路における電源電圧検出回路を提供することにあ
る。 【構成】 電源と接続されており電源電圧の変動に応じ
て抵抗値が変化し該変化する抵抗値に対応する第1信号
を出力する第1回路(RT,R1)と、電源と接続されており
所定の抵抗値を有し所定の抵抗値に対応する第2信号を
出力する第2回路(R2,R3)と、第1回路(RT,R1)から供給
される第1信号と第2回路(R2,R3)から供給される第2
信号とを電圧に関して比較し、第1信号および第2信号
の電圧の差異が所定の値になったとき該所定の値に応じ
た信号を出力する比較回路(1)とを含むことを特徴とす
る。
Description
【0001】
【産業上の利用分野】本発明は電源電圧検出回路に係
り、詳細には半導体集積回路からなりコンパレータとト
ランジスタ抵抗、半導体集積回路上トランジスタ抵抗よ
り安定した抵抗値の得られる抵抗(ここでは例として拡
散抵抗)を1つの半導体チップ上に形成した電源電圧検
出回路に係る。
り、詳細には半導体集積回路からなりコンパレータとト
ランジスタ抵抗、半導体集積回路上トランジスタ抵抗よ
り安定した抵抗値の得られる抵抗(ここでは例として拡
散抵抗)を1つの半導体チップ上に形成した電源電圧検
出回路に係る。
【0002】
【従来の技術】図2は従来の半導体集積回路(以下IC
という)の回路構成を示すブロック図であって、電源電
圧VDD1を有する第1電源、コンパレータ2とICの
外部に安定した電圧を供給することができる基準電圧V
DD2を有する第2電源と抵抗r1、r2で構成されて
いる。コンパレータ2には+入力端子、−入力端子とコ
ンパレータ2の出力端子Yが設けられておりY出力には
電源電圧VDD1の検出結果が出力される。このコンパ
レータ2の+側入力は、ICの第1電源に接続され、コ
ンパレータ2の−側入力は、IC外部の抵抗r1、r2
により、第2電源の基準電圧VDD2の抵抗分割された
入力電圧が印加される。したがって、ICの電源電圧で
あるVDD1が電圧降下し、コンパレータ2の−側入力
の電圧より小さくなったときは、コンパレータ2の出力
レベルが反転し、VDD1が電圧降下していたことを検
出していた。すなわち、従来のICに供給される単一の
電源電圧だけでは、電圧効果の検出が困難であったた
め、ICにコンパレータ2を内蔵するのは勿論のこと、
ICに比較電圧用の−入力端子をコンパレータ2に設け
第1電源を+入力端子に接続して、ICに供給される第
1電源の電圧VDD1の電圧降下が生じても、常にある
一定の電圧を供給することのできる第2電源をこの入力
端子に接続していた。
という)の回路構成を示すブロック図であって、電源電
圧VDD1を有する第1電源、コンパレータ2とICの
外部に安定した電圧を供給することができる基準電圧V
DD2を有する第2電源と抵抗r1、r2で構成されて
いる。コンパレータ2には+入力端子、−入力端子とコ
ンパレータ2の出力端子Yが設けられておりY出力には
電源電圧VDD1の検出結果が出力される。このコンパ
レータ2の+側入力は、ICの第1電源に接続され、コ
ンパレータ2の−側入力は、IC外部の抵抗r1、r2
により、第2電源の基準電圧VDD2の抵抗分割された
入力電圧が印加される。したがって、ICの電源電圧で
あるVDD1が電圧降下し、コンパレータ2の−側入力
の電圧より小さくなったときは、コンパレータ2の出力
レベルが反転し、VDD1が電圧降下していたことを検
出していた。すなわち、従来のICに供給される単一の
電源電圧だけでは、電圧効果の検出が困難であったた
め、ICにコンパレータ2を内蔵するのは勿論のこと、
ICに比較電圧用の−入力端子をコンパレータ2に設け
第1電源を+入力端子に接続して、ICに供給される第
1電源の電圧VDD1の電圧降下が生じても、常にある
一定の電圧を供給することのできる第2電源をこの入力
端子に接続していた。
【0003】
【発明が解決しようとする課題】しかしながら、第2電
源にて永久に安定した電圧を供給することは困難であ
り、また、第2電源を搭載するための領域確保や電源交
換の手間が生じていた。
源にて永久に安定した電圧を供給することは困難であ
り、また、第2電源を搭載するための領域確保や電源交
換の手間が生じていた。
【0004】本発明の目的は第2電源を不要としIC外
部の外付け部品点数を減らすと同時にICの端子数の削
減が可能な半導体集積回路における電源電圧検出回路を
提供することにある。
部の外付け部品点数を減らすと同時にICの端子数の削
減が可能な半導体集積回路における電源電圧検出回路を
提供することにある。
【0005】
【課題を解決するための手段】電源と接続されており電
源電圧の変動に応じて抵抗値が変化し該変化する抵抗値
に対応する第1信号を出力する第1回路と、電源と接続
されており所定の抵抗値を有し所定の抵抗値に対応する
第2信号を出力する第2回路と、第1回路から供給され
る第1信号と第2回路から供給される第2信号とを電圧
に関して比較し、第1信号および第2信号の電圧の差異
が所定の値になったとき該所定の値に応じた信号を出力
する比較回路とを含むことを特徴とする。
源電圧の変動に応じて抵抗値が変化し該変化する抵抗値
に対応する第1信号を出力する第1回路と、電源と接続
されており所定の抵抗値を有し所定の抵抗値に対応する
第2信号を出力する第2回路と、第1回路から供給され
る第1信号と第2回路から供給される第2信号とを電圧
に関して比較し、第1信号および第2信号の電圧の差異
が所定の値になったとき該所定の値に応じた信号を出力
する比較回路とを含むことを特徴とする。
【0006】
【作用】電源と接続された第1回路が電源電圧の変動に
応じて抵抗値が変化し該変化する抵抗値に対応する第1
信号を出力し、電源と接続された第2回路が所定の抵抗
値を有し所定の抵抗値に対応する第2信号を出力し、比
較回路が第1回路から供給される第1信号と第2回路か
ら供給される第2信号とを電圧に関して比較して第1信
号および第2信号の電圧の差異が所定の値になったとき
該所定の値に応じた信号を出力するので、単一の電源に
より電源電圧の降下を検出し得る。
応じて抵抗値が変化し該変化する抵抗値に対応する第1
信号を出力し、電源と接続された第2回路が所定の抵抗
値を有し所定の抵抗値に対応する第2信号を出力し、比
較回路が第1回路から供給される第1信号と第2回路か
ら供給される第2信号とを電圧に関して比較して第1信
号および第2信号の電圧の差異が所定の値になったとき
該所定の値に応じた信号を出力するので、単一の電源に
より電源電圧の降下を検出し得る。
【0007】
【実施例】図1は本発明の半導体集積回路からなる電源
電圧検出回路の実施例のブロック図である。同図におい
て、1はコンパレータ、VDDは電源の電源電圧、GN
Dはアース、R1、R2、R3は抵抗値の変動の少ない
抵抗、例えば拡散抵抗、RTはPチャネル型トランジス
タ抵抗、VMはコンパレータの+入力端子の入力電圧、
VREFはコンパレータ1の−入力電圧を示す。
電圧検出回路の実施例のブロック図である。同図におい
て、1はコンパレータ、VDDは電源の電源電圧、GN
Dはアース、R1、R2、R3は抵抗値の変動の少ない
抵抗、例えば拡散抵抗、RTはPチャネル型トランジス
タ抵抗、VMはコンパレータの+入力端子の入力電圧、
VREFはコンパレータ1の−入力電圧を示す。
【0008】この回路はコンパレータ1とPチャネル型
トランジスタ抵抗RT(Nチャネル型トランジスタ抵抗
でもよい)並びに電源電圧の変動に対し、拡散抵抗R
1、R2、R3を1つの半導体チップ上に形成したIC
であって、コンパレータ1にはコンパレータ1の出力端
子Y、+入力端子、−入力端子が設けられておりY出力
端子からは電源電圧検出結果が出力される。
トランジスタ抵抗RT(Nチャネル型トランジスタ抵抗
でもよい)並びに電源電圧の変動に対し、拡散抵抗R
1、R2、R3を1つの半導体チップ上に形成したIC
であって、コンパレータ1にはコンパレータ1の出力端
子Y、+入力端子、−入力端子が設けられておりY出力
端子からは電源電圧検出結果が出力される。
【0009】Pチャネル型トランジスタ抵抗RTのゲー
トはGNDに接続され、ソースはVDDに、ドレインは
拡散抵抗R1とコンパレータ1の+入力端子に接続さ
れ、拡散抵抗R1の反対側端子はGNDに接続されてい
る。また、コンパレータ1の−入力は、拡散抵抗R2、
R3の接続点に接続され、拡散抵抗R2、R3の反対側
端子はVDD、GNDに接続されている。
トはGNDに接続され、ソースはVDDに、ドレインは
拡散抵抗R1とコンパレータ1の+入力端子に接続さ
れ、拡散抵抗R1の反対側端子はGNDに接続されてい
る。また、コンパレータ1の−入力は、拡散抵抗R2、
R3の接続点に接続され、拡散抵抗R2、R3の反対側
端子はVDD、GNDに接続されている。
【0010】RT<R1、R2=R3としたとき、 VM=R1・VDD/(RT+R1) > VDD/2 VREF=R3・VDD/(R2+R3)= VDD/
2 したがって、 コンパレータ+側電圧 > コンパレータ−側電圧とな
り、 Y=”ハイ(HIGH)”レベル が出力される。
2 したがって、 コンパレータ+側電圧 > コンパレータ−側電圧とな
り、 Y=”ハイ(HIGH)”レベル が出力される。
【0011】上記状態により、電源電圧VDDが電圧降
下するにつれ、Pチャネル型トランジスタ抵抗RTは次
第に大きくなる。このPチャネル型トランジスタ抵抗R
Tの特性を利用し、 RT > R1となつたとき、 VM=R1・VDD/(RT+R1) < VDD/2 したがって、 コンパレータ+側電圧 < コンパレータ−側電圧とな
り、 Y=”ロ−(LOW)”レベル が出力される。すなわち、電圧レベルがある基準(ここ
ではVDD/2)以下に電圧降下したことを示す。これ
により電源電圧がVDD/2より小さいことが検出でき
る。
下するにつれ、Pチャネル型トランジスタ抵抗RTは次
第に大きくなる。このPチャネル型トランジスタ抵抗R
Tの特性を利用し、 RT > R1となつたとき、 VM=R1・VDD/(RT+R1) < VDD/2 したがって、 コンパレータ+側電圧 < コンパレータ−側電圧とな
り、 Y=”ロ−(LOW)”レベル が出力される。すなわち、電圧レベルがある基準(ここ
ではVDD/2)以下に電圧降下したことを示す。これ
により電源電圧がVDD/2より小さいことが検出でき
る。
【0012】本実施例では、IC外部の外付け抵抗まで
もIC内部に取り組むことによりICの端子数を削減す
ることができる。
もIC内部に取り組むことによりICの端子数を削減す
ることができる。
【0013】
【発明の効果】電源と接続された第1回路が電源電圧の
変動に応じて抵抗値が変化し該変化する抵抗値に対応す
る第1信号を出力し、電源と接続された第2回路が所定
の抵抗値を有し所定の抵抗値に対応する第2信号を出力
し、比較回路が第1回路から供給される第1信号と第2
回路から供給される第2信号とを電圧に関して比較して
第1信号および第2信号の電圧の差異が所定の値になっ
たとき該所定の値に応じた信号を出力するので、単一の
電源により電源電圧の降下を検出し得る。
変動に応じて抵抗値が変化し該変化する抵抗値に対応す
る第1信号を出力し、電源と接続された第2回路が所定
の抵抗値を有し所定の抵抗値に対応する第2信号を出力
し、比較回路が第1回路から供給される第1信号と第2
回路から供給される第2信号とを電圧に関して比較して
第1信号および第2信号の電圧の差異が所定の値になっ
たとき該所定の値に応じた信号を出力するので、単一の
電源により電源電圧の降下を検出し得る。
【図1】本発明の半導体集積回路からなる電源電圧検出
回路の実施例のブロック図である。
回路の実施例のブロック図である。
【図2】従来の半導体集積回路の回路構成を示すブロッ
ク図である。
ク図である。
1 コンパレータ RT Pチャネル型トランジスタ抵抗 R1、R2、R3 拡散抵抗
Claims (1)
- 【請求項1】 電源と接続されており電源電圧の変動に
応じて抵抗値が変化し該変化する抵抗値に対応する第1
信号を出力する第1回路と、前記電源と接続されており
所定の抵抗値を有し前記所定の抵抗値に対応する第2信
号を出力する第2回路と、前記第1回路から供給される
第1信号と前記第2回路から供給される第2信号とを電
圧に関して比較し、第1信号および第2信号の電圧の差
異が所定の値になったとき該所定の値に応じた信号を出
力する比較回路とを含むことを特徴とする電源電圧検出
回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5097963A JPH06308171A (ja) | 1993-04-23 | 1993-04-23 | 電源電圧検出回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5097963A JPH06308171A (ja) | 1993-04-23 | 1993-04-23 | 電源電圧検出回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06308171A true JPH06308171A (ja) | 1994-11-04 |
Family
ID=14206335
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5097963A Pending JPH06308171A (ja) | 1993-04-23 | 1993-04-23 | 電源電圧検出回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06308171A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7026855B2 (en) * | 2004-03-02 | 2006-04-11 | Kabushiki Kaisha Toshiba | Semiconductor device to prevent a circuit from being inadvertently active |
JP2011135329A (ja) * | 2009-12-24 | 2011-07-07 | Mitsubishi Electric Corp | 電気回路 |
-
1993
- 1993-04-23 JP JP5097963A patent/JPH06308171A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7026855B2 (en) * | 2004-03-02 | 2006-04-11 | Kabushiki Kaisha Toshiba | Semiconductor device to prevent a circuit from being inadvertently active |
JP2011135329A (ja) * | 2009-12-24 | 2011-07-07 | Mitsubishi Electric Corp | 電気回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5280198A (en) | Power supply level detector | |
US7106107B2 (en) | Reliability comparator with hysteresis | |
JP3966016B2 (ja) | クランプ回路 | |
US20050270077A1 (en) | Method and apparatus for providing a power-on reset signal | |
EP0497319B1 (en) | Semiconductor integrated circuit device having substrate potential detection circuit | |
US5942921A (en) | Differential comparator with an extended input range | |
US7271636B2 (en) | Hysteresis comparator and reset signal generator | |
US7834680B2 (en) | Internal voltage generation circuit for generating stable internal voltages withstanding varying external conditions | |
US20090224804A1 (en) | Detecting circuit and electronic apparatus using detecting circuit | |
US5111136A (en) | Semiconductor circuit | |
US6686789B2 (en) | Dynamic low power reference circuit | |
US5530395A (en) | Supply voltage level control using reference voltage generator and comparator circuits | |
JPH05120862A (ja) | 基板バイアス電圧発生器に対する調節回路 | |
US6628162B2 (en) | Semiconductor integrated circuit | |
US20020047741A1 (en) | Semiconductor device reduced in through current | |
US20070146023A1 (en) | Reset signal generating circuit and semiconductor integrated circuit device | |
EP0155113A2 (en) | Voltage level detection circuit | |
US6501303B1 (en) | Semiconductor integrated circuit | |
US6404221B1 (en) | Threshold invariant voltage detecting device | |
JPH06308171A (ja) | 電源電圧検出回路 | |
US11249118B2 (en) | Current sensing circuit | |
US6265932B1 (en) | Substrate control voltage circuit of a semiconductor memory | |
JP2830799B2 (ja) | 半導体集積回路装置 | |
JP2003124811A (ja) | クランプ回路 | |
KR100554840B1 (ko) | 파워 업 신호 발생 회로 |