JPH0630500B2 - 高速時分割多重伝送路の汎用アクセス方法 - Google Patents
高速時分割多重伝送路の汎用アクセス方法Info
- Publication number
- JPH0630500B2 JPH0630500B2 JP15240786A JP15240786A JPH0630500B2 JP H0630500 B2 JPH0630500 B2 JP H0630500B2 JP 15240786 A JP15240786 A JP 15240786A JP 15240786 A JP15240786 A JP 15240786A JP H0630500 B2 JPH0630500 B2 JP H0630500B2
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- bus
- data
- signal
- time division
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Small-Scale Networks (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明はディジタルネットワークの伝送制御装置に高速
の時分割多重バスとして使用し、64kb/s×nの容量を有
する回線やパケットデータを同一伝送路に収容するため
等に用いる高速時分割多重伝送路の汎用アクセス方法に
関する。
の時分割多重バスとして使用し、64kb/s×nの容量を有
する回線やパケットデータを同一伝送路に収容するため
等に用いる高速時分割多重伝送路の汎用アクセス方法に
関する。
従来の技術 従来、この種のデータ伝送装置は対向型の伝送路におい
て実現されており、ループ型およびバス型のネットワー
クにおいては64kb/s以下の低速データの多重化が中心で
あった。
て実現されており、ループ型およびバス型のネットワー
クにおいては64kb/s以下の低速データの多重化が中心で
あった。
発明が解決しようとする問題点 従って、上記従来のデータ伝送制御装置では、同一伝送
路に収容できる異種回線が低速データが主であるため1.
5Mb/s等の高速回線をはじめ64kb/s×n回線の汎用ア
クセスができないという問題、又、パケット伝送という
異なる伝送形態が同一伝送路に収容できない問題があっ
た。
路に収容できる異種回線が低速データが主であるため1.
5Mb/s等の高速回線をはじめ64kb/s×n回線の汎用ア
クセスができないという問題、又、パケット伝送という
異なる伝送形態が同一伝送路に収容できない問題があっ
た。
本発明はこのような従来の問題を解決するものであり、
多様な回線がループ型、バス型及び対向型伝送路をアク
セスできる優れたデータ伝送制御装置を提供することが
できる。
多様な回線がループ型、バス型及び対向型伝送路をアク
セスできる優れたデータ伝送制御装置を提供することが
できる。
問題点を解決するための手段 本発明は上記目的を達成するために、並列化した送信及
び受信データ信号と、ループ型及びバス型をアクセスす
るため数バイト分の遅延をもうけたフレームヘッダタイ
ミング信号と、受信及び送信クロックと、必要に応じて
付加することのできるタイムスロットアドレス信号と、
収容される種々のアクセス装置に対する伝送許可信号
と、全装置に対する伝送許可信号を備え、それらの信号
をバス形式に構成したものである。
び受信データ信号と、ループ型及びバス型をアクセスす
るため数バイト分の遅延をもうけたフレームヘッダタイ
ミング信号と、受信及び送信クロックと、必要に応じて
付加することのできるタイムスロットアドレス信号と、
収容される種々のアクセス装置に対する伝送許可信号
と、全装置に対する伝送許可信号を備え、それらの信号
をバス形式に構成したものである。
作用 本発明は上記のように構成することによって、任意の形
式の伝送路、或いは伝送容量の回線に対応出来、また任
意のタイムスロットを使用してパケット伝送を行うこと
が出来るという効果を有する。
式の伝送路、或いは伝送容量の回線に対応出来、また任
意のタイムスロットを使用してパケット伝送を行うこと
が出来るという効果を有する。
実施例 第1図は本発明の一実施例の構成を示すものである。第
1図において11は伝送路に接続されデータの直並列変
換、フレーム同期を確立する中継局装置であり、受信デ
ータバス12、送信データバス13、およびタイムスロ
ットアドレスのためのタイミング信号とクロック等の制
御信号バス14をノード装置内部の信号として提供して
いる。15、16、17はこれらの時分割多重バスを使
用してデータの送受信を行う回線制御装置である。第2
図は制御信号バス14のタイミングチャートを示すもの
である。第2図において、aはスロットアドレス信号で
あり受信クロックbの1周期分の幅のパルスとして8K
周期でくり返される。dは受信CRV(Code Rule Viola
tion)であり、中継端局装置11間での伝送コードにC
RVを施している場合に、そのコードを検出し受信クロ
ックbの1周期分のパルス幅として制御信号バス14に
提供される。eおよびfは、各々同期データ受信可能ス
テータスおよび非同期データ受信可能ステータスであ
り、これらの信号が可能状態にあるとき各データのアク
セスができる。この2つの信号は互いに反する論理であ
る。gはCRC(Cyclic redundancy check)エラー表示
であり、中継端局装置間での特定領域の受信情報にCR
Cエラーが発生したことを示すものである。iおよびj
は、各々同期データ送出要求および非同期データ送出要
求であり、本信号により回線制御装置15、16、17
は中継伝送装置11に各々のデータを送出することがで
きる。
1図において11は伝送路に接続されデータの直並列変
換、フレーム同期を確立する中継局装置であり、受信デ
ータバス12、送信データバス13、およびタイムスロ
ットアドレスのためのタイミング信号とクロック等の制
御信号バス14をノード装置内部の信号として提供して
いる。15、16、17はこれらの時分割多重バスを使
用してデータの送受信を行う回線制御装置である。第2
図は制御信号バス14のタイミングチャートを示すもの
である。第2図において、aはスロットアドレス信号で
あり受信クロックbの1周期分の幅のパルスとして8K
周期でくり返される。dは受信CRV(Code Rule Viola
tion)であり、中継端局装置11間での伝送コードにC
RVを施している場合に、そのコードを検出し受信クロ
ックbの1周期分のパルス幅として制御信号バス14に
提供される。eおよびfは、各々同期データ受信可能ス
テータスおよび非同期データ受信可能ステータスであ
り、これらの信号が可能状態にあるとき各データのアク
セスができる。この2つの信号は互いに反する論理であ
る。gはCRC(Cyclic redundancy check)エラー表示
であり、中継端局装置間での特定領域の受信情報にCR
Cエラーが発生したことを示すものである。iおよびj
は、各々同期データ送出要求および非同期データ送出要
求であり、本信号により回線制御装置15、16、17
は中継伝送装置11に各々のデータを送出することがで
きる。
次に上記実施例の動作について説明する。上記実施例に
おいて、中継端局装置11が中継端局装置間での伝送に
よりフレーム同期を確立すると、伝送路の送受信クロッ
クの8分の1のクロックを時分割多重バスの受信クロッ
クbとして、またフレーム同期のタイミング信号をスロ
ットアドレス同期信号aとしてバス上に提供する。その
ときCRVを検出した場合はその旨をバス上に送出す
る。通常はフレーム同期のためにCRVを使用してい
る。同期データと非同期データのタイムスロット領域が
混在する場合にはその情報をフレームヘッダより検出
し、バス上に各領域のアクセス権を示すステータスeお
よびfを提供する。一方、回線制御装置15、16、1
7はこのステータス信号を参照しつつ、自装置に割り当
てられるタイムスロットアドレスとスロット同期信号2
1および受信クロックbでカウントする値との一致を検
出することにより受信データバス12、上のデータCを
自装置に取り込むことができる。同様にして、各回線制
御装置15、16、17は、中継端局装置11に送出し
たいデータがある場合、自装置に割り当てられた受信タ
イムスロット位置から4受信クロック分遅延したタイミ
ングで、そのデータhを送信データバス13に送出す
る。同時に、同期あるいは非同期のデータ送出要求iあ
るいはjをバス上に送出することにより伝送依頼を行う
ことができる。
おいて、中継端局装置11が中継端局装置間での伝送に
よりフレーム同期を確立すると、伝送路の送受信クロッ
クの8分の1のクロックを時分割多重バスの受信クロッ
クbとして、またフレーム同期のタイミング信号をスロ
ットアドレス同期信号aとしてバス上に提供する。その
ときCRVを検出した場合はその旨をバス上に送出す
る。通常はフレーム同期のためにCRVを使用してい
る。同期データと非同期データのタイムスロット領域が
混在する場合にはその情報をフレームヘッダより検出
し、バス上に各領域のアクセス権を示すステータスeお
よびfを提供する。一方、回線制御装置15、16、1
7はこのステータス信号を参照しつつ、自装置に割り当
てられるタイムスロットアドレスとスロット同期信号2
1および受信クロックbでカウントする値との一致を検
出することにより受信データバス12、上のデータCを
自装置に取り込むことができる。同様にして、各回線制
御装置15、16、17は、中継端局装置11に送出し
たいデータがある場合、自装置に割り当てられた受信タ
イムスロット位置から4受信クロック分遅延したタイミ
ングで、そのデータhを送信データバス13に送出す
る。同時に、同期あるいは非同期のデータ送出要求iあ
るいはjをバス上に送出することにより伝送依頼を行う
ことができる。
これらのデータ送受信に関する制御信号の他にも、フレ
ームにCRVを発生させフレーム同期やパケットデータ
のデリミタとして使用するCRV成生要求信号、パケッ
トデータの送信権獲得あるいは解放を示すステータス信
号、フレームヘッダ送出要求信号、受信クロックと内部
クロックの切り換え信号等により本制御信号バスを構成
し、時分割多重バスの標準化、汎用化を容易にしてい
る。なお、受信データバス11および送信データバス1
3は8ビットの並列データバスである。このように、上
記実施例によれば、中継端局装置11がフレーム同期を
確立すれば、時分割多重バスが規定のタイミングを得、
データの直並列変換を行うため直列データ伝送速度の8
分の1の速度でバス上で時分割多重することができる効
果を有し、回線制御装置15、16、17であらかじめ
使用できる64kb/s×nの伝送容量をもつタイムスロット
を割り付けることにより任意の容量の回線に対応するこ
とができる。なお上記実施例では、タイムスロット番号
を各々の回線制御装置がクロックをカウントして求めて
いるが、タイムスロットアドレスを中継端局装置11が
時分割多重バスに提供してもよい。この場合は更に、1
つのタイムスロットカウント回路で構成できる効果を得
ることができる。
ームにCRVを発生させフレーム同期やパケットデータ
のデリミタとして使用するCRV成生要求信号、パケッ
トデータの送信権獲得あるいは解放を示すステータス信
号、フレームヘッダ送出要求信号、受信クロックと内部
クロックの切り換え信号等により本制御信号バスを構成
し、時分割多重バスの標準化、汎用化を容易にしてい
る。なお、受信データバス11および送信データバス1
3は8ビットの並列データバスである。このように、上
記実施例によれば、中継端局装置11がフレーム同期を
確立すれば、時分割多重バスが規定のタイミングを得、
データの直並列変換を行うため直列データ伝送速度の8
分の1の速度でバス上で時分割多重することができる効
果を有し、回線制御装置15、16、17であらかじめ
使用できる64kb/s×nの伝送容量をもつタイムスロット
を割り付けることにより任意の容量の回線に対応するこ
とができる。なお上記実施例では、タイムスロット番号
を各々の回線制御装置がクロックをカウントして求めて
いるが、タイムスロットアドレスを中継端局装置11が
時分割多重バスに提供してもよい。この場合は更に、1
つのタイムスロットカウント回路で構成できる効果を得
ることができる。
発明の効果 本発明は上記実施例より明らかなように多種多様な伝送
容量を持つ同期型、非同期型の回線を同一時分割多重バ
スに収容できるようにしたものであり、各種の端末や伝
送装置、交換装置を接続できる利点を有する。そして更
に信号がバス形式であるため複数の回線制御装置を接続
できる効果を有する。
容量を持つ同期型、非同期型の回線を同一時分割多重バ
スに収容できるようにしたものであり、各種の端末や伝
送装置、交換装置を接続できる利点を有する。そして更
に信号がバス形式であるため複数の回線制御装置を接続
できる効果を有する。
第1図は本発明の一実施例における高速時分割多重伝送
路の汎用アクセス方法のブロック図、第2図は同装置で
の信号波形図である。 11……中継端局装置、12……受信データバス、13
……送信データバス、14……制御信号バス、15、1
6、17……回線制御装置。
路の汎用アクセス方法のブロック図、第2図は同装置で
の信号波形図である。 11……中継端局装置、12……受信データバス、13
……送信データバス、14……制御信号バス、15、1
6、17……回線制御装置。
Claims (1)
- 【請求項1】デイジタルネットワークに接続された中継
端局装置にデータの直並列変換及びフレーム同期信号の
確立を行い、並列化した送受信用データと時分割信号の
フレームヘッダタイミング信号と送受信クロックと伝送
許可信号を含む制御信号とをそれぞれ送信データーバ
ス、受信データーバス、制御信号バスに載せて前記中継
端局装置と複数の回線制御装置との間を結合し、前記複
数の回線制御装置が同一のバスを時分割にアクセス出来
るようにした高速時分割多重伝送路の汎用アクセス方
法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15240786A JPH0630500B2 (ja) | 1986-06-27 | 1986-06-27 | 高速時分割多重伝送路の汎用アクセス方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15240786A JPH0630500B2 (ja) | 1986-06-27 | 1986-06-27 | 高速時分割多重伝送路の汎用アクセス方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS637053A JPS637053A (ja) | 1988-01-12 |
JPH0630500B2 true JPH0630500B2 (ja) | 1994-04-20 |
Family
ID=15539833
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15240786A Expired - Fee Related JPH0630500B2 (ja) | 1986-06-27 | 1986-06-27 | 高速時分割多重伝送路の汎用アクセス方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0630500B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2793105B1 (fr) * | 1999-04-30 | 2001-06-01 | Saint Gobain Vitrage | Vitrages chauffants, en particulier pour vehicules |
-
1986
- 1986-06-27 JP JP15240786A patent/JPH0630500B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPS637053A (ja) | 1988-01-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4685101A (en) | Digital multiplexer for PCM voice channels having a cross-connect capability | |
US4586175A (en) | Method for operating a packet bus for transmission of asynchronous and pseudo-synchronous signals | |
US4377859A (en) | Time slot interchanger and control processor apparatus for use in a telephone switching network | |
CA1211824A (en) | Time division multiplex switching network permitting communications between one or several calling parties and one or several called parties | |
JPH0748739B2 (ja) | 多重アクセス制御方法および該方法を実施する多重アクセス制御システム | |
KR880700574A (ko) | 자체 루팅 회로망의 인터 노드 통신 | |
JPH0626334B2 (ja) | デイジタルデータ伝送用回路 | |
JPH02224554A (ja) | Isdnマルチプロトコル通信制御装置 | |
CA1101970A (en) | Time division line interface circuit | |
CN1328871C (zh) | 能防止数据块丢失的通信*** | |
JPH02260993A (ja) | 並列時間スロット交換マトリクスおよびそれに使用するスイッチブロックモジュール | |
JP3512948B2 (ja) | 通信用測定器 | |
US4500991A (en) | Circuit arrangement for the control of the transmission of digital signals, particularly PCM-signals, between stations of a time division multiplex telecommunication network particularly PCM-time division multiplex telecommunication network | |
US3974339A (en) | Method of transmitting digital information in a time-division multiplex telecommunication network | |
JPH0630500B2 (ja) | 高速時分割多重伝送路の汎用アクセス方法 | |
US5251212A (en) | Bus transmission method and system | |
CA2056827C (en) | Modular communication system with allocatable bandwidth | |
JPH0425743B2 (ja) | ||
JP2923363B2 (ja) | 信号処理ユニット | |
GB2286318A (en) | Modular communication system with allocatable bandwidth | |
JP3092314B2 (ja) | データ中継装置 | |
JP3872175B2 (ja) | Cdデータ通信装置 | |
CA1238403A (en) | Synchronous packet voice/data communication system | |
JPH0630503B2 (ja) | パケツト中継伝送装置 | |
IE910733A1 (en) | Digital signal multiplexer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |