JPH06303763A - Snubber circuit of gto thyristor circuit - Google Patents
Snubber circuit of gto thyristor circuitInfo
- Publication number
- JPH06303763A JPH06303763A JP5084327A JP8432793A JPH06303763A JP H06303763 A JPH06303763 A JP H06303763A JP 5084327 A JP5084327 A JP 5084327A JP 8432793 A JP8432793 A JP 8432793A JP H06303763 A JPH06303763 A JP H06303763A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- snubber
- current
- short
- gto thyristor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Control Of Voltage And Current In General (AREA)
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
- Emergency Protection Circuit Devices (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】この発明は電源側に短絡電流遮断
用ＧＴＯサイリスタを配設したＧＴＯサイリスタ回路、
特に短絡電流遮断時、前記短絡電流遮断用ＧＴＯサイリ
スタに印加される過大なスパイク電圧やｄｖ／ｄｔを抑
制し、安全なターンオフ特性を維持させるＧＴＯサイリ
スタのスナバ回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a GTO thyristor circuit in which a GTO thyristor for short-circuit current interruption is arranged on the power source side,
In particular, the present invention relates to a snubber circuit of a GTO thyristor that suppresses an excessive spike voltage or dv / dt applied to the GTO thyristor for short circuit current cutoff and maintains a safe turn-off characteristic.
【０００２】[0002]
【従来の技術】この種ＧＴＯサイリスタはアノード、カ
ソード、ゲートの３端子を持つ半導体整流素子であり、
ゲートに適当なオンゲート電流を流し込むことでＧＴＯ
サイリスタをオンしたり、逆方向にオフゲート電流を流
し込むことでオン中のＧＴＯサイリスタをオフすること
が出来、通常のサイリスタのように、ターンオフ用に特
別な補助回路を要しないため、主回路が簡単に構成で
き、電動機駆動回路、電力変換回路、インバータ回路な
ど各種の回路素子として利用されている。2. Description of the Related Art This type of GTO thyristor is a semiconductor rectifier having three terminals, an anode, a cathode and a gate.
GTO by pouring an appropriate on-gate current into the gate
The GTO thyristor that is on can be turned off by turning on the thyristor or by flowing an off-gate current in the reverse direction, and unlike the normal thyristor, a special auxiliary circuit for turning off is not required, so the main circuit is simple. And is used as various circuit elements such as a motor drive circuit, a power conversion circuit, and an inverter circuit.
【０００３】図３は上記ＧＴＯサイリスタをターンオン
及びターンオフさせるゲート駆動条件を示す一例であ
り、同図（ａ）はアノード電圧、アノード電流波形を示
し、同図（ｂ）はゲート電圧、ゲート電流波形を示す。
同図から明らかなように、ＧＴＯサイリスタのゲート
に、立上りの一定時間だけ高くしたオンゲート電流Ｉｆ
ｇを流すと，遅れ時間ｔｄ後にアノード電流Ｉｔが流れ
始め、ターンオン時間ｔｇｔ経過後、アノード電圧Ｖｄ
が略なくなり、アノード電流Ｉｔが急激に立上る（同図
ｄｉ／ｄｔ図示参照）。その後、オンゲート電流Ｉｆｇ
を流している間中，アノード電流Ｉｔが流れる。そし
て、オンゲート電流Ｉｆｇをとめ、逆方向にオフゲート
電流Ｉｒｇを流すと、アノード電流Ｉｔは蓄積時間ｔｓ
後に急激に降下しだして、ターンオフ時間ｔｇｑ後に略
なくなる。一方、アノード電圧Ｖｄはターンオフ時間ｔ
ｇｑ後は急激に上昇する（同図ｄｖ／ｄｔ図示参照）。
この際、スナバ回路のインダクタンスによりスパイク電
圧Ｖｄｓｐが発生する。FIG. 3 is an example showing a gate driving condition for turning on and off the GTO thyristor. FIG. 3A shows an anode voltage and an anode current waveform, and FIG. 3B shows a gate voltage and a gate current waveform. Indicates.
As is clear from the figure, the gate of the GTO thyristor has an on-gate current If that is increased for a certain period of rising time.
When g is passed, the anode current It starts to flow after the delay time td, and after the turn-on time tgt has passed, the anode voltage Vd
Disappears, and the anode current It rises sharply (see di / dt in the figure). After that, the on-gate current Ifg
The anode current It flows while the current flows. Then, when the on-gate current Ifg is stopped and the off-gate current Irg is passed in the opposite direction, the anode current It becomes the accumulation time ts.
After that, it suddenly drops, and is almost eliminated after the turn-off time tgq. On the other hand, the anode voltage Vd is the turn-off time t
After gq, it rises sharply (see dv / dt in the figure).
At this time, the spike voltage Vdsp is generated due to the inductance of the snubber circuit.
【０００４】したがって、ＧＴＯサイリスタを利用して
前記の電動機駆動回路、電力変換回路、インバータ回路
などを構成する場合、上記ＧＴＯサイリスタの特性上の
制約を受け、特に上記ＧＴＯサイリスタのターンオン時
の急激な立上りによる臨界オン電流上昇率（ｄｉ／ｄ
ｔ）やターンオフ時の急激なオフ電圧上昇による臨界電
圧上昇率（ｄｖ／ｄｔ）に対処した回路構成が必要であ
り、また、ＧＴＯサイリスタ素子自体の破壊や回路短絡
などに対処した保護手段が必要である。Therefore, when the GTO thyristor is used to form the electric motor drive circuit, the power conversion circuit, the inverter circuit, etc., there is a restriction on the characteristics of the GTO thyristor, and particularly when the GTO thyristor is turned on, it is abrupt. Critical on-current rise rate due to rising (di / d
t) and a circuit configuration that copes with the critical voltage rise rate (dv / dt) due to a sudden off-voltage rise at turn-off, and a protection measure that copes with breakdown of the GTO thyristor element itself or a circuit short-circuit is required. Is.
【０００５】図４はかかるＧＴＯサイリスタ素子を利用
して構成したＧＴＯサイリスタインバータ回路であり、
本願出願人が特願平３−２９８９４９号で出願した本願
発明の前提となるＧＴＯサイリスタ回路である。このＧ
ＴＯサイリスタ回路は電源側に短絡電流遮断用ＧＴＯサ
イリスタを配設して小型化や高効率を図ると共に、回路
の各ＧＴＯサイリスタにはスナバ回路を配設し、ターン
オフ時のｄｖ／ｄｔを抑制して、各ＧＴＯサイリスタ素
子の保護を図っている。FIG. 4 shows a GTO thyristor inverter circuit constructed by using such a GTO thyristor element.
This is a GTO thyristor circuit which is the premise of the present invention filed by the applicant of the present application in Japanese Patent Application No. 3-298949. This G
The TO thyristor circuit is provided with a GTO thyristor for short-circuit current interruption on the power supply side to achieve downsizing and high efficiency, and each GTO thyristor of the circuit is provided with a snubber circuit to suppress dv / dt at turn-off. Therefore, each GTO thyristor element is protected.
【０００６】即ち、このＧＴＯサイリスタ回路１は電源
側２の線路に直流電圧源３と短絡電流遮断用ＧＴＯサイ
リスタ４を直列接続して配設し、アーム側５は前記直流
電圧源３の線路間に４個の変換用ＧＴＯサイリスタ６ａ
〜６ｄを、図示するようにブリッジ接続し、ブリッジ間
に負荷７を接続した、所謂フルブリッジ式のインバータ
回路であり、アーム側５の対の変換用ＧＴＯサイリスタ
６ａ、６ｄおよび対の変換用ＧＴＯサイリスタ６ｂ、６
ｃを交互にオンオフ駆動させて、負荷７に所望の変換電
力を付与する構成が採用されている。That is, in this GTO thyristor circuit 1, a DC voltage source 3 and a short-circuit current interrupting GTO thyristor 4 are connected in series on the line on the power source side 2, and on the arm side 5 between the lines of the DC voltage source 3. 4 GTO thyristors 6a for conversion
Is a so-called full-bridge type inverter circuit in which a bridge connection of 6 to 6d is provided and a load 7 is connected between the bridges, and the pair of conversion GTO thyristors 6a and 6d on the arm side 5 and the pair of conversion GTOs are provided. Thyristor 6b, 6
A configuration is adopted in which c is alternately turned on and off to apply desired conversion power to the load 7.
【０００７】８は電源線路に直列接続した限流ヒューズ
であり、短絡電流遮断用ＧＴＯサイリスタ４を過電流か
ら保護する。また、９は電源線路に配設した短絡電流検
出用の直流電流検出器であり、変換動作中において、例
えば、ＧＴＯサイリスタ６ａ、６ｂもしくはＧＴＯサイ
リスタ６ｃ、６ｄが同時にオンとなって電源を短絡して
電流が急激に増加したとき、直流電流検出器９がこれを
検出して短絡電流遮断用ＧＴＯサイリスタ４をオフさ
せ、回路電流を遮断して変換用ＧＴＯサイリスタ６ａ〜
６ｄ、短絡電流遮断用ＧＴＯサイリスタ４、直流電圧源
３を保護する。A current limiting fuse 8 is connected in series to the power supply line and protects the short-circuit current interrupting GTO thyristor 4 from overcurrent. Further, 9 is a direct current detector for detecting a short-circuit current, which is arranged on the power supply line. During the conversion operation, for example, the GTO thyristors 6a and 6b or the GTO thyristors 6c and 6d are simultaneously turned on to short-circuit the power supply. When the current suddenly increases, the DC current detector 9 detects this and turns off the short-circuit current interrupting GTO thyristor 4, and interrupts the circuit current to convert the GTO thyristors 6a to 6a.
6d, the short-circuit current interruption GTO thyristor 4 and the DC voltage source 3 are protected.
【０００８】また、１０ａ〜１０ｄは変換用ＧＴＯサイ
リスタ６ａ〜６ｄに直列接続したアノードリアクトルで
あり、各変換用ＧＴＯサイリスタ６ａ〜６ｄのターンオ
ン時の電流立上りｄｉ／ｄｔを抑制して変換用ＧＴＯサ
イリスタ６ａ〜６ｄを保護する。また、１１ａ〜１１ｄ
および１２は変換用ＧＴＯサイリスタ６ａ〜６ｄおよび
短絡電流遮断用ＧＴＯサイリスタ４に並列に接続したス
ナバ回路であり、各ＧＴＯサイリスタ６ａ〜６ｄおよび
ＧＴＯサイリスタ４がターンオフ時に印加される電圧立
上りｄｖ／ｄｔを抑制する。Further, 10a to 10d are anode reactors connected in series to the conversion GTO thyristors 6a to 6d, and suppress the current rising di / dt at turn-on of the conversion GTO thyristors 6a to 6d to suppress the conversion GTO thyristor. Protect 6a-6d. Also, 11a to 11d
And 12 are snubber circuits connected in parallel to the converting GTO thyristors 6a to 6d and the short-circuit current interrupting GTO thyristor 4, respectively. Suppress.
【０００９】上記スナバ回路１１ａ〜１１ｄおよび１２
はスナバコンデンサＣｓ、スナバダイオードＤｓおよび
スナバ抵抗Ｒｓからなり、図示するように、それぞれ各
ＧＴＯサイリスタ６ａ〜６ｄおよびＧＴＯサイリスタ４
に並列に接続されて、ターンオフ時、ＧＴＯサイリスタ
が電圧立上りｄｖ／ｄｔで電圧上昇するとき、スナバダ
イオードＤｓを経由してスナバコンデンサＣｓはアノー
ド電流Ｉｔと同じピーク値のパルス電流によりチャージ
され、電圧上昇率を抑制する。そして、ターンオン時、
スナバコンデンサＣｓに蓄積された電荷をスナバ抵抗Ｒ
ｓを経由してＧＴＯサイリスタに放出する。The snubber circuits 11a to 11d and 12
Is composed of a snubber capacitor Cs, a snubber diode Ds and a snubber resistor Rs, and as shown in the drawing, each GTO thyristor 6a-6d and GTO thyristor 4 respectively.
When the GTO thyristor is connected in parallel with the GTO thyristor and the voltage rises at the voltage rise dv / dt at the time of turn-off, the snubber capacitor Cs is charged by the pulse current having the same peak value as the anode current It via the snubber diode Ds. Control the rate of rise. And at turn-on,
The electric charge accumulated in the snubber capacitor Cs is transferred to the snubber resistor R.
It is released to the GTO thyristor via s.
【００１０】即ち、スナバ回路はＧＴＯサイリスタのタ
ーンオフ時に過度的なバイパス手段として作用し、再印
加アノード電圧の立上りを抑制するために配設される。
そして、スナバコンデンサＣｓはＧＴＯサイリスタのオ
フ時、負荷電流のエネルギーの一部を吸収し、スナバダ
イオードＤｓは充電時、スナバ抵抗Ｒｓを短絡して速や
かに上記エネルギーを通し、スナバ抵抗ＲｓはＧＴＯサ
イリスタのオン時、スナバコンデンサＣｓの充電電荷の
放電を制限する。That is, the snubber circuit acts as an excessive bypass means at the time of turning off the GTO thyristor, and is arranged to suppress the rise of the reapplied anode voltage.
The snubber capacitor Cs absorbs a part of the energy of the load current when the GTO thyristor is off, and the snubber diode Ds short-circuits the snubber resistor Rs to quickly pass the energy when the GTO thyristor is off. Is turned on, the discharge of the charging charge of the snubber capacitor Cs is limited.
【００１１】また、スナバ回路に用いるスナバコンデン
サＣｓは、上記のように、ターンオフ時、ＧＴＯサイリ
スタにパルス的に印加されるスパイク電圧Ｖｄｓｐや電
圧上昇ｄｖ／ｄｔに対応して、アノード電流Ｉｔと同じ
ピーク値のパルス電流でチャージされるため、パルス電
流の通電に耐え、実効電流の大きい、かつ内部インダク
タンスの小さい特性、例えばＭＰコンデンサあるいは金
属化ポリエステルコンデンサといった高価なスナバ回路
専用のコンデンサが要求される。As described above, the snubber capacitor Cs used in the snubber circuit is the same as the anode current It, corresponding to the spike voltage Vdsp and the voltage increase dv / dt applied to the GTO thyristor in a pulsed manner at the time of turn-off. Since it is charged with the pulse current of the peak value, it is required to withstand the energization of the pulse current, have a large effective current and a small internal inductance, for example, an expensive capacitor for snubber circuit such as MP capacitor or metalized polyester capacitor. .
【００１２】また、１３ａ〜１３ｄおよび１４は還流ダ
イオードであり、負荷７が純抵抗負荷でない、たとえば
誘導性負荷の場合、負荷の両端に加わる電圧と負荷に流
れる電流に位相差を生じ、負荷７から直流電圧源３に回
生モードの電流が断続的に流れる期間が生じるが、この
回生モードの電流は、還流ダイオード１３ａおよび還流
ダイオード１３ｄもしくは還流ダイオード１３ｂおよび
還流ダイオード１３ｃと還流ダイオード１４を通って直
流電圧源３に還流するよう構成されている。Further, 13a to 13d and 14 are freewheeling diodes, and when the load 7 is not a pure resistance load, for example, an inductive load, a phase difference occurs between the voltage applied across the load and the current flowing through the load, and the load 7 There occurs a period in which a regenerative mode current intermittently flows from the DC voltage source 3 to the DC voltage source 3. This regenerative mode current passes through the freewheeling diode 13a and the freewheeling diode 13d or the freewheeling diode 13b, the freewheeling diode 13c, and the freewheeling diode 14, and the direct current It is configured to return to the voltage source 3.
【００１３】かかる構成のＧＴＯサイリスタ回路１は直
流電圧源３の線路に短絡電流遮断用ＧＴＯサイリスタ４
を配設して、回路の短絡時、直ちに短絡電流遮断用ＧＴ
Ｏサイリスタ４をオフさせ、線路電流を遮断するように
構成したから、直流電圧源３の線路に短絡電流遮断用Ｇ
ＴＯサイリスタ４を配設しない従来のＧＴＯサイリスタ
回路に比べて、最小オフタイムの制約がなく、回路の短
絡時ただちに短絡電流遮断用ＧＴＯサイリスタ４をオフ
させることが出来るため、適切なインバータの機構設計
を行なえば直流電圧源３の線路に短絡電流上昇率制限用
の直流リアクトルを用いる必要がなく、回路装置を小型
化することが出来る。また、アーム側に配設した各変換
用ＧＴＯサイリスタ６ａ〜６ｄのスナバ回路１１ａ〜１
１ｄに使用するスナバコンデンサＣｓの容量は、短絡時
に流れる大きな短絡電流の遮断を電源側に配設した短絡
電流遮断用ＧＴＯサイリスタ４で行なうから、負荷電流
に流れる電流値に見合った小さい容量ですませることが
出来、安価に構成できると共に、このスナバコンデンサ
Ｃｓの充放電によるスナバ回路の損失を小さくすること
が出来る。また、電源回路の短絡電流遮断用ＧＴＯサイ
リスタ４のスナバ回路１２は、短絡時に流れる大きな短
絡電流に見合った容量のスバナコンデンサＣｓが配設さ
れるが、この短絡電流遮断用ＧＴＯサイリスタ４は常時
オン状態で駆動しており、大きい容量のコンデンサを入
れてもロスにつながらないものであり、効率の良いＧＴ
Ｏサイリスタインバータ回路が得られるものである。In the GTO thyristor circuit 1 having the above-mentioned structure, the GTO thyristor 4 for short-circuit current interruption is provided on the line of the DC voltage source 3.
The GT for short-circuit current cutoff immediately when the circuit is short-circuited.
Since the O thyristor 4 is turned off to cut off the line current, the short-circuit current breaking G is connected to the line of the DC voltage source 3.
Compared with the conventional GTO thyristor circuit without the TO thyristor 4, there is no restriction on the minimum off-time, and the GTO thyristor 4 for short-circuit current cutoff can be turned off immediately when the circuit is short-circuited. By doing so, it is not necessary to use a DC reactor for limiting the short-circuit current rise rate on the line of the DC voltage source 3, and the circuit device can be downsized. Also, the snubber circuits 11a-1 of the respective GTO thyristors 6a-6d for conversion arranged on the arm side.
The snubber capacitor Cs used for 1d has a small capacity corresponding to the value of the current flowing in the load current because the GTO thyristor 4 for interrupting the short-circuit current, which cuts off a large short-circuit current that flows at the time of short-circuit, is used. It is possible to reduce the loss of the snubber circuit due to the charging and discharging of the snubber capacitor Cs. Further, the snubber circuit 12 of the GTO thyristor 4 for shutting off the short-circuit current of the power supply circuit is provided with a subvane capacitor Cs having a capacity corresponding to a large short-circuit current flowing at the time of short circuit. It is driven in the state, and even if a capacitor with a large capacity is inserted, it does not lead to loss, and it is an efficient GT.
An O-thyristor inverter circuit is obtained.
【００１４】[0014]
【発明が解決しようとする課題】ところで、上記電源回
路の短絡電流遮断用ＧＴＯサイリスタ４に容量の大きい
スバナコンデンサＣｓを取付ける場合、次の問題点があ
った。However, when the large-capacity subvana capacitor Cs is attached to the GTO thyristor 4 for shutting off the short-circuit current of the power supply circuit, there are the following problems.
【００１５】即ち、スバナ専用コンデンサＣｓは前記の
ように、高繰り返し充放電耐量、高ｄｖ／ｄｔ耐量，低
損失、低インダクタンスであることが必要で、ＭＰコン
デンサあるいは金属化ポリエステルコンデンサなど高価
なものであった。しかし、電源回路の短絡電流遮断用Ｇ
ＴＯサイリスタ４は常時オン駆動状態であり、これに適
用するスナバ回路１２は短絡電流遮断時にＧＴＯサイリ
スタ４に印加される過電圧を低く押さえるためのコンデ
ンサは低インダクタンス特性を必要とするため、高繰り
返し充放電耐量、低損失の特性は必要としないにも拘ら
ず、高価な専用コンデンサを使用する必要があり、より
高価なものとならざるを得なかった。That is, as described above, the capacitor Cs for exclusive use of the subvane needs to have a high repetitive charge / discharge withstand capability, a high dv / dt withstand capability, a low loss and a low inductance, and an expensive capacitor such as an MP capacitor or a metallized polyester capacitor. Met. However, G for short circuit current interruption of power circuit
The TO thyristor 4 is always in the on-drive state, and the snubber circuit 12 applied to the TO thyristor 4 requires a low inductance characteristic for the capacitor for suppressing the overvoltage applied to the GTO thyristor 4 when the short circuit current is cut off. Although it is not necessary to have the characteristics of discharge withstand capacity and low loss, it is necessary to use an expensive dedicated capacitor, which inevitably results in a higher price.
【００１６】また、実際に短絡電流遮断用ＧＴＯサイリ
スタ４にスナバコンデンサＣｓ、スナバダイオードＤｓ
などの回路部品を、図５に示すように、低インダクタン
スの銅バー１５を用いて配線するとき、スナバコンデン
サＣｓの容量を大きくすると、その外径形状が、点線図
示するように、容量と共に大きくなり、銅バー１５の配
線が長くなり、スナバ回路１２の浮遊インダクタンスが
増加して、ターンオフ時のスパイク電圧Ｖｄｓｐが大き
くなる。このため、短絡電流を遮断するためにスナバコ
ンデンサＣｓの容量を増加した効果に反し、スナバコン
デンサＣｓの容量を増加したことによるスパイク電圧Ｖ
ｄｓｐの増加によるマイナスの効果が殆ど相半ばするな
ど、その調整が難しかった。Further, the snubber capacitor Cs and the snubber diode Ds are actually provided in the short-circuit current interruption GTO thyristor 4.
As shown in FIG. 5, when wiring the circuit parts such as the low-inductance copper bar 15, if the capacitance of the snubber capacitor Cs is increased, its outer diameter shape increases with the capacitance as shown by the dotted line. Therefore, the wiring of the copper bar 15 becomes long, the stray inductance of the snubber circuit 12 increases, and the spike voltage Vdsp at turn-off increases. Therefore, contrary to the effect of increasing the capacity of the snubber capacitor Cs to cut off the short-circuit current, the spike voltage V due to the increase of the capacity of the snubber capacitor Cs
It was difficult to adjust such that the negative effect due to the increase of dsp was almost halfway.
【００１７】本発明は上記に鑑みなされたものであり、
高価なスバナ専用コンデンサＣｓの容量は出来る限り小
さくしてスナバ回路を安価に構成すると共に、確実かつ
簡単に短絡電流遮断時のスパイク電圧Ｖｄｓｐやｄｖ／
ｄｔの低減がなされるＧＴＯサイリスタ回路のスナバ回
路を提供することを目的している。The present invention has been made in view of the above,
The capacitance of the expensive capacitor Cs for exclusive use of the snubber is made as small as possible to configure the snubber circuit at a low cost, and the spike voltage Vdsp or dv /
An object is to provide a snubber circuit of a GTO thyristor circuit in which dt is reduced.
【００１８】[0018]
【課題を解決するための手段】本発明者は上記問題点を
鋭意検討した結果、回路の短絡時、電源回路の短絡電流
遮断用ＧＴＯサイリスタ４に印加される過電圧は、ＧＴ
Ｏサイリスタ４のターンオフに伴って生じる極めて急峻
なスパイク電圧Ｖｄｓｐ及びｄｖ／ｄｔと、短絡電流の
遮断により誘起した比較的緩やかな過電圧であることに
鑑み、前者の過電圧の抑制には、急峻なパルス電流の通
電に耐え、低インダクタンスの高価な専用コンデンサを
充当し、後者の比較的緩やかな過電圧の抑制には安価な
直流コンデンサを充当するよう構成した。また、両者の
過電圧の大きさはタ−ンオフ時回路に流れている電流に
対応するものであり、この電流は電源回路に配置した直
流検出器により設定されるものである。従って、充当す
るスナバ回路専用のコンデンサの容量は、短絡電流遮断
用ＧＴＯサイリスタのターンオフ可能なアノード電流の
最大定格値つまり可制御電流値に対応した容量範囲内に
設定することで、短絡電流は適確に遮断できる。また、
後者の過電圧は電源配線のインダクタンス分によるもの
であり、これに対応して直流コンデンサの容量を適宜増
量することで過電圧を抑制することができる。As a result of earnest studies on the above problems, the present inventor has found that when the circuit is short-circuited, the overvoltage applied to the GTO thyristor 4 for shutting off the short-circuit current of the power supply circuit is GT.
In view of the extremely steep spike voltages Vdsp and dv / dt that accompany the turn-off of the O thyristor 4 and the relatively gentle overvoltage induced by the interruption of the short-circuit current, a steep pulse is used to suppress the former overvoltage. It is constructed so that an expensive dedicated capacitor with a low inductance that can withstand the flow of current is used, and an inexpensive DC capacitor is used to suppress the relatively moderate overvoltage of the latter. The magnitude of both overvoltages corresponds to the current flowing through the circuit during turn-off, and this current is set by the DC detector arranged in the power supply circuit. Therefore, the capacity of the dedicated capacitor for the snubber circuit is set within the capacity range corresponding to the maximum rated value of the turn-off anode current of the GTO thyristor for short-circuit current cutoff, that is, the controllable current value, so that the short-circuit current is appropriate. You can cut off properly. Also,
The latter overvoltage is due to the inductance of the power supply wiring, and the overvoltage can be suppressed by correspondingly increasing the capacity of the DC capacitor.
【００１９】従って、本発明のＧＴＯサイリスタ回路の
スナバ回路は、アーム側に配設した複数個の変換用ＧＴ
Ｏサイリスタをオンオフ駆動して負荷に変換電流を供給
し、電源側に配設した短絡電流遮断用ＧＴＯサイリスタ
を常時オン駆動してアーム側に電源より線路電流を供給
し、回路短絡時、前記短絡電流遮断用ＧＴＯサイリスタ
をオフ駆動して線路電流を遮断すると共に、オフ駆動
時、前記短絡電流遮断用ＧＴＯサイリスタに印加される
線路配線インダクタンスのエネルギーによる過電圧を前
記短絡電流遮断用ＧＴＯサイリスタに配設したスナバー
回路のコンデンサで吸収して前記短絡電流遮断用ＧＴＯ
サイリスタに印加される過電圧を抑制するようにしたＧ
ＴＯサイリスタ回路において、前記スナバー回路のコン
デンサは高繰り返し充放電耐量、高ｄｖ／ｄｔ耐量，低
損失、低インダクタンス特性を有したスナバ専用コンデ
ンサと一般的な直流コンデンサの特性を有した補助コン
デンサとで構成し、前記スナバ専用コンデンサで短絡電
流遮断用ＧＴＯサイリスタのターンオフ過程で生じるス
パイク電圧Ｖｄｓｐおよびオフ電圧上昇率ｄｖ／ｄｔを
抑制すると共に、前記補助コンデンサで短絡電流遮断用
ＧＴＯサイリスタに誘起した過電圧を抑制するようにし
たことを特徴とする。Therefore, the snubber circuit of the GTO thyristor circuit of the present invention comprises a plurality of conversion GTs arranged on the arm side.
O The thyristor is driven on / off to supply the converted current to the load, and the GTO thyristor for short-circuit current cutoff arranged on the power supply side is always on-driven to supply the line current from the power supply to the arm side. The GTO thyristor for shutting off the current is shut off to shut off the line current, and an overvoltage due to the energy of the line wiring inductance applied to the GTO thyristor for shutting off the short-circuit current is provided to the GTO thyristor for shutting off the short-circuit current when the off-driving is performed. GTO for short-circuit current interruption, absorbed by the snubber circuit capacitor
G that suppresses the overvoltage applied to the thyristor
In the TO thyristor circuit, the snubber circuit capacitor is a snubber-dedicated capacitor having high repetitive charge / discharge withstand capability, high dv / dt withstand capability, low loss, and low inductance characteristics, and an auxiliary capacitor having the characteristics of a general DC capacitor. The snubber-dedicated capacitor suppresses the spike voltage Vdsp and the off-voltage rise rate dv / dt generated in the turn-off process of the short-circuit current interrupting GTO thyristor, and the auxiliary capacitor suppresses the overvoltage induced in the short-circuit current interrupting GTO thyristor. The feature is that it is suppressed.
【００２０】また、本発明のＧＴＯサイリスタ回路のス
ナバ回路は、前記スナバ専用コンデンサは前記短絡電流
遮断用ＧＴＯサイリスタのターンオフ可能なアノード電
流の最大定格値つまり可制御電流値に対応した容量範囲
内に設定したことを特徴とする。Further, in the snubber circuit of the GTO thyristor circuit of the present invention, the snubber-dedicated capacitor is within the capacity range corresponding to the maximum rated value of the anode current at which the GTO thyristor for short-circuit current interruption can be turned off, that is, the controllable current value. The feature is that it is set.
【００２１】また、本発明のＧＴＯサイリスタ回路のス
ナバ回路は、前記スナバ回路はスナバ専用コンデンサ、
抵抗、およびダイオードからなる主スナバ回路と、この
主スナバ回路とは独立した、補助コンデンサ、抵抗、お
よびダイオードからなる補助スナバ回路とで構成し、両
コンデンサ間の電荷の移動をなくし、短絡電流遮断用Ｇ
ＴＯサイリスタのターンオフ動作を安定にすることを特
徴とする。The snubber circuit of the GTO thyristor circuit of the present invention is the snubber circuit, wherein the snubber circuit is a snubber dedicated capacitor,
It consists of a main snubber circuit consisting of a resistor and a diode, and an auxiliary snubber circuit consisting of an auxiliary capacitor, a resistor and a diode, which is independent of this main snubber circuit. For G
It is characterized by stabilizing the turn-off operation of the TO thyristor.
【００２２】[0022]
【作用】短絡電流遮断時、短絡電流遮断用ＧＴＯサイリ
スタのアノード、カソード間に印加されるスパイク電圧
およびオフ電圧上昇率の低減は低インダクタンス特性、
高繰り返し充放電耐量、高ｄｖ／ｄｔ耐量など高パルス
通電耐量を有した専用コンデンサを有するスナバ回路に
より、短絡電流遮断用ＧＴＯサイリスタは安全にターン
オフを開始し、遮断完了つまりターンオフ完了時、短絡
電流遮断用ＧＴＯサイリスタに誘起する過電圧は、特別
には高繰り返し充放電耐量、高ｄｖ／ｄｔ耐量など高パ
ルス通電耐量設計でない、ターンオフ途中から作用する
直流の補助コンデンサにより、充分低い値に抑制され、
短絡電流遮断用ＧＴＯサイリスタを保護する。また、前
記スナバ専用コンデンサの容量を前記短絡電流遮断用Ｇ
ＴＯサイリスタのターンオフ可能なアノード電流の最大
定格値つまり可制御電流値に対応した容量範囲内に設定
したから、高価なスナバ専用コンデンサの容量を必要限
度に設定でき、装置が安価に構成できる。また、スナバ
回路はスナバ回路の配線インダクタンスやコンデンサの
内部インダクタンスにより、ターンオフ過程で上記した
スパイク電圧が印加されるが、スナバ専用コンデンサの
容量を可制御電流値に対応した容量範囲内に設定し、後
は安価な補助コンデンサを多量に取付けて過電圧を抑制
させれば良く、スナバ回路が簡単に構成できる。この場
合、上記スナバ回路を主スナバ回路と補助スナバ回路と
で構成すると、スナバ動作中に両コンデンサ間の電荷の
やりとりによる振動電流が防止でき、短絡電流遮断用Ｇ
ＴＯサイリスタを安定にターンオフさせることができ
る。When the short-circuit current is cut off, the spike voltage applied between the anode and the cathode of the GTO thyristor for short-circuit current cut-off and the reduction of the off-voltage rise rate have low inductance characteristics,
The GTO thyristor for short-circuit current cutoff safely starts turn-off by the snubber circuit that has a dedicated capacitor with high pulse current resistance such as high repetitive charge / discharge endurance and high dv / dt endurance. The overvoltage induced in the GTO thyristor for interruption is suppressed to a sufficiently low value by a DC auxiliary capacitor that works from the middle of turn-off, which is not a high pulse current withstand design, such as high repetitive charge / discharge withstand and high dv / dt withstand.
Protects GTO thyristors for short circuit current interruption. In addition, the capacity of the snubber-dedicated capacitor is set to G for short-circuit current interruption.
Since it is set within the capacity range corresponding to the maximum rated value of the anode current at which the TO thyristor can be turned off, that is, the controllable current value, the capacity of the expensive snubber-dedicated capacitor can be set to the required limit, and the device can be constructed at low cost. Also, in the snubber circuit, the above spike voltage is applied during the turn-off process due to the wiring inductance of the snubber circuit and the internal inductance of the capacitor, but the capacitance of the snubber dedicated capacitor is set within the capacitance range corresponding to the controllable current value, After that, a large amount of inexpensive auxiliary capacitors may be attached to suppress the overvoltage, and the snubber circuit can be easily configured. In this case, if the snubber circuit is composed of a main snubber circuit and an auxiliary snubber circuit, an oscillating current due to the exchange of charges between both capacitors during the snubber operation can be prevented, and the short-circuit current cutoff G
The TO thyristor can be stably turned off.
【００２３】[0023]
【実施例】以下、本発明の実施例を図面を参照しつつ詳
述する。Embodiments of the present invention will be described in detail below with reference to the drawings.
【００２４】図１は本発明の実施例であり、ＧＴＯサイ
リスタ回路１６の回路図を示す。このＧＴＯサイリスタ
回路１６も、前記ＧＴＯサイリスタ回路１と同様に、電
源線路に短絡電流遮断用ＧＴＯサイリスタ４を配設し、
アーム側５に４個の変換用ＧＴＯサイリスタ６ａ〜６ｄ
をブリッジ接続し、ブリッジ間に負荷７を接続したフル
ブリッジ式のインバータ回路であり、短絡電流遮断用Ｇ
ＴＯサイリスタ４は常時オン状態で駆動され、直流電圧
源３の電流を線路に通すと共に、短絡時には、電源線路
に配設した直流電流検出器９により短絡電流遮断用ＧＴ
Ｏサイリスタ４をオフさせ、回路電流を遮断する構成で
ある。FIG. 1 is a circuit diagram of a GTO thyristor circuit 16 according to an embodiment of the present invention. Like the GTO thyristor circuit 1, the GTO thyristor circuit 16 is also provided with the short-circuit current interruption GTO thyristor 4 in the power supply line.
Four conversion GTO thyristors 6a to 6d on the arm side 5
Is a full-bridge type inverter circuit in which a load 7 is connected between bridges,
The TO thyristor 4 is always driven in the ON state, allows the current of the DC voltage source 3 to pass through the line, and at the time of a short circuit, the DC current detector 9 arranged on the power line cuts the short circuit current interruption GT.
The O-thyristor 4 is turned off to cut off the circuit current.
【００２５】また、変換用ＧＴＯサイリスタ６ａ〜６ｄ
および短絡電流遮断用ＧＴＯサイリスタ４にはそれぞれ
スナバ回路１１ａ〜１１ｄおよび１７が配設され、タ−
ンオフ時に印加される電圧立上りｄｖ／ｄｔを抑制する
構成が採られている。The conversion GTO thyristors 6a to 6d are also provided.
And snubber circuits 11a to 11d and 17 are arranged in the GTO thyristor 4 for shutting off the short-circuit current, respectively.
A configuration is adopted that suppresses the voltage rise dv / dt applied when the power is turned off.
【００２６】このＧＴＯサイリスタ回路１６において前
記ＧＴＯサイリスタ回路１と異なる点は、短絡電流遮断
用ＧＴＯサイリスタ４に配設したスナバ回路１７のみ
で、その他は図４のＧＴＯサイリスタ回路１と同じ構成
である。従って、同じ機能部品は図４と同一参照符号を
付し、その説明は略す。The GTO thyristor circuit 16 differs from the GTO thyristor circuit 1 only in the snubber circuit 17 arranged in the short-circuit current interrupting GTO thyristor 4, and the other configurations are the same as those of the GTO thyristor circuit 1 in FIG. . Therefore, the same functional parts are designated by the same reference numerals as those in FIG. 4, and the description thereof is omitted.
【００２７】このＧＴＯサイリスタ回路１６のスナバ回
路１７はターンオフ時に印加される電圧立上りｄｖ／ｄ
ｔの抑制を目的とした主スナバ回路１７ａと短絡電流の
遮断により誘起してＧＴＯサイリスタに印加される過電
圧の抑制を目的とした補助スナバ回路１７ｂとを有して
いる。主スナバ回路１７ａのスバナコンデンサＣｓには
高繰り返し充放電耐量、高ｄｖ／ｄｔ耐量，低損失、低
インダクタンス特性を有し、パルス通電耐量の大きい、
ＭＰコンデンサあるいは金属化ポリエステルコンデンサ
といった高価なスナバ専用コンデンサＣｓａを使用して
いる。また、補助スナバ回路１７ｂのスナバコンデンサ
Ｃｓには上記の高繰り返し充放電耐量、高ｄｖ／ｄｔ耐
量，低損失特性は有しない一般用の安価な紙コンデンサ
あるいはオイルコンデンサなどの直流コンデンサで構成
した補助コンデンサＣｓｂを使用している。The snubber circuit 17 of the GTO thyristor circuit 16 has a voltage rising dv / d applied at turn-off.
It has a main snubber circuit 17a for the purpose of suppressing t and an auxiliary snubber circuit 17b for the purpose of suppressing an overvoltage induced by shutting off a short circuit current and applied to a GTO thyristor. The sub snubber capacitor Cs of the main snubber circuit 17a has high repetitive charge / discharge withstand capability, high dv / dt withstand capability, low loss, low inductance characteristics, and high pulse current withstand capability.
An expensive snubber-dedicated capacitor Csa such as an MP capacitor or a metallized polyester capacitor is used. Further, the snubber capacitor Cs of the auxiliary snubber circuit 17b is an auxiliary DC capacitor such as a general-purpose inexpensive paper capacitor or oil capacitor that does not have the above-mentioned high repeated charge / discharge withstand capability, high dv / dt withstand capability, and low loss characteristics. The capacitor Csb is used.
【００２８】そして、上記スナバ専用コンデンサＣｓａ
の容量は電源線路に配設した短絡電流遮断用ＧＴＯサイ
リスタ４の可制御電流値内に対応した容量に設定してい
る。また、補助コンデンサＣｓｂの容量は短絡電流遮断
時に短絡電流遮断用ＧＴＯサイリスタ４に誘起される過
電圧の抑制に必要なだけ、適宜増量して設定している。Then, the snubber-dedicated capacitor Csa
Is set to a value corresponding to the controllable current value of the short-circuit current interrupting GTO thyristor 4 arranged on the power supply line. The capacity of the auxiliary capacitor Csb is appropriately increased and set as necessary to suppress the overvoltage induced in the short-circuit current interrupting GTO thyristor 4 when the short-circuit current is interrupted.
【００２９】かかる構成のＧＴＯサイリスタ回路１６
は、前記ＧＴＯサイリスタ回路１と同様に、アーム側５
の対の変換用ＧＴＯサイリスタ６ａ、６ｄおよび対の変
換用ＧＴＯサイリスタ６ｂ、６ｃを交互にオンオフ駆動
させることにより、負荷７に所望の変換電力が付与でき
る。そして、回路短絡が発生すると、例えば変換用ＧＴ
Ｏサイリスタ６ａ、６ｂが同時オンした場合、電源短絡
され、電源線路の電流が急激に増加する。この電源線路
の急激な電流増加は直流電流検出器９で検出され、短絡
電流遮断用ＧＴＯサイリスタ４をオフ駆動する。The GTO thyristor circuit 16 having the above configuration
Is the arm side 5 as in the GTO thyristor circuit 1.
By alternately turning on and off the pair of conversion GTO thyristors 6a and 6d and the pair of conversion GTO thyristors 6b and 6c, desired conversion power can be applied to the load 7. When a circuit short circuit occurs, for example, a conversion GT
When the O thyristors 6a and 6b are simultaneously turned on, the power supply is short-circuited, and the current in the power supply line sharply increases. This sudden increase in current on the power supply line is detected by the DC current detector 9, and the short-circuit current interruption GTO thyristor 4 is driven off.
【００３０】そして、オフ駆動された短絡電流遮断用Ｇ
ＴＯサイリスタ４はターンオフ時、ターンオフ時のアノ
ード電流に相当してスパイク電圧Ｖｄｓｐおよび電圧立
上りｄｖ／ｄｔの過電圧が印加される。この場合、回路
短絡で線路に流れる上記アノード電流は直流電流検出器
９で設定される電流値であり、短絡電流遮断用ＧＴＯサ
イリスタ４の可制御電流値内に設定される。従って、上
記ターンオフ時に生じるスパイク電圧Ｖｄｓｐおよび電
圧立上りｄｖ／ｄｔの過電圧は、可制御電流値に対処し
た容量に設定したスナバ専用コンデンサＣｓａを有する
主スナバ回路１７ａにより抑制され低められ、安全にタ
ーンオフする。The short-circuit current interruption G driven off
When the TO thyristor 4 is turned off, the spike voltage Vdsp and the overvoltage of the voltage rising dv / dt are applied corresponding to the anode current at the time of turning off. In this case, the anode current flowing in the line due to the circuit short-circuit has a current value set by the DC current detector 9, and is set within the controllable current value of the short-circuit current interrupting GTO thyristor 4. Therefore, the overvoltage of the spike voltage Vdsp and the voltage rising dv / dt generated at the time of the turn-off is suppressed and reduced by the main snubber circuit 17a having the snubber-dedicated capacitor Csa set to the capacity corresponding to the controllable current value, and the turn-off is safely performed. .
【００３１】一方、回路短絡時、電源線路に急激に増加
した短絡電流が流れ、短絡電流遮断時には回路インダク
タンスにより過電圧が発生するが、直流コンデンサで構
成した補助コンデンサＣｓｂで抑制される。従って、電
源線路に急激に増加した短絡電流で短絡電流遮断用ＧＴ
Ｏサイリスタ４に発生する過電圧は、ターンオフ途中よ
り効きはじめた補助スナバ回路１７ｂにより充分低い値
に押さえられる。また、補助コンデンサＣｓｂの容量は
電源線路の浮遊インダクタンスに起因するため、短絡電
流遮断によって生じる過電圧の値に応じて、抑制に必要
なだけ適宜増量して設定する。On the other hand, when the circuit is short-circuited, a sharply increased short-circuit current flows in the power supply line, and when the short-circuit current is cut off, an overvoltage is generated due to the circuit inductance, but this is suppressed by the auxiliary capacitor Csb composed of a DC capacitor. Therefore, the GT for short-circuit current cutoff due to the suddenly increased short-circuit current in the power line
The overvoltage generated in the O thyristor 4 is suppressed to a sufficiently low value by the auxiliary snubber circuit 17b which started to work during the turn-off. Further, since the capacity of the auxiliary capacitor Csb is caused by the stray inductance of the power supply line, it is appropriately increased and set according to the value of the overvoltage generated by the cutoff of the short circuit current.
【００３２】図２は短絡電流遮断用ＧＴＯサイリスタ４
にスナバ回路１７を配設する過程の模式図であり、前記
図５と対応した図面である。主スナバ回路１７ａは低イ
ンダクタンスの銅バー１５を用い、それぞれスナバ専用
コンデンサＣｓａ、スナバダイオードＤｓａなどを短絡
電流遮断用ＧＴＯサイリスタ４に接続して配設する。こ
の場合、スナバ専用コンデンサＣｓａはその容量が可制
御電流値に対応した容量に設定されており、その外形
も、前記図５のように大きくしないため、浮遊インダク
タンスを小さく押さえる事が出来る。補助スナバ回路１
７ｂは銅線や編組線１８を用い、それぞれスナバ補助コ
ンデンサＣｓｂ、スナバダイオードＤｓｂなどを短絡電
流遮断用ＧＴＯサイリスタ４に接続して配設すればよ
く、特に配線の浮遊インダクタンスを考慮せずとも効果
が得られる。この場合、補助コンデンサ補助コンデンサ
Ｃｓｂはその容量を必要に応じて、並列に適宜増やして
接続する。FIG. 2 shows a GTO thyristor 4 for interrupting short circuit current.
FIG. 6 is a schematic diagram of a process of disposing the snubber circuit 17 in FIG. The main snubber circuit 17a uses a low-inductance copper bar 15, and a snubber-dedicated capacitor Csa, a snubber diode Dsa, and the like are connected to the short-circuit current interruption GTO thyristor 4 and arranged. In this case, the capacitance of the snubber-dedicated capacitor Csa is set to the capacitance corresponding to the controllable current value, and the outer shape thereof is not increased as shown in FIG. 5, so that the stray inductance can be suppressed small. Auxiliary snubber circuit 1
For 7b, a copper wire or a braided wire 18 may be used, and a snubber auxiliary capacitor Csb, a snubber diode Dsb, etc. may be connected to the short-circuit current interrupting GTO thyristor 4, respectively, and the effect is obtained without considering the stray inductance of the wiring. Is obtained. In this case, the auxiliary capacitor Auxiliary capacitor Csb is connected by appropriately increasing the capacitance thereof in parallel.
【００３３】[0033]
【発明の効果】以上のように、本発明のＧＴＯサイリス
タ回路は電源側に配設した短絡電流遮断用ＧＴＯサイリ
スタのスナバ回路に、高繰り返し充放電耐量、高ｄｖ／
ｄｔ耐量，低損失、低インダクタンス特性を有したスナ
バ専用コンデンサＣｓａと特にはこれらの特性を有しな
い補助コンデンサＣｓｂを用い、回路短絡時、ＧＴＯサ
イリスタのターンオフ過程に生じるスパイク電圧やｄｖ
／ｄｔの抑制をスナバ専用コンデンサＣｓａで行い、回
路短絡により短絡電流遮断用ＧＴＯサイリスタに誘起し
た過電圧の抑制を補助コンデンサＣｓｂでするように構
成したから、高価なスナバ専用コンデンサＣｓａの容量
を増加することなく、回路短絡時の保護を確実に行うこ
とが出来る。また、この場合、スナバ専用コンデンサＣ
ｓａの容量を短絡電流遮断用ＧＴＯサイリスタの可制御
電流値に対応した容量に設定し、残りは安価な補助コン
デンサＣｓｂで対応させるようにしたから、スナバ回路
のコンデンサ容量の設定がきわめて簡単にできる。尚、
本発明は上記実施例において、ＧＴＯサイリスタ回路は
ＧＴＯサイリスタをブリッジ接続して負荷に交流電力を
付与するＧＴＯサイリスタインバータ回路を例示した
が、これに限定されることなく、スナバ回路を有する半
導体スイッチ、例えば直、交流の半導体遮断機等、常時
オン駆動するものであれば、同様の効果が得られるもの
である。As described above, the GTO thyristor circuit of the present invention is used in the snubber circuit of the GTO thyristor for short-circuit current cutoff arranged on the power supply side, with high repetitive charge / discharge withstand capability and high dv /
A snubber-dedicated capacitor Csa having dt withstand, low loss, and low inductance characteristics and an auxiliary capacitor Csb not having these characteristics are used, and spike voltage or dv generated in the turn-off process of the GTO thyristor at the time of circuit short circuit
/ Dt is suppressed by the snubber capacitor Csa, and the overvoltage induced in the GTO thyristor for short-circuit current interruption due to a circuit short circuit is suppressed by the auxiliary capacitor Csb. Therefore, the capacity of the expensive snubber capacitor Csa is increased. Without fail, the protection at the time of circuit short circuit can be surely performed. In this case, the snubber capacitor C
Since the capacitance of sa is set to the capacitance corresponding to the controllable current value of the GTO thyristor for short-circuit current cutoff, and the rest is made to correspond to the inexpensive auxiliary capacitor Csb, the capacitance of the snubber circuit can be set very easily. . still,
Although the present invention exemplifies the GTO thyristor inverter circuit in which the GTO thyristor circuit bridge-connects the GTO thyristor to apply AC power to the load in the above embodiment, the present invention is not limited to this, and a semiconductor switch having a snubber circuit, For example, the same effect can be obtained as long as it is always on-driving, such as an AC semiconductor breaker.
【図１】本発明の実施例でＧＴＯサイリスタ回路の回路
図である。FIG. 1 is a circuit diagram of a GTO thyristor circuit according to an embodiment of the present invention.
【図２】図１のスナバ回路を配設する過程の模式図であ
る。FIG. 2 is a schematic diagram of a process of disposing the snubber circuit of FIG.
【図３】ＧＴＯサイリスタのゲート駆動条件の一例を示
す波形図である。FIG. 3 is a waveform chart showing an example of a gate driving condition of a GTO thyristor.
【図４】本発明の前提となるＧＴＯサイリスタ回路の回
路図である。FIG. 4 is a circuit diagram of a GTO thyristor circuit which is a premise of the present invention.
【図５】図４のスナバ回路を配設する過程の模式図であ
る。FIG. 5 is a schematic diagram of a process of disposing the snubber circuit of FIG.
3 直流電圧源 4 短絡電流遮断用ＧＴＯサイリスタ 6ａ〜6ｂ変換用ＧＴＯサイリスタ 7 負荷 9 直流電流検出器 16 ＧＴＯサイリスタ回路 17 スナバ回路 17ａ 主スナバ回路 17ｂ 補助スナバ回路 Ｃｓａ スナバ専用コンデンサ Ｃｓｂ 補助コンデンサ 3 DC voltage source 4 GTO thyristor for short-circuit current cutoff 6a to 6b GTO thyristor for conversion 7 Load 9 DC current detector 16 GTO thyristor circuit 17 Snubber circuit 17a Main snubber circuit 17b Auxiliary snubber circuit Csa Snubber dedicated capacitor Csb Auxiliary capacitor
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 // Ｈ０２Ｍ 7/515 Ｇ 9181−5Ｈ ─────────────────────────────────────────────────── ─── Continuation of front page (51) Int.Cl. 5 Identification code Office reference number FI technical display location // H02M 7/515 G 9181-5H
Claims (3)
Ｏサイリスタをオンオフ駆動して負荷に変換電流を供給
し、電源側に配設した短絡電流遮断用ＧＴＯサイリスタ
を常時オン駆動してアーム側に電源より線路電流を供給
し、回路短絡時、前記短絡電流遮断用ＧＴＯサイリスタ
をオフ駆動して線路電流を遮断すると共に、オフ駆動
時、前記短絡電流遮断用ＧＴＯサイリスタに印加される
線路配線のインダクタンスによる過電圧のエネルギーを
前記短絡電流遮断用ＧＴＯサイリスタに配設したスナバ
回路のコンデンサで吸収して前記短絡電流遮断用ＧＴＯ
サイリスタに印加される過電圧を抑制するようにしたＧ
ＴＯサイリスタ回路において、前記スナバ回路のコンデ
ンサは高繰り返し充放電耐量、高ｄｖ／ｄｔ耐量，低損
失、低インダクタンス特性を有したスナバ専用コンデン
サと一般的な直流コンデンサの特性を有した補助コンデ
ンサとで構成し、前記スナバ専用コンデンサで短絡電流
遮断用ＧＴＯサイリスタのターンオフ過程で生じるスパ
イク電圧Ｖｄｓｐおよびオフ電圧上昇率ｄｖ／ｄｔを抑
制すると共に、前記補助コンデンサで前記短絡電流遮断
用ＧＴＯサイリスタに誘起した過電圧を抑制するように
したことを特徴とするＧＴＯサイリスタ回路のスナバ回
路。1. A plurality of conversion GTs arranged on the arm side
O The thyristor is driven on / off to supply the converted current to the load, and the GTO thyristor for short-circuit current cutoff arranged on the power supply side is always on-driven to supply the line current from the power supply to the arm side. The GTO thyristor for shutting off the current is turned off to shut off the line current, and at the time of the off driving, the energy of the overvoltage due to the inductance of the line wiring applied to the GTO thyristor for shutting off the short circuit current is distributed to the GTO thyristor for shutting off the short circuit current. The GTO for short-circuit current interruption is absorbed by the installed snubber circuit capacitor.
G that suppresses the overvoltage applied to the thyristor
In the TO thyristor circuit, the capacitor of the snubber circuit is a snubber-dedicated capacitor having high repetitive charge / discharge withstand capability, high dv / dt withstand capability, low loss, and low inductance characteristics, and an auxiliary capacitor having general DC capacitor characteristics. The snubber-dedicated capacitor suppresses the spike voltage Vdsp and the off-voltage rise rate dv / dt generated in the turn-off process of the short-circuit current interrupting GTO thyristor, and the auxiliary capacitor induces an overvoltage in the short-circuit current interrupting GTO thyristor. A snubber circuit of a GTO thyristor circuit, which is characterized in that
流遮断用ＧＴＯサイリスタのターンオフ可能なアノード
電流の最大定格値つまり可制御電流値に対応した容量範
囲内に設定したことを特徴とする請求項１記載のＧＴＯ
サイリスタ回路のスナバ回路。2. The snubber-dedicated capacitor is set within a capacity range corresponding to a maximum rated value of an anode current that can be turned off of the short-circuit current interrupting GTO thyristor, that is, a controllable current value. GTO
Snubber circuit of thyristor circuit.
サ、抵抗、およびダイオードからなる主スナバ回路と、
この主スナバ回路とは独立した、補助コンデンサ、抵
抗、およびダイオードからなる補助スナバ回路とで構成
し、両コンデンサ間の電荷の移動をなくし、短絡電流遮
断用ＧＴＯサイリスタのターンオフ動作を安定にするこ
とを特徴とする請求項１記載のＧＴＯサイリスタ回路の
スナバ回路。3. The main snubber circuit, which comprises a snubber-dedicated capacitor, a resistor, and a diode,
It is composed of an auxiliary snubber circuit consisting of an auxiliary capacitor, a resistor, and a diode independent of this main snubber circuit to eliminate the transfer of electric charge between both capacitors and to stabilize the turn-off operation of the GTO thyristor for short-circuit current interruption. The snubber circuit of the GTO thyristor circuit according to claim 1.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5084327A JPH06303763A (en) | 1993-04-12 | 1993-04-12 | Snubber circuit of gto thyristor circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5084327A JPH06303763A (en) | 1993-04-12 | 1993-04-12 | Snubber circuit of gto thyristor circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06303763A true JPH06303763A (en) | 1994-10-28 |
Family
ID=13827425
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5084327A Withdrawn JPH06303763A (en) | 1993-04-12 | 1993-04-12 | Snubber circuit of gto thyristor circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06303763A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110350812A (en) * | 2018-04-08 | 2019-10-18 | 佛山科学技术学院 | A kind of inverter module for UPS |
-
1993
- 1993-04-12 JP JP5084327A patent/JPH06303763A/en not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110350812A (en) * | 2018-04-08 | 2019-10-18 | 佛山科学技术学院 | A kind of inverter module for UPS |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3745561B2 (en) | Multi-level neutral point potential fixed power converter | |
| US6744644B2 (en) | Soft-start of DC link capacitors for power electronics and drive systems | |
| JP3193827B2 (en) | Semiconductor power module and power converter | |
| JP2754411B2 (en) | Snubber circuit of power converter | |
| EP0467681A2 (en) | Drive circuit for current sense IGBT | |
| JP2004350493A (en) | Inverter controller for driving motor and air conditioner using the same | |
| JP2521698B2 (en) | Snubber energy regeneration circuit | |
| JP3641793B2 (en) | Inverter device | |
| JP3160414B2 (en) | Conversion device | |
| JPH05161253A (en) | Snubber circuit for semiconductor power converter | |
| JPH06303763A (en) | Snubber circuit of gto thyristor circuit | |
| JPS5833792B2 (en) | Conversion valve protection circuit | |
| US4636932A (en) | dv/dt Protection circuit device for an AC-DC converter apparatus | |
| JP2003033044A (en) | Snubber circuit | |
| JPH10174424A (en) | Power converter | |
| JP3235396B2 (en) | Inverter device | |
| WO2003015277A1 (en) | A series power switch bridge having the ability of automatic voltage-sharing | |
| JPH0256032B2 (en) | ||
| JPH06113525A (en) | Snubber circuit | |
| JP2004320977A (en) | Power converter circuit | |
| JP3296408B2 (en) | Power converter | |
| JP2528811B2 (en) | Power converter | |
| JP3019554B2 (en) | GTO thyristor inverter | |
| WO1998001939A1 (en) | Power converter | |
| JP2635549B2 (en) | Electric car control device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000704 |