JPH0630285A - Image processor - Google Patents
Image processorInfo
- Publication number
- JPH0630285A JPH0630285A JP11485892A JP11485892A JPH0630285A JP H0630285 A JPH0630285 A JP H0630285A JP 11485892 A JP11485892 A JP 11485892A JP 11485892 A JP11485892 A JP 11485892A JP H0630285 A JPH0630285 A JP H0630285A
- Authority
- JP
- Japan
- Prior art keywords
- decoding
- encoding
- codec
- processing
- transferred
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Image Processing (AREA)
- Compression Of Band Width Or Redundancy In Fax (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、ファクシミリ装置など
に使用される画像処理装置の改良に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an improvement of an image processing apparatus used in a facsimile machine or the like.
【０００２】[0002]
【従来技術】ファクシミリ装置では、送信原稿から読み
取った画像データを符号化により圧縮してから受信側に
伝送し、受信側では、圧縮され符号化された画像データ
を復号化することによって元の画像データを再生して、
走査線１ライン毎に印字出力を行うようになっており、
これによって回線使用時間を低減させた効率的なデータ
伝送を行うことが出来る構成となっている。2. Description of the Related Art In a facsimile apparatus, image data read from a transmission original is encoded and then transmitted to a receiving side, and the receiving side decodes the compressed and encoded image data to obtain the original image. Play the data,
It is designed to print out every scanning line.
This makes it possible to perform efficient data transmission with reduced line usage time.
【０００３】図３は、このような符号化処理と復号化処
理を行う従来の画像処理装置の構成の一例を示したもの
で、１０は送信原稿から画像を読み取りビットデータに
変換するスキャナ部、１１はスキャナ部からのビットデ
ータを走査線１ライン単位で一時的に格納して処理速度
の調節を行うラインバッファ、１２はコピー動作等の印
字動作をする時にビットデータをそのまま格納するペー
ジバッファ（プリンタが電子写真方式の場合に必要、感
熱記録の場合にはページバッファは不要）、１３はプリ
ンタ部、２３はビットデータをランレングスデータにあ
るいは逆にランレングスデータをビットデータに変換す
るＲＬ変換回路、１５はランレングスデータをＭＨ符号
やＭＲ符号にあるいは逆にＭＨ符号やＭＲ符号をランレ
ングスデータに変換する符号／復号化器である。更に、
１７はシステムＲＡＭ、１８はＣＰＵコントローラ、２
１は送受信データの変復調を行うモデム、２０はモデム
２１で復調された受信データを一時的に格納しておく復
号化メモリ、２２はシステムバス、１９は復号化メモリ
２０から符号／復号化器１５へＣＰＵコントローラ１８
を通さずに直接、受信データをシステムバス２２を介し
て転送するＤＭＡコントローラである。FIG. 3 shows an example of the configuration of a conventional image processing apparatus for performing such encoding processing and decoding processing. Reference numeral 10 denotes a scanner unit for reading an image from a transmission original and converting it into bit data. Reference numeral 11 is a line buffer that temporarily stores the bit data from the scanner unit in units of one scanning line to adjust the processing speed, and 12 is a page buffer that stores the bit data as it is when performing a printing operation such as a copy operation ( This is necessary when the printer is an electrophotographic system, and does not need a page buffer when it is thermal recording), 13 is a printer unit, 23 is RL conversion that converts bit data into run length data or conversely, run length data into bit data. The circuit 15 converts the run length data into MH code or MR code, or conversely converts the MH code or MR code into run length data. A code / decoder for. Furthermore,
17 is a system RAM, 18 is a CPU controller, 2
Reference numeral 1 is a modem for modulating / demodulating transmitted / received data, 20 is a decoding memory for temporarily storing the reception data demodulated by the modem 21, 22 is a system bus, 19 is a decoding memory 20 to an encoder / decoder 15 To CPU controller 18
It is a DMA controller that directly transfers the received data via the system bus 22 without passing through.
【０００４】このような画像処理装置１００の復号時に
おける動作を説明すると、ＣＰＵコントローラ１８の制
御によりシステムバス２２を介して、モデム２１から復
号化メモリ２０へＭＨ符号またはＭＲ符号が転送され
る。復号化メモリ２０へ転送されたＭＨ符号またはＭＲ
符号は、ＤＭＡコントローラ１９の制御によりシステム
バス２２を介して、符号／復号化器１５へ転送され、そ
こでランレングスデータに復号化される。復号化された
ランレングスデータは、ＲＬ変換回路２３へ転送され
て、ビットデータに復号され、プリンタ部１３へ送られ
印字出力する基本動作を行なう。一方、符号化時のデー
タの流れを説明すると、スキャナ部１０で画像から読み
取られ変換されたビットデータは、ラインバッファ１１
へ送られて処理速度を調節した後、ＲＬ変換回路２３へ
送られてランレングスデータに符号化される。符号化さ
れたランレングスデータは、システムバス２２を介して
符号／復号化器１５へ転送されて、ＭＨ符号またはＭＲ
符号に符号化される。更に、符号化されたＭＨ符号また
はＭＲ符号は、モデム２１へ転送されて、変調され送信
されると言うものである。The operation of the image processing apparatus 100 at the time of decoding will be described. Under the control of the CPU controller 18, the MH code or MR code is transferred from the modem 21 to the decoding memory 20 via the system bus 22. MH code or MR transferred to decoding memory 20
The code is transferred to the encoder / decoder 15 via the system bus 22 under the control of the DMA controller 19 and is decoded into run length data there. The decoded run-length data is transferred to the RL conversion circuit 23, decoded into bit data, and sent to the printer unit 13 to perform a basic print operation. On the other hand, to describe the flow of data at the time of encoding, the bit data read from the image by the scanner unit 10 and converted is the line buffer 11
Is sent to the RL conversion circuit 23 and is encoded into run length data. The encoded run-length data is transferred to the encoder / decoder 15 via the system bus 22, and is transferred to the MH code or MR.
Is encoded into a code. Further, the encoded MH code or MR code is transferred to the modem 21, modulated and transmitted.
【０００５】ところが、上記の復号化処理と符号化処理
は、どちらもＲＬ変換回路２３と符号／復号化器１５と
を使用しているので、並行して復号化処理と符号化処理
を行うことができなかった。また、復号化処理と符号化
処理を符号／復号化器１５によるハードコーデック（機
器による符号／復号化処理）とＣＰＵコントローラ１８
によるソフトコーデック（ソフトプログラムによる符号
／復号化処理）とに分担させることにしても、どちらも
ＲＬ変換回路２３を使用するので、やはり、並行して復
号化処理と符号化処理を行うことはできなかった。However, since both the decoding process and the encoding process use the RL conversion circuit 23 and the encoder / decoder 15, both the decoding process and the encoding process are performed in parallel. I couldn't. Further, the decoding process and the encoding process are performed by a hard codec (encoding / decoding process by the device) by the encoder / decoder 15 and the CPU controller 18.
Even if it is shared with a software codec (encoding / decoding processing by a software program) according to the above, both use the RL conversion circuit 23, so that the decoding processing and the encoding processing cannot be performed in parallel as well. There wasn't.
【０００６】[0006]
【発明が解決しようとする課題】本発明は、上記事情に
鑑みて提案されるもので、符号化処理と復号化処理を並
行して行えると共に、ハードコーデックとソフトコーデ
ックのどちらにも対応出来る画像処理装置を提供するこ
とを目的としている。SUMMARY OF THE INVENTION The present invention has been proposed in view of the above circumstances, and is an image capable of performing encoding processing and decoding processing in parallel and supporting both a hard codec and a soft codec. It is intended to provide a processing device.
【０００７】[0007]
【課題を解決するための手段】上記目的を達成する為に
提案される本発明は、画像データの符号化、復号化を行
なう画像処理装置において、符号／復号化器とＣＰＵコ
ントローラとにＲＬ変換回路を対応して設け、符号化処
理と復号化処理を並行して行うと共に、ハードコーデッ
クとソフトコーデックのどちらにも対応する構成とされ
ている。ここに、ハードコーデックは機器による符号／
復号化処理のことであり、ソフトコーデックはＣＰＵコ
ントローラ、或い他のＣＰＵ内でのソフトプログラムに
よる符号／復号化処理のことである。DISCLOSURE OF THE INVENTION The present invention, which is proposed to achieve the above object, provides an RL conversion between an encoder / decoder and a CPU controller in an image processing apparatus for encoding and decoding image data. Circuits are provided correspondingly, encoding and decoding are performed in parallel, and both hard codec and soft codec are supported. Here, the hard codec is the code by the device /
A soft codec is a code / decode process by a software program in a CPU controller or another CPU.
【０００８】[0008]
【作用】本発明による画像処理装置では、符号／復号化
器とＣＰＵコントローラとにＲＬ変換回路を対応して設
けることによって、符号化処理と復号化処理を行う独立
した経路が２経路出来るので、符号化処理と復号化処
理、符号化処理と符号化処理及び復号化処理と復号化処
理の組み合せで並行処理が行えると共に、ハードコーデ
ックとソフトコーデックのどちらにも対応出来るように
なる。In the image processing apparatus according to the present invention, by providing the encoder / decoder and the CPU controller in correspondence with the RL conversion circuit, two independent paths for performing the encoding process and the decoding process can be provided. Parallel processing can be performed by a combination of encoding processing and decoding processing, encoding processing and encoding processing, and decoding processing and decoding processing, and both hard codecs and soft codecs can be supported.
【０００９】[0009]
【実施例】以下に、本発明の一実施例について、図面を
参照しながら説明する。図１は、本発明の画像処理装置
の構成例図を示したもので、従来例と同様のところは、
同一符号を付して説明を省略する。図において、１４は
ランレングスデータをビットデータに変換する復号化Ｒ
Ｌ変換回路、１６はビットデータをランレングスデータ
に変換する符号化ＲＬ変換回路である。An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a diagram showing a configuration example of an image processing apparatus according to the present invention.
The same reference numerals are given and the description is omitted. In the figure, 14 is a decoding R for converting run-length data into bit data.
An L conversion circuit 16 is an encoding RL conversion circuit for converting bit data into run length data.
【００１０】このような画像処理装置１の動作の概略を
説明すると、ＣＰＵコントローラ１８の制御によりシス
テムバス２２を介して、モデム２１から復号化メモリ２
０へＭＲ符号が転送される。復号化メモリ２０へ転送さ
れたＭＲ符号は、ハードコーデック処理では、ＤＭＡコ
ントローラの制御によりシステムバス２２を介して、符
号／復号化器１５へ転送され、そこでランレングスデー
タに復号化される。復号化されたランレングスデータ
は、復号化ＲＬ変換回路１４へ転送されて、ビットデー
タに復号化され、プリンタ部１３へ送られ印字出力さ
れ、ここ迄は従来例と同様である。図２の３０〜３４は
このような動作を示したフロー図である。An outline of the operation of the image processing apparatus 1 will be described. Under the control of the CPU controller 18, the decoding memory 2 is transferred from the modem 21 via the system bus 22.
The MR code is transferred to 0. In the hard codec process, the MR code transferred to the decoding memory 20 is transferred to the encoder / decoder 15 via the system bus 22 under the control of the DMA controller, and is decoded into run length data there. The decoded run-length data is transferred to the decoding RL conversion circuit 14, decoded into bit data, sent to the printer unit 13 and printed out. The process up to this point is the same as the conventional example. Reference numerals 30 to 34 in FIG. 2 are flow charts showing such an operation.
【００１１】一方、符号化時の動作は、スキャナ部１０
で画像から読み取られ変換されたビットデータは、ライ
ンバッファ１１へ送られて処理速度を調節した後、符号
化ＲＬ変換回路１６へ送られてランレングスデータに符
号化される。符号化されたランレングスデータは、ソフ
トコーデック処理では、システムバス２２を介してシス
テムＲＡＭ１７へ転送されて、ＲＬ領域に一旦書き込ま
れる。このシステムＲＡＭ１７に書き込まれたランレン
グスデータをＣＰＵコントローラ１８は読み出して、Ｍ
Ｒ符号化して（ソフトコーデック）システムＲＡＭ１７
のＭＲ領域に書き込む。図２の４０〜４６はこのような
動作を示したフロー図である。On the other hand, the operation at the time of encoding is performed by the scanner unit 10.
The bit data read and converted from the image in (1) is sent to the line buffer 11 to adjust the processing speed, and then sent to the coding RL conversion circuit 16 to be coded into run length data. The encoded run-length data is transferred to the system RAM 17 via the system bus 22 and temporarily written in the RL area in the soft codec processing. The CPU controller 18 reads out the run length data written in the system RAM 17,
R encoded (soft codec) system RAM 17
Write to the MR area. Reference numerals 40 to 46 in FIG. 2 are flow charts showing such an operation.
【００１２】本発明によれば、上記のように復号化処理
と符号化処理は、システムバス２２を除いて共用してい
るところが無いので並行処理が可能である。また、シス
テムバス２２においては、優先順位をＣＰＵコントロー
ラ１８で決めるので、転送処理が重なることも無い。
尚、上記の実施例では、復号化処理を符号／復号化器１
５（ハードコーデック）に、符号化処理をＣＰＵコント
ローラ１８（ソフトコーデック）にさせているが、この
組み合せに限らず、復号化処理をＣＰＵコントローラ１
８に、符号化処理を符号／復号化器１５にさせても良
く、更に、復号化処理をＣＰＵコントローラ１８と符号
／復号化器１５に並行してさせても良いし、符号化処理
をＣＰＵコントローラ１８と符号／復号化器１５に並行
してさせても良い。According to the present invention, since the decoding process and the encoding process are not shared except for the system bus 22 as described above, parallel processing is possible. Further, in the system bus 22, since the priority order is determined by the CPU controller 18, the transfer processing does not overlap.
In the above embodiment, the decoding process is performed by the encoder / decoder 1.
5 (hard codec) causes the CPU controller 18 (soft codec) to perform the encoding process, but the decoding process is not limited to this combination.
8, the encoding process may be performed by the encoder / decoder 15, and the decoding process may be performed by the CPU controller 18 and the encoder / decoder 15 in parallel. The controller 18 and the encoder / decoder 15 may be provided in parallel.
【００１３】[0013]
【発明の効果】本発明の画像処理装置によれば、符号化
処理と復号化処理の並行処理が行えるのは勿論、さら
に、符号化処理と符号化処理及び復号化処理と復号化処
理の組み合せで並行処理が行えるうえに、ハードコーデ
ックとソフトコーデックのどちらにも対応出来るので、
効率の良い画像処理が可能になる。According to the image processing apparatus of the present invention, the parallel processing of the encoding processing and the decoding processing can be performed, and further, the combination of the encoding processing and the encoding processing and the decoding processing and the decoding processing is further performed. In addition to being able to perform parallel processing with, it can support both hard codec and soft codec,
It enables efficient image processing.
【図１】本発明による画像処理装置の構成例図である。FIG. 1 is a diagram showing a configuration example of an image processing apparatus according to the present invention.
【図２】３０〜３４は本発明による画像処理装置の復号
化処理動作の例を示したフロー図である。４０〜４６は
本発明による画像処理装置の符号化処理動作の例を示し
たフロー図である。2 is a flow chart showing an example of a decoding processing operation of an image processing apparatus according to the present invention. 40 to 46 are flow charts showing an example of the encoding processing operation of the image processing apparatus according to the present invention.
【図３】従来の画像処理装置の構成例図である。FIG. 3 is a diagram illustrating a configuration example of a conventional image processing apparatus.
１・・・画像処理装置 １０・・・スキャナ部 １１・・・ラインバッファ １２・・・ページバッファ １３・・・プリンタ部 １４・・・復号化ＲＬ変換回路 １５・・・符号／復号化器 １６・・・符号化ＲＬ変換回路 １７・・・システムＲＡＭ １８・・・ＣＰＵコントローラ １９・・・ＤＭＡコントローラ ２０・・・復号化メモリ ２１・・・モデム ２２・・・システムバス DESCRIPTION OF SYMBOLS 1 ... Image processing apparatus 10 ... Scanner section 11 ... Line buffer 12 ... Page buffer 13 ... Printer section 14 ... Decoding RL conversion circuit 15 ... Encoder / decoder 16 ... Encoding RL conversion circuit 17 ... System RAM 18 ... CPU controller 19 ... DMA controller 20 ... Decoding memory 21 ... Modem 22 ... System bus
Claims (1)
処理装置において、符号／復号化器とＣＰＵコントロー
ラとにＲＬ変換回路を対応して設け、符号化処理と復号
化処理を並行して行うと共に、ハードコーデックとソフ
トコーデックのどちらにも対応することを特徴とする画
像処理装置。1. An image processing apparatus for encoding and decoding image data, wherein an RL conversion circuit is provided in correspondence with an encoder / decoder and a CPU controller, and encoding and decoding are performed in parallel. An image processing apparatus that is capable of performing both hard codec and soft codec while performing.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11485892A JP2502882B2 (en) | 1992-05-07 | 1992-05-07 | Image processing device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11485892A JP2502882B2 (en) | 1992-05-07 | 1992-05-07 | Image processing device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0630285A true JPH0630285A (en) | 1994-02-04 |
| JP2502882B2 JP2502882B2 (en) | 1996-05-29 |
Family
ID=14648468
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11485892A Expired - Fee Related JP2502882B2 (en) | 1992-05-07 | 1992-05-07 | Image processing device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2502882B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0753830A2 (en) * | 1995-07-11 | 1997-01-15 | Xerox Corporation | High-speed decompressor |
| KR100519133B1 (en) * | 1997-06-06 | 2005-11-25 | 마츠시타 덴끼 산교 가부시키가이샤 | Image processor |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2341194C (en) | 1998-08-19 | 2007-06-26 | Jms Co., Ltd. | Medical fluid passage switching apparatus |
-
1992
- 1992-05-07 JP JP11485892A patent/JP2502882B2/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0753830A2 (en) * | 1995-07-11 | 1997-01-15 | Xerox Corporation | High-speed decompressor |
| EP0753830A3 (en) * | 1995-07-11 | 1997-10-01 | Xerox Corp | High-speed decompressor |
| KR100519133B1 (en) * | 1997-06-06 | 2005-11-25 | 마츠시타 덴끼 산교 가부시키가이샤 | Image processor |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2502882B2 (en) | 1996-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100547146B1 (en) | Image processing apparatus and the method thereof | |
| JP2502882B2 (en) | Image processing device | |
| US5257117A (en) | Computer-facsimile system having separately a sending device and a receiving device | |
| US6809834B1 (en) | Image forming apparatus | |
| JPH06205223A (en) | Picture processor | |
| JPS63212557A (en) | Printer | |
| JPH01168160A (en) | Facsimile equipment | |
| JP3251361B2 (en) | Facsimile machine | |
| JP2000069298A (en) | Facsimile equipment | |
| JPS5859665A (en) | Picture and writing transmission device | |
| JP3187696B2 (en) | Image coding device | |
| JP2941836B2 (en) | Image processing device | |
| JP2869104B2 (en) | Facsimile machine with storage function | |
| JP2991863B2 (en) | Image communication device | |
| JP2001103227A (en) | Information output device | |
| JPS6294063A (en) | Facsimile equipment | |
| JP2502800B2 (en) | Image communication device | |
| JP3169744B2 (en) | Image communication device | |
| JPS59161974A (en) | Facsimile equipment | |
| JPS58223956A (en) | Both side print type facsimile device | |
| JPH04172768A (en) | Facsimile equipment | |
| JPH01294071A (en) | Printer with facsimile function | |
| JPH04127778A (en) | Facsimile equipment | |
| JPH04172864A (en) | Facsimile equipment with memory receiving function | |
| JPH03228470A (en) | Encoder/decoder for facsimile |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960123 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080313 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090313 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090313 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120313 Year of fee payment: 16 |
|
| LAPS | Cancellation because of no payment of annual fees |