JPH0629942A - 自動利得制御回路 - Google Patents
自動利得制御回路Info
- Publication number
- JPH0629942A JPH0629942A JP17874892A JP17874892A JPH0629942A JP H0629942 A JPH0629942 A JP H0629942A JP 17874892 A JP17874892 A JP 17874892A JP 17874892 A JP17874892 A JP 17874892A JP H0629942 A JPH0629942 A JP H0629942A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- burst signal
- power
- gain control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Radio Relay Systems (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】
【目的】 バースト信号の受信ミスやビット誤り率の劣
化を防ぐことにある。 【構成】 入力信号の電力を受信電力算出回路１で計算
し、比較回路２で基準値と計算された入力信号の電力を
比較し、その誤差はフィルタ回路３に入力され、その出
力は制御回路８を通して可変減衰器５を制御する。フィ
ルタ回路３の伝達関数で決まる応答から入力信号の遅延
量を遅延回路４で定める。遅延した入力信号はバースト
信号の先頭から搬送波再生、ビット・タイミング再生に
支障がみられない復調器６へのレベルとなるように可変
減衰器５で利得の制御が行われる。利得が制御されたバ
ースト信号は復調器６で搬送波とビット・タイミングが
再生され、送信データが復調される。バースト信号検出
回路７で搬送波とユニーク・ワードの検出を行い、バー
スト信号の受信信号をバースト信号に対して決められた
タイミングで制御回路８へ出力する。
化を防ぐことにある。 【構成】 入力信号の電力を受信電力算出回路１で計算
し、比較回路２で基準値と計算された入力信号の電力を
比較し、その誤差はフィルタ回路３に入力され、その出
力は制御回路８を通して可変減衰器５を制御する。フィ
ルタ回路３の伝達関数で決まる応答から入力信号の遅延
量を遅延回路４で定める。遅延した入力信号はバースト
信号の先頭から搬送波再生、ビット・タイミング再生に
支障がみられない復調器６へのレベルとなるように可変
減衰器５で利得の制御が行われる。利得が制御されたバ
ースト信号は復調器６で搬送波とビット・タイミングが
再生され、送信データが復調される。バースト信号検出
回路７で搬送波とユニーク・ワードの検出を行い、バー
スト信号の受信信号をバースト信号に対して決められた
タイミングで制御回路８へ出力する。
Description
【０００１】
【産業上の利用分野】本発明は自動利得制御回路に関
し、特に、ディジタル変調されたバースト信号を伝送す
るディジタル衛星通信において、受信バースト信号を復
調するために用いる自動利得制御回路に関する。
し、特に、ディジタル変調されたバースト信号を伝送す
るディジタル衛星通信において、受信バースト信号を復
調するために用いる自動利得制御回路に関する。
【０００２】
【従来の技術】通信衛星を介して共通のチャンネルで通
信を行う多元接続の衛星通信方式、例えば、時分割多元
接続（ＴＤＭＡ）通信方式や純アロハ通信方式、スロッ
ト付き通信方式などはその通信方式に参加している各地
に散在した各地球局からのディジタル変調されたバース
ト信号を再生しなければならない。
信を行う多元接続の衛星通信方式、例えば、時分割多元
接続（ＴＤＭＡ）通信方式や純アロハ通信方式、スロッ
ト付き通信方式などはその通信方式に参加している各地
に散在した各地球局からのディジタル変調されたバース
ト信号を再生しなければならない。
【０００３】バースト信号は、通常図４に示すように、
搬送波とそれに続くビット・タイミングを再生するため
に、それぞれ、搬送波再生列とビット・タイミング再生
列からなる先頭部と、この先頭部に続くユニーク・ワー
ドとデータから構成される。ユニーク・ワードとデータ
を忠実に再生するには、各局から送信される各バースト
信号に対して、先頭部の搬送波再生列とビット・タイミ
ング再生列を利用して、それぞれ搬送波とビット・タイ
ミングの早い同期確立が要求される。このため復調器へ
の受信電力を一定にして安定な同期特性を確保する必要
がある。
搬送波とそれに続くビット・タイミングを再生するため
に、それぞれ、搬送波再生列とビット・タイミング再生
列からなる先頭部と、この先頭部に続くユニーク・ワー
ドとデータから構成される。ユニーク・ワードとデータ
を忠実に再生するには、各局から送信される各バースト
信号に対して、先頭部の搬送波再生列とビット・タイミ
ング再生列を利用して、それぞれ搬送波とビット・タイ
ミングの早い同期確立が要求される。このため復調器へ
の受信電力を一定にして安定な同期特性を確保する必要
がある。
【０００４】前述したような通信方式では、バースト信
号の受信電力を一定に保つために、送信電力制御等を行
う場合もあるが、地球局の小型化、低価格化のためこの
ような複雑な装置を極力削減する傾向にある。その場
合、各地に散在した地球局の送信電力のばらつきや各地
の気象条件の違いなどから、バースト信号の受信電力に
大きな差を生じる。この受信電力差に対して、復調器の
入力における受信電力が所定のレベルとなるように、図
５のように、閉ループを構成し、自動利得制御が行われ
ていた。
号の受信電力を一定に保つために、送信電力制御等を行
う場合もあるが、地球局の小型化、低価格化のためこの
ような複雑な装置を極力削減する傾向にある。その場
合、各地に散在した地球局の送信電力のばらつきや各地
の気象条件の違いなどから、バースト信号の受信電力に
大きな差を生じる。この受信電力差に対して、復調器の
入力における受信電力が所定のレベルとなるように、図
５のように、閉ループを構成し、自動利得制御が行われ
ていた。
【０００５】
【発明が解決しようとする課題】この従来の自動利得制
御回路において、１次系の閉ループで構成したとする
と、受信電力が変化した場合に、所望の出力電力となる
までの応答速度は閉ループの雑音帯域幅に反比例する。
したがって、衛星通信のように搬送波電力対雑音電力比
が低い（低Ｃ／Ｎ）条件下で復調器を動作させるため
に、雑音帯域幅を狭くすると、応答速度が遅くなってし
まう。一方、受信側では、送信されてくるバースト信号
を待機して、各地の地球局から送信されてきたバースト
信号に対し、受信側において、異なる受信電力を所定の
電力へ制御しなければならない。しかし、応答速度が遅
いということは、待機している状態からバースト信号を
受信し、前述したバースト信号の先頭部である搬送波再
生列とビット・タイミング再生列の間で利得の制御が完
了せず、同期確立が困難となる場合が起こり得る。この
ことによって、バースト信号の受信ミスや受信できたと
してもデータ部分で所定のレベルとなっていないため
に、ビット誤り率の劣化をもたらすという問題点があっ
た。
御回路において、１次系の閉ループで構成したとする
と、受信電力が変化した場合に、所望の出力電力となる
までの応答速度は閉ループの雑音帯域幅に反比例する。
したがって、衛星通信のように搬送波電力対雑音電力比
が低い（低Ｃ／Ｎ）条件下で復調器を動作させるため
に、雑音帯域幅を狭くすると、応答速度が遅くなってし
まう。一方、受信側では、送信されてくるバースト信号
を待機して、各地の地球局から送信されてきたバースト
信号に対し、受信側において、異なる受信電力を所定の
電力へ制御しなければならない。しかし、応答速度が遅
いということは、待機している状態からバースト信号を
受信し、前述したバースト信号の先頭部である搬送波再
生列とビット・タイミング再生列の間で利得の制御が完
了せず、同期確立が困難となる場合が起こり得る。この
ことによって、バースト信号の受信ミスや受信できたと
してもデータ部分で所定のレベルとなっていないため
に、ビット誤り率の劣化をもたらすという問題点があっ
た。
【０００６】また、この事態を避けるために、利得制御
用ビット列を追加したり、同期確立用のトレーニング・
ビット（再生列）を長くしたりすると、情報伝送の効率
が低下するという問題点があった。
用ビット列を追加したり、同期確立用のトレーニング・
ビット（再生列）を長くしたりすると、情報伝送の効率
が低下するという問題点があった。
【０００７】本発明の目的は、バースト信号の受信ミス
やビット誤り率の劣化を防ぐことにある。
やビット誤り率の劣化を防ぐことにある。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、ディジタル変調されたバースト信号を伝
送するディジタル衛星通信において受信バースト信号を
復調するために用いる自動利得制御回路であって、入力
信号から電力を計算する受信電力算出回路と、受信電力
算出回路で計算した電力と基準値の誤差を出力する比較
回路と、比較回路の出力をフィルタリングするフィルタ
回路と、入力信号の遅延を調整する遅延回路と、ディジ
タル変調された変調波を復調する復調器と、搬送波及び
ユニーク・ワードを検出することによりバースト信号の
受信を知らせるバースト信号検出回路と、バースト信号
検出回路からの信号によりフィルタ回路の出力を利得制
御信号として出力するかあるいは利得制御信号を保持す
るかの制御を行う制御回路と、復調器の前段に置かれ、
制御回路の出力により遅延調整された入力信号の減衰量
を制御する可変減衰器とから構成したものである。
に、本発明は、ディジタル変調されたバースト信号を伝
送するディジタル衛星通信において受信バースト信号を
復調するために用いる自動利得制御回路であって、入力
信号から電力を計算する受信電力算出回路と、受信電力
算出回路で計算した電力と基準値の誤差を出力する比較
回路と、比較回路の出力をフィルタリングするフィルタ
回路と、入力信号の遅延を調整する遅延回路と、ディジ
タル変調された変調波を復調する復調器と、搬送波及び
ユニーク・ワードを検出することによりバースト信号の
受信を知らせるバースト信号検出回路と、バースト信号
検出回路からの信号によりフィルタ回路の出力を利得制
御信号として出力するかあるいは利得制御信号を保持す
るかの制御を行う制御回路と、復調器の前段に置かれ、
制御回路の出力により遅延調整された入力信号の減衰量
を制御する可変減衰器とから構成したものである。
【０００９】
【実施例】次に、本発明について、図面を参照し説明す
る。
る。
【００１０】図１は、本発明の一実施例の自動利得制御
回路を示す図である。この自動利得制御回路は、ディジ
タル変調されたバースト信号を伝送するディジタル衛星
通信において、受信バースト信号を復調するために用い
る自動利得制御回路であって、入力信号から電力を計算
する受信電力算出回路１と、受信電力算出回路１で計算
した電力と基準値の誤差を出力する比較回路２と、比較
回路２の出力をフィルタリングするフィルタ回路３と、
入力信号の遅延を調整する遅延回路４と、ディジタル変
調された変調波を復調する復調器６と、搬送波及びユニ
ーク・ワードを検出することによりバースト信号の受信
を知らせるバースト信号検出回路７と、バースト信号検
出回路７からの信号によりフィルタ回路３の出力を利得
制御信号として出力するか、あるいは、利得制御信号を
保持するかの制御を行う制御回路８と、復調器の前段に
置かれ、制御回路８の出力により遅延調整された入力信
号の減衰量を制御する可変減衰器５から構成されてい
る。
回路を示す図である。この自動利得制御回路は、ディジ
タル変調されたバースト信号を伝送するディジタル衛星
通信において、受信バースト信号を復調するために用い
る自動利得制御回路であって、入力信号から電力を計算
する受信電力算出回路１と、受信電力算出回路１で計算
した電力と基準値の誤差を出力する比較回路２と、比較
回路２の出力をフィルタリングするフィルタ回路３と、
入力信号の遅延を調整する遅延回路４と、ディジタル変
調された変調波を復調する復調器６と、搬送波及びユニ
ーク・ワードを検出することによりバースト信号の受信
を知らせるバースト信号検出回路７と、バースト信号検
出回路７からの信号によりフィルタ回路３の出力を利得
制御信号として出力するか、あるいは、利得制御信号を
保持するかの制御を行う制御回路８と、復調器の前段に
置かれ、制御回路８の出力により遅延調整された入力信
号の減衰量を制御する可変減衰器５から構成されてい
る。
【００１１】入力信号の電力を受信電力算出回路１で計
算し、比較回路２において復調器６の入力レベルが所定
のレベルとなるように定めた基準値と計算された入力信
号電力を比較する。比較によって求められた基準値と入
力信号電力との誤差は、フィルタ回路３へ入力される。
算し、比較回路２において復調器６の入力レベルが所定
のレベルとなるように定めた基準値と計算された入力信
号電力を比較する。比較によって求められた基準値と入
力信号電力との誤差は、フィルタ回路３へ入力される。
【００１２】フィルタ回路３は、低域通過フィルタで高
周波の不要成分を除去し、ＲＣ積分回路やＲＣ積分演算
のような簡単な例で構成が可能である。フィルタ回路３
の出力は、制御回路８を通して、可変減衰器５を制御す
る。
周波の不要成分を除去し、ＲＣ積分回路やＲＣ積分演算
のような簡単な例で構成が可能である。フィルタ回路３
の出力は、制御回路８を通して、可変減衰器５を制御す
る。
【００１３】一方、フィルタ回路３の伝達関数で決まる
応答から入力信号の遅延量を遅延回路４で定める。これ
によって遅延した入力信号はバースト信号の先頭から搬
送波再生、ビット・タイミング再生に支障がみられない
復調器６へのレベルとなるように可変減衰器５で利得の
制御が行われる。
応答から入力信号の遅延量を遅延回路４で定める。これ
によって遅延した入力信号はバースト信号の先頭から搬
送波再生、ビット・タイミング再生に支障がみられない
復調器６へのレベルとなるように可変減衰器５で利得の
制御が行われる。
【００１４】このようにして、利得が制御されたバース
ト信号は、復調器６において搬送波とビット・タイミン
グが再生され、送信データが復調される。バースト信号
検出回路７において、搬送波（無変調部）とユニーク・
ワードの検出を行い、バースト信号の受信信号をバース
ト信号に対して決められたタイミングで制御回路８へ出
力する。
ト信号は、復調器６において搬送波とビット・タイミン
グが再生され、送信データが復調される。バースト信号
検出回路７において、搬送波（無変調部）とユニーク・
ワードの検出を行い、バースト信号の受信信号をバース
ト信号に対して決められたタイミングで制御回路８へ出
力する。
【００１５】ここで使用されるバースト信号検出回路７
の構成例を図２に示す。抵域通過フィルタ３１、２乗和
回路３２、判定回路３３からなる搬送波検出部と、アパ
ーチャ生成回路３４、ユニーク・ワード検出回路３５か
らなるユニーク・ワード検出部とから構成されている。
復調信号から直交信号列の各々を低域通過フィルタ３１
でフィルタリングして、２乗和回路３２で位相ベクトル
の大きさを求める。バースト信号の先頭の搬送波再生列
（無変調部）であれば、このベクトルの大きさが無信号
又は変調部のときの大きさと識別できるので、適当なス
レシュホルドを設定して、スレシュホルドとの比較によ
り無変調部を検出する。この無変調部の検出から予め決
められたバースト構成からアパーチャ生成回路３４でユ
ニーク・ワード検出用のアパーチャを生成する。ユニー
ク・ワード検出回路３５において、アパーチャ内にユニ
ーク・ワードが検出されれば、バースト信号の受信とみ
なし、バースト検出信号を出力する。
の構成例を図２に示す。抵域通過フィルタ３１、２乗和
回路３２、判定回路３３からなる搬送波検出部と、アパ
ーチャ生成回路３４、ユニーク・ワード検出回路３５か
らなるユニーク・ワード検出部とから構成されている。
復調信号から直交信号列の各々を低域通過フィルタ３１
でフィルタリングして、２乗和回路３２で位相ベクトル
の大きさを求める。バースト信号の先頭の搬送波再生列
（無変調部）であれば、このベクトルの大きさが無信号
又は変調部のときの大きさと識別できるので、適当なス
レシュホルドを設定して、スレシュホルドとの比較によ
り無変調部を検出する。この無変調部の検出から予め決
められたバースト構成からアパーチャ生成回路３４でユ
ニーク・ワード検出用のアパーチャを生成する。ユニー
ク・ワード検出回路３５において、アパーチャ内にユニ
ーク・ワードが検出されれば、バースト信号の受信とみ
なし、バースト検出信号を出力する。
【００１６】制御回路８では、バースト検出信号を受
け、遅延回路４の遅延量と決められたバースト構成から
受信電力算出回路１におけるバースト信号受信終了タイ
ミングと遅延回路４を通過して復調器６に入力するバー
スト信号の終了タイミングを推定し、この間の可変減衰
器５に対する利得制御を受信電力算出回路１におけるバ
ースト信号受信終了前の制御値で保持し、復調器６に入
力されるバースト信号の受信終了後、この保持状態から
自動利得制御状態に戻し、次に送信されてくるバースト
信号に対し待機する。
け、遅延回路４の遅延量と決められたバースト構成から
受信電力算出回路１におけるバースト信号受信終了タイ
ミングと遅延回路４を通過して復調器６に入力するバー
スト信号の終了タイミングを推定し、この間の可変減衰
器５に対する利得制御を受信電力算出回路１におけるバ
ースト信号受信終了前の制御値で保持し、復調器６に入
力されるバースト信号の受信終了後、この保持状態から
自動利得制御状態に戻し、次に送信されてくるバースト
信号に対し待機する。
【００１７】図３に動作のタイミング・チャートを示
す。この自動利得制御回路を上述のように自動利得制御
を行えば、バースト信号を構成する搬送波及びビット・
タイミング再生用の再生列が、利得制御のために損失す
ることなく、本来の目的のために、トレーニング・ビッ
トを有効に利用することが可能である。
す。この自動利得制御回路を上述のように自動利得制御
を行えば、バースト信号を構成する搬送波及びビット・
タイミング再生用の再生列が、利得制御のために損失す
ることなく、本来の目的のために、トレーニング・ビッ
トを有効に利用することが可能である。
【００１８】したがって、搬送波、ビット・タイミング
の位相同期の確立の点で有利となり、同期の遅れによる
バースト信号の受信ミス、ビット誤り率特性の劣化を防
ぐことができる。
の位相同期の確立の点で有利となり、同期の遅れによる
バースト信号の受信ミス、ビット誤り率特性の劣化を防
ぐことができる。
【００１９】
【発明の効果】以上説明したように、本発明の自動利得
制御回路では、入力信号と所定レベルとの誤差を用いて
バースト信号の先頭から所定のレベルへ開ループで入力
信号の利得を制御し、利得制御による再生列の時間的損
失を除き、バースト信号の搬送波再生列及びビット・タ
イミング再生列を再生のため有効に利用し、搬送波、ビ
ット・タイミングの位相同期に有利で位相同期確立の遅
れによるバースト信号の受信ミス、ビット誤り率特性の
劣化を防ぐという効果がある。
制御回路では、入力信号と所定レベルとの誤差を用いて
バースト信号の先頭から所定のレベルへ開ループで入力
信号の利得を制御し、利得制御による再生列の時間的損
失を除き、バースト信号の搬送波再生列及びビット・タ
イミング再生列を再生のため有効に利用し、搬送波、ビ
ット・タイミングの位相同期に有利で位相同期確立の遅
れによるバースト信号の受信ミス、ビット誤り率特性の
劣化を防ぐという効果がある。
【図１】本発明の一実施例の自動利得制御回路を示す図
である。
である。
【図２】本発明の一実施例の自動利得制御回路に用いら
れているバースト信号検出回路の構成例を示す図であ
る。
れているバースト信号検出回路の構成例を示す図であ
る。
【図３】本発明の一実施例の自動利得制御回路の動作の
タイミング・チャートを示す。
タイミング・チャートを示す。
【図４】バースト信号を示す図である。
【図５】従来の自動利得制御回路を示す図である。
１ 受信電力算出回路 ２ 比較回路 ３ フィルタ回路 ４ 遅延回路 ５ 可変減衰器 ６ 復調器 ７ バースト信号検出回路 ８ 制御回路 ３１ 低域通過フィルタ ３２ ２乗和回路 ３３ 判定回路 ３４ アパーチャ生成回路 ３５ ユニーク・ワード検出回路
Claims (2)
- 【請求項１】ディジタル変調されたバースト信号を伝送
するディジタル衛星通信において受信バースト信号を復
調するために用いる自動利得制御回路であって、入力信
号から電力を計算する受信電力算出回路と、受信電力算
出回路で計算した電力と基準値の誤差を出力する比較回
路と、比較回路の出力をフィルタリングするフィルタ回
路と、入力信号の遅延を調整する遅延回路と、ディジタ
ル変調された変調波を復調する復調器と、搬送波及びユ
ニーク・ワードを検出することによりバースト信号の受
信を知らせるバースト信号検出回路と、バースト信号検
出回路からの信号によりフィルタ回路の出力を利得制御
信号として出力するかあるいは利得制御信号を保持する
かの制御を行う制御回路と、復調器の前段に置かれ、制
御回路の出力により遅延調整された入力信号の減衰量を
制御する可変減衰器とから構成されていることを特徴と
する自動利得制御回路。 - 【請求項２】受信電力算出回路で入力信号の電力を計算
し、この計算された入力信号電力と復調器の入力レベル
が所定のレベルとなるように定めた基準値とを比較する
ことによって求められた誤差をもとにバースト信号の先
頭から開ループで復調器の入力が所定のレベルに利得制
御が行われるように入力信号を遅延させ、バースト信号
を構成する搬送波及びビット・タイミング再生用の再生
列が利得制御により損失することなく、位相同期確立の
ため有効に利用されるようにした請求項１記載の自動利
得制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17874892A JPH0629942A (ja) | 1992-07-07 | 1992-07-07 | 自動利得制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17874892A JPH0629942A (ja) | 1992-07-07 | 1992-07-07 | 自動利得制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0629942A true JPH0629942A (ja) | 1994-02-04 |
Family
ID=16053904
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17874892A Pending JPH0629942A (ja) | 1992-07-07 | 1992-07-07 | 自動利得制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0629942A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003001714A1 (fr) * | 2001-06-25 | 2003-01-03 | Sony Corporation | Circuit de commande de gain automatique et procede correspondant, ainsi que dispositif de demodulation faisant intervenir leur utilisation |
| US6853837B1 (en) | 1999-10-13 | 2005-02-08 | Nec Corporation | CDMA receiver and DCMA demodulator with AGC circuit |
-
1992
- 1992-07-07 JP JP17874892A patent/JPH0629942A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6853837B1 (en) | 1999-10-13 | 2005-02-08 | Nec Corporation | CDMA receiver and DCMA demodulator with AGC circuit |
| WO2003001714A1 (fr) * | 2001-06-25 | 2003-01-03 | Sony Corporation | Circuit de commande de gain automatique et procede correspondant, ainsi que dispositif de demodulation faisant intervenir leur utilisation |
| US7397872B2 (en) | 2001-06-25 | 2008-07-08 | Sony Corporation | Automatic gain control circuit and method thereof and demodulation apparatus using the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4567599A (en) | Automatic adaptive equalizer having improved reset function | |
| US5675608A (en) | Synchronous transmitter and receiver of spread spectrum communication method | |
| US6337855B1 (en) | Method, transmitter and receiver for transmitting training signals in a TDMA transmission system | |
| JPH0812979B2 (ja) | 自動利得制御装置 | |
| US4272846A (en) | Method for cancelling impulsive noise | |
| US5115454A (en) | Method and apparatus for carrier synchronization and data detection | |
| JPH0316349A (ja) | 自動利得制御方式 | |
| JPH0746224A (ja) | 送信システム及び受信機 | |
| KR0172967B1 (ko) | 직렬 데이타 시스템에서 신호 패킷을 회복하는 장치 및 방법 | |
| CA2425464A1 (en) | Automatic gain control for a time division duplex receiver | |
| US5719907A (en) | Phase jitter extraction circuit and phase jitter cancellation circuit | |
| EP0865171B1 (en) | Burst demodulator | |
| EP0674398B1 (en) | Delay spread sensor and detection switching circuit using it | |
| CZ256293A3 (en) | Method of modifying a clock resetting system being controlled by a decision, and apparatus for making the same | |
| CA1125404A (en) | Method for generating a pseudo-signal in an error rate supervisory unit and circuit for carrying out the same | |
| JPH0629942A (ja) | 自動利得制御回路 | |
| CA2080323C (en) | Method and circuit for detecting burst signal | |
| GB2275396A (en) | Modems with timing error correction | |
| JP2993097B2 (ja) | 自動利得制御方式 | |
| JP3178138B2 (ja) | フレーム同期回路及びフレーム同期方法 | |
| JP2638294B2 (ja) | 自動利得制御回路 | |
| JPH05236044A (ja) | 自動レベル制御装置 | |
| JPS61230435A (ja) | タ−ンオンシ−ケンスａｇｃ方式の復調回路 | |
| JPH0661899A (ja) | 自動利得制御方式 | |
| JPH0657020B2 (ja) | 周波数ずれ補正方式 |