JPH06296029A - Semiconductor nonvolatile storage element and manufacture thereof - Google Patents
Semiconductor nonvolatile storage element and manufacture thereofInfo
- Publication number
- JPH06296029A JPH06296029A JP10622193A JP10622193A JPH06296029A JP H06296029 A JPH06296029 A JP H06296029A JP 10622193 A JP10622193 A JP 10622193A JP 10622193 A JP10622193 A JP 10622193A JP H06296029 A JPH06296029 A JP H06296029A
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- tunnel
- silicon nitride
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Read Only Memory (AREA)
- Non-Volatile Memory (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】この発明は電気的に書き換え可能
な半導体不揮発性記憶素子とその製造方法とに関し、と
くに半導体不揮発性記憶素子の書き込み電圧の改善に関
するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electrically rewritable semiconductor nonvolatile memory element and a method for manufacturing the same, and more particularly to improvement of a write voltage of the semiconductor nonvolatile memory element.
【0002】[0002]
【従来の技術】電気的に書き換え可能な半導体不揮発性
記憶素子としては、従来は、MNOS(Metal−N
itride−Oxide−Semiconducto
r)型の半導体不揮発性記憶素子や、たとえば特開平2
−103966号公報に記載されている、MONOS
(Metal−Oxide−Nitride−Oxid
e−Semiconductor)型の半導体不揮発性
記憶素子が知られている。2. Description of the Related Art Conventionally, as an electrically rewritable semiconductor nonvolatile memory element, MNOS (Metal-N) has been used.
itride-Oxide-Semiconductor
r) type semiconductor non-volatile memory element, for example, Japanese Unexamined Patent Application Publication No.
MONOS described in Japanese Patent Publication No. 103966/1993.
(Metal-Oxide-Nitride-Oxid
An e-Semiconductor type semiconductor nonvolatile memory element is known.
【0003】このMONOS型の半導体不揮発性記憶素
子は、MNOS型の半導体不揮発性記憶素子の第2層の
ゲート絶縁膜であるシリコン窒化膜の上に、ゲート電極
からのキャリアの注入を防ぐのに充分なバリア高さを持
つ第3層のゲート絶縁膜であるシリコン酸化膜を有す
る。This MONOS type semiconductor non-volatile memory element is used to prevent injection of carriers from the gate electrode on the silicon nitride film which is the second layer gate insulating film of the MNOS type semiconductor non-volatile memory element. It has a silicon oxide film which is a third-layer gate insulating film having a sufficient barrier height.
【0004】MONOS型の半導体不揮発性記憶素子の
データの書き込みは、ゲート電極に正電圧を印加するこ
とにより、負極性のキャリアである電子を、半導体基板
から第1層のゲート絶縁膜であるトンネル絶縁膜を通し
てシリコン窒化膜中のキャリアを捕獲するトラップへ注
入することにより行なう。To write data in the MONOS type semiconductor nonvolatile memory element, by applying a positive voltage to the gate electrode, electrons that are carriers of negative polarity are tunneled from the semiconductor substrate to the gate insulating film of the first layer. This is performed by injecting into the trap that captures the carriers in the silicon nitride film through the insulating film.
【0005】なお、シリコン窒化膜上にシリコン酸化膜
を有するため、半導体不揮発性記憶素子を劣化させる正
極性のキャリアである正孔のゲート電極からの注入を防
ぐことができ、MNOS型の半導体不揮発性記憶素子よ
り書き込み可能回数を増大することができる。Since the silicon oxide film is provided on the silicon nitride film, it is possible to prevent injection of holes, which are carriers having a positive polarity, which deteriorates the semiconductor nonvolatile memory element, from the gate electrode, and thus the MNOS type semiconductor nonvolatile. The number of writable times can be increased more than that of the nonvolatile memory element.
【0006】また、半導体基板から注入したキャリアに
対してシリコン酸化膜が障壁となるため、シリコン窒化
膜の膜厚を薄くすることができ、書き込み電圧を低くす
ることができる。Further, since the silicon oxide film serves as a barrier against the carriers injected from the semiconductor substrate, the thickness of the silicon nitride film can be reduced and the write voltage can be lowered.
【0007】従来のMONOS型の半導体不揮発性記憶
素子のトンネル絶縁膜には、半導体基板の熱酸化により
形成する酸化膜、すなわちトンネル酸化膜を用いる。ト
ンネル酸化膜を用いることにより、データの書き込みの
ためにシリコン窒化膜中に蓄積したキャリアの放出を抑
制することができ、書き込みデータの保持能力を向上さ
せることができる。なお、このトンネル酸化膜上に、シ
リコン窒化膜を反応ガスとしてアンモニアとジクロルシ
ランとを用いる化学的気相成長法により形成する。An oxide film formed by thermal oxidation of the semiconductor substrate, that is, a tunnel oxide film is used as the tunnel insulating film of the conventional MONOS type semiconductor nonvolatile memory element. By using the tunnel oxide film, it is possible to suppress the release of carriers accumulated in the silicon nitride film for writing data, and it is possible to improve the ability to retain write data. A silicon nitride film is formed on this tunnel oxide film by a chemical vapor deposition method using ammonia and dichlorosilane as reaction gases.
【0008】[0008]
【発明が解決しようとする課題】半導体不揮発性記憶素
子を高集積化するためには、半導体不揮発性記憶素子の
書き込み電圧を低くする必要がある。前述のように、M
ONOS型の半導体不揮発性記憶素子では、シリコン窒
化膜の膜厚を薄くすることにより、書き込み電圧を低く
することができる。In order to highly integrate the semiconductor nonvolatile memory element, it is necessary to lower the write voltage of the semiconductor nonvolatile memory element. As mentioned above, M
In the ONOS type semiconductor nonvolatile memory element, the write voltage can be lowered by reducing the film thickness of the silicon nitride film.
【0009】しかしながら、シリコン窒化膜の薄膜化に
は限界がある。たとえば、第43回応用物理学会学術講
演会予稿集29a−R−2に記載されているように、ト
ンネル酸化膜上への化学的気相成長法によるシリコン窒
化膜の形成初期段階においては、シリコン窒化膜が形成
しにくいため、薄いシリコン窒化膜を均一な膜厚で安定
に形成することが難しいからである。However, there is a limit to thinning the silicon nitride film. For example, as described in Proceedings 29a-R-2 of the 43rd Annual Meeting of the Japan Society of Applied Physics, at the initial stage of forming a silicon nitride film on a tunnel oxide film by chemical vapor deposition, silicon is used. This is because it is difficult to form a nitride film and it is difficult to stably form a thin silicon nitride film with a uniform film thickness.
【0010】シリコン窒化膜の薄膜化に限界があること
から、MONOS型の半導体不揮発性記憶素子の書き込
み電圧の低電圧化にも限界があり、より高集積化するこ
とが難しくなっている。Since there is a limit to the thinning of the silicon nitride film, there is also a limit to the reduction of the write voltage of the MONOS type semiconductor nonvolatile memory element, which makes it difficult to achieve higher integration.
【0011】この発明の目的は、かかる課題を除去し、
低電圧で書き込みできる半導体不揮発性記憶素子、およ
びその製造方法を提供するものである。The object of the present invention is to eliminate such problems,
A semiconductor non-volatile memory element that can be written at a low voltage, and a method for manufacturing the same.
【0012】[0012]
【課題を解決するための手段】この発明では、上記の目
的を達成するために次のような半導体不揮発性記憶素
子、およびその製造方法を採用する。In order to achieve the above object, the present invention employs the following semiconductor nonvolatile memory element and its manufacturing method.
【0013】この発明の半導体不揮発性記憶素子は、半
導体基板の表面領域に、第1の絶縁膜としてトンネルシ
リコン酸化膜とこのトンネルシリコン酸化膜上に設けた
トンネルシリコン窒化酸化膜とからなる電荷注入可能な
トンネル絶縁膜、第2の絶縁膜としてシリコン窒化膜、
第3の絶縁膜としてシリコン酸化膜を順次積層したゲー
ト絶縁膜とこのゲート絶縁膜上に設けたゲート電極とか
らなる。According to the semiconductor nonvolatile memory element of the present invention, the charge injection including the tunnel silicon oxide film as the first insulating film and the tunnel silicon oxynitride film provided on the tunnel silicon oxide film is performed in the surface region of the semiconductor substrate. Possible tunnel insulating film, silicon nitride film as the second insulating film,
The third insulating film is composed of a gate insulating film in which a silicon oxide film is sequentially stacked and a gate electrode provided on the gate insulating film.
【0014】この発明の半導体不揮発性記憶素子の製造
方法は、半導体基板の表面領域に、半導体基板を熱酸化
してトンネルシリコン酸化膜を形成する工程と、トンネ
ルシリコン酸化膜を窒化してトンネルシリコン酸化膜の
上部にトンネルシリコン窒化酸化膜を形成する工程と、
トンネルシリコン窒化酸化膜上に化学的気相成長法によ
りシリコン窒化膜を形成する工程と、シリコン窒化膜上
にシリコン酸化膜を形成する工程と、シリコン酸化膜上
に導電性のゲート電極材料を形成する工程と、ホトエッ
チングによりゲート電極を形成する工程とを備える。The method of manufacturing a semiconductor nonvolatile memory device according to the present invention comprises the steps of thermally oxidizing the semiconductor substrate to form a tunnel silicon oxide film on the surface region of the semiconductor substrate, and nitriding the tunnel silicon oxide film to form tunnel silicon. Forming a tunnel silicon oxynitride film on the oxide film;
Forming a silicon nitride film on the tunnel silicon nitride oxide film by chemical vapor deposition, forming a silicon oxide film on the silicon nitride film, and forming a conductive gate electrode material on the silicon oxide film And a step of forming a gate electrode by photoetching.
【0015】[0015]
【作用】この発明における半導体不揮発性記憶素子は、
トンネルシリコン酸化膜上にトンネルシリコン窒化酸化
膜を設ける。このことにより、シリコン窒化膜の形成が
容易となりシリコン窒化膜の膜厚を薄く形成することが
できるため、書き込み電圧を改善できるようにしてい
る。The semiconductor nonvolatile memory element according to the present invention is
A tunnel silicon nitride oxide film is provided on the tunnel silicon oxide film. As a result, the silicon nitride film can be easily formed and the film thickness of the silicon nitride film can be reduced, so that the write voltage can be improved.
【0016】[0016]
【実施例】以下図面を用いてこの発明の実施例を説明す
る。図1はこの発明の実施例における半導体不揮発性記
憶素子の構造を示す断面図である。まずこの図1を用い
て半導体不揮発性記憶素子の構造を説明する。Embodiments of the present invention will be described below with reference to the drawings. 1 is a sectional view showing the structure of a semiconductor nonvolatile memory element according to an embodiment of the present invention. First, the structure of the semiconductor nonvolatile memory element will be described with reference to FIG.
【0017】図1に示すように、この発明の半導体不揮
発性記憶素子は半導体基板11の表面に、トンネルシリ
コン酸化膜12、トンネルシリコン窒化酸化膜13、シ
リコン窒化膜14、シリコン酸化膜15、およびゲート
電極16をこの順で積層した構造である。As shown in FIG. 1, in the semiconductor nonvolatile memory element of the present invention, a tunnel silicon oxide film 12, a tunnel silicon oxynitride film 13, a silicon nitride film 14, a silicon oxide film 15, and a surface of a semiconductor substrate 11 are formed. It has a structure in which the gate electrode 16 is laminated in this order.
【0018】半導体不揮発性記憶素子の集積化は、この
半導体不揮発性記憶素子と、アドレス選択用のMOS
(Metal−Oxide−Semiconducto
r)素子と、ソース電極と、ドレイン電極とからなるメ
モリセルを、複数個マトリクス状に配列することにより
行なう。The integration of the semiconductor non-volatile memory element is performed by integrating this semiconductor non-volatile memory element and a MOS for address selection.
(Metal-Oxide-Semiconductor
r) A plurality of memory cells each including an element, a source electrode, and a drain electrode are arranged in a matrix.
【0019】次に、図2〜図10を用いてこの発明にお
ける半導体不揮発性記憶素子の製造方法を説明する。図
2〜図10は、この発明の実施例における半導体不揮発
性記憶素子の製造方法を工程順に示す断面図である。Next, a method of manufacturing the semiconductor nonvolatile memory element according to the present invention will be described with reference to FIGS. 2 to 10 are sectional views showing a method of manufacturing a semiconductor nonvolatile memory element according to the embodiment of the present invention in the order of steps.
【0020】まず、図2に示すように、半導体不揮発性
記憶素子の形成領域以外の半導体基板11の表面に、L
OCOS法によりフィールド酸化膜17を形成する。半
導体基板11は単結晶シリコン基板を用いる。First, as shown in FIG. 2, L is formed on the surface of the semiconductor substrate 11 other than the region where the semiconductor nonvolatile memory element is formed.
The field oxide film 17 is formed by the OCOS method. As the semiconductor substrate 11, a single crystal silicon substrate is used.
【0021】次に図3に示すように、温度950℃の窒
素希釈酸素雰囲気で半導体基板11を熱酸化することに
より、トンネルシリコン酸化膜12を厚さ2nm〜3n
m形成する。Next, as shown in FIG. 3, the semiconductor substrate 11 is thermally oxidized in a nitrogen-diluted oxygen atmosphere at a temperature of 950 ° C. to form a tunnel silicon oxide film 12 having a thickness of 2 nm to 3 n.
m.
【0022】このトンネルシリコン酸化膜12は、トン
ネルシリコン窒化酸化膜13を形成する時に厚さが減少
するため、この減少する厚さ分を従来より厚く形成す
る。このことにより、トンネル酸化膜の厚さが従来と同
じとなるため、従来と同等の書き込みデータの保持能力
となる。Since the thickness of the tunnel silicon oxide film 12 is reduced when the tunnel silicon nitride oxide film 13 is formed, the reduced thickness is formed thicker than before. As a result, the thickness of the tunnel oxide film becomes the same as the conventional one, so that the write data retention capability is the same as the conventional one.
【0023】次に図4に示すように、温度1000℃の
アンモニア雰囲気または窒素希釈アンモニア雰囲気で、
トンネルシリコン酸化膜12の上部を窒化することによ
り、トンネルシリコン窒化酸化膜13を厚さ1nm形成
する。Next, as shown in FIG. 4, in an ammonia atmosphere at a temperature of 1000 ° C. or a nitrogen diluted ammonia atmosphere,
By nitriding the upper portion of the tunnel silicon oxide film 12, the tunnel silicon oxynitride film 13 is formed to a thickness of 1 nm.
【0024】なお、窒化処理する時間を長くするとトン
ネルシリコン酸化膜12が全て窒化されるため、データ
書き込みでシリコン窒化膜14に蓄積したキャリアの放
出が起こりやすくなり、書き込みデータの保持能力が低
下する。したがって、窒化する時間は10分以内と短く
する。When the nitriding time is lengthened, the tunnel silicon oxide film 12 is entirely nitrided, so that carriers accumulated in the silicon nitride film 14 are easily released during data writing, and the write data retention capability is reduced. . Therefore, the nitriding time is shortened to within 10 minutes.
【0025】また、トンネルシリコン窒化酸化膜13
は、酸素を含まない化学組成が最もシリコン窒化膜14
の形成が容易なため、最もこの発明の効果があり望まし
いが、酸素を含む化学組成でも従来より改善されるた
め、どちらの化学組成でも良い。Further, the tunnel silicon oxynitride film 13
Is the silicon nitride film 14 having the highest chemical composition containing no oxygen.
Since it is easy to form, the effect of the present invention is the most desirable and desirable, but either chemical composition may be used because the chemical composition containing oxygen can be improved as compared with the conventional one.
【0026】次に図5に示すように、温度750℃で、
反応ガスとしてアンモニアとジクロルシランとを用いた
化学的気相成長法により、トンネルシリコン窒化酸化膜
13上にシリコン窒化膜14を厚さ2nm〜5nm形成
する。Next, as shown in FIG. 5, at a temperature of 750 ° C.,
A silicon nitride film 14 having a thickness of 2 nm to 5 nm is formed on the tunnel silicon oxynitride film 13 by a chemical vapor deposition method using ammonia and dichlorosilane as a reaction gas.
【0027】従来の半導体不揮発性記憶素子では、前記
の理由によってシリコン窒化膜14の厚さを5nm以下
と薄くすることは困難である。この発明の半導体不揮発
性記憶素子の製造方法を用いれば、シリコン窒化膜14
はトンネルシリコン窒化酸化膜13上に形成するため、
形成初期においてもトンネルシリコン窒化酸化膜13が
均一な膜厚で形成でき、厚さ5nm以下のシリコン窒化
膜14を容易に形成することができる。In the conventional semiconductor nonvolatile memory element, it is difficult to reduce the thickness of the silicon nitride film 14 to 5 nm or less for the above reason. If the method for manufacturing a semiconductor nonvolatile memory element of the present invention is used, the silicon nitride film 14
Is formed on the tunnel silicon oxynitride film 13,
Even in the initial stage of formation, the tunnel silicon oxynitride film 13 can be formed to have a uniform film thickness, and the silicon nitride film 14 having a thickness of 5 nm or less can be easily formed.
【0028】次に図6に示すように、温度950℃の酸
素雰囲気または窒素希釈酸素雰囲気でシリコン窒化膜1
4を熱酸化することにより、シリコン窒化膜14上にシ
リコン酸化膜15を厚さ1nm〜3nm形成する。Next, as shown in FIG. 6, the silicon nitride film 1 is formed in an oxygen atmosphere or a nitrogen diluted oxygen atmosphere at a temperature of 950.degree.
4 is thermally oxidized to form a silicon oxide film 15 on the silicon nitride film 14 with a thickness of 1 nm to 3 nm.
【0029】次に図7に示すように、温度600℃で、
反応ガスとしてモノシランを用いた化学的気相成長法に
より、シリコン酸化膜15上に導電性のゲート電極材料
18となるポリシリコン膜を形成する。Next, as shown in FIG. 7, at a temperature of 600 ° C.,
A polysilicon film to be a conductive gate electrode material 18 is formed on the silicon oxide film 15 by a chemical vapor deposition method using monosilane as a reaction gas.
【0030】次に図8に示すように、ホトエッチング処
理を行うことにより、ゲート電極材料18からなるゲー
ト電極16、およびそれぞれのゲート絶縁膜を所定のパ
ターンにエッチングする。Next, as shown in FIG. 8, the gate electrode 16 made of the gate electrode material 18 and each gate insulating film are etched into a predetermined pattern by performing a photoetching process.
【0031】次に図9に示すように、半導体基板11と
逆導電型の不純物イオンを注入拡散し、半導体不揮発性
記憶素子の両側にソース領域19とドレイン領域20と
を形成する。Next, as shown in FIG. 9, impurity ions having a conductivity type opposite to that of the semiconductor substrate 11 are implanted and diffused to form a source region 19 and a drain region 20 on both sides of the semiconductor nonvolatile memory element.
【0032】半導体基板11がN型シリコン基板の場合
は、P型不純物イオンとしてボロンイオン、半導体基板
11がP型シリコン基板の場合は、N型不純物イオンと
してリンイオンまたは砒素イオンを用いる。When the semiconductor substrate 11 is an N-type silicon substrate, boron ions are used as P-type impurity ions, and when the semiconductor substrate 11 is a P-type silicon substrate, phosphorus ions or arsenic ions are used as N-type impurity ions.
【0033】次に図10に示すように、化学的気相成長
法により層間絶縁膜21を形成し、ホトエッチング技術
により所定の部分の層間絶縁膜21を除去してコンタク
トホールを形成し、アルミニウムからなるソース電極2
2とドレイン電極23とをパターン形成して、それぞれ
ソース領域19とドレイン領域20と接続する。Next, as shown in FIG. 10, an interlayer insulating film 21 is formed by a chemical vapor deposition method, a predetermined portion of the interlayer insulating film 21 is removed by a photoetching technique to form a contact hole, and aluminum is formed. Source electrode 2 consisting of
2 and the drain electrode 23 are patterned and connected to the source region 19 and the drain region 20, respectively.
【0034】上記実施例より、この発明によれば、従来
よりシリコン窒化膜14を薄く形成することができるた
め、半導体不揮発性記憶素子の書き込み電圧を低くする
ことができる。As described above, according to the present invention, the silicon nitride film 14 can be formed thinner than before, so that the write voltage of the semiconductor nonvolatile memory element can be lowered.
【0035】なお、上記実施例では、シリコン窒化膜1
4の厚さを2nm〜5nmとした場合について説明した
が、この発明の半導体不揮発性記憶素子を用いれば、シ
リコン窒化膜14の厚さが5nm以上でも従来と比較し
て利点がある。すなわち、シリコン窒化膜14の形成初
期段階でシリコン窒化膜14が均一な膜厚で形成できる
ため、シリコン窒化膜14の最終的な膜厚の均一性が向
上し、製造工程における収率が増大する利点がある。In the above embodiment, the silicon nitride film 1 is used.
Although the case where the thickness of 4 is set to 2 nm to 5 nm has been described, the semiconductor nonvolatile memory element of the present invention has an advantage over the conventional one even if the thickness of the silicon nitride film 14 is 5 nm or more. That is, since the silicon nitride film 14 can be formed with a uniform film thickness in the initial stage of forming the silicon nitride film 14, the final film thickness uniformity of the silicon nitride film 14 is improved, and the yield in the manufacturing process is increased. There are advantages.
【0036】なお上記実施例では、半導体基板として単
結晶シリコン基板を用いた場合について説明したが、半
導体基板として絶縁膜上のシリコン薄膜などの半導体薄
膜を用いて実施しても、同様の効果があることは以上の
説明から明かである。In the above embodiments, the case where a single crystal silicon substrate is used as the semiconductor substrate has been described, but the same effect can be obtained even if a semiconductor thin film such as a silicon thin film on an insulating film is used as the semiconductor substrate. Something is clear from the above explanation.
【0037】[0037]
【発明の効果】以上の説明から明かなように、この発明
の半導体不揮発性記憶素子は従来に比較して、書き込み
データの保持能力を低下することなく、半導体不揮発性
記憶素子の書き込み電圧を低くすることが可能となり、
半導体不揮発性記憶素子をより高集積化することが可能
となる。さらに、この発明の半導体不揮発性記憶素子の
製造方法によれば、製造工程における収率を増大するこ
とが可能となる。As is apparent from the above description, the semiconductor nonvolatile memory element of the present invention has a lower write voltage for the semiconductor nonvolatile memory element as compared with the conventional one, without lowering the write data retention capability. It becomes possible to
The semiconductor nonvolatile memory element can be highly integrated. Furthermore, according to the method for manufacturing a semiconductor nonvolatile memory element of the present invention, it is possible to increase the yield in the manufacturing process.
【図1】この発明の一実施例における半導体不揮発性素
子の構造を示す断面図である。FIG. 1 is a sectional view showing a structure of a semiconductor nonvolatile element according to an embodiment of the present invention.
【図2】この発明の一実施例における半導体不揮発性記
憶素子の製造方法を示す断面図である。FIG. 2 is a cross-sectional view showing the method for manufacturing the semiconductor nonvolatile memory element according to the embodiment of the present invention.
【図3】この発明の一実施例における半導体不揮発性記
憶素子の製造方法を示す断面図である。FIG. 3 is a cross-sectional view showing the method for manufacturing the semiconductor nonvolatile memory element according to the embodiment of the present invention.
【図4】この発明の一実施例における半導体不揮発性記
憶素子の製造方法を示す断面図である。FIG. 4 is a cross-sectional view showing the method for manufacturing the semiconductor nonvolatile memory element according to the embodiment of the present invention.
【図5】この発明の一実施例における半導体不揮発性記
憶素子の製造方法を示す断面図である。FIG. 5 is a cross-sectional view showing the method for manufacturing the semiconductor nonvolatile memory element according to the embodiment of the present invention.
【図6】この発明の一実施例における半導体不揮発性記
憶素子の製造方法を示す断面図である。FIG. 6 is a cross-sectional view showing the method for manufacturing the semiconductor nonvolatile memory element according to the embodiment of the present invention.
【図7】この発明の一実施例における半導体不揮発性記
憶素子の製造方法を示す断面図である。FIG. 7 is a cross-sectional view showing the method for manufacturing the semiconductor nonvolatile memory element according to the embodiment of the present invention.
【図8】この発明の一実施例における半導体不揮発性記
憶素子の製造方法を示す断面図である。FIG. 8 is a cross-sectional view showing the method for manufacturing the semiconductor nonvolatile memory element according to the embodiment of the present invention.
【図9】この発明の一実施例における半導体不揮発性記
憶素子の製造方法を示す断面図である。FIG. 9 is a cross-sectional view showing the method for manufacturing the semiconductor nonvolatile memory element according to the embodiment of the present invention.
【図10】この発明の一実施例における半導体不揮発性
記憶素子の製造方法を示す断面図である。FIG. 10 is a cross-sectional view showing the method for manufacturing the semiconductor nonvolatile memory element according to the embodiment of the present invention.
11 半導体基板 12 トンネルシリコン酸化膜 13 トンネルシリコン窒化酸化膜 14 シリコン窒化膜 15 シリコン酸化膜 16 ゲート電極 11 semiconductor substrate 12 tunnel silicon oxide film 13 tunnel silicon nitride oxide film 14 silicon nitride film 15 silicon oxide film 16 gate electrode
Claims (2)
1の絶縁膜として電荷注入可能なトンネル絶縁膜、第2
の絶縁膜としてシリコン窒化膜、第3の絶縁膜としてシ
リコン酸化膜を順次積層したゲート絶縁膜と、このゲー
ト絶縁膜上に設けたゲート電極とからなる半導体不揮発
性記憶素子にあって、トンネル絶縁膜はトンネルシリコ
ン酸化膜と、このトンネルシリコン酸化膜上に設けたト
ンネルシリコン窒化酸化膜とからなることを特徴とする
半導体不揮発性記憶素子。1. A tunnel insulating film capable of injecting charges as a first insulating film in a surface region of a semiconductor substrate of one conductivity type, and a second insulating film.
In the semiconductor non-volatile memory element including a gate insulating film in which a silicon nitride film is sequentially laminated as a second insulating film, a silicon oxide film is sequentially laminated as a third insulating film, and a gate electrode is provided on the gate insulating film, A semiconductor nonvolatile memory element, wherein the film comprises a tunnel silicon oxide film and a tunnel silicon oxynitride film provided on the tunnel silicon oxide film.
導体基板を熱酸化してトンネルシリコン酸化膜を形成す
る工程と、トンネルシリコン酸化膜を窒化してトンネル
シリコン酸化膜の上部にトンネルシリコン窒化酸化膜を
形成する工程と、トンネルシリコン窒化酸化膜上に化学
的気相成長法によりシリコン窒化膜を形成する工程と、
シリコン窒化膜上にシリコン酸化膜を形成する工程と、
シリコン酸化膜上に導電性のゲート電極材料を形成する
工程と、ホトエッチングによりゲート電極を形成する工
程とを備えることを特徴とする半導体不揮発性記憶素子
の製造方法。2. A step of thermally oxidizing a semiconductor substrate to form a tunnel silicon oxide film on a surface region of a semiconductor substrate of one conductivity type, and nitriding the tunnel silicon oxide film to form tunnel silicon on the tunnel silicon oxide film. A step of forming a nitride oxide film, a step of forming a silicon nitride film on the tunnel silicon nitride oxide film by a chemical vapor deposition method,
A step of forming a silicon oxide film on the silicon nitride film,
A method of manufacturing a semiconductor nonvolatile memory element, comprising: a step of forming a conductive gate electrode material on a silicon oxide film; and a step of forming a gate electrode by photoetching.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10622193A JPH06296029A (en) | 1993-04-08 | 1993-04-08 | Semiconductor nonvolatile storage element and manufacture thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10622193A JPH06296029A (en) | 1993-04-08 | 1993-04-08 | Semiconductor nonvolatile storage element and manufacture thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06296029A true JPH06296029A (en) | 1994-10-21 |
Family
ID=14428094
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10622193A Pending JPH06296029A (en) | 1993-04-08 | 1993-04-08 | Semiconductor nonvolatile storage element and manufacture thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06296029A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002035610A1 (en) * | 2000-10-26 | 2002-05-02 | Sony Corporation | Nonvolatile semiconductor storage and method for manufacturing the same |
JP2004040064A (en) * | 2002-07-01 | 2004-02-05 | Yutaka Hayashi | Nonvolatile memory and method of manufacturing the same |
JP2004519092A (en) * | 2000-10-30 | 2004-06-24 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | Non-volatile memory with boron implanted on the source side |
JP2004521483A (en) * | 2000-10-30 | 2004-07-15 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | Nonvolatile memory with boron implanted on the source side |
-
1993
- 1993-04-08 JP JP10622193A patent/JPH06296029A/en active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002035610A1 (en) * | 2000-10-26 | 2002-05-02 | Sony Corporation | Nonvolatile semiconductor storage and method for manufacturing the same |
US6906390B2 (en) | 2000-10-26 | 2005-06-14 | Sony Corporation | Nonvolatile semiconductor storage and method for manufacturing the same |
US7259433B2 (en) * | 2000-10-26 | 2007-08-21 | Sony Corporation | Non-volatile semiconductor memory device and method for producing same |
JP2004519092A (en) * | 2000-10-30 | 2004-06-24 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | Non-volatile memory with boron implanted on the source side |
JP2004521483A (en) * | 2000-10-30 | 2004-07-15 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | Nonvolatile memory with boron implanted on the source side |
JP4944352B2 (en) * | 2000-10-30 | 2012-05-30 | スパンション エルエルシー | Manufacturing method of flash memory cell |
JP2004040064A (en) * | 2002-07-01 | 2004-02-05 | Yutaka Hayashi | Nonvolatile memory and method of manufacturing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100475256B1 (en) | Semiconductor device having nonvolatile memory device and manufacturing method thereof | |
US5338954A (en) | Semiconductor memory device having an insulating film and a trap film joined in a channel region | |
US7060594B2 (en) | Memory device and method of manufacturing including deuterated oxynitride charge trapping structure | |
JP2003318290A (en) | Nonvolatile semiconductor memory and its fabricating method | |
JP3745297B2 (en) | Method for manufacturing nonvolatile semiconductor memory device | |
CN101494172B (en) | Semiconductor device and method for manufacturing the same | |
JPH08255878A (en) | Floating gate transistor and fabrication thereof | |
JPH06291330A (en) | Semiconductor non-volatile memory element and preparation thereof | |
JP2008529275A (en) | Semiconductor device having a nitrided oxide layer and method therefor | |
JPH06296029A (en) | Semiconductor nonvolatile storage element and manufacture thereof | |
JPH05129630A (en) | Production of nonvolatile semiconductor storage device | |
JPH07118511B2 (en) | Nonvolatile semiconductor memory device | |
JP2829012B2 (en) | Semiconductor nonvolatile memory device and method of manufacturing the same | |
JP3272007B2 (en) | Method for manufacturing charge trapping film | |
JPH05343694A (en) | Manufacture of nonvolatile semiconductor storage element | |
KR100509809B1 (en) | Method for manufacturing sonos type non-volatile memory device | |
JP2004103902A (en) | Nonvolatile semiconductor storage device and its manufacturing method | |
JPH06296028A (en) | Manufacture of semiconductor nonvolatile storage element | |
JPH1197561A (en) | Non-volatile semiconductor storage and its manufacture | |
JPH05145081A (en) | Manufacture of semiconductor nonvolatile storage device | |
KR20040046341A (en) | Method of forming sonos memory cells | |
KR19990055792A (en) | Manufacturing method of semiconductor device | |
JP3283269B2 (en) | Method for manufacturing semiconductor memory device | |
JP3271671B2 (en) | Manufacturing method of nonvolatile semiconductor memory device | |
JPH098154A (en) | Semiconductor memory device and its manufacture |