JPH06296028A - 半導体不揮発性記憶素子の製造方法 - Google Patents
半導体不揮発性記憶素子の製造方法Info
- Publication number
- JPH06296028A JPH06296028A JP9730393A JP9730393A JPH06296028A JP H06296028 A JPH06296028 A JP H06296028A JP 9730393 A JP9730393 A JP 9730393A JP 9730393 A JP9730393 A JP 9730393A JP H06296028 A JPH06296028 A JP H06296028A
- Authority
- JP
- Japan
- Prior art keywords
- silicon nitride
- tunnel
- nitride film
- oxide film
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】
【構成】 半導体基板の表面領域に、半導体基板を窒化
してトンネルシリコン窒化膜１２を形成する工程と、ト
ンネルシリコン窒化膜上に化学的気相成長法によりトン
ネルシリコン酸化膜１３を形成する工程と、トンネルシ
リコン酸化膜上に化学的気相成長法によりシリコン窒化
膜を形成する工程と、シリコン窒化膜上にシリコン酸化
膜を形成する工程と、シリコン酸化膜上に導電性のゲー
ト電極材料を形成する工程と、ホトエッチングによりゲ
ート電極を形成する工程とをそなえる。 【効果】 従来に比較して、薄いトンネルシリコン窒化
膜上への厚いトンネルシリコン酸化膜の形成が可能とな
るため、トンネルシリコン窒化膜を低温で短時間で形成
でき、製造時間を短縮することが可能となり、かつ素子
特性の変動を抑制することが可能となる。また、トンネ
ルシリコン酸化膜を厚くできることから、記憶保持性の
向上が可能となる。
してトンネルシリコン窒化膜１２を形成する工程と、ト
ンネルシリコン窒化膜上に化学的気相成長法によりトン
ネルシリコン酸化膜１３を形成する工程と、トンネルシ
リコン酸化膜上に化学的気相成長法によりシリコン窒化
膜を形成する工程と、シリコン窒化膜上にシリコン酸化
膜を形成する工程と、シリコン酸化膜上に導電性のゲー
ト電極材料を形成する工程と、ホトエッチングによりゲ
ート電極を形成する工程とをそなえる。 【効果】 従来に比較して、薄いトンネルシリコン窒化
膜上への厚いトンネルシリコン酸化膜の形成が可能とな
るため、トンネルシリコン窒化膜を低温で短時間で形成
でき、製造時間を短縮することが可能となり、かつ素子
特性の変動を抑制することが可能となる。また、トンネ
ルシリコン酸化膜を厚くできることから、記憶保持性の
向上が可能となる。
Description
【０００１】
【産業上の利用分野】この発明は電気的に書き換え可能
な半導体不揮発性記憶素子の製造方法に関するものであ
る。
な半導体不揮発性記憶素子の製造方法に関するものであ
る。
【０００２】
【従来の技術】電気的に書き換え可能な半導体不揮発性
記憶素子としては、従来は、ＭＮＯＳ（Ｍｅｔａｌ−Ｎ
ｉｔｒｉｄｅ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏ
ｒ）型の半導体不揮発性記憶素子や、たとえば特開平２
−１０３９６６号公報に記載されている、ＭＯＮＯＳ
（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｎｉｔｒｉｄｅ−Ｏｘｉｄ
ｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型の半導体不揮発性
記憶素子が知られている。
記憶素子としては、従来は、ＭＮＯＳ（Ｍｅｔａｌ−Ｎ
ｉｔｒｉｄｅ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏ
ｒ）型の半導体不揮発性記憶素子や、たとえば特開平２
−１０３９６６号公報に記載されている、ＭＯＮＯＳ
（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｎｉｔｒｉｄｅ−Ｏｘｉｄ
ｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型の半導体不揮発性
記憶素子が知られている。
【０００３】このＭＯＮＯＳ型の半導体不揮発性記憶素
子は、ＭＮＯＳ型の半導体不揮発性記憶素子の第２層の
ゲート絶縁膜であるシリコン窒化膜の上に、ゲート電極
からのキャリアの注入を防ぐのに充分なバリア高さを持
つ第３層のゲート絶縁膜であるシリコン酸化膜を有す
る。
子は、ＭＮＯＳ型の半導体不揮発性記憶素子の第２層の
ゲート絶縁膜であるシリコン窒化膜の上に、ゲート電極
からのキャリアの注入を防ぐのに充分なバリア高さを持
つ第３層のゲート絶縁膜であるシリコン酸化膜を有す
る。
【０００４】ＭＯＮＯＳ型の半導体不揮発性記憶素子の
データの書き込みは、ゲート電極に正電圧を印加するこ
とにより、負極性のキャリアである電子を、半導体基板
から第１層のゲート絶縁膜であるトンネル絶縁膜を通し
て、シリコン窒化膜中のキャリアを捕獲するトラップへ
注入することにより行なう。
データの書き込みは、ゲート電極に正電圧を印加するこ
とにより、負極性のキャリアである電子を、半導体基板
から第１層のゲート絶縁膜であるトンネル絶縁膜を通し
て、シリコン窒化膜中のキャリアを捕獲するトラップへ
注入することにより行なう。
【０００５】なお、シリコン窒化膜上にシリコン酸化膜
を有するため、半導体不揮発性記憶素子を劣化させる正
極性のキャリアである正孔のゲート電極からの注入を防
ぐことができ、ＭＮＯＳ型の半導体不揮発性記憶素子よ
り書き込み可能回数を増大することができる。
を有するため、半導体不揮発性記憶素子を劣化させる正
極性のキャリアである正孔のゲート電極からの注入を防
ぐことができ、ＭＮＯＳ型の半導体不揮発性記憶素子よ
り書き込み可能回数を増大することができる。
【０００６】また、半導体基板から注入したキャリアに
対してシリコン酸化膜が障壁となるため、シリコン窒化
膜の膜厚を薄くすることができ、書き込み電圧を低くす
ることができる。
対してシリコン酸化膜が障壁となるため、シリコン窒化
膜の膜厚を薄くすることができ、書き込み電圧を低くす
ることができる。
【０００７】ＭＯＮＯＳ型の半導体不揮発性記憶素子の
トンネル絶縁膜には、半導体基板の熱酸化により形成す
る酸化膜、すなわちトンネル酸化膜を用いる。このトン
ネル酸化膜を用いることにより、データの書き込みのた
めにシリコン窒化膜中に蓄積したキャリアの放出を抑制
することができ、記憶保持性を向上させることができ
る。
トンネル絶縁膜には、半導体基板の熱酸化により形成す
る酸化膜、すなわちトンネル酸化膜を用いる。このトン
ネル酸化膜を用いることにより、データの書き込みのた
めにシリコン窒化膜中に蓄積したキャリアの放出を抑制
することができ、記憶保持性を向上させることができ
る。
【０００８】しかしながら、トンネル絶縁膜にトンネル
酸化膜を用いると、記憶保持性が向上する反面、書き込
み時間が長くなる欠点がある。これは、トンネル酸化膜
は、シリコン窒化膜から半導体基板へのキャリア放出に
対するバリア高さが高いが、逆に半導体基板からシリコ
ン窒化膜へのキャリア注入に対するバリア高さも高くキ
ャリアが注入しにくいため、書き込みに長時間かけなけ
ればシリコン窒化膜への充分なキャリアの注入ができな
いからである。
酸化膜を用いると、記憶保持性が向上する反面、書き込
み時間が長くなる欠点がある。これは、トンネル酸化膜
は、シリコン窒化膜から半導体基板へのキャリア放出に
対するバリア高さが高いが、逆に半導体基板からシリコ
ン窒化膜へのキャリア注入に対するバリア高さも高くキ
ャリアが注入しにくいため、書き込みに長時間かけなけ
ればシリコン窒化膜への充分なキャリアの注入ができな
いからである。
【０００９】なお、記憶保持性とは、半導体不揮発性記
憶素子の書き込みデータの保持能力であり、記憶保持性
が向上すると書き込みデータの記憶寿命が長くなる。
憶素子の書き込みデータの保持能力であり、記憶保持性
が向上すると書き込みデータの記憶寿命が長くなる。
【００１０】そこで、従来は、書き込み時間を短縮する
ために、トンネル絶縁膜に、トンネルシリコン窒化膜
と、このトンネルシリコン窒化膜の上部を熱酸化して形
成したトンネルシリコン酸化膜との２層膜を用いる半導
体不揮発性記憶素子が知られている。
ために、トンネル絶縁膜に、トンネルシリコン窒化膜
と、このトンネルシリコン窒化膜の上部を熱酸化して形
成したトンネルシリコン酸化膜との２層膜を用いる半導
体不揮発性記憶素子が知られている。
【００１１】この従来の半導体不揮発性記憶素子のトン
ネル絶縁膜は、トンネル酸化膜１層の場合と比較して、
半導体基板からシリコン窒化膜へのキャリア注入に対す
るバリア高さが低くなり、キャリアの注入が容易となる
ため、書き込み時間を短くすることができる。
ネル絶縁膜は、トンネル酸化膜１層の場合と比較して、
半導体基板からシリコン窒化膜へのキャリア注入に対す
るバリア高さが低くなり、キャリアの注入が容易となる
ため、書き込み時間を短くすることができる。
【００１２】また、シリコン窒化膜から半導体基板への
キャリア放出に対するバリア高さはトンネル酸化膜１層
の場合と同じであるため、トンネル酸化膜１層の場合と
同等の優れた記憶保持性を有している。
キャリア放出に対するバリア高さはトンネル酸化膜１層
の場合と同じであるため、トンネル酸化膜１層の場合と
同等の優れた記憶保持性を有している。
【００１３】従来技術におけるの半導体不揮発性記憶素
子のトンネル絶縁膜の製造方法を、図１２と図１３とを
用いて説明する。図１２と図１３とは、従来例における
半導体不揮発性記憶素子のトンネル絶縁膜の製造方法を
示す断面図である。
子のトンネル絶縁膜の製造方法を、図１２と図１３とを
用いて説明する。図１２と図１３とは、従来例における
半導体不揮発性記憶素子のトンネル絶縁膜の製造方法を
示す断面図である。
【００１４】まず、図１２に示すように、フィールド酸
化膜１７に挟まれた半導体基板１１の表面に、温度１０
５０℃のアンモニア雰囲気中で、半導体基板１１を８０
時間窒化処理することにより、トンネルシリコン窒化膜
１２を厚さ４ｎｍ形成する。
化膜１７に挟まれた半導体基板１１の表面に、温度１０
５０℃のアンモニア雰囲気中で、半導体基板１１を８０
時間窒化処理することにより、トンネルシリコン窒化膜
１２を厚さ４ｎｍ形成する。
【００１５】次に図１３に示すように、温度９５０℃の
酸素雰囲気でトンネルシリコン窒化膜１２を熱酸化する
ことにより、トンネルシリコン窒化膜１２上にトンネル
シリコン酸化膜１３を厚さ２ｎｍ形成する。
酸素雰囲気でトンネルシリコン窒化膜１２を熱酸化する
ことにより、トンネルシリコン窒化膜１２上にトンネル
シリコン酸化膜１３を厚さ２ｎｍ形成する。
【００１６】トンネルシリコン酸化膜１３はトンネルシ
リコン窒化膜１２を熱酸化することにより形成するた
め、この熱酸化処理により、トンネルシリコン窒化膜１
２の厚さが２ｎｍ減少する。したがって、この減少する
厚さ分だけ厚くトンネルシリコン窒化膜１２を形成する
必要があるため、トンネルシリコン窒化膜１２をあらか
じめ厚さ４ｎｍと厚く形成する。
リコン窒化膜１２を熱酸化することにより形成するた
め、この熱酸化処理により、トンネルシリコン窒化膜１
２の厚さが２ｎｍ減少する。したがって、この減少する
厚さ分だけ厚くトンネルシリコン窒化膜１２を形成する
必要があるため、トンネルシリコン窒化膜１２をあらか
じめ厚さ４ｎｍと厚く形成する。
【００１７】なお、半導体基板１１の窒化によるトンネ
ルシリコン窒化膜１２の形成において、形成するトンネ
ルシリコン窒化膜１２の厚さが２ｎｍ以下の場合、半導
体基板１１の表面反応だけで形成するため、窒化に要す
る時間は短いが、トンネルシリコン窒化膜１２の厚さが
２ｎｍ以上の場合、形成したトンネルシリコン窒化膜１
２表面から半導体基板１１表面へのアンモニア分子の拡
散が遅いため、高温で長時間の窒化処理が必要である。
ルシリコン窒化膜１２の形成において、形成するトンネ
ルシリコン窒化膜１２の厚さが２ｎｍ以下の場合、半導
体基板１１の表面反応だけで形成するため、窒化に要す
る時間は短いが、トンネルシリコン窒化膜１２の厚さが
２ｎｍ以上の場合、形成したトンネルシリコン窒化膜１
２表面から半導体基板１１表面へのアンモニア分子の拡
散が遅いため、高温で長時間の窒化処理が必要である。
【００１８】
【発明が解決しようとする課題】トンネル絶縁膜にトン
ネルシリコン窒化膜と、このトンネルシリコン窒化膜の
上部を熱酸化して形成したトンネルシリコン酸化膜とを
用いた従来のＭＯＮＯＳ型の半導体不揮発性記憶素子
は、書き込み時間が短く記憶保持性も優れている。
ネルシリコン窒化膜と、このトンネルシリコン窒化膜の
上部を熱酸化して形成したトンネルシリコン酸化膜とを
用いた従来のＭＯＮＯＳ型の半導体不揮発性記憶素子
は、書き込み時間が短く記憶保持性も優れている。
【００１９】しかし、この従来の半導体不揮発性記憶素
子は、トンネルシリコン窒化膜の上部を熱酸化してトン
ネルシリコン酸化膜を形成するため、この熱酸化により
トンネルシリコン窒化膜の厚さが減少し、減少する厚さ
分だけ厚くトンネルシリコン窒化膜を形成する必要があ
る。
子は、トンネルシリコン窒化膜の上部を熱酸化してトン
ネルシリコン酸化膜を形成するため、この熱酸化により
トンネルシリコン窒化膜の厚さが減少し、減少する厚さ
分だけ厚くトンネルシリコン窒化膜を形成する必要があ
る。
【００２０】膜厚が厚いトンネルシリコン窒化膜を形成
するには、前述の理由から、高温で長時間の窒化処理を
行なわなければならない。高温で長時間の窒化処理は、
半導体基板の不純物イオンの拡散を促進し、不純物イオ
ンの濃度および深さを変化させるため、素子の特性を変
動させる。また、高温で長時間の窒化は、製造工程にお
ける製造時間を増加させる。
するには、前述の理由から、高温で長時間の窒化処理を
行なわなければならない。高温で長時間の窒化処理は、
半導体基板の不純物イオンの拡散を促進し、不純物イオ
ンの濃度および深さを変化させるため、素子の特性を変
動させる。また、高温で長時間の窒化は、製造工程にお
ける製造時間を増加させる。
【００２１】素子の特性を変動させずに、かつ製造工程
における製造時間を短縮するには、トンネルシリコン窒
化膜を薄く、たとえば２ｎｍの膜厚で形成すればよい。
しかし、この場合、トンネルシリコン酸化膜の形成時の
熱酸化によりトンネルシリコン窒化膜の厚さが減少する
ため、トンネルシリコン酸化膜は、厚さ１ｎｍ以上に厚
くすることができない。
における製造時間を短縮するには、トンネルシリコン窒
化膜を薄く、たとえば２ｎｍの膜厚で形成すればよい。
しかし、この場合、トンネルシリコン酸化膜の形成時の
熱酸化によりトンネルシリコン窒化膜の厚さが減少する
ため、トンネルシリコン酸化膜は、厚さ１ｎｍ以上に厚
くすることができない。
【００２２】トンネルシリコン酸化膜の厚さが薄いと、
シリコン窒化膜から半導体基板へのキャリアの放出が起
こりやすくなるため、記憶保持性が低下する。したがっ
て、充分な記憶保持性を有する半導体不揮発性記憶素子
は、トンネルシリコン酸化膜の厚さを厚くしなければな
らない。
シリコン窒化膜から半導体基板へのキャリアの放出が起
こりやすくなるため、記憶保持性が低下する。したがっ
て、充分な記憶保持性を有する半導体不揮発性記憶素子
は、トンネルシリコン酸化膜の厚さを厚くしなければな
らない。
【００２３】以上のことから、従来の半導体不揮発性記
憶素子の製造方法では、素子の特性の変動がないこと
と、製造時間が短いことと、充分な記憶保持性を有する
こととをすべて満たすことはできなかった。
憶素子の製造方法では、素子の特性の変動がないこと
と、製造時間が短いことと、充分な記憶保持性を有する
こととをすべて満たすことはできなかった。
【００２４】この発明の目的は、かかる課題を除去し、
素子の特性の変動がなく、製造時間が短く、かつ記憶保
持性に優れた半導体不揮発性記憶素子の製造方法を提供
するものである。
素子の特性の変動がなく、製造時間が短く、かつ記憶保
持性に優れた半導体不揮発性記憶素子の製造方法を提供
するものである。
【００２５】
【課題を解決するための手段】この発明では、上記の目
的を達成するために、以下に記載するような半導体不揮
発性記憶素子の製造方法を採用する。
的を達成するために、以下に記載するような半導体不揮
発性記憶素子の製造方法を採用する。
【００２６】この発明の半導体不揮発性記憶素子の製造
方法は、半導体基板の表面領域に、半導体基板を窒化し
てトンネルシリコン窒化膜を形成する工程と、トンネル
シリコン窒化膜上に化学的気相成長法によりトンネルシ
リコン酸化膜を形成する工程と、トンネルシリコン酸化
膜上に化学的気相成長法によりシリコン窒化膜を形成す
る工程と、シリコン窒化膜上にシリコン酸化膜を形成す
る工程と、シリコン酸化膜上に導電性のゲート電極材料
を形成する工程と、ホトエッチングによりゲート電極を
形成する工程とをそなえる。
方法は、半導体基板の表面領域に、半導体基板を窒化し
てトンネルシリコン窒化膜を形成する工程と、トンネル
シリコン窒化膜上に化学的気相成長法によりトンネルシ
リコン酸化膜を形成する工程と、トンネルシリコン酸化
膜上に化学的気相成長法によりシリコン窒化膜を形成す
る工程と、シリコン窒化膜上にシリコン酸化膜を形成す
る工程と、シリコン酸化膜上に導電性のゲート電極材料
を形成する工程と、ホトエッチングによりゲート電極を
形成する工程とをそなえる。
【００２７】この発明の半導体不揮発性記憶素子の製造
方法は、半導体基板の表面領域に、半導体基板を熱酸化
してトンネル酸化シリコン膜を形成した後に、トンネル
酸化シリコン膜を窒化してトンネルシリコン窒化膜を形
成する工程と、トンネルシリコン窒化膜上に化学的気相
成長法によりトンネルシリコン酸化膜を形成する工程
と、トンネルシリコン酸化膜上に化学的気相成長法によ
りシリコン窒化膜を形成する工程と、シリコン窒化膜上
にシリコン酸化膜を形成する工程と、シリコン酸化膜上
に導電性のゲート電極材料を形成する工程と、ホトエッ
チングによりゲート電極を形成する工程とをそなえる。
方法は、半導体基板の表面領域に、半導体基板を熱酸化
してトンネル酸化シリコン膜を形成した後に、トンネル
酸化シリコン膜を窒化してトンネルシリコン窒化膜を形
成する工程と、トンネルシリコン窒化膜上に化学的気相
成長法によりトンネルシリコン酸化膜を形成する工程
と、トンネルシリコン酸化膜上に化学的気相成長法によ
りシリコン窒化膜を形成する工程と、シリコン窒化膜上
にシリコン酸化膜を形成する工程と、シリコン酸化膜上
に導電性のゲート電極材料を形成する工程と、ホトエッ
チングによりゲート電極を形成する工程とをそなえる。
【００２８】
【作用】この発明における半導体不揮発性記憶素子の製
造方法は、トンネルシリコン窒化膜上に化学的気相成長
法によりトンネルシリコン酸化膜を設ける。このことに
より、薄いトンネルシリコン窒化膜上への厚いトンネル
シリコン酸化膜の形成が可能となるため、トンネルシリ
コン窒化膜を薄くできることから製造時間の短縮と素子
特性の変動の抑制ができ、トンネルシリコン酸化膜を厚
くできることから記憶保持性を改善できるようにしてい
る。
造方法は、トンネルシリコン窒化膜上に化学的気相成長
法によりトンネルシリコン酸化膜を設ける。このことに
より、薄いトンネルシリコン窒化膜上への厚いトンネル
シリコン酸化膜の形成が可能となるため、トンネルシリ
コン窒化膜を薄くできることから製造時間の短縮と素子
特性の変動の抑制ができ、トンネルシリコン酸化膜を厚
くできることから記憶保持性を改善できるようにしてい
る。
【００２９】
【実施例】以下図面を用いてこの発明の実施例を説明す
る。図１〜図９はこの発明の実施例における半導体不揮
発性性記憶素子の製造方法を工程順に示す断面図であ
る。
る。図１〜図９はこの発明の実施例における半導体不揮
発性性記憶素子の製造方法を工程順に示す断面図であ
る。
【００３０】まず、図１に示すように、半導体不揮発性
記憶素子の形成領域以外の半導体基板１１の表面に、Ｌ
ＯＣＯＳ法によりフィールド酸化膜１７を形成する。半
導体基板１１は単結晶シリコン基板を用いる。
記憶素子の形成領域以外の半導体基板１１の表面に、Ｌ
ＯＣＯＳ法によりフィールド酸化膜１７を形成する。半
導体基板１１は単結晶シリコン基板を用いる。
【００３１】次に図２に示すように、温度１０００℃の
アンモニア雰囲気で半導体基板１１を２時間窒化処理す
ることにより、トンネルシリコン窒化膜１２を厚さ２ｎ
ｍ形成する。
アンモニア雰囲気で半導体基板１１を２時間窒化処理す
ることにより、トンネルシリコン窒化膜１２を厚さ２ｎ
ｍ形成する。
【００３２】次に図３に示すように、温度８００℃で、
反応ガスとしてモノシランと亜酸化窒素とを用いた化学
的気相成長法により、トンネルシリコン窒化膜１２上に
トンネルシリコン酸化膜１３を厚さ２ｎｍ形成する。
反応ガスとしてモノシランと亜酸化窒素とを用いた化学
的気相成長法により、トンネルシリコン窒化膜１２上に
トンネルシリコン酸化膜１３を厚さ２ｎｍ形成する。
【００３３】なお、化学的気相成長法によりトンネルシ
リコン酸化膜１３を形成するため、トンネルシリコン酸
化膜１３を、従来より厚い２ｎｍ以上の膜厚に形成する
ことが容易である。トンネルシリコン酸化膜１３を厚く
することにより、次工程で形成するシリコン窒化膜１４
から半導体基板１１へキャリアが放出しにくくなるた
め、従来より記憶保持性を向上させることができる。
リコン酸化膜１３を形成するため、トンネルシリコン酸
化膜１３を、従来より厚い２ｎｍ以上の膜厚に形成する
ことが容易である。トンネルシリコン酸化膜１３を厚く
することにより、次工程で形成するシリコン窒化膜１４
から半導体基板１１へキャリアが放出しにくくなるた
め、従来より記憶保持性を向上させることができる。
【００３４】次に図４に示すように、温度７５０℃で、
反応ガスとしてアンモニアとジクロルシランとを用いた
化学的気相成長法により、トンネルシリコン酸化膜１３
上にシリコン窒化膜１４を厚さ８ｎｍ形成する。
反応ガスとしてアンモニアとジクロルシランとを用いた
化学的気相成長法により、トンネルシリコン酸化膜１３
上にシリコン窒化膜１４を厚さ８ｎｍ形成する。
【００３５】次に図５に示すように、温度９５０℃の酸
素雰囲気または水蒸気雰囲気でシリコン窒化膜１４を熱
酸化することにより、シリコン窒化膜１４上にシリコン
酸化膜１５を厚さ３ｎｍ〜５ｎｍ形成する。
素雰囲気または水蒸気雰囲気でシリコン窒化膜１４を熱
酸化することにより、シリコン窒化膜１４上にシリコン
酸化膜１５を厚さ３ｎｍ〜５ｎｍ形成する。
【００３６】次に図６に示すように、温度６００℃で、
反応ガスとしてモノシランを用いた化学的気相成長法に
より、シリコン酸化膜１５上に導電性のゲート電極材料
１８となるポリシリコン膜を形成する。
反応ガスとしてモノシランを用いた化学的気相成長法に
より、シリコン酸化膜１５上に導電性のゲート電極材料
１８となるポリシリコン膜を形成する。
【００３７】次に図７に示すように、ホトエッチング処
理を行うことにより、ゲート電極材料１８からなるゲー
ト電極１６、およびそれぞれのゲート絶縁膜を所定のパ
ターンにエッチングする。
理を行うことにより、ゲート電極材料１８からなるゲー
ト電極１６、およびそれぞれのゲート絶縁膜を所定のパ
ターンにエッチングする。
【００３８】次に図８に示すように、半導体基板１１と
逆導電型の不純物イオンを注入拡散し、半導体不揮発性
記憶素子の両側にソース領域１９とドレイン領域２０と
を形成する。
逆導電型の不純物イオンを注入拡散し、半導体不揮発性
記憶素子の両側にソース領域１９とドレイン領域２０と
を形成する。
【００３９】半導体基板１１がＮ型シリコン基板の場合
は、Ｐ型不純物イオンとしてボロンイオン、半導体基板
１１がＰ型シリコン基板の場合は、Ｎ型不純物イオンと
してリンイオンまたは砒素イオンを用いる。
は、Ｐ型不純物イオンとしてボロンイオン、半導体基板
１１がＰ型シリコン基板の場合は、Ｎ型不純物イオンと
してリンイオンまたは砒素イオンを用いる。
【００４０】次に図９に示すように、化学的気相成長法
により層間絶縁膜２１を形成し、ホトエッチング技術に
より所定の部分の層間絶縁膜２１を除去してコンタクト
ホールを形成し、アルミニウムからなるソース電極２２
とドレイン電極２３とをパターン形成して、それぞれソ
ース領域１９とドレイン領域２０と接続する。
により層間絶縁膜２１を形成し、ホトエッチング技術に
より所定の部分の層間絶縁膜２１を除去してコンタクト
ホールを形成し、アルミニウムからなるソース電極２２
とドレイン電極２３とをパターン形成して、それぞれソ
ース領域１９とドレイン領域２０と接続する。
【００４１】上記の実施例では、トンネルシリコン窒化
膜１２は半導体基板１１を窒化処理することにより形成
している。次に、トンネルシリコン窒化膜１２を、トン
ネル酸化シリコン膜２４を窒化処理することにより形成
する製造方法を、図１０と図１１とを用いて説明する。
図１０と図１１とは、この発明のトンネルシリコン窒化
膜の第２の実施例における製造方法を示す断面図であ
る。
膜１２は半導体基板１１を窒化処理することにより形成
している。次に、トンネルシリコン窒化膜１２を、トン
ネル酸化シリコン膜２４を窒化処理することにより形成
する製造方法を、図１０と図１１とを用いて説明する。
図１０と図１１とは、この発明のトンネルシリコン窒化
膜の第２の実施例における製造方法を示す断面図であ
る。
【００４２】まず、図１０に示すように、フィールド酸
化膜１７に挟まれた半導体基板１１の表面に、温度９５
０℃の窒素希釈酸素雰囲気で半導体基板１１を熱酸化す
ることにより、トンネル酸化シリコン膜２４を厚さ２ｎ
ｍ形成する。
化膜１７に挟まれた半導体基板１１の表面に、温度９５
０℃の窒素希釈酸素雰囲気で半導体基板１１を熱酸化す
ることにより、トンネル酸化シリコン膜２４を厚さ２ｎ
ｍ形成する。
【００４３】次に図１１に示すように、トンネル酸化シ
リコン膜２４を、アンモニア雰囲気で窒化処理し、トン
ネルシリコン窒化膜１２に変化させることにより、トン
ネルシリコン窒化膜１２を２ｎｍ形成する。
リコン膜２４を、アンモニア雰囲気で窒化処理し、トン
ネルシリコン窒化膜１２に変化させることにより、トン
ネルシリコン窒化膜１２を２ｎｍ形成する。
【００４４】このトンネルシリコン窒化膜１２は、トン
ネル酸化シリコン膜２４を窒化して形成するため、酸素
を含む化学組成である。したがって、半導体基板１１を
窒化処理して形成したトンネルシリコン窒化膜と比較し
て、半導体基板１１からシリコン窒化膜１４へのキャリ
ア注入に対するバリア高さが高いため、書き込み時間が
長い。しかし、トンネル絶縁膜がトンネル酸化膜１層の
場合と比較すると、半導体基板１１からシリコン窒化膜
１２へのキャリア注入に対するバリア高さが低いため、
書き込み時間が短い。
ネル酸化シリコン膜２４を窒化して形成するため、酸素
を含む化学組成である。したがって、半導体基板１１を
窒化処理して形成したトンネルシリコン窒化膜と比較し
て、半導体基板１１からシリコン窒化膜１４へのキャリ
ア注入に対するバリア高さが高いため、書き込み時間が
長い。しかし、トンネル絶縁膜がトンネル酸化膜１層の
場合と比較すると、半導体基板１１からシリコン窒化膜
１２へのキャリア注入に対するバリア高さが低いため、
書き込み時間が短い。
【００４５】トンネルシリコン窒化膜１２を形成した後
の半導体不揮発性記憶素子の製造方法は、図３〜図９に
示した製造方法と同じである。
の半導体不揮発性記憶素子の製造方法は、図３〜図９に
示した製造方法と同じである。
【００４６】なお上記実施例では、半導体基板として単
結晶シリコン基板を用いた場合について説明したが、半
導体基板として絶縁膜上のシリコン薄膜などの半導体薄
膜を用いて実施しても、同様の効果があることは以上の
説明から明かである。
結晶シリコン基板を用いた場合について説明したが、半
導体基板として絶縁膜上のシリコン薄膜などの半導体薄
膜を用いて実施しても、同様の効果があることは以上の
説明から明かである。
【００４７】
【発明の効果】以上の説明から明かなように、この発明
の半導体不揮発性記憶素子の製造方法は、従来に比較し
て、薄いトンネルシリコン窒化膜上への厚いトンネルシ
リコン酸化膜の形成が可能となるため、トンネルシリコ
ン窒化膜を低温で短時間で形成でき、製造時間を短縮す
ることが可能となり、かつ素子特性の変動を抑制するこ
とが可能となる。また、トンネルシリコン酸化膜を厚く
できることから、記憶保持性の向上が可能となる。
の半導体不揮発性記憶素子の製造方法は、従来に比較し
て、薄いトンネルシリコン窒化膜上への厚いトンネルシ
リコン酸化膜の形成が可能となるため、トンネルシリコ
ン窒化膜を低温で短時間で形成でき、製造時間を短縮す
ることが可能となり、かつ素子特性の変動を抑制するこ
とが可能となる。また、トンネルシリコン酸化膜を厚く
できることから、記憶保持性の向上が可能となる。
【図１】この発明の第１の実施例における半導体不揮発
性記憶素子の製造方法を示す断面図である。
性記憶素子の製造方法を示す断面図である。
【図２】この発明の第１の実施例における半導体不揮発
性記憶素子の製造方法を示す断面図である。
性記憶素子の製造方法を示す断面図である。
【図３】この発明の第１の実施例における半導体不揮発
性記憶素子の製造方法を示す断面図である。
性記憶素子の製造方法を示す断面図である。
【図４】この発明の第１の実施例における半導体不揮発
性記憶素子の製造方法を示す断面図である。
性記憶素子の製造方法を示す断面図である。
【図５】この発明の第１の実施例における半導体不揮発
性記憶素子の製造方法を示す断面図である。
性記憶素子の製造方法を示す断面図である。
【図６】この発明の第１の実施例における半導体不揮発
性記憶素子の製造方法を示す断面図である。
性記憶素子の製造方法を示す断面図である。
【図７】この発明の第１の実施例における半導体不揮発
性記憶素子の製造方法を示す断面図である。
性記憶素子の製造方法を示す断面図である。
【図８】この発明の第１の実施例における半導体不揮発
性記憶素子の製造方法を示す断面図である。
性記憶素子の製造方法を示す断面図である。
【図９】この発明の第１の実施例における半導体不揮発
性記憶素子の製造方法を示す断面図である。
性記憶素子の製造方法を示す断面図である。
【図１０】この発明の第２の実施例における半導体不揮
発性記憶素子の製造方法を示す断面図である。
発性記憶素子の製造方法を示す断面図である。
【図１１】この発明の第２の実施例における半導体不揮
発性記憶素子の製造方法を示す断面図である。
発性記憶素子の製造方法を示す断面図である。
【図１２】従来の半導体不揮発性記憶素子の製造方法を
示す断面図である。
示す断面図である。
【図１３】従来の半導体不揮発性記憶素子の製造方法を
示す断面図である。
示す断面図である。
１１ 半導体基板 １２ トンネルシリコン窒化膜 １３ トンネルシリコン酸化膜 １４ シリコン窒化膜 １５ シリコン酸化膜 １６ ゲート電極 ２４ トンネル酸化シリコン膜
Claims (2)
- 【請求項１】 一導電型の半導体基板の表面領域に、半
導体基板を窒化してトンネルシリコン窒化膜を形成する
工程と、トンネルシリコン窒化膜上に化学的気相成長法
によりトンネルシリコン酸化膜を形成する工程と、トン
ネルシリコン酸化膜上に化学的気相成長法によりシリコ
ン窒化膜を形成する工程と、シリコン窒化膜上にシリコ
ン酸化膜を形成する工程と、シリコン酸化膜上に導電性
のゲート電極材料を形成する工程と、ホトエッチングに
よりゲート電極を形成する工程とをそなえることを特徴
とする半導体不揮発性記憶素子の製造方法。 - 【請求項２】 一導電型の半導体基板の表面領域に、半
導体基板を熱酸化してトンネル酸化シリコン膜を形成し
た後に、トンネル酸化シリコン膜を窒化してトンネルシ
リコン窒化膜を形成する工程と、トンネルシリコン窒化
膜上に化学的気相成長法によりトンネルシリコン酸化膜
を形成する工程と、トンネルシリコン酸化膜上に化学的
気相成長法によりシリコン窒化膜を形成する工程と、シ
リコン窒化膜上にシリコン酸化膜を形成する工程と、シ
リコン酸化膜上に導電性のゲート電極材料を形成する工
程と、ホトエッチングによりゲート電極を形成する工程
とをそなえることを特徴とする半導体不揮発性記憶素子
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9730393A JPH06296028A (ja) | 1993-03-31 | 1993-03-31 | 半導体不揮発性記憶素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9730393A JPH06296028A (ja) | 1993-03-31 | 1993-03-31 | 半導体不揮発性記憶素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06296028A true JPH06296028A (ja) | 1994-10-21 |
Family
ID=14188727
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9730393A Pending JPH06296028A (ja) | 1993-03-31 | 1993-03-31 | 半導体不揮発性記憶素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06296028A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0851509A2 (en) * | 1996-12-31 | 1998-07-01 | Sony Corporation | Nonvolatile semiconductor memory device |
-
1993
- 1993-03-31 JP JP9730393A patent/JPH06296028A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0851509A2 (en) * | 1996-12-31 | 1998-07-01 | Sony Corporation | Nonvolatile semiconductor memory device |
| EP0851509A3 (en) * | 1996-12-31 | 2000-04-05 | Sony Corporation | Nonvolatile semiconductor memory device |
| US6518617B1 (en) | 1996-12-31 | 2003-02-11 | Sony Corporation | Nonvolatile semiconductor memory device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06291330A (ja) | 半導体不揮発性記憶素子とその製造方法 | |
| KR930001888B1 (ko) | 불휘발성 반도체 기억장치 | |
| JPH05129630A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JPS6184868A (ja) | 不揮発性半導体記憶装置 | |
| JPH06296028A (ja) | 半導体不揮発性記憶素子の製造方法 | |
| JPH06296029A (ja) | 半導体不揮発性記憶素子とその製造方法 | |
| JPH10209305A (ja) | 不揮発性半導体記憶装置 | |
| JPH05343694A (ja) | 半導体不揮発性記憶素子の製造方法 | |
| JPH0888286A (ja) | 半導体記憶装置の製造方法 | |
| JPS603159A (ja) | 不揮発性記憶装置の製造方法 | |
| JPS62266872A (ja) | 半導体記憶装置 | |
| KR100481869B1 (ko) | 소노스 기억 셀 형성방법 | |
| JP2861025B2 (ja) | 半導体記憶装置およびその製造方法 | |
| JPH05129632A (ja) | 電荷トラツプ膜 | |
| JPH0341775A (ja) | 半導体記憶装置の製造方法 | |
| JPH0320089A (ja) | 半導体記憶装置の製造方法 | |
| JPH03218075A (ja) | 半導体記憶装置の製造方法 | |
| JPH05145081A (ja) | 半導体不揮発性記憶装置の製造方法 | |
| JPH0590602A (ja) | 半導体記憶素子およびその製法 | |
| JP3283269B2 (ja) | 半導体記憶装置の製造方法 | |
| KR0135069B1 (ko) | 반도체 기억장치 및 그 제조방법 | |
| JPH02114568A (ja) | 不揮発性記憶装置の製造方法 | |
| JPH02218167A (ja) | 半導体記憶装置の製造方法 | |
| JPH05343703A (ja) | 不揮発性メモリの製造方法 | |
| JPS6224673A (ja) | 半導体記憶装置の製造方法 |