JPH06296020A - Semiconductor device and manufacture thereof - Google Patents

Abstract

PURPOSE:To obtain a method for manufacturing a semiconductor element such as a thin-film transistor by crystallizing a silicon film in a substantially amorphous state by annealing it at a temperature lower than the temperature of crystallization of ordinary amorphous silicon or than a glass transition point of a substrate. CONSTITUTION:A film, particles, a cluster or the like shaped in an island, a line, a stripe or a dot and having nickel, iron, cobalt, platinum or a siliside thereof, each sort of salt thereof or the like is formed selectively on the upper or lower side of an amorphous silicon film 1 and annealed at a temperature lower than the temperature of crystallization of ordinary amorphous silicon or than a glass transition point of a substrate. Starting from this, crystallization is made to advance and thereby a crystal silicon film 3 is obtained. By using this crystal silicon film 3, moreover, a semiconductor element such as a thin film transistor is formed.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明は、薄膜状の絶縁ゲイト型
電界効果トランジスタ（薄膜トランジスタもしくはＴＦ
Ｔ）等の薄膜デバイスに用いられる結晶性半導体を得る
方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film insulating gate type field effect transistor (thin film transistor or TF).
The present invention relates to a method for obtaining a crystalline semiconductor used in a thin film device such as T).

【０００２】[0002]

【従来の技術】従来、薄膜状の絶縁ゲイト型電界効果ト
ランジスタ（ＴＦＴ）等の薄膜デバイスに用いられる結
晶性シリコン半導体薄膜は、プラズマＣＶＤ法や熱ＣＶ
Ｄ法で形成されたアモルファスシリコン膜を電気炉等の
装置の中で６００℃以上の温度で１２時間以上の長時間
にわたって結晶化させて作製された。特に十分な特性
（高い電界効果移動度や高い信頼性）を得るためにはよ
り長時間の熱処理が求められていた。2. Description of the Related Art Conventionally, crystalline silicon semiconductor thin films used for thin film devices such as thin film insulating gate type field effect transistors (TFTs) are plasma CVD or thermal CV.
The amorphous silicon film formed by the D method was crystallized in a device such as an electric furnace at a temperature of 600 ° C. or higher for a long time of 12 hours or more. In particular, a longer heat treatment was required in order to obtain sufficient characteristics (high field effect mobility and high reliability).

【０００３】[0003]

【発明が解決しようする課題】しかしながら、このよう
な従来の方法は多くの課題を抱えていた。１つはスルー
プットが低く、したがって、コストが高くなることであ
る。例えば、この結晶化工程に２４時間の時間を要する
ものとすると、基板１枚当たりの処理時間を２分とすれ
ば７２０枚の基板を同時に処理しなければならなかっ
た。しかしながら、例えば、通常使用される管状炉で
は、１度に処理できる基板の枚数は５０枚がせいぜい
で、１つの装置（反応管）だけを使用した場合には１枚
当たり３０分も時間がかかってしまった。すなわち、１
枚当たりの処理時間を２分とするには、反応管を１５本
も使用しなければならなかった。このことは投資規模が
拡大することと、その投資の減価償却が大きく、製品の
コストに跳ね返ることを意味していた。However, such a conventional method has many problems. One is low throughput and therefore high cost. For example, if it takes 24 hours for this crystallization step, 720 substrates must be processed at the same time if the processing time per substrate is 2 minutes. However, for example, in a commonly used tubular furnace, the number of substrates that can be processed at one time is 50 at most, and when only one apparatus (reaction tube) is used, it takes as long as 30 minutes per substrate. I got it. Ie 1
To achieve a processing time of 2 minutes per sheet, 15 reaction tubes had to be used. This meant that the scale of the investment increased and that the depreciation of the investment was large, and that it was reflected in the cost of the product.

【０００４】もう１つの問題は、熱処理の温度であっ
た。通常、ＴＦＴの作製に用いられる基板は石英ガラス
のような純粋な酸化珪素からなるものと、コーニング社
７０５９番（以下、コーニング７０５９という）のよう
な無アルカリのホウ珪酸ガラスに大別される。このう
ち、前者は、耐熱性が優れており、通常の半導体集積回
路のウェファープロセスと同じ取扱いができるため、温
度に関しては何ら問題がない。しかしながら、そのコス
トが高く、基板面積の増加と共に指数関数的に急激に増
大する。したがって、現在のところ、比較的小面積のＴ
ＦＴ集積回路にのみ使用されている。Another problem was the temperature of the heat treatment. In general, substrates used for manufacturing TFTs are roughly classified into those made of pure silicon oxide such as quartz glass, and non-alkali borosilicate glass such as Corning No. 7059 (hereinafter, Corning 7059). Of these, the former has excellent heat resistance and can be handled in the same manner as a normal semiconductor integrated circuit wafer process, and therefore has no problem with temperature. However, its cost is high, and it exponentially increases exponentially as the substrate area increases. Therefore, at present, T
Used only in FT integrated circuits.

【０００５】一方、無アルカリガラスは、石英に比べれ
ばコストは十分に低いが、耐熱性の点で問題があり、一
般に歪み点が５５０〜６５０℃程度、特に入手しやすい
材料では６００℃以下であるので、６００℃の熱処理で
は基板に不可逆的な収縮やソリという問題が生じた。特
に基板が対角１０インチを越えるような大きなものでは
顕著であった。以上のような理由から、シリコン半導体
膜の結晶化に関しては、５５０℃以下、４時間以内とい
う熱処理条件がコスト削減に不可欠とされていた。本発
明はこのような条件をクリアする半導体の作製方法およ
び、そのような半導体を用いた半導体装置の作製方法を
提供することを目的とする。On the other hand, alkali-free glass has a sufficiently low cost as compared with quartz, but has a problem in heat resistance, and generally has a strain point of about 550 to 650 ° C., and particularly easily available materials at 600 ° C. or lower. Therefore, the heat treatment at 600 ° C. causes irreversible shrinkage and warpage of the substrate. In particular, it was remarkable in a large substrate having a diagonal of more than 10 inches. For the above reasons, regarding the crystallization of the silicon semiconductor film, the heat treatment condition of 550 ° C. or lower and within 4 hours has been indispensable for cost reduction. An object of the present invention is to provide a method for manufacturing a semiconductor that satisfies such conditions and a method for manufacturing a semiconductor device using such a semiconductor.

【０００６】[0006]

【課題を解決するための手段】本発明は、アモルファス
状態、もしくは実質的にアモルファス状態と言えるよう
な乱雑な結晶状態（例えば、結晶性のよい部分とアモル
ファスの部分が混在しているような状態）にあるシリコ
ン膜の上もしくば下にニッケル、鉄、コバルト、白金、
パラジウムを含有する島状の膜やドット、粒子、クラス
ター、線等を形成し、これを通常のアモルファスシリコ
ンの結晶化温度よりも低い温度、もしくは基板のガラス
転移点温度よりも低い温度でアニールすることによって
結晶性シリコン膜を得ることを特徴とする。DISCLOSURE OF THE INVENTION According to the present invention, a disordered crystalline state that can be said to be an amorphous state or a substantially amorphous state (for example, a state where a portion having good crystallinity and an amorphous portion are mixed) ) Nickel film, iron film, cobalt film, platinum film,
Forming island-shaped films, dots, particles, clusters, lines, etc. containing palladium and annealing them at a temperature lower than the crystallization temperature of normal amorphous silicon or lower than the glass transition temperature of the substrate. Thus, a crystalline silicon film is obtained.

【０００７】従来のシリコン膜の結晶化に関しては、結
晶性の島状の膜を核として、これを種結晶として固相エ
ピタキシャル成長させる方法（例えば、特開平１−２１
４１１０等）が提案されている。しかしながら、このよ
うな方法では、６００℃以下の温度ではほとんど結晶成
長が進行しなかった。シリコン系においては、一般にア
モルファス状態から結晶状態に移行するには、アモルフ
ァス状態にある分子鎖を分断し、しかもその分断された
分子が、再び他の分子と結合しないような状態としたう
えで、何らかの結晶性の分子に合わせて、分子を結晶の
一部に組み換えるという過程を経る。しかしながら、こ
の過程のなかで、最初の分子鎖を分断して、他の分子と
結合しない状態に保持するためのエネルギーが大きく、
結晶化反応においてはここが障壁となっている。このエ
ネルギーを与えるには、１０００℃程度の温度で数分、
もしくは６００℃程度の温度では数１０時間が必要であ
り、時間は温度（＝エネルギー）に指数関数的に依存す
るので、６００℃以下、例えば、５５０℃では、結晶化
反応が進行することはほとんど観測できなかった。従来
の固相エピタキシャル結晶化の考えも、この問題に対す
る解答を与えたものではなかった。Regarding conventional crystallization of a silicon film, a method of solid phase epitaxial growth using a crystalline island-shaped film as a nucleus and using this as a seed crystal (see, for example, JP-A 1-21).
4110) has been proposed. However, with such a method, crystal growth hardly proceeded at a temperature of 600 ° C. or lower. In a silicon system, in general, in order to shift from an amorphous state to a crystalline state, the molecular chain in the amorphous state is divided, and the divided molecule is made into a state in which it does not bond with other molecules again, It goes through the process of recombining a molecule with a part of the crystal according to some crystalline molecule. However, in this process, the energy for breaking the first molecular chain and holding it in a state where it does not bind to other molecules is large,
This is a barrier in the crystallization reaction. To give this energy, at a temperature of about 1000 ° C for a few minutes,
Alternatively, at a temperature of about 600 ° C., several tens of hours are required, and the time exponentially depends on the temperature (= energy). Therefore, at 600 ° C. or lower, for example, 550 ° C., the crystallization reaction hardly progresses. I could not observe it. The conventional idea of solid phase epitaxial crystallization did not give a solution to this problem.

【０００８】本発明人は、従来の固相結晶化の考えとは
全く別に、何らかの触媒作用によって、前記の過程の障
壁エネルギーを低下させることを考えた。本発明人はニ
ッケル（Ｎｉ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、白金
（Ｐｔ）、パラジウム（Ｐｄ）がシリコンと結合しやす
く、例えば、ニッケルの場合、容易に珪化ニッケル（化
学式ＮｉＳｉ_x 、０．４≦ｘ≦２．５）となり、かつ、
珪化ニッケルの格子定数がシリコン結晶のものに近いこ
とに着目した。そこで、結晶シリコン−珪化ニッケル−
アモルファスシリコンという３元系のエネルギー等をシ
ミュレーションした結果、アモルファスシリコンは珪化
ニッケルとの界面で容易に反応して、 アモルファスシリコン（シリコンＡ）＋珪化ニッケル
（シリコンＢ）→珪化ニッケル（シリコンＡ）＋結晶シ
リコン（シリコンＢ） （シリコンＡ、Ｂはシリコンの位置を示す） という反応が生じることが明らかになった。この反応の
ポテンシャル障壁は十分に低く、反応の温度も低い。こ
の反応式は、ニッケルがアモルファスシリコンを結晶シ
リコンに造り変えながら進行してゆくことを示してい
る。実際には、５８０℃以下で、反応が開始され、４５
０℃でも反応が観測されることが明らかになった。当然
のことであるが、温度が高いほど反応の進行する速度が
速い。また、同様な効果は、白金、鉄、コバルトでも認
められた。The present inventor has considered that the barrier energy of the above process is lowered by some catalytic action, in addition to the conventional idea of solid phase crystallization. The present inventors have nickel (Ni), iron (Fe), cobalt (Co), platinum (Pt), palladium (Pd) is apt to bond to silicon, for example, in the case of nickel, easily nickel silicide (Formula NiSi _x, 0.4 ≦ x ≦ 2.5), and
We paid attention to the fact that the lattice constant of nickel silicide is close to that of silicon crystal. Therefore, crystalline silicon-nickel silicide-
As a result of simulating the energy of the ternary system called amorphous silicon, amorphous silicon easily reacts at the interface with nickel silicide, and amorphous silicon (silicon A) + nickel silicide (silicon B) → nickel silicide (silicon A) + It became clear that the reaction of crystalline silicon (silicon B) (silicon A and B indicate the position of silicon) occurs. The potential barrier of this reaction is sufficiently low and the reaction temperature is also low. This reaction formula shows that nickel proceeds while converting amorphous silicon into crystalline silicon. Actually, at 580 ° C. or lower, the reaction starts and
It became clear that the reaction was observed even at 0 ° C. As a matter of course, the higher the temperature, the faster the reaction proceeds. The same effect was also observed with platinum, iron and cobalt.

【０００９】本発明では、島状、ストライプ状、線状、
ドット状のニッケル、鉄、コバルト、白金、パラジウム
単体やそれらの珪化物、酢酸塩、硝酸塩等のニッケル、
鉄、コバルト、白金、パラジウムの少なくとも１つを含
有する膜、粒子、クラスター等を出発点として、ここか
らニッケル、鉄、コバルト、白金、パラジウムが上記の
反応に伴って周囲に展開してゆくことによって、結晶シ
リコンの領域を拡げてゆく。なお、ニッケル、鉄、コバ
ルト、白金を含有する材料としては、酸化物は好ましく
ない。これは、酸化物は安定な化合物で、上記反応を開
始することができないからである。In the present invention, islands, stripes, lines,
Dot-shaped nickel, iron, cobalt, platinum, palladium simple substance or their silicides, nickel such as acetate and nitrate,
Starting from a film, particles, clusters, etc. containing at least one of iron, cobalt, platinum, and palladium, nickel, iron, cobalt, platinum, and palladium will spread from here to the surroundings with the above reaction. To expand the area of crystalline silicon. The oxide is not preferable as the material containing nickel, iron, cobalt, and platinum. This is because the oxide is a stable compound and cannot initiate the above reaction.

【００１０】このように特定の場所から拡がった結晶シ
リコンは、従来の固相エピタキシャル成長とは異なる
が、結晶性の連続性のよい、単結晶に近い構造を有する
ものであるので、ＴＦＴ等の半導体素子に利用するうえ
では都合がよい。基板上に均一にニッケル、鉄、コバル
ト、白金、パラジウムを含む材料を設けた場合には、結
晶化の出発点が無数に存在して、そのため結晶性の良好
な膜を得ることは難しかった。また、この結晶化の出発
材料としてのアモルファスシリコン膜は水素濃度が少な
いほど良好な結果が得られた。ただし、結晶化の進行に
したがって、水素が放出されるので、得られたシリコン
膜中の水素濃度は、出発材料のアモルファスシリコン膜
の水素濃度とはそれほど明確な相関は見られなかった。
本発明による結晶シリコン中の水素濃度は、典型的には
１×１０¹⁵原子／ｃｍ³ 以上５原子％以下であった。The crystalline silicon thus spread from a specific place has a structure close to a single crystal with good continuity of crystallinity, which is different from the conventional solid-phase epitaxial growth. It is convenient for use in devices. When a material containing nickel, iron, cobalt, platinum, and palladium is uniformly provided on the substrate, there are innumerable starting points for crystallization, which makes it difficult to obtain a film with good crystallinity. Further, the amorphous silicon film as the starting material for this crystallization had a better result as the hydrogen concentration was lower. However, since hydrogen is released as the crystallization progresses, the hydrogen concentration in the obtained silicon film was not so clearly correlated with the hydrogen concentration in the starting amorphous silicon film.
The hydrogen concentration in the crystalline silicon according to the present invention was typically 1 × 10 ¹⁵ atoms / cm ³ or more and 5 atom% or less.

【００１１】本発明ではニッケル、鉄、コバルト、白
金、パラジウムを用いるが、これらの材料は半導体材料
としてのシリコンにとっては好ましくない。そこで、過
剰にシリコン膜中に含まれている場合には、これを除去
することが必要であるが、ニッケルに関しては、上記の
反応の結果、結晶化の終端に達した珪化ニッケルはフッ
酸もしくは塩酸に容易に溶解するので、これらの酸によ
る処理によって基板からニッケルを減らすことができ
る。さらに、積極的にニッケル、鉄、コバルト、白金、
パラジウムを減らすには、結晶化工程の終了した後、塩
化水素、各種塩化メタン（ＣＨ₃ Ｃｌ、ＣＨ₂ Ｃｌ₂ 、
ＣＨＣｌ₃ ）、各種塩化エタン（Ｃ₂ Ｈ₅ Ｃｌ、Ｃ₂ Ｈ
₄ Ｃｌ₂ 、Ｃ₂ Ｈ₃Ｃｌ₃ 、Ｃ₂ Ｈ₂ Ｃｌ₄ 、Ｃ₂ ＨＣ
ｌ₅ ）あるいは各種塩化エチレン（Ｃ₂ Ｈ₃Ｃｌ、Ｃ₂
Ｈ₂ Ｃｌ₂ 、Ｃ₂ ＨＣｌ₃ ）等の塩素を含む雰囲気中
で、４００〜６５０℃で処理すればよい。特に、トリク
ロロエチレン（Ｃ₂ ＨＣｌ₃ ）は使用しやすい材料であ
る。本発明によるシリコン膜中のニッケル、鉄、コバル
ト、白金の濃度は、、１×１０¹⁵ｃｍ^-3〜１原子％、よ
り好ましくは１×１０¹⁶ｃｍ^-3〜１×１０¹⁹ｃｍ^-3が好
ましいとわかった。この範囲以下では結晶化が十分に進
行せず、一方、この範囲を上回った場合には、特性、信
頼性が劣化する。Although nickel, iron, cobalt, platinum and palladium are used in the present invention, these materials are not preferable for silicon as a semiconductor material. Therefore, when it is excessively contained in the silicon film, it is necessary to remove it. As for nickel, nickel silicide which has reached the end of crystallization as a result of the above reaction is hydrofluoric acid or It is readily soluble in hydrochloric acid, so treatment with these acids can reduce nickel from the substrate. In addition, positively nickel, iron, cobalt, platinum,
To reduce palladium, hydrogen chloride, various methane chlorides (CH ₃ Cl, CH ₂ Cl ₂ ,
CHCl ₃ ), various ethane chlorides (C ₂ H ₅ Cl, C ₂ H
₄ Cl ₂ , C ₂ H ₃ Cl ₃ , C ₂ H ₂ Cl ₄ , C ₂ HC
l ₅ ) or ethylene chloride (C ₂ H ₃ Cl, C ₂
The treatment may be performed at 400 to 650 ° C. in an atmosphere containing chlorine such as H ₂ Cl ₂ and C ₂ HCl ₃ ). In particular, trichlorethylene (C ₂ HCl ₃ ) is a material that is easy to use. The concentration of nickel, iron, cobalt and platinum in the silicon film according to the present invention is 1 × 10 ¹⁵ cm ⁻³ to 1 atom%, more preferably 1 × 10 ¹⁶ cm ⁻³ to 1 × 10 ¹⁹ cm ^−3. I found it preferable. Crystallization does not proceed sufficiently below this range, and on the other hand, above this range, the characteristics and reliability deteriorate.

【００１２】膜状のニッケル、鉄、コバルト、白金、パ
ラジウムを形成するには各種物理的、化学的手法を用い
ることができる。例えば、真空蒸着法、スパッタリング
法、ＣＶＤ法等の真空装置の必要な方法や、スピンコー
ト法やディップ法（塗布法）、ドクターブレード法、ス
クリーン印刷法、スプレー熱分解法等の大気中でおこな
える方法である。特にスピンコート法やディップ法はさ
したる設備も不要でありながら、膜厚の均一性に優れ、
なおかつ、微妙な濃度調整が可能な手段である。これら
の手段に用いる溶液としては、ニッケル、鉄、コバル
ト、白金、パラジウムの酢酸塩や硝酸塩、あるいは各種
のカルボン酸塩、その他の有機酸塩を水や各種アルコー
ル（低級や高級）、石油類（飽和炭化水素あるいは不飽
和炭化水素）等に溶解あるいは拡散せしめたものを用い
ればよい。Various physical and chemical techniques can be used to form film-like nickel, iron, cobalt, platinum and palladium. For example, it can be carried out in the atmosphere such as a vacuum deposition method, a sputtering method, a CVD method or the like that requires a vacuum device, a spin coating method, a dipping method (coating method), a doctor blade method, a screen printing method, a spray pyrolysis method or the like. Is the way. Especially, the spin coat method and the dip method do not require much equipment, but have excellent uniformity of film thickness.
In addition, it is a means capable of finely adjusting the density. Solutions used for these means include nickel, iron, cobalt, platinum, palladium acetates and nitrates, various carboxylic acid salts, other organic acid salts, water, various alcohols (lower and higher), petroleum ( What is dissolved or diffused in saturated hydrocarbon or unsaturated hydrocarbon) may be used.

【００１３】しかしながら、この場合にはそれらの塩に
含まれる酸素、炭素がシリコン膜中に拡散して半導体特
性を劣化させることが懸念された。しかしながら、熱天
秤法および示差熱分析法によって、研究を進めた結果、
適当な材料においては４５０℃以下の温度において、酸
化物あるいは単体にまで分解してしまい、その後、シリ
コン膜中にまで拡散することはほとんどないことが確認
された。特に、酢酸塩や硝酸塩のように低次の物質を窒
素雰囲気等の還元雰囲気下で加熱すると４００℃以下で
分解して、金属単体となった。同じく、酸素雰囲気で加
熱すると、最初に酸化物が形成され、より高温で酸素が
離脱して金属単体となることが観測された。However, in this case, it was feared that oxygen and carbon contained in those salts would diffuse into the silicon film and deteriorate the semiconductor characteristics. However, as a result of advancing research by the thermobalance method and the differential thermal analysis method,
It was confirmed that the appropriate material decomposes into an oxide or a simple substance at a temperature of 450 ° C. or lower, and thereafter hardly diffuses into the silicon film. In particular, when a low-order substance such as acetate or nitrate is heated in a reducing atmosphere such as a nitrogen atmosphere, it decomposes at 400 ° C. or lower to become a metal simple substance. Similarly, it was observed that when heated in an oxygen atmosphere, an oxide was first formed, and oxygen was released at a higher temperature to become a metal simple substance.

【００１４】本発明によって作製した結晶シリコン膜を
ＴＦＴ等の半導体素子に利用する上で、上記の説明から
明らかなように、結晶化の終端（ここは、複数の出発点
から開始された結晶化がぶつかる部分であるが）では、
大きな粒界（結晶性の不連続な部分）が存在し、また、
ニッケル、鉄、コバルト、白金、パラジウム等の濃度が
高いので、半導体素子を設けることは好ましくない。特
に、ＴＦＴのチャネル領域は設けるべきではない。ま
た、結晶化の開始される場所、すなわち、ニッケル、
鉄、コバルト、白金、パラジウム等を有する物質が設け
られた領域も、これらの元素の濃度が高いので半導体素
子を形成する上では十分な注意が必要であり、また、こ
れらの元素の含まれないシリコン膜と比較すると、一般
にフッ酸系の溶液に対してエッチングされやすいので、
コンタクトホール等を形成する場合には、コンタクト不
良の原因となる。したがって、本発明を利用して半導体
素子を形成するにあたっては、結晶化の出発点となるニ
ッケル、鉄、コバルト、白金、パラジウム等含有物被膜
のパターンと半導体素子のパターンとを最適化しなけれ
ばならない。以下に実施例を示し、より詳細に本発明を
説明する。When the crystalline silicon film produced according to the present invention is used in a semiconductor element such as a TFT, as is apparent from the above description, the end of crystallization (here, the crystallization started from a plurality of starting points). Is the part where
There are large grain boundaries (discontinuous portions of crystallinity), and
Since the concentration of nickel, iron, cobalt, platinum, palladium, etc. is high, it is not preferable to provide a semiconductor element. In particular, the channel region of the TFT should not be provided. Also, where crystallization begins, namely nickel,
A region provided with a substance containing iron, cobalt, platinum, palladium, etc. also has a high concentration of these elements, so sufficient care must be taken in forming a semiconductor element, and these elements are not included. Compared with a silicon film, it is generally easier to etch a hydrofluoric acid-based solution,
When a contact hole or the like is formed, it causes a contact failure. Therefore, in forming a semiconductor device using the present invention, the pattern of the inclusion film, which is the starting point of crystallization, such as nickel, iron, cobalt, platinum, and palladium, and the pattern of the semiconductor device must be optimized. . Hereinafter, the present invention will be described in more detail with reference to examples.

【００１５】[0015]

【実施例】【Example】

〔実施例１〕 本実施例は、コーニング７０５９ガラス
基板上の島状の複数のニッケル膜を形成し、これらを出
発点としてアモルファスシリコン膜の結晶化をおこな
い、得られた結晶シリコン膜を用いてＴＦＴを作製する
方法について記述する。島状のニッケル膜を形成する方
法には、それをアモルファスシリコン膜の上に設ける
か、下に設けるかという点で２つの方法がある。図２
（Ａ−１）は下に設ける方法であり、図２（Ａ−２）は
上に設ける方法である。特に後者について注意しなけれ
ばならないことは、アモルファスシリコン膜の全面にニ
ッケルが形成された後にこれを選択的にエッチングする
という工程となるので、ニッケルとアモルファスシリコ
ンが少量ではあるが反応して、珪化ニッケルが形成され
てしまう。これを残存させたままでは、本発明が目的と
するような良好な結晶性のシリコン膜は得られないの
で、塩酸やフッ酸等で、この珪化ニッケルを十分に除去
してしまうことが求められる。また、そのため、アモル
ファスシリコンは初期より薄くなる。Example 1 In this example, a plurality of island-shaped nickel films are formed on a Corning 7059 glass substrate, the amorphous silicon film is crystallized using these as starting points, and the obtained crystalline silicon film is used. A method for manufacturing a TFT will be described. There are two methods for forming the island-shaped nickel film, depending on whether it is provided on the amorphous silicon film or below it. Figure 2
(A-1) is a method provided below, and FIG. 2 (A-2) is a method provided above. Especially, regarding the latter, it is necessary to pay attention to the step of selectively etching nickel after the nickel is formed on the entire surface of the amorphous silicon film. Nickel is formed. If this is left as it is, a good crystalline silicon film intended by the present invention cannot be obtained, so it is required to sufficiently remove the nickel silicide with hydrochloric acid, hydrofluoric acid or the like. . Also, because of this, the amorphous silicon becomes thinner than it was initially.

【００１６】一方、前者についてはそのような問題は生
じないが、この場合もエッチングによって、島状部分以
外のニッケル膜は完全に除去されることが望まれる。さ
らに、残存ニッケルの影響を抑えるためには、基板を酸
素プラズマやオゾン等によって処理して、島状領域以外
のニッケルを酸化させてしまえばよい。On the other hand, in the former case, such a problem does not occur, but in this case as well, it is desired that the nickel film other than the island portion is completely removed by etching. Further, in order to suppress the influence of residual nickel, the substrate may be treated with oxygen plasma, ozone or the like to oxidize nickel other than the island region.

【００１７】いずれの場合も、基板（コーニング７０５
９）１Ａ上には、厚さ２０００Åの下地酸化珪素膜１Ｂ
をプラズマＣＶＤ法によって形成した。また、アモルフ
ァスシリコン膜１は厚さ２００〜３０００Å、好ましく
は５００〜１５００Åとし、プラズマＣＶＤ法もしくは
減圧ＣＶＤ法によって作製した。アモルファスシリコン
膜は３５０〜４５０℃で０．１〜２時間アニールするこ
とによって水素出しをおこなって、膜中の水素濃度を５
原子％以下にしておくと結晶化しやすかった。図２（Ａ
−１）の場合には、アモルファスシリコン膜１の形成の
前にスパッタ法によってニッケル膜を厚さ５０〜１００
０Å、好ましくは１００〜５００Å堆積し、これをパタ
ーニングして島状ニッケル領域２を形成した。In either case, the substrate (Corning 705
9) On top of 1A, a base silicon oxide film 1B having a thickness of 2000Å
Was formed by the plasma CVD method. Further, the amorphous silicon film 1 has a thickness of 200 to 3000 Å, preferably 500 to 1500 Å, and was produced by a plasma CVD method or a low pressure CVD method. The amorphous silicon film is annealed at 350 to 450 ° C. for 0.1 to 2 hours to release hydrogen, and the hydrogen concentration in the film is adjusted to 5
It was easy to crystallize when the atomic percentage was kept below. Figure 2 (A
In the case of -1), a nickel film having a thickness of 50 to 100 is formed by sputtering before the formation of the amorphous silicon film 1.
0 Å, preferably 100 to 500 Å was deposited and patterned to form the island-shaped nickel region 2.

【００１８】一方、図２（Ａ−２）の場合には、アモル
ファスシリコン膜１の形成の後にスパッタ法によってニ
ッケル膜を厚さ５０〜１０００Å、好ましくは１００〜
５００Å堆積し、これをパターニングして島状ニッケル
領域２を形成した。この様子を上方から見た図面を図１
（Ａ）に示す。On the other hand, in the case of FIG. 2A-2, a nickel film having a thickness of 50 to 1000 Å, preferably 100 to 100, is formed by sputtering after the formation of the amorphous silicon film 1.
500 Å was deposited and patterned to form island-shaped nickel regions 2. A drawing of this situation viewed from above is shown in FIG.
It shows in (A).

【００１９】島状ニッケルは一辺２μｍの正方形で、そ
の間隔は、５〜５０μｍ、例えば２０μｍとした。ニッ
ケルの代わりに珪化ニッケルを用いても同様な効果が得
られる。また、ニッケルの成膜時には基板を１００〜５
００℃、好ましくは１８０〜２５０℃に加熱しておくと
良好な結果が得られた。これは下地の酸化珪素膜とニッ
ケル膜とも密着性が向上することと、酸化珪素とニッケ
ルが反応して、珪化ニッケルが生成するためである。酸
化珪素のかわりに窒化珪素、炭化珪素、珪素を用いても
同様な効果が得られる。The island-shaped nickel is a square having a side length of 2 μm, and its interval is 5 to 50 μm, for example, 20 μm. The same effect can be obtained by using nickel silicide instead of nickel. Also, the substrate is 100 to 5 when the nickel film is formed.
Good results were obtained by heating to 00 ° C, preferably 180 to 250 ° C. This is because the adhesion between the underlying silicon oxide film and the nickel film is improved, and the reaction between silicon oxide and nickel produces nickel silicide. Similar effects can be obtained by using silicon nitride, silicon carbide, or silicon instead of silicon oxide.

【００２０】次に、これを４５０〜６５０℃、例えば５
５０℃で８時間窒素雰囲気中でアニールした。図２
（Ｂ）は、その中間状態で、図２（Ａ）において、端の
ほうにあった島状ニッケル膜からニッケルが珪化ニッケ
ル３Ａとして中央部に進行し、また、ニッケルが通過し
た部分３は結晶シリコンとなっている。やがて、図２
（Ｃ）に示すように２つの島状ニッケル膜から出発した
結晶化がぶつかって、中間に珪化ニッケル３Ａが残っ
て、結晶化が終了する。Next, this is heated at 450 to 650 ° C., for example, 5
Annealing was performed at 50 ° C. for 8 hours in a nitrogen atmosphere. Figure 2
2B is an intermediate state thereof, in FIG. 2A, nickel proceeds from the island-shaped nickel film near the end to the central portion as nickel silicide 3A, and the portion 3 through which nickel has passed is crystallized. It is silicon. Eventually, Figure 2
As shown in (C), the crystallization starting from two island-shaped nickel films collides with each other, leaving nickel silicide 3A in the middle, and the crystallization is completed.

【００２１】図１（Ｂ）は、この状態の基板を上方から
見た様子を示したもので、図２（Ｃ）の珪化ニッケル３
Ａとは、粒界４のことである。さらにアニールを続けれ
ば、ニッケルは粒界４に沿って移動して、これらの島状
ニッケル領域（この段階では原形を留めていることはな
いが）の中間領域５に集まる。FIG. 1B shows a state of the substrate in this state viewed from above, and nickel silicide 3 of FIG. 2C is used.
A is the grain boundary 4. If annealing is further continued, nickel moves along the grain boundaries 4 and collects in the intermediate region 5 of these island-shaped nickel regions (although the original shape is not fixed at this stage).

【００２２】以上の工程で結晶シリコンを得ることがで
きるが、このときに生じる珪化ニッケル３Ａからニッケ
ルが半導体被膜中に拡散することは好ましくない。した
がって、フッ酸もしくは塩酸でエッチングすることが望
まれる。なお、フッ酸、塩酸ともシリコン膜には影響を
与えない。エッチングした様子を図２（Ｄ）に示す。粒
界のあった部分は溝４Ａとなる。この溝を挟むようにＴ
ＦＴの半導体領域（活性層等）を形成することは好まし
くない。ＴＦＴの配置に関しては、その例を図１（Ｃ）
に示すが、半導体領域６は粒界４を横切らないように配
置した。一方、ゲイト配線７は粒界４を横切ってもよ
い。Although crystalline silicon can be obtained through the above steps, it is not preferable that nickel diffuses into the semiconductor film from the nickel silicide 3A produced at this time. Therefore, it is desirable to etch with hydrofluoric acid or hydrochloric acid. Neither hydrofluoric acid nor hydrochloric acid affects the silicon film. The state of etching is shown in FIG. The portion having the grain boundary becomes the groove 4A. T to sandwich this groove
It is not preferable to form a semiconductor region (active layer or the like) of FT. Regarding the arrangement of TFTs, an example thereof is shown in FIG.
, The semiconductor region 6 was arranged so as not to cross the grain boundaries 4. On the other hand, the gate wiring 7 may cross the grain boundary 4.

【００２３】以上の工程で得られた結晶シリコンを用い
てＴＦＴを作製する例を図３および図４に示す。図３
（Ａ）において、中央部のＸは、図２の溝４Ａのあった
場所を意味する。図面に示すように、このＸの部分には
ＴＦＴの半導体領域が横切らないように配置した。すな
わち、図２に示した工程で得られた結晶シリコン膜３を
パターニングして、島状半導体領域１１ａ、１１ｂを形
成した。そして、ＲＦプラズマＣＶＤ法、ＥＣＲプラズ
マＣＶＤ法、スパッタリング法等の方法によってゲイト
絶縁膜として機能する酸化珪素膜１２を形成した。An example of manufacturing a TFT using the crystalline silicon obtained in the above steps is shown in FIGS. Figure 3
In (A), the X at the center means the place where the groove 4A in FIG. 2 was. As shown in the drawing, the semiconductor region of the TFT was arranged so as not to cross the X portion. That is, the crystalline silicon film 3 obtained in the step shown in FIG. 2 was patterned to form the island-shaped semiconductor regions 11a and 11b. Then, the silicon oxide film 12 functioning as a gate insulating film was formed by a method such as an RF plasma CVD method, an ECR plasma CVD method, and a sputtering method.

【００２４】さらに、減圧ＣＶＤ法によって、燐が１×
１０²⁰〜５×１０²⁰ｃｍ^-3ドープされた厚さ３０００〜
６０００Åの多結晶シリコン膜を形成し、これをパター
ニングして、ゲイト電極１３ａ、１３ｂを形成した。
（図３（Ａ））Further, phosphorus is added to 1 × by the low pressure CVD method.
10 ²⁰ -5 × 10 ²⁰ cm ^-3 Doped thickness 3000-
A 6000 Å polycrystalline silicon film was formed and patterned to form gate electrodes 13a and 13b.
(Fig. 3 (A))

【００２５】次に、プラズマドーピング法によって不純
物ドープをおこなった。ドーピングガスとしては、例え
ば、Ｎ型にはフォスフィン（ＰＨ₃ ）を、Ｐ型にはジボ
ラン（Ｂ₂ Ｈ₆ ）を用いた。図ではＮ型ＴＦＴを示す。
加速電圧は、フォスフィンは８０ｋｅＶ、ジボランは６
５ｋｅＶとした。さらに５５０℃で４時間アニールする
ことによって、不純物の活性化をおこない、不純物領域
１４ａ〜１４ｄを形成した。活性化にはレーザーアニー
ルもしくはフラッシュランプアニールのような光エネル
ギーを使用する方法も用いることができる。（図３
（Ｂ））Next, impurity doping was performed by the plasma doping method. As the doping gas, for example, phosphine (PH ₃ ) was used for the N type and diborane (B ₂ H ₆ ) was used for the P type. In the figure, an N-type TFT is shown.
The acceleration voltage is 80 keV for phosphine and 6 for diborane.
It was set to 5 keV. Further, annealing was performed at 550 ° C. for 4 hours to activate the impurities and form the impurity regions 14a to 14d. A method using light energy such as laser annealing or flash lamp annealing can also be used for activation. (Fig. 3
(B))

【００２６】最後に、通常のＴＦＴ作製と同様に層間絶
縁物１５として、厚さ５０００Åの酸化珪素膜を堆積
し、これにコンタクトホールを形成してソース領域、ド
レイン領域に配線・電極１６ａ〜１６ｄを形成した。
（図３（Ｃ））以上の工程によってＴＦＴ（図ではＮチ
ャネル型）が作製された。得られたＴＦＴの電界効果移
動度はＮチャネル型で４０〜６０ｃｍ² ／Ｖｓ、Ｐチャ
ネル型で３０〜５０ｃｍ² ／Ｖｓであった。Finally, a silicon oxide film having a thickness of 5000 Å is deposited as an interlayer insulator 15 and contact holes are formed in the same as in the normal TFT fabrication, and wirings / electrodes 16a to 16d are formed in the source region and the drain region. Was formed.
(FIG. 3 (C)) A TFT (N-channel type in the figure) was manufactured by the above steps. Field-effect mobility of the obtained TFT was 30 to 50 cm ² / Vs at 40~60cm ² / Vs, P-channel type N-channel type.

【００２７】図４には、アルミニウムゲイトのＴＦＴ作
製をおこなった場合を示す。図４（Ａ）において、中央
部のＸは、図２の溝４Ａのあった場所を意味する。図面
に示すように、このＸの部分にはＴＦＴの半導体領域が
横切らないように配置した。すなわち、図２に示した工
程で得られた結晶シリコン膜３をパターニングして、島
状半導体領域２１ａ、２１ｂを形成した。そして、ＲＦ
プラズマＣＶＤ法、ＥＣＲプラズマＣＶＤ法、スパッタ
リング法等の方法によってゲイト絶縁膜として機能する
酸化珪素膜２２を形成した。プラズマＣＶＤ法を採用す
る場合には、原料ガスはＴＥＯＳ（テトラ・エトキシ・
シラン）と酸素を用いると好ましい結果が得られた。そ
して、１％のシリコンを含むアルミニウム膜（厚さ５０
００Å）をスパッタ法によって堆積し、これをパターニ
ングしてゲイト配線・電極２３ａ、２３ｂを形成した。FIG. 4 shows a case in which an aluminum gate TFT is manufactured. In FIG. 4A, the X in the center means the place where the groove 4A in FIG. 2 was. As shown in the drawing, the semiconductor region of the TFT was arranged so as not to cross the X portion. That is, the crystalline silicon film 3 obtained in the step shown in FIG. 2 was patterned to form the island-shaped semiconductor regions 21a and 21b. And RF
A silicon oxide film 22 functioning as a gate insulating film was formed by a method such as plasma CVD method, ECR plasma CVD method, or sputtering method. When the plasma CVD method is adopted, the source gas is TEOS (tetra-ethoxy-
Preferred results have been obtained with (silane) and oxygen. Then, an aluminum film (thickness 50
00Å) was deposited by a sputtering method and patterned to form the gate wiring / electrodes 23a and 23b.

【００２８】次に、基板を３％の酒石酸のエチレングリ
コール溶液に浸し、白金を陰極として、アルミニウム配
線を陽極とし、これに電流を流して陽極酸化をおこなっ
た。電流は最初は、２Ｖ／分で電圧が上昇するように印
加し、２２０Ｖに達したところで電圧を一定とし、電流
が１０μＡ／ｍ² 以下になったところで電流を停止し
た。この結果、厚さ２０００Åの陽極酸化物２４ａ、２
４ｂが形成された。（図４（Ａ））Next, the substrate was dipped in a 3% ethylene glycol solution of tartaric acid, platinum was used as a cathode, and aluminum wiring was used as an anode. A current was passed through this to carry out anodization. The current was initially applied so that the voltage was increased at 2 V / min, the voltage was kept constant when 220 V was reached, and the current was stopped when the current became 10 μA / m ² or less. As a result, the thickness of the anodic oxide 24a of 2000 Å, 2
4b was formed. (Fig. 4 (A))

【００２９】次に、プラズマドーピング法によって不純
物ドープをおこなった。ドーピングガスとしては、Ｎ型
にはフォスフィン（ＰＨ₃ ）を、Ｐ型にはジボラン（Ｂ
₂ Ｈ₆ ）を用いた。図にはＮチャネル型ＴＦＴを示す。
加速電圧は、フォスフィンは８０ｋｅＶ、ジボランは６
５ｋｅＶとした。さらにこれをレーザーアニールするこ
とによって、不純物の活性化をおこない、不純物領域２
５ａ〜２５ｄを形成した。使用したレーザーは、ＫｒＦ
レーザー（波長２４８ｎｍ）で、２５０〜３００ｍＪ／
ｃｍ² のエネルギー密度のレーザー光を５ショット照射
した。（図４（Ｂ））Next, impurity doping was performed by the plasma doping method. As the doping gas, phosphine (PH ₃ ) is used for the N type and diborane (B ₃ ) is used for the P type.
₂ H ₆ ) was used. The figure shows an N-channel TFT.
The acceleration voltage is 80 keV for phosphine and 6 for diborane.
It was set to 5 keV. Further, this is laser-annealed to activate the impurities, and the impurity regions 2
5a-25d were formed. The laser used is KrF
Laser (wavelength 248nm), 250-300mJ /
A laser beam having an energy density of cm ² was irradiated for 5 shots. (Fig. 4 (B))

【００３０】最後に、通常のＴＦＴ作製と同様に層間絶
縁物２６として、厚さ５０００Åの酸化珪素膜を堆積
し、これにコンタクトホールを形成してソース領域、ド
レイン領域に配線・電極２７ａ〜２７ｄを形成した。
（図４（Ｃ））得られたＴＦＴの電界効果移動度はＮチ
ャネル型で６０〜１２０ｃｍ² ／Ｖｓ、Ｐチャネル型で
５０〜９０ｃｍ² ／Ｖｓであった。また、このＴＦＴを
用いて作製されたシフトレジスタではドレイン電圧１７
Ｖで６ＭＨｚ、２０Ｖで１１ＭＨｚでの動作が確認され
た。Finally, a silicon oxide film having a thickness of 5000 Å is deposited as an interlayer insulator 26 and contact holes are formed in the same as in the normal TFT fabrication, and wiring / electrodes 27a to 27d are formed in the source region and the drain region. Was formed.
(FIG. 4 (C)) field-effect mobility of the obtained TFT was 50~90cm ² / Vs in the N-channel type 60~120cm ² / Vs, a P-channel type. In addition, a shift register manufactured using this TFT has a drain voltage of 17
Operation at 6 MHz at V and 11 MHz at 20 V was confirmed.

【００３１】〔実施例２〕 図５には、図４と同様にア
ルミニウムゲイトのＴＦＴ作製をおこなった場合を示
す。ただし、ここではアモルファスシリコンを活性層と
して用いた。図５（Ａ）に示すように、基板３１上に下
地酸化珪素膜３２を堆積し、さらに厚さ２０００〜３０
００Åのアモルファスシリコン膜３３を堆積した。アモ
ルファスシリコン膜には適当な量のＰ型もしくはＮ型不
純物を混入させておいてもよい。そして、上記に示した
ように島状のニッケルもしくは珪化ニッケル被膜３４
Ａ、３４Ｂを形成し、この状態で５５０℃、４時間アニ
ールすることによってアモルファスシリコン膜を結晶化
させた。[Embodiment 2] FIG. 5 shows a case where an aluminum gate TFT is manufactured similarly to FIG. However, here, amorphous silicon was used as the active layer. As shown in FIG. 5A, a base silicon oxide film 32 is deposited on the substrate 31, and the thickness of 2000 to 30 is further increased.
A 00Å amorphous silicon film 33 was deposited. An appropriate amount of P-type or N-type impurities may be mixed in the amorphous silicon film. Then, as described above, the island-shaped nickel or nickel silicide coating 34 is formed.
A and 34B were formed, and an amorphous silicon film was crystallized by annealing in this state at 550 ° C. for 4 hours.

【００３２】次に、このようにして得られた結晶シリコ
ン膜を図５（Ｂ）に示すようにパターニングした。この
とき、図の中央部（ニッケルもしくは珪化ニッケル被膜
３４Ａ、３４Ｂの中間部）のシリコン膜にはニッケルが
多量に含まれているので、これを除くようにパターニン
グして、島状シリコン領域３５Ａ、３５Ｂを形成した。
さらに、その上に実質真性なアモルファスシリコン膜３
６を堆積した。その後、図５（Ｃ）に示すようにゲイト
絶縁膜３７として窒化珪素、酸化珪素等の材料で被膜を
形成し、ゲイト電極３８をアルミニウムによって形成
し、図４の場合と同様に陽極酸化をおこない、イオンド
ーピング法によって不純物を拡散させて不純物領域３９
Ａ、３９Ｂを形成する。さらに、層間絶縁物４０を堆積
し、コンタクトホールを形成し、金属電極４１Ａ、４１
Ｂをソース、ドレインに形成してＴＦＴが完成する。こ
のＴＦＴでは活性層の厚さに比べて、ソース、ドレイン
の部分の半導体膜が厚く、また、抵抗率が小さいことが
特徴で、この結果、ソース、ドレイン領域の抵抗が減少
し、ＴＦＴの特性が向上する。また、コンタクトの形成
も容易である。Next, the crystalline silicon film thus obtained was patterned as shown in FIG. 5 (B). At this time, since a large amount of nickel is contained in the silicon film in the center portion (intermediate portion of nickel or nickel silicide coatings 34A, 34B) in the drawing, patterning is performed so as to remove it, and the island-shaped silicon region 35A, 35B was formed.
Furthermore, a substantially intrinsic amorphous silicon film 3 is formed thereon.
6 was deposited. After that, as shown in FIG. 5C, a film is formed as the gate insulating film 37 with a material such as silicon nitride or silicon oxide, and the gate electrode 38 is formed with aluminum, and anodization is performed as in the case of FIG. The impurity region 39 by diffusing the impurities by the ion doping method.
A and 39B are formed. Further, an interlayer insulator 40 is deposited, contact holes are formed, and metal electrodes 41A, 41
The TFT is completed by forming B on the source and drain. This TFT is characterized in that the semiconductor film in the source and drain portions is thicker and the resistivity is smaller than the thickness of the active layer. As a result, the resistance in the source and drain regions is reduced, and the TFT characteristics Is improved. Moreover, the formation of contacts is easy.

【００３３】〔実施例３〕 図６には、ＣＭＯＳ型のＴ
ＦＴ作製をおこなった場合を示す。図６（Ａ）に示すよ
うに、基板５１上に下地酸化珪素膜５２を堆積し、さら
に厚さ１０００〜１５００Åのアモルファスシリコン膜
５３を堆積した。そして、上記に示したように島状のニ
ッケルもしくは珪化ニッケル被膜５４を形成し、この状
態で５５０℃でアニールする。この工程によって、珪化
シリコン領域５５が成長し、結晶化が進行する。４時間
のアニールによって、図６（Ｂ）に示すように、アモル
ファスシリコン膜は結晶シリコンに変化する。また、結
晶化の進行によって珪化シリコン５９Ａ、５９Ｂは端に
追いやられる。[Third Embodiment] FIG. 6 shows a CMOS type T
The case where FT fabrication is performed is shown. As shown in FIG. 6A, a base silicon oxide film 52 was deposited on a substrate 51, and an amorphous silicon film 53 having a thickness of 1000 to 1500Å was further deposited. Then, as described above, the island-shaped nickel or nickel silicide film 54 is formed and annealed at 550 ° C. in this state. By this step, the silicon silicide region 55 grows and crystallization proceeds. By the annealing for 4 hours, the amorphous silicon film is changed to crystalline silicon as shown in FIG. Further, the silicon silicides 59A and 59B are driven to the edge due to the progress of crystallization.

【００３４】次に、このようにして得られた結晶シリコ
ン膜を図６（Ｂ）に示すようにパターニングして島状シ
リコン領域５６を形成した。このとき、島状領域の両端
はニッケルの濃度が大きいことに注意すべきである。島
状シリコン領域形成後、ゲイト絶縁膜５７、ゲイト電極
５８Ａ、５８Ｂを形成した。Next, the crystalline silicon film thus obtained was patterned as shown in FIG. 6B to form island-shaped silicon regions 56. At this time, it should be noted that both ends of the island region have a high nickel concentration. After forming the island-shaped silicon region, the gate insulating film 57 and the gate electrodes 58A and 58B were formed.

【００３５】その後、図５（Ｃ）に示すように、イオン
ドーピング法によって不純物を拡散させてＮ型の不純物
領域６０ＡとＰ型の不純物領域６０Ｂを形成する。この
際には、例えば、Ｎ型不純物として燐（ドーピングガス
はフォスフィンＰＨ₃ ）を用い、６０〜１１０ｋＶの加
速電圧で全面にドーピングをおこない、次に、フォトレ
ジストでＮチャネル型ＴＦＴの領域を覆って、Ｐ型不純
物、例えばホウ素（ドーピングガスはジボランＢ₂ Ｈ
₆ ）を用い、４０〜８０ｋＶの加速電圧でドーピングす
ればよい。After that, as shown in FIG. 5C, impurities are diffused by an ion doping method to form N-type impurity regions 60A and P-type impurity regions 60B. At this time, for example, phosphorus (doping gas is phosphine PH ₃ ) is used as an N-type impurity, the entire surface is doped with an accelerating voltage of 60 to 110 kV, and then a photoresist is used to cover the N-channel TFT region. P-type impurities such as boron (the doping gas is diborane B ₂ H
₆ ) may be used for doping with an acceleration voltage of 40 to 80 kV.

【００３６】ドーピング終了後、図４の場合と同様にレ
ーザー光の照射によって、ソース、ドレインの活性化を
おこない、さらに、層間絶縁物６１を堆積し、コンタク
トホールを形成し、金属電極６２Ａ、６２Ｂ、６２Ｃを
ソース、ドレインに形成してＴＦＴが完成する。After the doping is completed, the source and drain are activated by irradiation with laser light as in the case of FIG. 4, and further, an interlayer insulator 61 is deposited, contact holes are formed, and metal electrodes 62A and 62B are formed. , 62C are formed on the source and drain to complete the TFT.

【００３７】〔実施例４〕 本実施例は、実施例３の工
程において、５５０℃、４時間の加熱による結晶化工程
の後に、さらにレーザー光を照射し、結晶シリコン膜の
結晶性をさらに向上させる構成に関する。図７に本実施
例のＣＭＯＳ型のＴＦＴの作製工程を示す。まず図７
（Ａ）に示すように、基板５１上に下地酸化珪素膜５２
をスパッタ法により２０００Åの厚さに堆積した。さら
に厚さ１０００〜１５００Åのアモルファスシリコン膜
５３をプラズマＣＶＤ法で堆積した。そして、島状のニ
ッケルもしくは珪化ニッケル被膜５４を形成した。Example 4 In this example, after the crystallization step by heating at 550 ° C. for 4 hours in the step of Example 3, laser light is further irradiated to further improve the crystallinity of the crystalline silicon film. Regarding the configuration to be. FIG. 7 shows a process of manufacturing a CMOS type TFT of this embodiment. First, Fig. 7
As shown in (A), a base silicon oxide film 52 is formed on the substrate 51.
Was deposited to a thickness of 2000Å by the sputtering method. Further, an amorphous silicon film 53 having a thickness of 1000 to 1500 Å was deposited by the plasma CVD method. Then, an island-shaped nickel or nickel silicide film 54 was formed.

【００３８】そして窒素雰囲気中において５５０℃、４
時間のアニールを行なった。この工程によって、珪化シ
リコン領域５５が成長し、結晶化が進行する。次に、こ
のようにして得られた結晶シリコン膜を図７（Ｂ）に示
すようにパターニングして島状シリコン領域５６を形成
した。Then, in a nitrogen atmosphere, 550 ° C., 4
Annealed for time. By this step, the silicon silicide region 55 grows and crystallization proceeds. Next, the crystalline silicon film thus obtained was patterned as shown in FIG. 7B to form island-shaped silicon regions 56.

【００３９】さらにＫｒＦエキシマレーザー光（波長２
４８ｎｍ、パルス幅２０ｎｓｅｃ）７１を照射した。照
射条件は、２５０ｍＪ／ｃｍ² で２ショトとした。照射
パワーとしては、膜厚、基板温度、等の条件を考慮して
２００〜４００ｍＪ／ｃｍ²とすればよい。また、レー
ザー光としては、ＸｅＣｌレーザー（波長３０８ｎ
ｍ）、ＡｒＦレーザー（波長１９３ｎｍ）等も用いるこ
とができる。Further, KrF excimer laser light (wavelength 2
Irradiation with 71 nm (48 nm, pulse width 20 nsec). The irradiation conditions were 250 mJ / cm ² and 2 shots. The irradiation power may be 200 to 400 mJ / cm ² in consideration of conditions such as the film thickness and the substrate temperature. As the laser light, a XeCl laser (wavelength 308n
m), ArF laser (wavelength 193 nm), etc. can also be used.

【００４０】また、レーザー光の照射と同等の効果を得
ることのできる強光を照射するのでもよい。特に赤外光
の照射によるＲＴＡ（ラピット・サーマル・アニール）
は、シリコンに赤外光を選択的に吸収させることができ
るので、効果的なアニールを行なうことができる。な
お、パターニング工程の前にレーザー光の照射を行なう
のでもよい。以上のようにして結晶性の良好なシリコン
膜を得ることができる。このような処理を施した結果、
熱アニールによって結晶化していたシリコン膜５３はよ
り結晶性の良好なシリコン膜となった。一方、結晶化し
ていなかった領域（図示せず）においてもレーザー照射
の結果、多結晶性の膜が得られ、膜の変質が観測された
が、結晶性は良くないことがラマン分光法によって明ら
かになった。また、透過型電子顕微鏡による観察では結
晶化しないままレーザーが照射され、結晶化した膜は小
さな結晶が無数に形成されているのに対し、本発明によ
って、結晶化した後、レーザー照射された膜５３は結晶
の方向のそろった比較的大きな結晶が観察された。Further, strong light may be applied which can obtain the same effect as the irradiation of laser light. RTA (rapid thermal anneal) by irradiation of infrared light
Since silicon can selectively absorb infrared light, effective annealing can be performed. Note that laser light irradiation may be performed before the patterning step. As described above, a silicon film having good crystallinity can be obtained. As a result of such processing,
The silicon film 53 that had been crystallized by the thermal annealing became a silicon film with better crystallinity. On the other hand, even in a region that was not crystallized (not shown), laser irradiation resulted in a polycrystalline film, and alteration of the film was observed, but it was revealed by Raman spectroscopy that the crystallinity was not good. Became. Further, in observation with a transmission electron microscope, the laser is irradiated without being crystallized, and the crystallized film has numerous small crystals formed, whereas according to the present invention, the laser-irradiated film is crystallized. In 53, a relatively large crystal having the same crystal orientation was observed.

【００４１】その後、シリコンを主成分とするゲイト電
極５８Ａ、５８Ｂを形成した。そして図７（Ｃ）に示す
ように、イオンドーピング法によって不純物を拡散させ
てＮ型の不純物領域６０ＡとＰ型の不純物領域６０Ｂを
形成した。この際には、例えば、Ｎ型不純物として燐
（ドーピングガスはフォスフィンＰＨ₃ ）を用い、６０
〜１１０ｋＶの加速電圧で全面にドーピングをおこな
い、次に、フォトレジストでＮチャネル型ＴＦＴの領域
を覆って、Ｐ型不純物、例えばホウ素（ドーピングガス
はジボランＢ₂ Ｈ₆ ）を用い、４０〜８０ｋＶの加速電
圧でドーピングすればよい。After that, gate electrodes 58A and 58B containing silicon as a main component were formed. Then, as shown in FIG. 7C, impurities were diffused by an ion doping method to form N-type impurity regions 60A and P-type impurity regions 60B. At this time, for example, phosphorus (doping gas is phosphine PH ₃ ) is used as the N-type impurity, and 60
The entire surface is doped with an accelerating voltage of ˜110 kV, and then a photoresist is used to cover the region of the N-channel TFT, and P-type impurities such as boron (doping gas is diborane B ₂ H ₆ ) are used for 40-80 kV. It is sufficient to dope with the acceleration voltage.

【００４２】ドーピング終了後、レーザー光の照射によ
って、ソース、ドレインの活性化を行い、さらに層間絶
縁物６１を堆積し、コンタクトホールを形成し、金属電
極６２Ａ、６２Ｂ、６２Ｃをソース、ドレインに形成し
てＴＦＴが完成する。本実施例で示したように、結晶化
を助長する触媒元素を導入することにより、５５０℃、
４時間程度の低温短時間の結晶化工程とレーザー光の照
射によるアニール工程とを併用することにより、結晶性
の良好の結晶シリコン膜を得ることができる。そしてこ
のような結晶シリコン膜を用いてＴＦＴを作製すること
により、高性能なＴＦＴを得ることができる。すなわ
ち、実施例１によって得られたＮチャネル型ＴＦＴで
は、電界効果移動度（モビリティー）は、４０〜６０ｃ
ｍ² ／Ｖｓ（シリコンゲイト型、図３参照）、あるいは
６０〜１２０ｃｍ² ／Ｖｓ（アルミゲイト型、図４参
照）、しきい値電圧は３〜８Ｖであったが、本実施例で
得られたＮチャネル型ＴＦＴのモビリティーは１５０〜
２００ｃｍ² ／Ｖｓ、しきい値電圧は０．５〜１．５Ｖ
であり、モビリティーが大幅に向上したことと、しきい
値電圧のばらつきが減少したことが注目される。After the doping is completed, the source and the drain are activated by irradiation with a laser beam, an interlayer insulator 61 is further deposited, contact holes are formed, and metal electrodes 62A, 62B and 62C are formed on the source and the drain. Then, the TFT is completed. As shown in this example, by introducing a catalytic element that promotes crystallization, 550 ° C.
By using the crystallization process at a low temperature for a short time of about 4 hours and the annealing process by irradiation with laser light in combination, a crystalline silicon film having good crystallinity can be obtained. A high-performance TFT can be obtained by manufacturing a TFT using such a crystalline silicon film. That is, the N-channel TFT obtained in Example 1 has a field effect mobility (mobility) of 40 to 60 c.
m ² / Vs (silicon gate type, see FIG. 3) or 60 to 120 cm ² / Vs (aluminum gate type, see FIG. 4), the threshold voltage was 3 to 8 V, which was obtained in this example. The mobility of N-channel TFT is 150 ~
200 cm ² / Vs, threshold voltage is 0.5 to 1.5 V
It is noteworthy that the mobility is significantly improved and the variation in the threshold voltage is reduced.

【００４３】このような特性は従来は、アモルファスシ
リコン膜のレーザー結晶化によってのみ可能であった
が、従来のレーザー結晶化では、得られるシリコン膜の
特性のばらつきが大きく、また、結晶化には４００℃以
上の温度で、３５０ｍＪ／ｃｍ² 以上の高いレーザーエ
ネルギーの照射が必要であり、量産性に問題があった。
この点、本実施例では、基板温度、エネルギー密度とも
それより小さい値で十分であるため、量産性に関しては
問題がなかった。さらに、ばらつきは従来の熱アニール
による固相成長結晶化法と同程度であるため、得られる
ＴＦＴも特性の揃ったものであった。In the past, such characteristics were possible only by laser crystallization of an amorphous silicon film, but in conventional laser crystallization, the characteristics of the obtained silicon film vary greatly, and crystallization is not possible. Irradiation with high laser energy of 350 mJ / cm ² or more is required at a temperature of 400 ° C. or more, which causes a problem in mass productivity.
In this regard, in the present embodiment, since the values of the substrate temperature and the energy density lower than those are sufficient, there was no problem in mass productivity. Further, since the variation is about the same as that of the conventional solid-phase growth crystallization method by thermal annealing, the obtained TFT had uniform characteristics.

【００４４】なお、本発明ではＮｉの濃度が低いとシリ
コン膜の結晶化が不十分であり、ＴＦＴの特性が良くな
かった。しかしながら、本実施例では仮にシリコン膜の
結晶性が不十分であっても、その後のレーザー照射によ
ってそれを補うことができるので、Ｎｉの濃度が低くと
もＴＦＴの特性が低下することはなかった。このため、
デバイスの活性層領域におけるニッケル濃度をさらに低
くすることができ、デバイスの電気的安定性や信頼性の
上から極めて好ましい構成とすることができる。In the present invention, when the concentration of Ni was low, the crystallization of the silicon film was insufficient and the TFT characteristics were not good. However, in this example, even if the crystallinity of the silicon film is insufficient, it can be compensated by the subsequent laser irradiation, so that the characteristics of the TFT were not deteriorated even if the concentration of Ni was low. For this reason,
The nickel concentration in the active layer region of the device can be further reduced, and the structure can be made extremely preferable from the viewpoint of electrical stability and reliability of the device.

【００４５】〔実施例５〕 本実施例は、アモルファス
シリコンの結晶化を助長する触媒元素を溶液に含有さ
せ、この溶液をアモルファスシリコン膜上に塗布するこ
とにより、触媒元素をアモルファスシリコン膜に導入す
る構成に関する。さらに本実施例は、触媒元素を選択的
に導入し、該導入領域より触媒元素が導入されなかった
領域へと結晶成長を行なわすことにより、触媒元素の濃
度が少ない結晶性シリコン膜を得る方法に関する。[Embodiment 5] In this embodiment, a catalyst element that promotes crystallization of amorphous silicon is contained in a solution, and this solution is applied onto the amorphous silicon film to introduce the catalyst element into the amorphous silicon film. Related to the configuration. Further, the present example is a method of obtaining a crystalline silicon film having a low concentration of the catalyst element by selectively introducing the catalyst element and performing crystal growth from the introduction region to the region where the catalyst element was not introduced. Regarding

【００４６】図８に本実施例の作製工程の概略を示す。
また図８において、図２と同符号の部分は図２と同一の
箇所を示す。まず、ガラス基板（コーニング７０５９、
１０ｃｍ角）上に下地の酸化珪素膜１Ｂを２０００Åの
厚さにスパッタ法で形成し、さらにプラズマＣＶＤ法に
よりアモルファスシリコン膜１を１０００Åの厚さに成
膜した。次にマスクとなる酸化珪素膜８０を２０００Å
の厚さに成膜した。この酸化珪素膜８０の膜厚について
は、発明者等の実験によると５００Åでも問題がないこ
とを確認しており、膜質が緻密であれば更に薄くても良
いと思われる。FIG. 8 shows an outline of the manufacturing process of this embodiment.
Further, in FIG. 8, the parts having the same reference numerals as those in FIG. 2 indicate the same parts as in FIG. First, a glass substrate (Corning 7059,
An underlying silicon oxide film 1B was formed to a thickness of 2000 Å by a sputtering method, and an amorphous silicon film 1 was formed to a thickness of 1000 Å by a plasma CVD method. Next, a silicon oxide film 80 serving as a mask is 2,000 liters.
Was deposited to a thickness of. Regarding the film thickness of the silicon oxide film 80, it has been confirmed by experiments by the inventors that there is no problem even if it is 500 Å, and it is considered that the film thickness may be further reduced if the film quality is dense.

【００４７】そして通常のフォトリソパターニング工程
によって、必要とするパターンに酸化珪素膜８０をパー
ニングした。そして、酸素雰囲気中における紫外線の照
射で薄い酸化珪素膜８２を露呈したアモルファスシリコ
ン膜１の表面に成膜した。この酸化珪素膜８２の作製
は、酸素雰囲気中でＵＶ光を５分間照射することによっ
て行なわれる。なおこの酸化珪素膜８２の厚さは２０〜
５０Å程度と考えられる。（図８（Ａ））Then, the silicon oxide film 80 was patterned into a required pattern by a normal photolithographic patterning process. Then, a thin silicon oxide film 82 was formed on the surface of the exposed amorphous silicon film 1 by irradiation of ultraviolet rays in an oxygen atmosphere. The silicon oxide film 82 is manufactured by irradiating UV light for 5 minutes in an oxygen atmosphere. The silicon oxide film 82 has a thickness of 20 to
It is considered to be around 50Å. (Figure 8 (A))

【００４８】この酸化珪素膜は、後の工程において塗布
される溶液の濡れ性を良くするためのものである。この
状態において、酢酸塩溶液中にニッケルを１００ｐｐｍ
（重量換算）添加した酢酸塩溶液を５ｍｌ滴下（１０ｃ
ｍ角基板の場合）した。またこの際、スピナー８４で５
０ｒｐｍで１０秒のスピンコートを行い、基板表面全体
に均一な水膜８３を形成させた。さらにこの状態で５分
間保持した後スピナー８４を用いて２０００ｒｐｍ、６
０秒のスピンドライを行った。なおこの保持は、スピナ
ー上において０〜１５０ｒｐｍの回転をさせながら行な
ってもよい。（図８（Ａ））This silicon oxide film is for improving the wettability of the solution applied in the subsequent step. In this state, 100 ppm of nickel was added to the acetate solution.
(Weight conversion) 5 ml of the added acetate solution was added dropwise (10c
In the case of m-square substrate). Also, at this time, 5 with the spinner 84
Spin coating was performed at 0 rpm for 10 seconds to form a uniform water film 83 on the entire surface of the substrate. After holding this state for 5 minutes, spinner 84 is used to rotate at 2000 rpm for 6 minutes.
Spin drying for 0 seconds was performed. This holding may be performed while rotating the spinner at 0 to 150 rpm. (Figure 8 (A))

【００４９】上記工程によって、８５で示される領域に
ニッケルが導入されることになる。そして３００〜５０
０度の温度で加熱処理を行い、８５で示す領域の表面に
珪化ニッケルを生成させた。次にマスクである酸化珪素
膜８０を取り除き、５５０度（窒素雰囲気）、４時間の
加熱処理を施すことにより、アモルファスシリコン膜８
０の結晶化を行った。この際、ニッケルが導入された領
域８５からニッケルが導入されなった領域へと横方向
（基板に平行な方向）に結晶成長が行われる。勿論ニッ
ケルが直接導入された領域においても結晶化が行なわれ
る。By the above steps, nickel will be introduced into the region indicated by 85. And 300-50
A heat treatment was performed at a temperature of 0 ° C. to form nickel silicide on the surface of the area indicated by 85. Next, the silicon oxide film 80, which is a mask, is removed, and heat treatment is performed for 4 hours at 550 ° C. (nitrogen atmosphere), whereby the amorphous silicon film 8 is formed.
0 crystallization was performed. At this time, crystal growth is performed in the lateral direction (direction parallel to the substrate) from the region 85 into which nickel has been introduced to the region into which nickel has not been introduced. Of course, crystallization is performed even in the region where nickel is directly introduced.

【００５０】ここでは、熱処理を加えて８５で示す領域
の表面に珪化ニッケル膜を生成させ、その後に酸化珪素
膜８０を取り除いたが、酸化珪素膜８０を取り除かず
に、５５０度、４時間の加熱処理を行い、結晶化をさせ
る場合は、珪化ニッケル膜を生成させる工程を行わなく
てよい。この場合は、結晶化工程の後に酸化珪素膜８０
を取り除けばよい。Here, a heat treatment is applied to form a nickel silicide film on the surface of the region indicated by 85, and then the silicon oxide film 80 is removed. However, without removing the silicon oxide film 80, the temperature is set to 550 ° C. for 4 hours. When heat treatment is performed for crystallization, the step of forming a nickel silicide film may not be performed. In this case, the silicon oxide film 80 is formed after the crystallization process.
Should be removed.

【００５１】図８（Ｂ）に示すのは、結晶化が進行する
中間状態を示す。これは、端のほうに導入されたニッケ
ルが珪化ニッケル３Ａとして中央部に進行し、また、ニ
ッケルが通過した部分３は結晶シリコンとなっている状
態を示す。さらに結晶化が進行すると、図８（Ｃ）に示
すように２つのニッケルが導入された領域８５から出発
した結晶化がぶつかって、中間に珪化ニッケル３Ａが残
って、結晶化が終了する。FIG. 8B shows an intermediate state in which crystallization progresses. This shows a state in which nickel introduced into the end progresses to the central portion as nickel silicide 3A, and the portion 3 through which nickel passes is crystalline silicon. When the crystallization further progresses, as shown in FIG. 8C, the crystallization starting from the region 85 into which the two nickels are introduced collides with each other, leaving nickel silicide 3A in the middle, and the crystallization ends.

【００５２】以上の工程で結晶シリコンを得ることがで
きるが、このときに生じる珪化ニッケル３Ａからニッケ
ルが半導体被膜中に拡散することは好ましくない。そこ
で、フッ酸もしくは塩酸で、３Ａの領域をエッチングし
た。エッチングした様子を図８（Ｄ）に示す。粒界のあ
った部分は溝４Ａとなる。Although crystalline silicon can be obtained through the above steps, it is not preferable that nickel diffused into the semiconductor film from the nickel silicide 3A produced at this time. Therefore, the region 3A was etched with hydrofluoric acid or hydrochloric acid. The state of etching is shown in FIG. The portion having the grain boundary becomes the groove 4A.

【００５３】図８（Ｃ）において、領域８６が領域８５
から横方向に結晶化が行われた領域である。この８６で
示される領域のニッケル濃度を図９に示す。図９に示す
のは、ＳＩＭＳで結晶化工程が終了した結晶シリコン膜
の８６で示される領域の深さ方向のニッケル濃度分布を
計測したものである。またニッケルが直接導入された領
域８５におけるニッケルの濃度は図９に示す濃度分布よ
りさらに１桁以上高い値を示すことが確認されている。
このようにして得られた結晶性シリコン膜を用いて、実
施例１と同様な方法でＴＦＴを作製した。In FIG. 8C, the area 86 is the area 85.
Is a region where crystallization is performed in the lateral direction. The nickel concentration in the area indicated by 86 is shown in FIG. FIG. 9 shows the nickel concentration distribution in the depth direction of the region indicated by 86 of the crystalline silicon film which has been crystallized by SIMS. Further, it has been confirmed that the nickel concentration in the region 85 into which nickel is directly introduced has a value higher by one digit or more than the concentration distribution shown in FIG.
Using the crystalline silicon film thus obtained, a TFT was manufactured in the same manner as in Example 1.

【００５４】なお、このようにして得られた結晶性シリ
コン膜に実施例４のようにレーザーもしくはそれと同等
な強光の照射によって、結晶性をさらに改善せしめるこ
とは有効である。実施例４においてはシリコン膜中のニ
ッケル濃度が比較的高かったために、レーザー照射によ
って、シリコン膜中のニッケルが析出して０．１〜１０
μｍ程度の珪化ニッケルの粒がシリコン膜内に形成さ
れ、膜のモフォロジーが悪化した。しかしながら、本実
施例では、実施例１および２よりもはるかにニッケルの
濃度を低減せしめることが可能であるため、珪化ニッケ
ルの析出はなく、レーザー照射によって膜が荒れること
も防げた。It is effective to further improve the crystallinity of the crystalline silicon film thus obtained by irradiating it with a laser or strong light equivalent thereto as in Example 4. In Example 4, since the nickel concentration in the silicon film was comparatively high, the nickel in the silicon film was precipitated by laser irradiation and the concentration was 0.1-10.
Grains of nickel silicide of about μm were formed in the silicon film, and the morphology of the film was deteriorated. However, in this example, the concentration of nickel could be reduced much more than in Examples 1 and 2, so that nickel silicide was not deposited and the film was prevented from being roughened by laser irradiation.

【００５５】図９に示されるニッケル濃度は、溶液中の
ニッケル濃度を制御することによって、制御することが
できる。本実施例においては、溶液中のニッケル濃度を
１００ｐｐｍとしたが、これを１０ｐｐｍとしても結晶
化が可能なことが判明している。この場合、図９で示さ
れる図８の領域８６のニッケル濃度をさらに１桁下げる
ことができる。しかしながら、溶液中のニッケル濃度を
少なくすると、横方向への結晶成長距離が短くなるとい
う問題がある。The nickel concentration shown in FIG. 9 can be controlled by controlling the nickel concentration in the solution. In this example, the nickel concentration in the solution was set to 100 ppm, but it has been found that crystallization is possible even when the nickel concentration is set to 10 ppm. In this case, the nickel concentration in the region 86 of FIG. 8 shown in FIG. 9 can be lowered by one digit. However, when the nickel concentration in the solution is reduced, there is a problem that the crystal growth distance in the lateral direction becomes short.

【００５６】以上のようにして結晶化が行なわれた結晶
シリコン膜はそのままＴＦＴの活性層に利用することが
できる。特に８６で示される領域を用いてＴＦＴの活性
層を形成することはその触媒元素濃度の低いことから極
めて有用である。本実施例においては、触媒元素を含ま
せた溶液として、酢酸塩溶液を用いたが、広く水溶液、
有機溶媒溶液等を用いることができる。ここで触媒元素
は化合物として含まれていなくても単に分散させること
により含ませるのでもよい。The crystalline silicon film crystallized as described above can be used as it is for the active layer of the TFT. In particular, it is extremely useful to form the active layer of the TFT by using the region indicated by 86 because the catalyst element concentration is low. In this embodiment, an acetate solution was used as the solution containing the catalytic element, but it was widely used as an aqueous solution.
An organic solvent solution or the like can be used. Here, the catalyst element may not be contained as a compound, but may be contained simply by dispersing.

【００５７】触媒元素を含ませる溶媒としては、極性溶
媒である水、アルコール、酸、アンモニアから選ばれた
ものを用いることができる。触媒としてニッケルを用
い、このニッケルを極性溶媒に含ませる場合、ニッケル
はニッケル化合物として導入される。このニッケル化合
物としては、代表的には臭化ニッケル、酢酸ニッケル、
蓚酸ニッケル、炭酸ニッケル、塩化ニッケル、沃化ニッ
ケル、硝酸ニッケル、硫酸ニッケル、蟻酸ニッケル、ニ
ッケルアセチルアセトネ−ト、４−シクロヘキシル酪酸
ニッケル、酸化ニッケル、水酸化ニッケルから選ばれた
ものが用いられる。The solvent containing the catalytic element may be selected from polar solvents such as water, alcohols, acids and ammonia. When nickel is used as a catalyst and this nickel is included in the polar solvent, nickel is introduced as a nickel compound. The nickel compound is typically nickel bromide, nickel acetate,
A material selected from nickel oxalate, nickel carbonate, nickel chloride, nickel iodide, nickel nitrate, nickel sulfate, nickel formate, nickel acetylacetonate, nickel 4-cyclohexylbutyrate, nickel oxide and nickel hydroxide is used.

【００５８】また溶媒としては、無極性溶媒であるベン
ゼン、トルエン、キシレン、四塩化炭素、クロロホル
ム、エーテルから選ばれたものを用いることができる。
この場合はニッケルはニッケル化合物として導入され
る。このニッケル化合物としては代表的には、ニッケル
アセチルアセトネ−ト、２−エチルヘキサン酸ニッケル
から選ばれたものを用いることができる。The solvent used may be a nonpolar solvent selected from benzene, toluene, xylene, carbon tetrachloride, chloroform and ether.
In this case nickel is introduced as a nickel compound. As the nickel compound, one selected from nickel acetylacetonate and nickel 2-ethylhexanoate can be typically used.

【００５９】また触媒元素を含有させた溶液に界面活性
剤を添加することも有用である。これは、被塗布面に対
する密着性を高め吸着性を制御するためである。この界
面活性剤は予め被塗布面上に塗布するのでもよい。また
触媒元素としてニッケル単体を用いる場合には、酸に溶
かして溶液とする必要がある。It is also useful to add a surfactant to the solution containing the catalytic element. This is to enhance the adhesion to the surface to be coated and control the adsorptivity. This surfactant may be applied on the surface to be coated in advance. When nickel alone is used as the catalyst element, it needs to be dissolved in acid to form a solution.

【００６０】以上述べたのは、触媒元素であるニッケル
が完全に溶解した溶液を用いる例であるが、ニッケルが
完全に溶解していなくとも、ニッケル単体あるいはニッ
ケルの化合物からなる粉末が分散媒中に均一に分散した
エマルジョンの如き材料を用いてもよい。または酸化膜
形成用の溶液を用いるのでもよい。このような溶液とし
ては、東京応化工業株式会社のＯＣＤ(Ohka Diffusion
Source）を用いることができる。このＯＣＤ溶液を用い
れば、被形成面上に塗布し、２００℃程度でベークする
ことで、簡単に酸化珪素膜を形成できる。また不純物を
添加することも自由であるので、利用することができ
る。The above description is an example of using a solution in which nickel, which is a catalytic element, is completely dissolved. However, even if nickel is not completely dissolved, powder of nickel simple substance or a nickel compound is in the dispersion medium. A material such as an emulsion uniformly dispersed in the above may be used. Alternatively, a solution for forming an oxide film may be used. Examples of such a solution include OCD (Ohka Diffusion) of Tokyo Ohka Kogyo Co., Ltd.
Source) can be used. Using this OCD solution, a silicon oxide film can be easily formed by applying it on the surface to be formed and baking it at about 200 ° C. In addition, it is possible to add impurities so that they can be used.

【００６１】なおこれらのことは、触媒元素としてニッ
ケル以外の材料を用いた場合であっても同様である。ま
た、溶液として２−エチルヘキサン酸ニッケルのトルエ
ン溶液の如き無極性溶媒を用いることで、非晶質珪素膜
表面に直接塗布することができる。この場合にはレジス
ト塗布の際に使用されている密着剤の如き材料を予め塗
布することは有効である。しかし塗布量が多過ぎる場合
には逆に非晶質珪素中への触媒元素の添加を妨害してし
まうために注意が必要である。The same applies to the case where a material other than nickel is used as the catalyst element. Further, by using a nonpolar solvent such as a solution of nickel 2-ethylhexanoate in toluene as a solution, the solution can be directly applied to the surface of the amorphous silicon film. In this case, it is effective to pre-apply a material such as an adhesive used when applying the resist. However, if the coating amount is too large, the addition of the catalytic element into the amorphous silicon will be hindered, and therefore caution must be exercised.

【００６２】溶液に含ませる触媒元素の量は、その溶液
の種類にも依存するが、概略の傾向としてはニッケル量
として溶液に対して２００ｐｐｍ〜１ｐｐｍ、好ましく
は５０ｐｐｍ〜１ｐｐｍ（重量換算）とすることが望ま
しい。これは、結晶化終了後における膜中のニッケル濃
度や耐フッ酸性に鑑みて決められる値である。なお本実
施例においては、アモルファスシリコン膜の上表面に触
媒元素を含有した溶液を塗布する例を示したが、アモル
ファスシリコン膜の成膜前に下地膜上に触媒元素を含有
した溶液を塗布するのでもよい。The amount of the catalytic element contained in the solution depends on the kind of the solution, but the general tendency is to set the amount of nickel to 200 ppm to 1 ppm, preferably 50 ppm to 1 ppm (weight conversion) with respect to the solution. Is desirable. This is a value determined in consideration of the nickel concentration in the film and the hydrofluoric acid resistance after completion of crystallization. In this example, the example in which the solution containing the catalytic element is applied to the upper surface of the amorphous silicon film is shown, but the solution containing the catalytic element is applied to the base film before forming the amorphous silicon film. May be

【００６３】〔実施例６〕 本実施例は、本発明を用い
てＴＦＴを作製する際の触媒元素の添加領域と結晶化領
域、およびＴＦＴの活性層（チャネル領域）、コンタク
トホールの位置関係に関する。以下には、マクティブマ
トリクスの画素部分を例にして説明する。図１０に本実
施例のＴＦＴの作製工程を示す。まず図１０（Ａ）に示
すように、基板９１上に下地酸化珪素膜９２をスパッタ
法により２０００Åの厚さに堆積した。さらに厚さ３０
０〜１５００Å、例えば、８００Åのアモルファスシリ
コン膜９３をプラズマＣＶＤ法で堆積した。そして、厚
さ２００〜２０００Å、例えば、３００Åの酸化珪素膜
９４を形成し、これに孔９６ａ、９６ｂを形成して、こ
れをマスクとした。そして、スパッタ法もしくは実施例
５のごときスピン塗布法によって、極めて薄いニッケル
膜もしくはニッケル化合物膜９５を全面に形成した。[Embodiment 6] This embodiment relates to a positional relationship between a catalytic element addition region and a crystallization region, a TFT active layer (channel region), and a contact hole when a TFT is manufactured using the present invention. . The pixel portion of the Mactive matrix will be described below as an example. FIG. 10 shows a manufacturing process of the TFT of this embodiment. First, as shown in FIG. 10A, a base silicon oxide film 92 was deposited on a substrate 91 to a thickness of 2000 Å by a sputtering method. Further thickness 30
An amorphous silicon film 93 having a thickness of 0 to 1500 Å, for example, 800 Å was deposited by the plasma CVD method. Then, a silicon oxide film 94 having a thickness of 200 to 2000 Å, for example, 300 Å is formed, and holes 96a and 96b are formed in the silicon oxide film 94, which is used as a mask. Then, an extremely thin nickel film or nickel compound film 95 was formed on the entire surface by the sputtering method or the spin coating method as in the fifth embodiment.

【００６４】そして窒素雰囲気中において５５０℃、４
時間のアニールを行なった。この工程によって、アモル
ファスシリコン膜は孔９６ａ、９６ｂの直下の部分９７
ａ、９７ｂが珪化物となり、そこから結晶化が進行しシ
リコン領域９８ａ、９８ｂが成長した。その先端部分は
ニッケル濃度の高い領域９９ａ、９９ｂであった。（図
１０（Ｂ））十分に結晶化が進行した状態では孔９６ａ
と９６ｂから進行した結晶化がその中間で衝突し、この
状態で結晶化が停止した。結晶化の衝突した部分にはニ
ッケルの濃度の高い領域９９ａが残された。この状態
で、さらに実施例４のようにエキシマレーザー等によっ
て光アニールをおこなってもよい。（図１０（Ｃ））次
に、このようにして得られた結晶シリコン膜を図１０
（Ｄ）に示すようにパターニングして島状シリコン領域
１００を形成した。シリコン領域１００の中にはニッケ
ル濃度の高い領域９７ａの一部と９９ｃが残されてい
る。さらに、プラズマＣＶＤ法によって厚さ７００〜２
０００Å、例えば、１２００Åの酸化珪素膜１０１を形
成し、これをゲイト絶縁膜とした。（図１０（Ｄ））Then, in a nitrogen atmosphere at 550 ° C., 4
Annealed for time. By this step, the amorphous silicon film is formed in the portion 97 immediately below the holes 96a and 96b.
a and 97b became silicide, crystallization proceeded from there, and silicon regions 98a and 98b grew. The tip portions were regions 99a and 99b having a high nickel concentration. (FIG. 10 (B)) When the crystallization is sufficiently advanced, the holes 96a are formed.
And 96b collided in the middle, and the crystallization stopped in this state. A region 99a having a high nickel concentration was left in the portion where the crystallization collided. In this state, optical annealing may be further performed by an excimer laser or the like as in the fourth embodiment. (FIG. 10 (C)) Next, the crystalline silicon film thus obtained is shown in FIG.
The island-shaped silicon region 100 was formed by patterning as shown in FIG. In the silicon region 100, a part of the nickel-rich region 97a and 99c are left. Further, the thickness is 700 to 2 by the plasma CVD method.
A silicon oxide film 101 of 000 Å, for example, 1200 Å was formed and used as a gate insulating film. (Figure 10 (D))

【００６５】その後、実施例１と同じ手段を用いて、ア
ルミニウムによってゲイト電極１０２を形成した。ゲイ
ト電極の周囲には厚さ１０００〜５０００Åの陽極酸化
膜１０３を形成した。そして、イオンドーピング法によ
って不純物を拡散させてＮ型の不純物領域１０４、１０
５を形成した。この際には、図にも示したように、ニッ
ケル濃度の高い領域９７ａ、９９ｃがゲイト電極の直下
の部分（チャネル領域）に位置しないよう、ゲイト電極
の位置を決定しなければならない。（図１０（Ｅ）After that, the gate electrode 102 was formed of aluminum by using the same means as in Example 1. An anodized film 103 having a thickness of 1000 to 5000 Å was formed around the gate electrode. Then, the N-type impurity regions 104 and 10 are formed by diffusing the impurities by the ion doping method.
5 was formed. At this time, as shown in the figure, the position of the gate electrode must be determined so that the regions 97a and 99c having a high nickel concentration are not located in the portion (channel region) immediately below the gate electrode. (Fig. 10 (E)

【００６６】ドーピング終了後、レーザー光の照射によ
って、ソース、ドレインの活性化を行い、さらに層間絶
縁物１０６を堆積し、スパッタ法によって、厚さ５００
〜１５００Å、例えば８００Åの透明導電体被膜を形成
し、これをパターニング・エッチングすることによって
画素電極１０７を形成した。さらに、層間絶縁物１０６
にコンタクトホールを形成し、金属電極１０８、１０９
をＴＦＴのソース、ドレインに形成してＴＦＴが完成し
た。コンタゥトホールの形成の際には、コンタクトホー
ルをニッケル濃度の高い領域９７ａ、９９ｃを避けて形
成することが望ましい。このためには、コンタクトホー
ルはニッケル添加のための孔９６ａ、９６ｂと極力重な
らないように設計すればよい。このような設計をおこな
うのは、ニッケルの濃度の高い領域ではフッ化水素系の
溶液に対して、ニッケルを有しないシリコン膜に比較し
てエッチングされやすく、コンタクトホールの形成の際
に、シリコン膜がオーバーエッチされてしまい、コンタ
クト不良を生じやすいからである。図では、左側のコン
タクトはニッケル濃度の高い領域９７ａと一部、重なっ
ているが、電極のうち、少なくとも一部は、ニッケルの
添加された領域でない領域とコンタクトしていることが
望ましい。After the doping is completed, the source and the drain are activated by irradiating the laser beam, the interlayer insulator 106 is further deposited, and the thickness of 500 is obtained by the sputtering method.
A transparent conductor film having a thickness of ˜1500 Å, for example 800 Å, was formed, and the pixel electrode 107 was formed by patterning and etching the film. Further, the interlayer insulator 106
A contact hole is formed in the metal electrode 108, 109
Are formed on the source and drain of the TFT to complete the TFT. When forming the contact hole, it is desirable to form the contact hole while avoiding the regions 97a and 99c having a high nickel concentration. For this purpose, the contact hole may be designed so as not to overlap the holes 96a and 96b for adding nickel as much as possible. Such a design is performed in a region having a high concentration of nickel because it is more likely to be etched by a hydrogen fluoride-based solution than a silicon film having no nickel, and a silicon film is formed when a contact hole is formed. Is over-etched and a contact failure is likely to occur. In the figure, the contact on the left side partially overlaps with the nickel-rich region 97a, but it is desirable that at least part of the electrode is in contact with a region that is not a region to which nickel is added.

【００６７】[0067]

【発明の効果】以上、述べたように、本発明はアモルフ
ァスシリコン結晶化の低温化、短時間化を促進するとい
う意味で画期的なものであり、また、そのための設備、
装置、手法は極めて一般的で、かつ量産性に優れたもの
であるので、産業にもたらす利益は図りしえないもので
ある。INDUSTRIAL APPLICABILITY As described above, the present invention is epoch-making in the sense that it accelerates the crystallization of amorphous silicon at a low temperature and in a short time.
Since the devices and methods are extremely general and are excellent in mass productivity, the benefits to the industry are immeasurable.

【００６８】例えば、従来の固相成長法においては、少
なくとも２４時間のアニールが必要とされたために、１
枚当たりの基板処理時間を２分とすれば、アニール炉は
１５本も必要とされたのであるが、本発明によって、４
時間以内に短縮することができたので、アニール炉の数
を１／６以下に削減することができる。このことによる
生産性の向上、設備投資額の削減は、基板処理コストの
低下につながり、ひいてはＴＦＴ価格の低下とそれによ
る新規需要の喚起につながるものである。このように本
発明は工業上、有益であり、特許されるにふさわしいも
のである。For example, since the conventional solid phase growth method requires annealing for at least 24 hours,
If the substrate processing time per sheet was 2 minutes, 15 annealing furnaces were required.
Since it can be shortened within the time, the number of annealing furnaces can be reduced to 1/6 or less. The improvement in productivity and the reduction in capital investment resulting from this result in a reduction in the substrate processing cost, which in turn leads to a reduction in the TFT price and thereby a new demand. As described above, the present invention is industrially useful and is suitable for patent.

【図面の簡単な説明】[Brief description of drawings]

【図１】 実施例の工程の上面図を示す。（結晶化と
ＴＦＴの配置）FIG. 1 shows a top view of a process of an example. (Crystallization and placement of TFT)

【図２】 実施例の工程の断面図を示す。（選択的に
結晶化する工程）FIG. 2 is a sectional view showing a process of an example. (Step of selectively crystallizing)

【図３】 実施例の工程の断面図を示す。（実施例１
参照）FIG. 3 is a sectional view showing a process of the example. (Example 1
reference)

【図４】 実施例の工程の断面図を示す。（実施例１
参照）FIG. 4 is a sectional view showing a process of the example. (Example 1
reference)

【図５】 実施例の工程の断面図を示す。（実施例２
参照）FIG. 5 is a sectional view showing a process of the example. (Example 2
reference)

【図６】 実施例の工程の断面図を示す。（実施例３
参照）FIG. 6 is a sectional view showing a process of the example. (Example 3
reference)

【図７】 実施例の工程の断面図を示す。（実施例４
参照）FIG. 7 shows a cross-sectional view of a process of an example. (Example 4
reference)

【図８】 実施例の工程の断面図を示す。（実施例５
参照）FIG. 8 is a sectional view showing a process of the example. (Example 5
reference)

【図９】 結晶シリコン膜中のニッケル濃度を示す。
（実施例５参照）FIG. 9 shows a nickel concentration in a crystalline silicon film.
(See Example 5)

【図１０】 実施例の工程の断面図を示す。（実施例６
参照）FIG. 10 shows a cross-sectional view of a process of an example. (Example 6
reference)

【符号の説明】[Explanation of symbols]

１ ・・・アモルファスシリコン ２ ・・・島状ニッケル膜 ３ ・・・結晶シリコン ４ ・・・粒界 ５ ・・・結晶化の進行していない領域 ６ ・・・半導体領域 ７ ・・・ゲイト配線 1 ... Amorphous silicon 2 ... Island nickel film 3 ... Crystal silicon 4 ... Grain boundary 5 ... Area where crystallization is not progressing 6 ... Semiconductor area 7 ... Gate wiring

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁵ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/324 Ｚ 8617−4Ｍ (72)発明者 山崎 舜平 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内 (72)発明者 竹村 保彦 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. ⁵ Identification number Reference number within the agency FI Technical indication location H01L 21/324 Z 8617-4M (72) Inventor Shunpei Yamazaki 398 Hase, Atsugi, Kanagawa Prefecture Co., Ltd. Inside the Semiconductor Energy Laboratory (72) Inventor Yasuhiko Takemura Inside the Semiconductor Energy Laboratory 398 Hase, Atsugi City, Kanagawa Prefecture

Claims (10)

【特許請求の範囲】[Claims] 【請求項１】 基板上に選択的にニッケル、鉄、コバル
ト、白金、パラジウムの少なくとも１つを含有する物体
を形成する第１の工程と、前記工程後、実質的にアモル
ファス状態のシリコン膜を形成する第２の工程と、第２
の工程の後に基板をアニールする第３の工程と、前記シ
リコン膜を島状にパターニングする第４の工程とを有す
ることを特徴とする半導体装置の製造方法。1. A first step of selectively forming an object containing at least one of nickel, iron, cobalt, platinum and palladium on a substrate, and a silicon film in a substantially amorphous state after the step. Second step of forming and second
After the above step, there is provided a third step of annealing the substrate, and a fourth step of patterning the silicon film into an island shape. 【請求項２】 請求項１において、第３の工程の以後に
基板をフッ酸もしくは塩酸を含有する酸によって処理す
る第４の工程を有することを特徴とする半導体装置の製
造方法。2. The method of manufacturing a semiconductor device according to claim 1, further comprising a fourth step of treating the substrate with an acid containing hydrofluoric acid or hydrochloric acid after the third step. 【請求項３】 請求項１において、第３の工程の後、レ
ーザーもしくはそれと同等な強光を照射する工程を有す
ることを特徴とする半導体装置の製造方法。3. The method for manufacturing a semiconductor device according to claim 1, further comprising a step of irradiating a laser or strong light equivalent thereto after the third step. 【請求項４】 基板上に実質的にアモルファス状態のシ
リコン膜を形成する第１の工程と、前記工程後、選択的
にニッケル、鉄、コバルト、白金、パラジウムの少なく
とも１つを含有する物体を形成する第２の工程と、第２
の工程の後に基板をアニールする第３の工程と、前記シ
リコン膜を島状にパターニングする第４の工程とを有す
ることを特徴とする半導体装置の製造方法。4. A first step of forming a substantially amorphous silicon film on a substrate, and after the step, an object selectively containing at least one of nickel, iron, cobalt, platinum and palladium. Second step of forming and second
After the above step, there is provided a third step of annealing the substrate, and a fourth step of patterning the silicon film into an island shape. 【請求項５】 請求項４において、第３の工程の以後に
基板をフッ酸もしくは塩酸を含有する酸によって処理す
る第４の工程を有することを特徴とする半導体装置の製
造方法。5. The method of manufacturing a semiconductor device according to claim 4, further comprising a fourth step of treating the substrate with an acid containing hydrofluoric acid or hydrochloric acid after the third step. 【請求項６】 請求項１において、第３の工程の後、レ
ーザーもしくはそれと同等な強光を照射する工程を有す
ることを特徴とする半導体装置の製造方法。6. The method of manufacturing a semiconductor device according to claim 1, further comprising a step of irradiating a laser or strong light equivalent thereto after the third step. 【請求項７】 １×１０¹⁵原子／ｃｍ³ 以上５原子％以
下の水素と、１×１０¹⁵原子／ｃｍ³ 以上１原子％以下
のニッケル、鉄、コバルト、白金、パラジウムを有する
シリコン膜上に、絶縁膜を介してゲイト電極が設けられ
ていることを特徴とする薄膜トランジスタ。7. A silicon film having 1 × 10 ¹⁵ atoms / cm ³ or more and 5 at% or less of hydrogen and 1 × 10 ¹⁵ atoms / cm ³ or more and 1 at% or less of nickel, iron, cobalt, platinum or palladium. A thin film transistor, characterized in that a gate electrode is provided on the substrate via an insulating film. 【請求項８】 １×１０¹⁵原子／ｃｍ³ 以上５原子％以
下の水素と、１×１０¹⁵原子／ｃｍ³ 以上１原子％以下
のニッケル、鉄、コバルト、白金を有するシリコン半導
体によって構成されたソースおよび／またはドレインを
有することを特徴とする薄膜トランジスタ。8. A silicon semiconductor containing 1 × 10 ¹⁵ atoms / cm ³ or more and 5 at% or less of hydrogen and 1 × 10 ¹⁵ atoms / cm ³ or more and 1 at% or less of nickel, iron, cobalt, or platinum. Thin film transistor having an open source and / or drain. 【請求項９】 チャネル領域はニッケル、鉄、コバル
ト、白金、パラジウムの添加された領域および結晶成長
の終端領域を含まないこと特徴とする薄膜トランジス
タ。9. The thin film transistor, wherein the channel region does not include a region to which nickel, iron, cobalt, platinum, or palladium is added and a termination region of crystal growth. 【請求項１０】 ソース、ドレインと金属配線のコンタ
クト部の少なくとも一部は、ニッケル、鉄、コバルト、
白金、パラジウムの添加された領域および結晶成長の終
端領域以外の領域であること特徴とする薄膜トランジス
タ。10. A source, a drain, and at least a part of a contact portion of a metal wiring, nickel, iron, cobalt,
A thin film transistor characterized by being a region other than a region to which platinum and palladium are added and a crystal growth termination region.