JPH0629279A - 電子回路およびその作製方法 - Google Patents
電子回路およびその作製方法Info
- Publication number
- JPH0629279A JPH0629279A JP28235292A JP28235292A JPH0629279A JP H0629279 A JPH0629279 A JP H0629279A JP 28235292 A JP28235292 A JP 28235292A JP 28235292 A JP28235292 A JP 28235292A JP H0629279 A JPH0629279 A JP H0629279A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- gate electrode
- wirings
- aluminum oxide
- anode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
- Formation Of Insulating Films (AREA)
Abstract
線表面を酸化することを特徴とする電子回路の作製に際
して、全ての箇所において均一な厚さの陽極酸化膜を形
成し、また、簡単なエッチング処理によって必要な配線
パターンを得るための回路配置とその作製方法を提供す
る。 【構成】 通電用のアルミニウム配線の幅を、末端にい
くにつれて細くした陽極酸化配線を形成し、また、後に
エッチングあるいはコンタクトを設ける必要のある箇所
に関しては、フォトニース等の有機コーティング材料に
よって被覆して陽極酸化がおこらないようにし、陽極酸
化後、前記有機コーティング材料を除去して、非酸化面
を露出させる。
Description
表示装置等のアクティブマトリクス、あるいはその他の
電子回路およびその作製方法に関する。
導体集積回路のゲイトの材料はシリコンを中心とした材
料が使用された。これはゲイト電極と半導体チャネルと
のエネルギー差が小さいという物性的な特徴に加えて、
耐熱性があるため、ソース/ドレインを自己整合(セル
フアライン)的に形成できるからである。これとは逆
に、それまで主流であったアルミニウムのゲイトは、耐
熱性がないため、セルフアラインプロセスに適さず、配
線抵抗が低いという特徴にもかかわらず、次第に用いら
れなくなった。
技術等を用いることによって、アルミニウムゲイトであ
っても、セルフアラインプロセスが採用できることを明
らかにし、なおかつ、ゲイト電極あるいはそれに接続す
る配線(これらは、互いに明確に区別できるものではな
いので、以下では、ゲイト電極配線と総称する)の表面
に、陽極酸化法によって、耐蝕性、耐圧性に優れた酸化
アルミニウム被膜を形成することによって、配線層間の
電気的分離を確実におこなえることと、酸化アルミニウ
ムを利用して、ゲイトとソース/ドレインにオフセット
領域を形成できることを示した(特願平3−34033
6、同4−30220、同4−34194)。
かの問題点もあった。例えば、陽極酸化をおこなって
も、場所によって、その酸化膜の密着性がさまざまで、
一部には剥離してしまうことがあった。また、酸化アル
ミニウムは耐蝕性が著しく強いため、通常のウェットエ
ッチングやドライエッチングではなかなか除去できなか
った。そして、酸化アルミニウムは酸化珪素とのエッチ
ングの選択比が著しく大きく、酸化アルミニウムをエッ
チングしている間に周辺の酸化珪素等の材料まで、著し
くエッチングされてしまうことがあった。特に、複雑な
回路を構成する場合には、いくつものトランジスタのゲ
イト電極配線を1つの配線に接続して、陽極酸化をおこ
なうのであるが、そのための配線は後に除去されるべき
ものであり、その酸化アルミニウムで被覆された配線を
除去することは困難であった。また、これらのゲイト電
極配線の限られた部分にコンタクトを形成しようとした
際に、周辺の材料までもが浸食されてしまうことは回路
の作製に大きな制約となった。
30に記述されるように、レーザー光のごとき、高エネ
ルギーの電磁波をエッチング箇所に集中的に照射して、
その部分の酸化アルミニウムと下地のゲイト電極配線を
除去してしまう方法を提案した。しかしながら、このよ
うな方法では、下地のゲイト電極配線までもが除去さ
れ、あるいは相当なダメージを受け、コンタクトを形成
することはほとんど不可能であった。
たものであり、陽極酸化アルミゲイトのトランジスタを
安定して作製する作製方法、およびそれに適した回路配
置を提案せんとするものである。
極酸化アルミゲイトトランジスタの作製においては、
陽極酸化膜の剥離た密着性のばらつき、 陽極酸化
後の不要な配線の除去とコンタクトホールの形成、とい
う2つの問題点があった。このうち、に関しては、本
発明人等の研究の結果、ゲイト電極配線にいたる配線の
最適化をおこなえばよいことが明らかになった。すなわ
ち、従来は、配線の幅に関しては特に考慮されていなか
ったため、ゲイト電極配線間で電位が異なっていた。こ
れは、ゲイト電極配線にいたる電流の通路を考慮しなか
ったためである。そして、このような状況では、陽極酸
化が同じように進展しても、配線幅に占める陽極酸化膜
の厚さは線幅の細い所の方が太い所よりも早い段階で大
きくなり、結果的にその違いが密着性のばらつきをもた
らし、剥離に至ったのである。そこで、本発明は図1
(A)に示すように、ゲイト電極配線にいたる配線をそ
の幅によって階層化した。
の広い幹線配線13とし、そこから、幹線配線よりは幅
の狭い支線配線5を設け、さらに、末端のゲイト電極配
線6というようにした。このような回路配置によって、
末端のゲイト電極配線の間での陽極酸化の進展の違いは
著しく抑えられ、各ゲイト電極配線の陽極酸化膜の密着
性をほぼ一定とすることができた。
は、のちにエッチングされたり、コンタクトが形成され
る箇所を有機コーティング材料で被覆し、陽極酸化され
ないようにした。有機コーティング材料としては、例え
ばフォトニース等でよい。このような有機コーティング
材料は適切な溶媒によって簡単に除去される。特に、陽
極酸化に耐えられるだけの耐酸化性があることが望まし
い。
属配線が露出されるので、そのエッチングは容易であ
り、また、コンタクトを形成するにも何ら問題がない。
特にコンタクトを形成するにあたっては、層間絶縁物を
形成した後、通常のようにコンタクトホールを形成し
て、コンタクトを設ければよい。以下に実施例を示し、
さらに本発明を説明する。
示す。図1は上面から見た様子であり、図2は本発明の
工程をわかりやすくするために工程ごとの概念的な断面
を描いたものである。したがって、図2は図1の特定の
部分の断面というわけではない。
ラスを使用した。そして、下地の酸化珪素膜2を厚さ1
00nmだけ、スパッタ法によって形成した。さらに、
アモルファスシリコン被膜をプラズマCVD法によって
150nmだけ形成した。これを600℃で60時間、
窒素雰囲気中でアニールし、再結晶化させた。さらに、
これをパターニングして、島状の半導体領域3を複数形
成した。
雰囲気中でのスパッタ法によって、ゲイト酸化膜4を厚
さ115nmだけ堆積し、次に、電子ビーム蒸着によっ
てアルミニウム被膜(厚さ500nm)を形成して、こ
れをパターニングし、第1の配線5、第2の配線13お
よびゲイト電極配線6を形成した。ここで、第1の配線
は本発明でいう支線配線であり、第2の配線は幹線配線
である。これらの配線の幅は、第1の配線は4μm、第
2の配線は10μmとした。このようにして、薄膜トラ
ンジスタ(TFT)の外形を整えた。このときのTFT
のチャネルの大きさは、長さを2μm、幅を12μmと
した。
%の硝酸と燐酸の混合したものを用いた。例えばエッチ
ングの温度を40℃としてときは配線(アルミニウム)
のエッチングレートは225nm/分であった。ここま
での様子は図1(A)および図2(A)に示される。
0)をスピンコータによって、塗布した。回転数は25
00rpmであった。そして、このフォトニースをパタ
ーニングした。この場合には、第1の配線5と第2の配
線13の全面に残存させた。そして、上記配線13、
5、6に電気を通じ、陽極酸化法によって、フォトニー
スの塗布されていないゲイト電極配線の周囲(上面およ
び側面)に酸化アルミニウムの被膜8を形成した。陽極
酸化は、3%の酒石酸のエチレングリコール溶液を5%
アンモニアで中和して、pHを7.0±0.2とした溶
液を使用しておこなった。まず、溶液中に陰極として白
金を浸し、さらにTFTを基板ごと浸して、第2の配線
13を電源の陽極に接続した。温度は25±2℃に保っ
た。
cm2 の電流を流し、電圧が250Vに達したら、電圧
を一定に保ったまま通電し、電流が0.005mA/c
m2になったところで電流を止め、陽極酸化を終了させ
た。このようにして得られた陽極酸化膜の厚さは320
nmであった。ここまでで得られた回路の状態を図1
(B)および図2(B)に示す。
3にN型の不純物領域(ソース/ドレイン)9aあるい
はP型の不純物領域9bを形成した。N型のドーパント
としてはリンイオンを使用し、イオンエネルギーは70
〜100keV、リンの濃度は1〜5×1013cm-2と
した。また、P型のドーパントとしては、BF3 + を使
用した。ドーズ量、加速エネルギーはリンのドーピング
と同じ条件とした。このイオン注入によって、ソース、
ドレイン領域9はゲイト電極とかさならない部分(オフ
セット領域)が酸化アルミニウムの厚さ(約300n
m)だけ形成されたものと推定される。
アニールをおこなった。レーザーはKrFエキシマーレ
ーザーを用い、例えば350mJ/cm2 のパワー密度
のレーザーパルスを50ショット照射した。このレーザ
ーアニールによって、イオン注入でアモルファス化した
部分の再結晶化がなされた。ここまでで得られた回路の
状態を図1(C)および図2(C)に示す。
1の配線の一部および第2の配線の全部を除去して、C
MOSゲイトアレーを多数形成した。第1の配線の一部
は、5aで示すように残存させた。その後、図2(D)
に示すように、酸化珪素のスパッタ成膜によって層間絶
縁物10を形成し、公知のフォトリソグラフィー技術に
よって、半導体領域3上にコンタクトホール11a、1
1bを形成し、また、同時に第1の配線5a上にもコン
タクトホール12を形成した。もちろん、必ずしも同時
に形成されなければならないのではなく、必要に応じ
て、これらのコンタクトホールは独立に形成してもよ
い。その後、金属被膜を選択的に形成すれば、半導体回
路が完成する。
お、上面から見た配線パターンは図1と実質的に同一で
ある。
ガラスを使用した。そして、下地の酸化珪素膜22を厚
さ100nmだけ、スパッタ法によって形成した。さら
に、アモルファスシリコン被膜をLPCVD法によって
50nmだけ形成した。これにパルスレーザーを照射し
て、結晶化させた。レーザーとしては、例えば、KrF
エキシマーレーザーを用いた。エネルギー密度は150
〜350mJ/cm2、好ましくは250〜300mJ
/cm2 が適当であった。さらに、これをパターニング
して、島状の半導体領域23を複数形成した。
雰囲気中でのスパッタ法によって、ゲイト酸化膜24を
厚さ115nmだけ堆積し、次に、電子ビーム蒸着によ
ってアルミニウム被膜(厚さ500nm)を形成して、
これをパターニングし、第1の配線25およびゲイト電
極配線26を形成した。このようにして、薄膜トランジ
スタ(TFT)の外形を整えた。このときのTFTのチ
ャネルの大きさは、長さを2μm、幅を12μmとし
た。
%の硝酸と燐酸の混合したものを用いた。例えばエッチ
ングの温度を40℃としてときは配線(アルミニウム)
のエッチングレートは225nm/分であった。ここま
での様子は図3(A)に示される。
0)をスピンコータによって、塗布した。回転数は25
00rpmであった。そして、このフォトニースをパタ
ーニングし、図3(B)に示すように、配線25上にの
み残存させた。そして、上記配線25、26に電気を通
じ、陽極酸化法によって、フォトニースの塗布されてい
ないゲイト電極配線の周囲(上面および側面)に酸化ア
ルミニウムの被膜28を形成した。陽極酸化は、3%の
酒石酸のエチレングリコール溶液を5%アンモニアで中
和して、pHを7.0±0.2とした溶液を使用してお
こなった。まず、溶液中に陰極として白金を浸し、さら
にTFTを基板ごと浸して、配線を電源の陽極に接続し
た。温度は25±2℃に保った。
cm2 の電流を流し、電圧が250Vに達したら、電圧
を一定に保ったまま通電し、電流が0.005mA/c
m2になったところで電流を止め、陽極酸化を終了させ
た。このようにして得られた陽極酸化膜の厚さは320
nmであった。ここまでで得られた回路の状態を図3
(B)に示す。
23にN型の不純物領域(ソース/ドレイン)29aあ
るいはP型の不純物領域29bを形成した。N型のドー
パントとしてはリンイオンを使用し、イオンエネルギー
は70〜100keV、リンの濃度は1〜5×1013c
m-2とした。また、P型のドーパントとしては、BF3
+ を使用した。ドーズ量、加速エネルギーはリンのドー
ピングと同じ条件とした。このイオン注入によって、ソ
ース、ドレイン領域29はゲイト電極とかさならない部
分(オフセット領域)が酸化アルミニウムの厚さ(約3
00nm)だけ形成されたものと推定される。この工程
は、イオンを質量分離できない、プラズマドーピング
(イオンドーピングともいう)によっておこなってもよ
いし、他の適切なドーピング方法でおこなってもよい。
アニールをおこなった。この際には実施例1とは異なっ
て、基板の裏面からレーザーを照射した(図3(C)参
照)。レーザーはXeClエキシマーレーザー(波長3
08nm)もしくはXeFエキシマーレーザー(波長3
50nm)を用いた。ここで、レーザーを選択するにあ
たっては、基板(ここではコーニング7059)の光透
過性を考慮しなければならない。石英であればKrFレ
ーザー(波長248nm)でもよかった。本実施例で
は、図3(C)のように裏面からレーザーを照射し、例
えば350mJ/cm2 のパワー密度のレーザーパルス
を10ショット照射した。このレーザーアニールによっ
て、イオン注入でアモルファス化した部分の再結晶化が
なされた。
アニールによっておこなうという点では実施例1と同じ
であるが、2回目のレーザーアニールを基板の裏面から
おこなうということによって、不純物領域とチャネル形
成領域の連続的な接続の形成を目的とする。不連続な境
界による欠陥については後述する。しかしながら、裏面
だけから、レーザー照射をおこなった場合には、シリコ
ン層の基板側のみがよく結晶化されて、不純物領域の全
域にゆきわたらない場合がある。より確実に結晶化をお
こなうには、両面からレーザー照射をおこなえばよい。
を照射した場合には、陽極酸化されていない領域と陽極
酸化された領域の界面で熱膨張率の違いから配線が剥離
する現象が観測されたが、裏面にはそのような違いがな
いので、裏面からの照射では配線の剥離が抑制された。
図3(D)に示すように、酸化珪素のスパッタ成膜によ
って層間絶縁物30を形成し、公知のフォトリソグラフ
ィー技術によって、半導体領域23上にコンタクトホー
ル31a、31bを形成し、また、同時に配線25a上
にもコンタクトホール32を形成した。もちろん、必ず
しも同時に形成されなければならないのではなく、必要
に応じて、これらのコンタクトホールは独立に形成して
もよい。その後、金属被膜を選択的に形成すれば、半導
体回路が完成する。
4に示す。図4(A)は、不純物領域の活性化のレーザ
ー照射を、上面からおこなった場合の素子特性である
が、初期特性(図中にてaで示す)は良好であるが、ゲ
イトに25〜30Vのパルスを連続的に印加すると、b
で示すように劣化してしまった。これは、不純物領域と
チャネル形成領域の界面が不連続的で接合が弱く、長時
間の電圧印加によってダングリングボンドをターミネイ
トしていた水素等が離脱したためと考えられる。
場合には、初期特性(図中にcで示す)も100時間後
の特性(図中にdで示す)も変化がなかった。このよう
に裏面からレーザー照射することの効果が確かめられ
た。
化アルミゲイトトランジスタの配線パターニングを従来
のトランジスタの場合と同じ程度に容易におこなえるよ
うになった。特に、本発明は微細加工に有利であると考
えられる。というのは、酸化アルミニウムは、レーザー
エッチング等の特殊な方法以外の通常のドライエッチン
グプロセスでは除去できなかったので、主としてウェッ
トエッチングによっておこなっていた。しかしながら、
ウェットエッチングでは微細加工が困難であったので、
作製される素子も集積度の低いものであった。本発明に
よって、ドライエッチングプロセスが使用できるように
なり、微細加工が可能となり、また、歩留りを向上させ
ることができた。
ジスタについて記述した。これは、例えば液晶表示装置
のアクティブマトリクス等に利用されるのであるが、こ
のことは、何も本発明を、半導体基板上のトランジス
タ、すなわち、通常の半導体集積回路の作製に利用でき
ないことを主張するものではない。むしろ、本発明によ
って半導体基板上にレーザーアニールプロセスを利用し
て、低温で半導体集積回路を作製すれば、その素子の特
性は従来のシリコンゲイトのものよりも優れたものとな
る。また、半導体基板上の絶縁層上にTFTを形成する
際にも本発明は有効である。このように、本発明は広く
半導体回路の作製に必要な基盤技術であり、その工業的
価値は大である。
面図)
面図)
面図)
Claims (3)
- 【請求項1】 基板上に形成されたゲイト電極配線は、
該ゲイト電極配線より幅の大きな第1の配線に接続さ
れ、さらに第1の配線は該第1の配線よりも幅の大きな
第2の配線に接続されており、前記ゲイト電極配線、第
1の配線、第2の配線はアルミニウムを主成分とする金
属材料によって、同一工程で形成されたことを特徴とす
る電子回路。 - 【請求項2】 基板上に形成されたゲイト電極配線もし
くはそれに接続する配線に選択的に有機コーティング材
料を形成し、前記ゲイト電極配線もしくはそれに接続す
る配線に、電解液中で電流を通じて、陽極酸化をおこな
う工程と、前記ゲイト電極配線もしくはそれに接続する
配線のうち有機コーティング材料で覆われた部分の一部
をエッチングする工程とを有することを特徴とする電子
回路の作製方法。 - 【請求項3】 請求項2において、さらに、不純物を注
入する工程と、基板の裏面からレーザーを照射する工程
とを有することを特徴とする電子回路の作製方法。
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28235292A JP3150792B2 (ja) | 1992-05-09 | 1992-09-28 | 電子回路の作製方法 |
US08/053,227 US5576225A (en) | 1992-05-09 | 1993-04-28 | Method of forming electric circuit using anodic oxidation |
KR1019930007911A KR0119467B1 (ko) | 1992-05-09 | 1993-05-08 | 전자회로 |
CN 93106335 CN1033769C (zh) | 1992-05-09 | 1993-05-08 | 电子电路 |
US08/460,426 US5677559A (en) | 1992-05-09 | 1995-06-02 | Electric circuit and method for forming the same |
CN96103218A CN1115722C (zh) | 1992-05-09 | 1996-01-29 | 一种薄膜型绝缘栅场效应晶体管的制造方法 |
KR97015859A KR0142107B1 (en) | 1992-05-09 | 1997-04-28 | Method of forming electric circuit using anodic oxidation |
US08/885,872 US5972742A (en) | 1992-05-09 | 1997-06-30 | Method of making thin film transistor with anodic oxidation |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14331992 | 1992-05-09 | ||
JP4-143319 | 1992-05-09 | ||
JP28235292A JP3150792B2 (ja) | 1992-05-09 | 1992-09-28 | 電子回路の作製方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000375075A Division JP3405971B2 (ja) | 1992-05-09 | 2000-12-08 | 薄膜トランジスタの作製方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0629279A true JPH0629279A (ja) | 1994-02-04 |
JP3150792B2 JP3150792B2 (ja) | 2001-03-26 |
Family
ID=26475084
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28235292A Expired - Fee Related JP3150792B2 (ja) | 1992-05-09 | 1992-09-28 | 電子回路の作製方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP3150792B2 (ja) |
CN (1) | CN1033769C (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5703744A (en) * | 1995-05-25 | 1997-12-30 | Sharp Kabushiki Kaisha | Circuit substrate including anodization control means |
JP2009182015A (ja) * | 2008-01-29 | 2009-08-13 | Nippon Hoso Kyokai <Nhk> | 回路基板及び電子素子の製造方法並びに回路基板 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3469337B2 (ja) * | 1994-12-16 | 2003-11-25 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
EP1607430A1 (en) * | 2004-06-09 | 2005-12-21 | Nederlandse Organisatie voor toegepast-natuurwetenschappelijk Onderzoek TNO | Fibre-reinforced polymer composites and processes for preparing the same |
-
1992
- 1992-09-28 JP JP28235292A patent/JP3150792B2/ja not_active Expired - Fee Related
-
1993
- 1993-05-08 CN CN 93106335 patent/CN1033769C/zh not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5703744A (en) * | 1995-05-25 | 1997-12-30 | Sharp Kabushiki Kaisha | Circuit substrate including anodization control means |
JP2009182015A (ja) * | 2008-01-29 | 2009-08-13 | Nippon Hoso Kyokai <Nhk> | 回路基板及び電子素子の製造方法並びに回路基板 |
Also Published As
Publication number | Publication date |
---|---|
CN1033769C (zh) | 1997-01-08 |
CN1081282A (zh) | 1994-01-26 |
JP3150792B2 (ja) | 2001-03-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0119467B1 (ko) | 전자회로 | |
KR960011183B1 (ko) | 반도체 장치 | |
US5940690A (en) | Production method for a thin film semiconductor device with an alignment marker made out of the same layer as the active region | |
US6337232B1 (en) | Method of fabrication of a crystalline silicon thin film semiconductor with a thin channel region | |
US5523257A (en) | Mis semiconductor device and method of fabricating the same | |
US5977559A (en) | Thin-film transistor having a catalyst element in its active regions | |
KR100296378B1 (ko) | 반도체장치 제작방법 | |
KR0157471B1 (ko) | 트랜지스터 및 그의 제작방법 | |
US7061016B2 (en) | Electronic circuit | |
KR100303898B1 (ko) | 반도체디바이스제조방법 | |
KR900000561B1 (ko) | 반도체 집적회로의 제법 및 그를 이용하여 제조된 장치 | |
CN1319178C (zh) | 薄膜晶体管及其制造方法 | |
JP3869189B2 (ja) | 薄膜トランジスタの作製方法 | |
JP2750380B2 (ja) | 半導体装置の作製方法 | |
JP3150792B2 (ja) | 電子回路の作製方法 | |
CN100358143C (zh) | Mis半导体器件及其制造方法 | |
JP3121944B2 (ja) | 電子回路の作製方法 | |
JP3405971B2 (ja) | 薄膜トランジスタの作製方法 | |
JPH06260643A (ja) | 薄膜トランジスタ | |
JPH08167722A (ja) | 半導体集積回路の作製方法 | |
JP3316180B2 (ja) | 薄膜半導体装置の作製方法 | |
JP3226655B2 (ja) | 薄膜トランジスタの作製方法 | |
KR960011184B1 (ko) | 절연게이트형 전계효과 반도체 장치 | |
JP3494280B2 (ja) | 絶縁ゲイト型電界効果半導体装置 | |
JPH0846207A (ja) | 半導体装置の作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080119 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090119 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090119 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100119 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100119 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100119 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100119 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |