JPH0629243A - Manufacture of semiconductor device - Google Patents

Abstract

PURPOSE:To enhance the reliability of a semiconductor device as a whole by forming an electrode wiring whose coverage is sufficient even with reference to a contact hole whose aspect ratio is large. CONSTITUTION:A cluster ion beam method whose directivity is high is performed; after that, a sputtering method whose diffusive property is high is performed. Thereby, an electrode wiring 15 having a sufficient thickness is formed on the bottom part and the sidewall part of a contact hole 16.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】この発明は、例えばＤＲＡＭなど
の半導体装置の製造方法に関し、特にアスペクト比の大
きいコンタクトホールにおけるカバレッジの向上に関す
るものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device such as a DRAM, and more particularly to improving coverage in a contact hole having a large aspect ratio.

【０００２】[0002]

【従来の技術】例えばＤＲＡＭ（ダイナミック・ランダ
ム・アクセス・メモリ）など、最近の半導体装置は、微
細化の一途をたどっており、それに伴って、電極配線相
互又は電極配線と基板との接続用のコンタクトホール
（接続孔又はビアホール）も縮小化されていく傾向にあ
る。2. Description of the Related Art Recent semiconductor devices such as DRAMs (Dynamic Random Access Memories) are becoming more and more miniaturized, and accordingly, electrode wirings are interconnected or electrode wirings are connected to a substrate. Contact holes (connection holes or via holes) also tend to be reduced in size.

【０００３】図６は従来のＤＲＡＭの一例の要部断面図
である。図において、１はＳｉ単結晶からなる基板、２
ａ，２ｂはイオン注入法等により基板１に部分的に形成
されている不純物拡散層、３は基板１を熱酸化すること
により形成されたゲート酸化膜、４は低圧化学気相成長
法等により基板１上に形成され、ポリシリコンからなる
ゲート電極であり、これら不純物拡散層２ａ，２ｂ，ゲ
ート酸化膜３及びゲート電極４により、一つのトランジ
スタ21が構成されている。FIG. 6 is a cross-sectional view of an essential part of an example of a conventional DRAM. In the figure, 1 is a substrate made of Si single crystal, 2
a and 2b are impurity diffusion layers partially formed on the substrate 1 by an ion implantation method or the like, 3 is a gate oxide film formed by thermally oxidizing the substrate 1, and 4 is a low pressure chemical vapor deposition method or the like. This is a gate electrode made of polysilicon formed on the substrate 1, and the impurity diffusion layers 2a and 2b, the gate oxide film 3 and the gate electrode 4 constitute one transistor 21.

【０００４】５は基板１上に形成され、ポリシリコンか
らなるストレージノード、６はストレージノード５上に
薄く形成され、シリコン酸化膜又はシリコン窒化膜から
なるキャパシタ絶縁膜、７はストレージノード５及びキ
ャパシタ絶縁膜６上に形成され、ポリシリコン等からな
るセルプレートであり、これらストレージノード５，キ
ャパシタ絶縁膜６及びセルプレート７により、いわゆる
スタックドキャパシタ22が構成されている。Reference numeral 5 denotes a storage node made of polysilicon, 6 is a storage node made of polysilicon, 6 is a thin film formed on the storage node 5, a capacitor insulating film made of a silicon oxide film or a silicon nitride film, and 7 is a storage node 5 and a capacitor. A cell plate formed on the insulating film 6 and made of polysilicon or the like, and the storage node 5, the capacitor insulating film 6, and the cell plate 7 constitute a so-called stacked capacitor 22.

【０００５】８はトランジスタ21及びスタックドキャパ
シタ22上に形成されている絶縁層としての第１層間絶縁
膜であり、この第１層間絶縁膜８には、貫通孔８ａが設
けられている。９は第１層間絶縁膜８上及び貫通孔８ａ
内にスパッタリング法により形成され、アルミニウム又
はアルミニウム合金からなる第１電極配線、10は貫通孔
８ａと第１電極配線９とからなるコンタクトホールであ
り、この例ではトランジスタ21間を電気的に接続するた
めのビット線として用いられており、トランジスタ21間
の不純物拡散層２ｂに接続されている。Reference numeral 8 is a first interlayer insulating film as an insulating layer formed on the transistor 21 and the stacked capacitor 22, and the first interlayer insulating film 8 is provided with a through hole 8a. 9 is on the first interlayer insulating film 8 and through hole 8a
A first electrode wiring made of aluminum or an aluminum alloy is formed therein by a sputtering method, and 10 is a contact hole formed of a through hole 8a and a first electrode wiring 9. In this example, the transistors 21 are electrically connected. And is connected to the impurity diffusion layer 2b between the transistors 21.

【０００６】11は第１電極配線９上に形成されている第
２層間絶縁膜、12は第２層間絶縁膜11上に形成されてい
る第２電極配線、13は素子を保護するために装置表面に
形成され、シリコン酸化膜やシリコン窒化膜からなる保
護膜層である。また、第１層間絶縁膜８と第１電極配線
９との間には、第１電極配線９の拡散を防止するため
に、例えば窒化チタンなどからなる導電性のバリア層14
が形成されている。Reference numeral 11 is a second interlayer insulating film formed on the first electrode wiring 9, 12 is a second electrode wiring formed on the second interlayer insulating film 11, and 13 is a device for protecting the element. A protective film layer formed on the surface and made of a silicon oxide film or a silicon nitride film. A conductive barrier layer 14 made of, for example, titanium nitride is provided between the first interlayer insulating film 8 and the first electrode wiring 9 in order to prevent diffusion of the first electrode wiring 9.
Are formed.

【０００７】上記のように構成された従来のＤＲＡＭに
おいては、十分な電荷容量を確保するために、スタック
ドキャパシタ22を用いている。また、チップ全体の大き
さを小さくするために、図６の横方向に縮小化された断
面を有している。このため、貫通孔８ａの径が小さくな
っており、コンタクトホール10のアスペクト比（深さ／
径）が大きくなっている。In the conventional DRAM configured as described above, the stacked capacitor 22 is used in order to secure a sufficient charge capacity. In addition, in order to reduce the size of the entire chip, it has a cross-section that is reduced in the horizontal direction of FIG. Therefore, the diameter of the through hole 8a is small, and the aspect ratio of the contact hole 10 (depth / depth /
Diameter) is larger.

【０００８】次に、このようなコンタクトホール10に対
して、スパッタリング法により第１電極配線９を形成す
る方法を説明する。図７において、31は１０^-7〜１０^-9
Ｔｏｒｒの真空チャンバ（図示せず）内に設けられてい
るターゲットであり、このターゲット31は、第１電極配
線９と同一物質、例えばＡｌ材からなっている。また、
真空チャンバ内には、ターゲット31に対向して基板１が
セットされる。Next, a method of forming the first electrode wiring 9 in the contact hole 10 by the sputtering method will be described. In FIG. 7, 31 is 10 ⁻⁷ to 10 ⁻⁹
The target 31 is a target provided in a vacuum chamber (not shown) of Torr, and this target 31 is made of the same material as the first electrode wiring 9, for example, an Al material. Also,
The substrate 1 is set in the vacuum chamber so as to face the target 31.

【０００９】このようなスパッタリング装置において、
第１電極配線９を形成する場合、まず真空チャンバ内に
数ｍＴｏｒｒの不活性ガス（主にＡｒ）が導入される。
このとき、必要に応じて、反応性ガス（Ｎ₂，Ｏ₂等）が
導入されることもあるが、ここでは簡単のため、Ａｒガ
スのみを導入した場合を考える。ターゲット31に−４０
０〜７００Ｖの電圧を印加することにより、Ａｒガスは
プラズマ32となる。プラズマ32中のＡｒ⁺イオン33は、
ターゲット31近傍の急激な電位勾配により、ターゲット
31に衝突し、これによりＡｌ原子34がターゲット31から
たたき出される。このＡｌ原子34が基板１に付着するこ
とにより、所望の膜、即ち第１電極配線９が形成され
る。In such a sputtering apparatus,
When forming the first electrode wiring 9, first, an inert gas (mainly Ar) of several mTorr is introduced into the vacuum chamber.
At this time, if necessary, a reactive gas (N ₂ , O _2, etc.) may be introduced, but here, for simplicity, consider the case where only Ar gas is introduced. -40 on target 31
By applying a voltage of 0 to 700 V, Ar gas becomes plasma 32. Ar ⁺ ions 33 in the plasma 32 are
The sharp potential gradient near the target 31 causes the target to
It collides with 31, which causes Al atoms 34 to be knocked out of the target 31. By attaching the Al atoms 34 to the substrate 1, a desired film, that is, the first electrode wiring 9 is formed.

【００１０】ここで、数ｍＴｏｒｒのＡｒ中でターゲッ
ト31から飛び出したＡｌ原子34の挙動について説明す
る。Ａｌ原子34の平均自由行程λは、Ａｒ圧力を８ｍＴ
ｏｒｒとすれば、λ＝０．７８ｃｍである。仮に、ター
ゲット31と基板１との間の距離を５ｃｍとすれば、ター
ゲット31から出たＡｌ原子34が、Ａｒ⁺イオン33による
散乱を一度も受けずに基板１に到達する確率Ｐは、次式
のとおり求められる。The behavior of Al atoms 34 jumping out from the target 31 in Ar of several mTorr will be described. The mean free path λ of Al atoms 34 is Ar pressure 8 mT
If orr, then λ = 0.78 cm. If the distance between the target 31 and the substrate 1 is 5 cm, the probability P that the Al atoms 34 emitted from the target 31 reach the substrate 1 without being scattered by the Ar ⁺ ions 33 is as follows. It is calculated according to the formula.

【００１１】Ｐ＝ｅｘｐ（−５．０／０．７８）×１０
０＝０．１６％P = exp (-5.0 / 0.78) × 10
0 = 0.16%

【００１２】つまり、大部分のＡｌ原子34は、Ａｒ⁺イ
オン33による散乱を受けてから基板１に到達することに
なる。このため、図８に示すように、Ａｌ原子34は、基
板１上の貫通孔８ａに対して、任意の角度から飛んで来
ることになる。従って、アスペクト比の大きいコンタク
トホール10を形成しようとすると、貫通孔８ａの入口に
殆どのＡｌ原子34が付着し、図９に示すように、貫通孔
８ａの底部で断線（図中破線Ａ，Ｂ）が生じることさえ
ある。That is, most of the Al atoms 34 reach the substrate 1 after being scattered by the Ar ⁺ ions 33. Therefore, as shown in FIG. 8, the Al atoms 34 fly from the through holes 8 a on the substrate 1 at an arbitrary angle. Therefore, when an attempt is made to form a contact hole 10 having a large aspect ratio, most of the Al atoms 34 adhere to the entrance of the through hole 8a, and as shown in FIG. 9, a disconnection (broken line A, B) may even occur.

【００１３】[0013]

【発明が解決しようとする課題】上記のように、従来の
第１電極配線９の形成方法においては、スパッタリング
法のみを用いているため、アスペクト比の大きいコンタ
クトホールに対して十分なカバレッジを確保することが
困難であり、特に微細構造を必要とする半導体装置では
信頼性が低いという問題点があった。As described above, in the conventional method of forming the first electrode wiring 9, only the sputtering method is used, so that sufficient coverage is secured for the contact hole having a large aspect ratio. However, there is a problem in that the reliability is low particularly in a semiconductor device that requires a fine structure.

【００１４】この発明は、上記のような問題点を解決す
ることを課題としてなされたものであり、アスペクト比
が大きいコンタクトホールに対しても、十分なカバレッ
ジで電極配線を形成することができ、半導体装置の信頼
性を向上させることができる半導体装置の製造方法及び
製造装置を得ることを目的とする。The present invention has been made to solve the above problems, and electrode wiring can be formed with sufficient coverage even for contact holes having a large aspect ratio. An object of the present invention is to obtain a semiconductor device manufacturing method and a semiconductor device manufacturing apparatus capable of improving the reliability of the semiconductor device.

【００１５】[0015]

【課題を解決するための手段】請求項１の発明に係る半
導体装置の製造方法は、コンタクトホールを構成する電
極配線を、クラスタイオンビーム法及びスパッタリング
法の連続処理により形成するものである。According to a first aspect of the present invention, there is provided a method of manufacturing a semiconductor device in which an electrode wiring forming a contact hole is formed by a continuous process of a cluster ion beam method and a sputtering method.

【００１６】請求項２の発明に係る半導体装置の製造方
法は、コンタクトホールを構成する電極配線を、クラス
タイオンビーム法により形成するとともに、このクラス
タイオンビーム法による電極配線の形成は、基板をクラ
スタイオンビーム源に対して直角に対向させて行った
後、基板をクラスタイオンビーム源に対して相対的に傾
けて回転させながら行うものである。In the method of manufacturing a semiconductor device according to the second aspect of the present invention, the electrode wiring forming the contact holes is formed by the cluster ion beam method, and the electrode wiring is formed by the cluster ion beam method by clustering the substrate. After facing the ion beam source at a right angle, the substrate is tilted relative to the cluster ion beam source and rotated.

【００１７】[0017]

【作用】請求項１の発明においては、指向性の強いクラ
スタイオンビーム法と、散乱性の強いスパッタリング法
とを組み合わせて用いることにより、絶縁層に設けられ
た貫通孔の底部及び側壁部に十分な厚さの電極配線を形
成する。In the invention of claim 1, the cluster ion beam method having a strong directivity and the sputtering method having a strong scattering property are used in combination so that the bottom and side walls of the through hole provided in the insulating layer are sufficiently formed. An electrode wiring having a different thickness is formed.

【００１８】請求項２の発明においては、クラスタイオ
ンビーム法による成膜時に、始めは基板をクラスタイオ
ンビーム源に対して直角に対向させ、次に基板をクラス
タイオンビーム源に対して相対的に傾けて回転させるこ
とにより、絶縁層に設けられた貫通孔の底部及び側面部
に十分な厚さの電極配線を形成する。According to the second aspect of the present invention, at the time of film formation by the cluster ion beam method, first the substrate is opposed to the cluster ion beam source at a right angle, and then the substrate is relatively positioned with respect to the cluster ion beam source. By tilting and rotating, electrode wiring having a sufficient thickness is formed at the bottom and side surfaces of the through hole provided in the insulating layer.

【００１９】[0019]

【実施例】以下、この発明の実施例を図について説明す
る。 実施例１．図１は請求項１の発明の一実施例による方法
で製造されたＤＲＡＭの要部断面図であり、図６と同一
又は相当部分には同一符号を付し、その説明を省略す
る。Embodiments of the present invention will be described below with reference to the drawings. Example 1. FIG. 1 is a sectional view of an essential part of a DRAM manufactured by the method according to the first embodiment of the present invention. The same or corresponding parts as those in FIG. 6 are designated by the same reference numerals and the description thereof will be omitted.

【００２０】図において、15は第１層間絶縁膜８上及び
貫通孔８ａ内にクラスタイオンビーム法（以下、ＩＣＢ
法と略称する。）及びスパッタリング法の連続処理によ
り形成され、アルミニウムからなる第１電極配線、16は
貫通孔８ａと第１電極配線15とからなるコンタクトホー
ルであり、トランジスタ21の不純物拡散層２ｂにビット
線として接続されている。In the figure, 15 is a cluster ion beam method (hereinafter referred to as ICB) on the first interlayer insulating film 8 and in the through hole 8a.
Abbreviated as law. ) And a first electrode wiring made of aluminum and continuously formed by a sputtering method, and 16 is a contact hole made of a through hole 8a and a first electrode wiring 15 and connected to the impurity diffusion layer 2b of the transistor 21 as a bit line. Has been done.

【００２１】図２はＩＣＢ法による薄膜形成装置の一例
を示す構成図である。図において、41はＢＮ（ボロンナ
イトライド）等のセラミック製の坩堝であり、この坩堝
41はノズル41ａを有している。42は坩堝41内に入れられ
ているＡｌ等の蒸着物質、43は坩堝41の周囲に設けられ
ている加熱用フィラメント、44は坩堝41及び加熱用フィ
ラメント43の外方に設けられている水冷ジャケットであ
る。また、ＩＣＢ源51は、坩堝41，加熱用フィラメント
43及びその電源等から構成されている。FIG. 2 is a block diagram showing an example of a thin film forming apparatus by the ICB method. In the figure, 41 is a ceramic crucible such as BN (boron nitride).
41 has a nozzle 41a. 42 is a vapor deposition material such as Al placed in the crucible 41, 43 is a heating filament provided around the crucible 41, 44 is a water-cooling jacket provided outside the crucible 41 and the heating filament 43 Is. Further, the ICB source 51 includes a crucible 41 and a heating filament.
It consists of 43 and its power source.

【００２２】45は坩堝41に対向して設けられ基板１を支
持している基板ホルダ、46は基板ホルダ45に接続され基
板１の温度を検出する熱電対、47は基板ホルダ45の周囲
に設けられ基板１を加熱するヒータである。Reference numeral 45 denotes a substrate holder which is provided to face the crucible 41 and supports the substrate 1, 46 denotes a thermocouple which is connected to the substrate holder 45 and detects the temperature of the substrate 1, and 47 denotes a periphery of the substrate holder 45. A heater for heating the substrate 1.

【００２３】48は坩堝41と基板１との間のビーム経路の
周囲に設けられ、イオン化用フィラメント48ａ及び電子
引出グリット48ｂを有するイオン化手段、49はイオン化
手段48と基板ホルダ45との間に設けられたビームを加速
する加速電極、50は加速電極49と基板ホルダ45との間に
設けられているシャッタである。なお、図２の系全体
は、超高真空（１０^-8〜１０^-10Ｔｏｒｒ）下に置かれ
ている。48 is provided around the beam path between the crucible 41 and the substrate 1 and has an ionizing means having an ionizing filament 48a and an electron extracting grit 48b, and 49 is provided between the ionizing means 48 and the substrate holder 45. An accelerating electrode for accelerating the generated beam, 50 is a shutter provided between the accelerating electrode 49 and the substrate holder 45. The entire system shown in FIG. 2 is placed under ultrahigh vacuum (10 ⁻⁸ to 10 ⁻¹⁰ Torr).

【００２４】次に、ＩＣＢ法による成膜方法について説
明する。まず、加熱用フィラメント43から放出される電
子衝撃により坩堝41が加熱され、坩堝41中の蒸着物質42
が融点近傍の温度まで昇温される。加熱された蒸着物質
42は、クラスタ（５００〜２０００個の原子の塊）42ａ
となって、ノズル41ａから坩堝41外へ射出される。この
とき、坩堝41が高温になるため、坩堝41の周囲を水冷ジ
ャケット44で覆っている。Next, a film forming method by the ICB method will be described. First, the crucible 41 is heated by the electron impact emitted from the heating filament 43, and the vapor deposition material 42 in the crucible 41 is heated.
Is heated to a temperature near the melting point. Heated vapor deposition material
42 is a cluster (a mass of 500 to 2000 atoms) 42a
Then, it is ejected from the nozzle 41a to the outside of the crucible 41. At this time, since the temperature of the crucible 41 becomes high, the periphery of the crucible 41 is covered with the water cooling jacket 44.

【００２５】射出されたクラスタ42ａは、イオン化手段
48を通過するとき、イオン化用フィラメント48ａから発
生し電子引出グリット48ｂにより加速された熱電子によ
りイオン化される。これにより生じたクラスタイオンビ
ーム42ｂは、加速電極49により所定のエネルギ（Ａｌの
場合の加速電圧は５００Ｖ程度）まで加速され、基板１
上に蒸着される。このとき、基板１はその温度が熱電対
46によりモニタされ、ヒータ47により必要に応じて加熱
される。また、膜厚はシャッタ50の開閉によりコントロ
ールされる。The ejected cluster 42a is an ionizing means.
When passing through 48, it is ionized by thermions generated from the ionizing filament 48a and accelerated by the electron extraction grit 48b. The cluster ion beam 42b thus generated is accelerated by the acceleration electrode 49 to a predetermined energy (acceleration voltage of Al is about 500V), and the substrate 1
Deposited on top. At this time, the temperature of the substrate 1 is a thermocouple.
Monitored by 46 and heated by heater 47 as needed. The film thickness is controlled by opening / closing the shutter 50.

【００２６】このようなＩＣＢ法の主な特徴は次のとお
りである。 （１） 加速電圧によって膜の付着力，平坦度及び結晶
性を自在に制御できる。 （２） 指向性の非常に強いビームを得ることができ
る。 （３） 反応性ガスを導入したり、反応性イオン源を追
加したり、２種以上のＩＣＢ源51を用いたりすること
で、化合物膜や合金膜を容易に作成でき、かつ組成の制
御も任意に行うことができる。The main features of such an ICB method are as follows. (1) The adhesion force, flatness and crystallinity of the film can be freely controlled by the acceleration voltage. (2) A beam with extremely strong directivity can be obtained. (3) By introducing a reactive gas, adding a reactive ion source, or using two or more kinds of ICB sources 51, a compound film or an alloy film can be easily formed and the composition can be controlled. It can be done arbitrarily.

【００２７】図３は第１電極配線15の形成方法を（ａ）
〜（ｄ）の工程順に示す概略の断面図である。まず、第
１層間絶縁膜８に貫通孔８ａが設けられバリア層14が形
成された状態の基板１を図２のような装置にセットし、
Ａｌを基板１上に蒸着させる。図３（ａ）は蒸着開始直
後の状態であり、クラスタイオンビーム42ｂは、貫通孔
８ａの部分を拡大して見ると、基板１に対してほぼ垂直
に入射される。FIG. 3 shows a method of forming the first electrode wiring 15 (a)
FIG. 3D is a schematic cross-sectional view showing the step order of FIGS. First, the substrate 1 in which the through hole 8a is provided in the first interlayer insulating film 8 and the barrier layer 14 is formed is set in a device as shown in FIG.
Al is vapor-deposited on the substrate 1. FIG. 3A shows a state immediately after the start of vapor deposition, and the cluster ion beam 42b is incident on the substrate 1 substantially perpendicularly when the through hole 8a is enlarged.

【００２８】これは、プロセス中の真空度が、スパッタ
リング法では２〜１０×１０^-3Ｔｏｒｒであるのに対
し、ＩＣＢ法では１０^-7〜１０^-8Ｔｏｒｒ台であるた
め、Ａｌ原子（イオン）がＡｒ等の他の分子や原子の散
乱を受けないからである。つまり、Ａｌ原子（イオン）
の平均自由行程λは、スパッタリング法の場合λ＝０．
７８ｃｍ（８×１０^-3Ｔｏｒｒ）であるのに対して、Ｉ
ＣＢ法の場合λ＝７．８×１０⁴ｃｍ（８×１０^-8Ｔｏ
ｒｒ）であり、射出されたＡｌ原子（イオン）がＡｒ等
の散乱を１回でも受ける確率は、スパッタリング法の場
合が９９．８４％で、ＩＣＢ法の場合はほぼ０％であ
る。This is because the degree of vacuum during the process is 2 to 10 × 10 ^-3 Torr in the sputtering method, while it is in the order of 10 ^-7 to 10 ^-8 Torr in the ICB method. ) Is not scattered by other molecules or atoms such as Ar. That is, Al atom (ion)
Mean free path λ of the sputtering method is λ = 0.
78 cm (8 × 10 ⁻³ Torr), while I
In the case of the CB method, λ = 7.8 × 10 ⁴ cm (8 × 10 ⁻⁸ To
rr), and the probability that the ejected Al atoms (ions) receive scattering of Ar or the like even once is 99.84% in the sputtering method and almost 0% in the ICB method.

【００２９】また、スパッタリング法を用いた場合のＡ
ｌ原子の射出分布は、垂直成分だけでなく斜め成分もか
なりの割合で含まれている。これに対して、ターゲット
とウエハとの距離を遠ざけることにより、垂直成分に近
い成分のみを照射する方法も考えられるが、ターゲット
とウエハとの距離を遠ざけると、ウエハに到達するＡｌ
原子の密度が小さくなりウエハ面内均一性が悪化してし
まうので、実現は困難である。A when the sputtering method is used
The injection distribution of 1 atom includes not only the vertical component but also the oblique component in a considerable ratio. On the other hand, a method of irradiating only the component close to the vertical component by increasing the distance between the target and the wafer can be considered, but if the distance between the target and the wafer is increased, the Al reaching the wafer can be increased.
This is difficult to achieve because the atomic density decreases and the in-plane uniformity of the wafer deteriorates.

【００３０】一方、ＩＣＢ法では、イオンガンのデザイ
ンにより射出分布を自由に制御でき、しかもイオンソー
スとウエハとの距離も十分離すことができる。従って、
この実施例１におけるクラスタイオンビーム42ｂは、基
板１に対してほぼ垂直に入射することになる。On the other hand, in the ICB method, the injection distribution can be freely controlled by the design of the ion gun, and the distance between the ion source and the wafer can be sufficiently separated. Therefore,
The cluster ion beam 42b in the first embodiment is incident on the substrate 1 almost vertically.

【００３１】図３（ｂ）は蒸着途中の状態であり、クラ
スタイオンビーム42ｂは上記のように直進性が高いた
め、貫通孔８ａの底部に特に厚く成膜される。しかし、
実際のデバイスにおける貫通孔８ａの断面形状には、上
部より底部が若干狭くなるようなテーパが付いているの
で、コンタクトホール10の側壁部にも底部よりは薄いも
のの十分に成膜されることになる。FIG. 3B shows a state in the middle of vapor deposition, and since the cluster ion beam 42b has a high linearity as described above, it is formed particularly thickly on the bottom of the through hole 8a. But,
Since the cross-sectional shape of the through hole 8a in an actual device has a taper such that the bottom is slightly narrower than the top, the side wall of the contact hole 10 is thinner than the bottom but is sufficiently formed. Become.

【００３２】また、クラスタイオンビーム42ｂは加速さ
れて高いエネルギを持っているため、Ａｌ膜中のＡｌ原
子42ｃは、マイグレーション効果により表面拡散エネル
ギーが増強されて容易に移動する。ここで、マイグレー
ション効果によるＡｌ原子42ｃの移動度を決める主な要
因としては、基板種類，基板温度及びＡｌ原子42ｃ自身
の持つエネルギーなどがある。これらのうち、Ａｌ原子
42ｃの持つエネルギーは、スパッタリング法＜ＩＣＢ法
（加速電圧により可変）であるため、Ａｌ原子42ｃの移
動度は、ＩＣＢ法がスパッタリング法の場合より大きく
なる。従って、クラスタイオンビーム42ｂの入射エネル
ギーを大きくすれば（若しくは基板温度を高くすれ
ば）、Ａｌ原子42ｃの移動により側壁の膜厚をさらにあ
る程度まで厚くすることもできる。Further, since the cluster ion beam 42b is accelerated and has a high energy, the surface diffusion energy of Al atoms 42c in the Al film is enhanced by the migration effect and easily moves. Here, the main factors that determine the mobility of the Al atoms 42c due to the migration effect include the substrate type, the substrate temperature, and the energy of the Al atoms 42c itself. Of these, Al atoms
Since the energy of 42c is sputtering method <ICB method (variable depending on the acceleration voltage), the mobility of Al atom 42c is higher than that in the case where the ICB method is the sputtering method. Therefore, if the incident energy of the cluster ion beam 42b is increased (or the substrate temperature is increased), the film thickness of the side wall can be further increased to some extent by the movement of the Al atoms 42c.

【００３３】しかし、ＩＣＢ法による成膜速度は、２０
００Å／ｍｉｎであり、十分な速度とは言えないため、
ＩＣＢ法のみにより十分なカバレッジの第１電極配線15
を形成するには、長時間を要してしまう。また、図３
（ｃ）のように、側壁部の膜厚が底部の膜厚よりもどう
しても薄くなってしまう。However, the film formation rate by the ICB method is 20
Since it is 00 Å / min, which is not a sufficient speed,
First electrode wiring 15 with sufficient coverage only by the ICB method
It takes a long time to form. Also, FIG.
As in (c), the film thickness of the side wall portion is inevitably thinner than the film thickness of the bottom portion.

【００３４】そこで、図３（ｃ）のように、特に貫通孔
８ａの底部に十分な厚さで第１Ａｌ膜15ａが形成された
ら、斜め方向成分を多く含み成膜速度が速い（約１００
００Å／ｍｉｎ以上）スパッタリング法により、図３
（ｄ）のような第２Ａｌ膜15ｂを、第１Ａｌ膜15ａ上に
所望の膜厚まで成膜する。このとき、成膜する部分のア
スペクト比が同じであれば、スパッタリング法のみによ
るカバレッジは基本的に従来と同じであるが、この実施
例１では先にＩＣＢ法により第１Ａｌ膜15ａが形成され
ているので、第１電極配線15全体としては、貫通孔８ａ
の底部及び側壁部の両方で十分な膜厚となる。Therefore, as shown in FIG. 3C, when the first Al film 15a is formed with a sufficient thickness, especially at the bottom of the through hole 8a, the film formation rate is high (about 100%) because it includes many diagonal components.
(00 Å / min or more)
The second Al film 15b as shown in (d) is formed to a desired film thickness on the first Al film 15a. At this time, if the aspect ratio of the film forming portion is the same, the coverage by only the sputtering method is basically the same as the conventional one. However, in the first embodiment, the first Al film 15a is first formed by the ICB method. Therefore, the entire first electrode wiring 15 has a through hole 8a.
Sufficient film thickness is obtained at both the bottom portion and the side wall portion.

【００３５】このように、ＩＣＢ法による第１Ａｌ膜15
ａとスパッタリング法による第２Ａｌ膜15ｂとから第１
電極配線15を構成することにより、コンタクトホール16
のカバレッジを十分に向上させることができ、かつ成膜
速度の低下も最小限に抑えられる。As described above, the first Al film 15 by the ICB method is used.
a from the second Al film 15b formed by the sputtering method
By configuring the electrode wiring 15, the contact hole 16
Can be sufficiently improved, and the decrease in the film formation rate can be minimized.

【００３６】この後、他の各層が第１電極配線15上に形
成され、図１のようなＤＲＡＭが製造されるが、このよ
うに製造されたＤＲＡＭでは、コンタクトホール16のカ
バレッジが向上して断線が防止されるので、全体として
の信頼性が向上する。Thereafter, the other layers are formed on the first electrode wiring 15 to manufacture the DRAM as shown in FIG. 1. In the DRAM manufactured in this manner, the coverage of the contact hole 16 is improved. Since disconnection is prevented, the reliability as a whole is improved.

【００３７】実施例２．次に、請求項２の発明の一実施
例を図４により説明する。上記実施例１では、ＩＣＢ法
による成膜の後にスパッタリング法による成膜を行っ
て、コンタクトホール10の側壁部での膜厚を厚くした
が、この実施例２では、ＩＣＢ法による成膜中に基板１
を傾けて回転させることにより、側壁部の膜厚を厚くし
ている。Example 2. Next, an embodiment of the invention of claim 2 will be described with reference to FIG. In Example 1 described above, the film formation by the sputtering method was performed after the film formation by the ICB method to increase the film thickness on the side wall portion of the contact hole 10. However, in this Example 2, during the film formation by the ICB method, Board 1
The film thickness of the side wall portion is increased by tilting and rotating.

【００３８】即ち、まず図４（ａ）に示すように、基板
１を水平にしたまま、ＩＣＢ法により第１Ａｌ膜17ａを
形成する。このとき、貫通孔８ａの側壁部での膜厚は、
底部での膜厚に比べてやや薄くなっている。そこで、図
４（ｂ）に示すように、基板１をＩＣＢ源51（図２）に
対して傾けた状態で回転させながら、引き続きＩＣＢ法
により第２Ａｌ膜17ｂを形成する。図４（ｂ）の状態で
は、図の右側の側壁部で膜厚が特に厚くなるので、これ
を回転させることにより、図４（ｃ）に示すように側壁
部の全周に十分な厚さで均等に第２Ａｌ膜17ｂが形成さ
れる。That is, first, as shown in FIG. 4A, the first Al film 17a is formed by the ICB method while the substrate 1 is kept horizontal. At this time, the film thickness on the side wall of the through hole 8a is
It is slightly thinner than the film thickness at the bottom. Therefore, as shown in FIG. 4B, the second Al film 17b is continuously formed by the ICB method while the substrate 1 is rotated while being tilted with respect to the ICB source 51 (FIG. 2). In the state of FIG. 4B, the film thickness becomes particularly thick on the side wall portion on the right side of the figure, so that by rotating this, a sufficient thickness can be obtained on the entire circumference of the side wall portion as shown in FIG. 4C. Thus, the second Al film 17b is evenly formed.

【００３９】このようにして形成された第１及び第２Ａ
ｌ膜17ａ，17ｂからなる第１電極配線17では、貫通孔８
ａの底部及び側壁部とも十分な膜厚が得られる。従っ
て、貫通孔８ａ及び第１電極配線17からなるコンタクト
ホール18のカバレッジが十分に向上する。The first and second A formed in this way
In the first electrode wiring 17 composed of the I film 17a, 17b, the through hole 8
Sufficient film thickness can be obtained at the bottom and side wall of a. Therefore, the coverage of the contact hole 18 including the through hole 8a and the first electrode wiring 17 is sufficiently improved.

【００４０】なお、上記各実施例ではＡｌからなる第１
電極配線15，17の形成方法を示したが、ビーム源を複数
用いることにより、Ａｌ−Ｓｉ合金，Ａｌ−Ｃｕ合金，
Ａｌ−Ｓｉ−Ｃｕ合金，Ａｌ−Ｔｉ合金，Ａｌ−Ｔｉ−
Ｃｕ合金，Ａｌ−Ｓｃ合金，Ａｌ−Ｐｄ合金又はＡｌ−
Ｐｄ−Ｓｃ合金等からなる電極配線の形成にも適用でき
る。また、Ａｌ又はＡｌ系合金に限らず、Ｃｕ，Ｃｕ系
合金，Ｗ，Ｗ系合金，Ｔｉ，Ｔｉ系合金，Ｍｏ，Ｍｏ系
合金，Ｐｔ又はＰｔ系合金等にも適用できる。さらに、
タングステンシリサイドやモリブデンシリサイドなどで
もよい。また、系内にＮ₂又はＯ₂を１０^-4〜１０^-5Ｔｏ
ｒｒ導入することで、例えば窒化チタンなど、種々の窒
化物，酸化物を成膜することもできる。In each of the above embodiments, the first
Although the method of forming the electrode wirings 15 and 17 has been described, by using a plurality of beam sources, Al-Si alloy, Al-Cu alloy,
Al-Si-Cu alloy, Al-Ti alloy, Al-Ti-
Cu alloy, Al-Sc alloy, Al-Pd alloy or Al-
It can also be applied to the formation of electrode wiring made of Pd-Sc alloy or the like. Further, the present invention is not limited to Al or Al-based alloys, and can be applied to Cu, Cu-based alloys, W, W-based alloys, Ti, Ti-based alloys, Mo, Mo-based alloys, Pt or Pt-based alloys. further,
Tungsten silicide or molybdenum silicide may be used. In addition, N ₂ or O ₂ is ^added to the system at 10 ⁻⁴ to 10 ⁻⁵ To.
By introducing rr, various nitrides and oxides such as titanium nitride can be formed.

【００４１】また、上記実施例２では基板１を傾けて回
転させたが、ＩＣＢ源51を傾けて基板１を回転させた
り、ＩＣＢ源51を傾けたまま基板１に対して回転させた
りしてもよい。さらに、上記実施例２では基板１を傾け
たときのみ基板１を回転させたが、水平状態のときから
回転させてもよい。Although the substrate 1 is tilted and rotated in the second embodiment, the ICB source 51 may be tilted to rotate the substrate 1 or the ICB source 51 may be tilted and rotated with respect to the substrate 1. Good. Further, although the substrate 1 is rotated only when the substrate 1 is tilted in the second embodiment, it may be rotated from the horizontal state.

【００４２】実施例３．次に、図５は上記実施例１の製
造方法を実現するための半導体装置の製造装置の一実施
例を示す概略の構成図である。図において、61は内部が
真空にされる搬送室、62は搬送室61に接続され、搬送室
61に試料即ち基板を出し入れするためのロードロック
室、63は搬送室61に接続され、ＩＣＢ法により基板上に
電極配線を形成するためのクラスタイオンビーム処理室
（以下、ＩＣＢ処理室と略称する。）、64及び65は搬送
室61に接続され、スパッタリング法により基板上に電極
配線を形成するための第１及び第２スパッタ処理室であ
る。また、搬送室61とロードロック室62及び各処理室63
〜65との間には、ゲートバルブ（図示せず）が設けられ
ている。Example 3. Next, FIG. 5 is a schematic configuration diagram showing an embodiment of a semiconductor device manufacturing apparatus for realizing the manufacturing method of the first embodiment. In the figure, 61 is a transfer chamber whose inside is evacuated, and 62 is a transfer chamber connected to the transfer chamber 61.
A load lock chamber for loading and unloading a sample, that is, a substrate, into and from 61, a 63 is connected to a transfer chamber 61, and a cluster ion beam processing chamber for forming electrode wiring on the substrate by the ICB method (hereinafter, abbreviated as ICB processing chamber) , 64 and 65 are first and second sputtering processing chambers connected to the transfer chamber 61 for forming electrode wiring on the substrate by the sputtering method. Further, the transfer chamber 61, the load lock chamber 62, and the processing chambers 63
A gate valve (not shown) is provided between the upper and the lower parts.

【００４３】上記のように構成された半導体装置の製造
装置においては、まずロードロック室62に基板が搬入さ
れた後、ロードロック室62の出入口が閉じられ、ロード
ロック室62内が真空引きされる。この後、搬送室61とロ
ードロック室62との間のゲートバルブが開かれ、搬送室
61に基板が搬入される。搬送室61に搬入された基板は、
ＩＣＢ処理室63に搬送され、ここでＩＣＢ法による成膜
が行われる。In the semiconductor device manufacturing apparatus configured as described above, after the substrate is first loaded into the load lock chamber 62, the entrance of the load lock chamber 62 is closed and the inside of the load lock chamber 62 is evacuated. It After this, the gate valve between the transfer chamber 61 and the load lock chamber 62 is opened,
The substrate is loaded into 61. The substrates carried into the transfer chamber 61 are
The film is transferred to the ICB processing chamber 63, where film formation is performed by the ICB method.

【００４４】次に、基板は、ＩＣＢ処理室63から搬送室
61を介して第１のスパッタ処理室64に搬送され、ここで
スパッタリング法による成膜が行われる。この後、基板
は、搬送室61を介して第２のスパッタ処理室65に搬送さ
れ、ここでスパッタリング法による成膜が行われる。各
処理室63〜65のゲートバルブは、基板の搬入・搬出時に
は開くが、成膜時には閉じ、各処理室63〜65内が所定の
真空度にされる。Next, the substrate is transferred from the ICB processing chamber 63 to the transfer chamber.
It is conveyed to the first sputtering processing chamber 64 via 61, and film formation by the sputtering method is performed therein. After that, the substrate is transferred to the second sputtering processing chamber 65 via the transfer chamber 61, where film formation by the sputtering method is performed. The gate valves of the processing chambers 63 to 65 are opened at the time of loading and unloading the substrate, but are closed at the time of film formation, and the inside of each of the processing chambers 63 to 65 is set to a predetermined vacuum degree.

【００４５】このようにして必要な成膜が行われた基板
は、搬送室61からロードロック室62に送られる。そし
て、搬送室61とロードロック室62との間のゲートバルブ
を閉じた後に、ロードロック室62のみの真空を破って装
置外に排出される。この間、搬送室61，ＩＣＢ処理室6
3，第１及び第２のスパッタ処理室64，65は、内部の真
空が常時保持されている。The substrate on which the necessary film formation has been performed in this manner is sent from the transfer chamber 61 to the load lock chamber 62. Then, after closing the gate valve between the transfer chamber 61 and the load lock chamber 62, the vacuum of only the load lock chamber 62 is broken and the load lock chamber 62 is discharged to the outside of the apparatus. During this time, the transfer chamber 61 and the ICB processing chamber 6
Internal vacuum is always maintained in the third, first and second sputtering processing chambers 64 and 65.

【００４６】ここで、従来のＩＣＢ装置は、単体のいわ
ゆるスタンドアロンタイプの装置であるが、図５に示し
た装置では、ＩＣＢ処理室63を、搬送室61を介してスパ
ッタ処理室64，65と接続したので、真空を破らずに基板
を各室に出し入れできる。このため、上記実施例１のよ
うに、ＩＣＢ法とスパッタリング法との組み合わせによ
り電極配線を形成する場合に、作業効率が向上し、電極
配線の形成時間が短縮される。Here, the conventional ICB apparatus is a so-called stand-alone type apparatus of a single body, but in the apparatus shown in FIG. 5, the ICB processing chamber 63 is replaced with the sputtering processing chambers 64 and 65 via the transfer chamber 61. Since it is connected, the substrate can be taken in and out of each chamber without breaking the vacuum. Therefore, when the electrode wiring is formed by the combination of the ICB method and the sputtering method as in the first embodiment, the working efficiency is improved and the formation time of the electrode wiring is shortened.

【００４７】なお、ＩＣＢ処理室63やスパッタ処理室6
4，65の取付位置や個数は上記実施例３に限定されるも
のではない。また、電極配線形成以外の基板処理室を搬
送室61に接続してもよい。また、上記各実施例ではＤＲ
ＡＭの製造方法及び製造装置について示したが、請求項
１及び請求項２に係る発明は他の半導体装置にも適用で
きることは言うまでもない。The ICB processing chamber 63 and the sputtering processing chamber 6
The mounting positions and the number of the 4, 65 are not limited to those in the third embodiment. Further, a substrate processing chamber other than the electrode wiring formation may be connected to the transfer chamber 61. Further, in each of the above embodiments, DR
Although the AM manufacturing method and manufacturing apparatus have been described, it goes without saying that the inventions according to claims 1 and 2 can be applied to other semiconductor devices.

【００４８】[0048]

【発明の効果】以上説明したように、請求項１の発明の
半導体装置の製造方法は、コンタクトホールを構成する
電極配線を、クラスタイオンビーム法及びスパッタリン
グ法の連続処理により形成するので、絶縁層に設けられ
た貫通孔の底部及び側壁部に十分な厚さの電極配線を形
成することができ、これによりアスペクト比が大きいコ
ンタクトホールのカバレッジを向上させることができ、
この結果高密度かつ微細なパターンを有する半導体装置
についても信頼性を十分に向上させることができるとい
う効果を奏する。また、成膜時間の長いクラスタイオン
ビーム法だけでなく、成膜時間の短いスパッタリング法
を組み合わせたので、電極配線の形成時間が長くなるの
を最小限に抑えることができ効率的であるという効果も
奏する。As described above, in the method of manufacturing a semiconductor device according to the first aspect of the present invention, the electrode wiring forming the contact hole is formed by the continuous process of the cluster ion beam method and the sputtering method. It is possible to form an electrode wiring having a sufficient thickness on the bottom portion and the side wall portion of the through hole provided in, and thus it is possible to improve the coverage of the contact hole having a large aspect ratio,
As a result, the reliability of the semiconductor device having a high density and fine pattern can be sufficiently improved. Further, not only the cluster ion beam method, which takes a long time to form the film, but also the sputtering method, which takes a short time to form the film, are combined. Also plays.

【００４９】また、請求項２の発明の半導体装置の製造
方法は、コンタクトホールを構成する電極配線を、クラ
スタイオンビーム法により形成するとともに、このクラ
スタイオンビーム法による電極配線の形成は、基板をク
ラスタイオンビーム源に対して直角に対向させて行った
後、基板をクラスタイオンビーム源に対して相対的に傾
けて回転させながら行うので、絶縁層に設けられた貫通
孔の底部及び側壁部に十分な厚さの電極配線を形成する
ことができ、これによりアスペクト比が大きいコンタク
トホールのカバレッジを向上させることができ、この結
果高密度かつ微細なパターンを有する半導体装置につい
ても信頼性を十分に向上させることができるという効果
を奏する。In the method of manufacturing a semiconductor device according to the second aspect of the present invention, the electrode wiring forming the contact hole is formed by the cluster ion beam method, and the electrode wiring is formed by the cluster ion beam method on the substrate. After facing the cluster ion beam source at a right angle, the substrate is tilted relative to the cluster ion beam source while rotating, so that the bottom and side walls of the through hole provided in the insulating layer are It is possible to form an electrode wiring having a sufficient thickness, which can improve the coverage of a contact hole having a large aspect ratio. As a result, sufficient reliability can be obtained even for a semiconductor device having a high density and a fine pattern. There is an effect that it can be improved.

【図面の簡単な説明】[Brief description of drawings]

【図１】請求項１の発明の一実施例による方法で製造さ
れたＤＲＡＭの要部断面図である。FIG. 1 is a sectional view of an essential part of a DRAM manufactured by a method according to an embodiment of the present invention.

【図２】ＩＣＢ法による薄膜形成装置の一例を示す構成
図である。FIG. 2 is a configuration diagram showing an example of a thin film forming apparatus by an ICB method.

【図３】図１の第１電極配線の形成方法を（ａ）〜
（ｄ）の工程順に示す概略の断面図である。3A to 3C show a method of forming the first electrode wiring of FIG.
It is a schematic sectional drawing shown in order of a process of (d).

【図４】請求項２の発明の一実施例による電極配線の形
成方法を（ａ）〜（ｃ）の工程順に示す概略の断面図で
ある。FIG. 4 is a schematic sectional view showing a method of forming an electrode wiring according to an embodiment of the invention of claim 2 in the order of steps (a) to (c).

【図５】実施例１の製造方法を実現するための半導体装
置の製造装置の一例を示す概略の構成図である。5 is a schematic configuration diagram showing an example of a semiconductor device manufacturing apparatus for realizing the manufacturing method of Example 1. FIG.

【図６】従来のＤＲＡＭの一例の要部断面図である。FIG. 6 is a cross-sectional view of a main part of an example of a conventional DRAM.

【図７】図６の第１電極配線をスパッタリング法により
形成する方法を示す構成図である。FIG. 7 is a configuration diagram showing a method of forming the first electrode wiring of FIG. 6 by a sputtering method.

【図８】図６のコンタクトホールに対して図７のスパッ
タリング法により付着するＡｌ原子の様子を示す説明図
である。8 is an explanatory diagram showing a state of Al atoms attached to the contact hole of FIG. 6 by the sputtering method of FIG. 7.

【図９】図６のコンタクトホール内に断線が生じた状態
を示す断面図である。9 is a cross-sectional view showing a state in which a disconnection has occurred in the contact hole of FIG.

【符号の説明】[Explanation of symbols]

１ 基板 ８ 第１層間絶縁膜（絶縁層） ８ａ 貫通孔 １５ 第１電極配線 １６ コンタクトホール １７ 第１電極配線 １８ コンタクトホール ５１ クラスタイオンビーム源 1 Substrate 8 First Interlayer Insulating Film (Insulating Layer) 8a Through Hole 15 First Electrode Wiring 16 Contact Hole 17 First Electrode Wiring 18 Contact Hole 51 Cluster Ion Beam Source

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁵ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/108 (72)発明者 竹下 直彦 伊丹市瑞原４丁目１番地 三菱電機株式会 社北伊丹製作所内─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. ⁵ Identification number Reference number within the agency FI Technical indication location H01L 27/108 (72) Inventor Naohiko Takeshita 4-chome Mizuhara, Itami-shi Kita Itami Inside the factory

Claims (2)

【特許請求の範囲】[Claims] 【請求項１】 絶縁層に設けられた貫通孔内に電極配線
が設けられてなるコンタクトホールを備えた半導体装置
の製造方法において、上記電極配線は、クラスタイオン
ビーム法による成膜を行った後にスパッタリング法によ
る成膜を行うことにより形成することを特徴とする半導
体装置の製造方法。1. A method for manufacturing a semiconductor device having a contact hole in which an electrode wiring is provided in a through hole provided in an insulating layer, wherein the electrode wiring is formed by a cluster ion beam method. A method for manufacturing a semiconductor device, which is formed by forming a film by a sputtering method. 【請求項２】 絶縁層に設けられた貫通孔内に電極配線
が設けられてなるコンタクトホールを備えた半導体装置
の製造方法において、上記電極配線をクラスタイオンビ
ーム法による成膜で形成するとともに、上記クラスタイ
オンビーム法による上記電極配線の形成は、上記絶縁層
が設けられている基板をクラスタイオンビーム源に対し
て直角に対向させて行った後、上記基板をクラスタイオ
ンビーム源に対して相対的に傾けて回転させながら行う
ことを特徴とする半導体装置の製造方法。2. A method for manufacturing a semiconductor device having a contact hole in which an electrode wiring is provided in a through hole provided in an insulating layer, wherein the electrode wiring is formed by a film formation by a cluster ion beam method, and The formation of the electrode wiring by the cluster ion beam method is performed by facing the substrate on which the insulating layer is provided at a right angle to the cluster ion beam source, and then the substrate is placed relative to the cluster ion beam source. A method of manufacturing a semiconductor device, which is performed while being inclined and rotated.