JPH06291811A - Ａｍｉ伝送装置 - Google Patents
Ａｍｉ伝送装置Info
- Publication number
- JPH06291811A JPH06291811A JP5073964A JP7396493A JPH06291811A JP H06291811 A JPH06291811 A JP H06291811A JP 5073964 A JP5073964 A JP 5073964A JP 7396493 A JP7396493 A JP 7396493A JP H06291811 A JPH06291811 A JP H06291811A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- impedance
- signal
- ami
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc Digital Transmission (AREA)
- Small-Scale Networks (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】
【目的】 バス上の伝送信号のアンダーシュートやオー
バーシュートを小さくして、誤判定を防止し、通信能力
を低下させずに通信の信頼性を向上し得るＡＭＩ伝送装
置を提供する。 【構成】 パルストランス２９を介してバス１０に接続
される信号線ＴＰおよびＴＭ間にインピーダンス切り替
え部３１を接続し、バスに送受信される信号の各ビット
周期内においてビットパルスの送受信後のみインピーダ
ンス切り替え部３１のスイッチ手段を開放してインピー
ダンスを切り離し、バス１０に対するインピーダンスを
大きくし、その他の期間においてはインピーダンス切り
替え部３１のスイッチ手段を閉成してインピーダンスを
接続し、バス１０に対するインピーダンスを小さくして
いる。
バーシュートを小さくして、誤判定を防止し、通信能力
を低下させずに通信の信頼性を向上し得るＡＭＩ伝送装
置を提供する。 【構成】 パルストランス２９を介してバス１０に接続
される信号線ＴＰおよびＴＭ間にインピーダンス切り替
え部３１を接続し、バスに送受信される信号の各ビット
周期内においてビットパルスの送受信後のみインピーダ
ンス切り替え部３１のスイッチ手段を開放してインピー
ダンスを切り離し、バス１０に対するインピーダンスを
大きくし、その他の期間においてはインピーダンス切り
替え部３１のスイッチ手段を閉成してインピーダンスを
接続し、バス１０に対するインピーダンスを小さくして
いる。
Description
【０００１】
【産業上の利用分野】本発明は、複数の端末をそれぞれ
バスに接続し、該バスを介して端末からの信号を両極性
のＡＭＩ（Alternate Mark Inversion）符号の信号とし
て端末に伝送するＡＭＩ伝送装置に関する。
バスに接続し、該バスを介して端末からの信号を両極性
のＡＭＩ（Alternate Mark Inversion）符号の信号とし
て端末に伝送するＡＭＩ伝送装置に関する。
【０００２】
【従来の技術】図４は、複数の端末１，２・・・Ｎをバ
ス１０に接続するＡＭＩ伝送装置である通信装置２０の
構成を示す図である。同図において、各通信装置２０
は、各端末が接続される通信制御部２１と、該通信制御
部２１に送信データ線ＴＸＤ１およびＴＸＤ２、受信デ
ータ線ＲＸＤ１およびＲＸＤ２を介して接続されたトラ
ンシーバ部２３と、該トランシーバ部２３に信号線ＴＰ
およびＴＭを介して接続されるパルストランス２９とか
ら構成され、該パルストランス２９がバス１０に接続さ
れている。また、トランシーバ部２３は、通信制御部２
１からの送信データ線ＴＸＤ１およびＴＸＤ２が接続さ
れたドライバ部２５と、通信制御部２１への受信データ
線ＲＸＤ１およびＲＸＤ２が接続されたレシーバ部２７
とから構成されている。更に、バス１０には負荷抵抗１
１が接続されている。
ス１０に接続するＡＭＩ伝送装置である通信装置２０の
構成を示す図である。同図において、各通信装置２０
は、各端末が接続される通信制御部２１と、該通信制御
部２１に送信データ線ＴＸＤ１およびＴＸＤ２、受信デ
ータ線ＲＸＤ１およびＲＸＤ２を介して接続されたトラ
ンシーバ部２３と、該トランシーバ部２３に信号線ＴＰ
およびＴＭを介して接続されるパルストランス２９とか
ら構成され、該パルストランス２９がバス１０に接続さ
れている。また、トランシーバ部２３は、通信制御部２
１からの送信データ線ＴＸＤ１およびＴＸＤ２が接続さ
れたドライバ部２５と、通信制御部２１への受信データ
線ＲＸＤ１およびＲＸＤ２が接続されたレシーバ部２７
とから構成されている。更に、バス１０には負荷抵抗１
１が接続されている。
【０００３】このように構成された通信装置２０におい
て、ある端末から送信された信号は通信装置２０を介し
てバス１０に伝送され、該バス１０から他の通信装置２
０を介して他の端末で受信される。また、各通信装置２
０内では、端末からの信号は通信装置２０の通信制御部
２１から送信データ線ＴＸＤ１およびＴＸＤ２を介して
ドライバ部２５に供給され、ドライバ部２５から信号線
ＴＰおよびＴＭを介してパルストランス２９に供給さ
れ、パルストランス２９からバス１０に送出される。そ
して、バス１０に送出された信号は通信装置２０のパル
ストランス２９および信号線ＴＰおよびＴＭを介してレ
シーバ部２７に供給され、レシーバ部２７から受信デー
タ線ＲＸＤ１およびＲＸＤ２を介して通信制御部２１に
供給され、通信制御部２１から端末に送出されるように
なっている。
て、ある端末から送信された信号は通信装置２０を介し
てバス１０に伝送され、該バス１０から他の通信装置２
０を介して他の端末で受信される。また、各通信装置２
０内では、端末からの信号は通信装置２０の通信制御部
２１から送信データ線ＴＸＤ１およびＴＸＤ２を介して
ドライバ部２５に供給され、ドライバ部２５から信号線
ＴＰおよびＴＭを介してパルストランス２９に供給さ
れ、パルストランス２９からバス１０に送出される。そ
して、バス１０に送出された信号は通信装置２０のパル
ストランス２９および信号線ＴＰおよびＴＭを介してレ
シーバ部２７に供給され、レシーバ部２７から受信デー
タ線ＲＸＤ１およびＲＸＤ２を介して通信制御部２１に
供給され、通信制御部２１から端末に送出されるように
なっている。
【０００４】図５は、図４のバス１０および通信装置２
０の各部の信号波形を示す図である。同図において、端
末から送信された信号が通信装置２０の通信制御部２１
から送信データ線ＴＸＤ１およびＴＸＤ２に送出される
信号波形が同図（ｃ）および（ｄ）に示され、この信号
が通信装置２０のドライバ部２５からパルストランス２
９を介してバス１０上にＡＭＩ信号として送出された信
号波形が同図（ａ）に示されている。また、このバス１
０に送出された信号が通信装置２０のパルストランス２
９およびレシーバ部２７を介して受信データ線ＲＸＤ１
およびＲＸＤ２に送出される信号波形が同図（ｅ）およ
び（ｆ）に示されている。なお、同図（ｂ）は送出され
る信号のビット期間を示している。
０の各部の信号波形を示す図である。同図において、端
末から送信された信号が通信装置２０の通信制御部２１
から送信データ線ＴＸＤ１およびＴＸＤ２に送出される
信号波形が同図（ｃ）および（ｄ）に示され、この信号
が通信装置２０のドライバ部２５からパルストランス２
９を介してバス１０上にＡＭＩ信号として送出された信
号波形が同図（ａ）に示されている。また、このバス１
０に送出された信号が通信装置２０のパルストランス２
９およびレシーバ部２７を介して受信データ線ＲＸＤ１
およびＲＸＤ２に送出される信号波形が同図（ｅ）およ
び（ｆ）に示されている。なお、同図（ｂ）は送出され
る信号のビット期間を示している。
【０００５】更に詳しくは、送信データ線ＴＸＤ１上の
信号はバス１０上に正パルスとして出力され、この正パ
ルスは送信データ線ＲＸＤ１上に取り込まれる。また、
送信データ線ＴＸＤ２上の信号はバス１０上に負パルス
として出力され、この負パルスは送信データ線ＲＸＤ２
上に取り込まれる。そして、この場合に、通信装置２０
からバス１０上に送出される信号は、該信号の後端部に
おいてパルストランス２９やバス１０のインダクタンス
およびキャパシタンス等の影響によりアンダーシュート
やオーバーシュートが同図（ａ）に示すように発生し、
このアンダーシュートやオーバーシュートが同図（ａ）
に点線で示す正側しきい値レベルＬptおよび負側しきい
値レベルＬntを越えることがある。
信号はバス１０上に正パルスとして出力され、この正パ
ルスは送信データ線ＲＸＤ１上に取り込まれる。また、
送信データ線ＴＸＤ２上の信号はバス１０上に負パルス
として出力され、この負パルスは送信データ線ＲＸＤ２
上に取り込まれる。そして、この場合に、通信装置２０
からバス１０上に送出される信号は、該信号の後端部に
おいてパルストランス２９やバス１０のインダクタンス
およびキャパシタンス等の影響によりアンダーシュート
やオーバーシュートが同図（ａ）に示すように発生し、
このアンダーシュートやオーバーシュートが同図（ａ）
に点線で示す正側しきい値レベルＬptおよび負側しきい
値レベルＬntを越えることがある。
【０００６】
【発明が解決しようとする課題】上述したように、バス
１０上の信号がアンダーシュートおよびオーバーシュー
トを発生し、このアンダーシュートおよびオーバーシュ
ートが正側しきい値レベルＬptおよび負側しきい値レベ
ルＬntを越えると、図５（ｅ）および（ｆ）に点線で示
すように誤信号が受信データ線ＲＸＤ１およびＲＸＤ２
に発生し、この誤信号のうち、図５（ｆ）に斜線で示す
ように次のビット位置まで継続すると、信号有りと誤判
定するという問題がある。
１０上の信号がアンダーシュートおよびオーバーシュー
トを発生し、このアンダーシュートおよびオーバーシュ
ートが正側しきい値レベルＬptおよび負側しきい値レベ
ルＬntを越えると、図５（ｅ）および（ｆ）に点線で示
すように誤信号が受信データ線ＲＸＤ１およびＲＸＤ２
に発生し、この誤信号のうち、図５（ｆ）に斜線で示す
ように次のビット位置まで継続すると、信号有りと誤判
定するという問題がある。
【０００７】このような問題を解決するために、負荷抵
抗を小さくすると、アンダーシュートやオーバーシュー
トは小さくなるが、信号の振幅も小さくなり、伝送距離
が短くなるという問題がある。また、負荷抵抗を大きく
すると、アンダーシュートやオーバーシュートの絶対値
の最大値は大きくなるが、インダクタンスに蓄積される
電流はインダクタンス端子電圧の積分に比例するので、
減衰が速くなり、次のビットへの影響は小さくなる。し
かしながら、負荷抵抗を大きくすると、雑音に弱くなる
という問題がある。
抗を小さくすると、アンダーシュートやオーバーシュー
トは小さくなるが、信号の振幅も小さくなり、伝送距離
が短くなるという問題がある。また、負荷抵抗を大きく
すると、アンダーシュートやオーバーシュートの絶対値
の最大値は大きくなるが、インダクタンスに蓄積される
電流はインダクタンス端子電圧の積分に比例するので、
減衰が速くなり、次のビットへの影響は小さくなる。し
かしながら、負荷抵抗を大きくすると、雑音に弱くなる
という問題がある。
【０００８】本発明は、上記に鑑みてなされたもので、
その目的とするところは、バス上の伝送信号のアンダー
シュートやオーバーシュートを小さくして、誤判定を防
止し、通信能力を低下させずに通信の信頼性を向上し得
るＡＭＩ伝送装置を提供することにある。
その目的とするところは、バス上の伝送信号のアンダー
シュートやオーバーシュートを小さくして、誤判定を防
止し、通信能力を低下させずに通信の信頼性を向上し得
るＡＭＩ伝送装置を提供することにある。
【０００９】
【課題を解決するための手段】上記目的を達成するた
め、本発明のＡＭＩ伝送装置は、複数の端末をそれぞれ
バスに接続し、該バスを介して端末からの信号を両極性
のＡＭＩ符号の信号として端末に伝送するＡＭＩ伝送装
置であって、パルストランスを介してバスに接続される
信号線間に接続されるインピーダンスと、該インピーダ
ンスに直列に接続されたスイッチ手段と、バスに送受信
される信号の各ビット周期内においてビットパルスの送
受信後のみバスに対するインピーダンスを大きくし、そ
の他の期間においてはバスに対するインピーダンスを小
さくするように前記スイッチ手段を制御するスイッチ制
御手段とを有することを要旨とする。
め、本発明のＡＭＩ伝送装置は、複数の端末をそれぞれ
バスに接続し、該バスを介して端末からの信号を両極性
のＡＭＩ符号の信号として端末に伝送するＡＭＩ伝送装
置であって、パルストランスを介してバスに接続される
信号線間に接続されるインピーダンスと、該インピーダ
ンスに直列に接続されたスイッチ手段と、バスに送受信
される信号の各ビット周期内においてビットパルスの送
受信後のみバスに対するインピーダンスを大きくし、そ
の他の期間においてはバスに対するインピーダンスを小
さくするように前記スイッチ手段を制御するスイッチ制
御手段とを有することを要旨とする。
【００１０】
【作用】本発明のＡＭＩ伝送装置では、バスに接続され
る信号線間にスイッチ手段を介してインピーダンスを接
続し、バスに送受信される信号の各ビット周期内におい
てビットパルスの送受信後のみスイッチ手段を開放して
前記インピーダンスを切り離し、バスに対するインピー
ダンスを大きくし、その他の期間においてはスイッチ手
段を閉成してインピーダンスを接続し、バスに対するイ
ンピーダンスを小さくしている。
る信号線間にスイッチ手段を介してインピーダンスを接
続し、バスに送受信される信号の各ビット周期内におい
てビットパルスの送受信後のみスイッチ手段を開放して
前記インピーダンスを切り離し、バスに対するインピー
ダンスを大きくし、その他の期間においてはスイッチ手
段を閉成してインピーダンスを接続し、バスに対するイ
ンピーダンスを小さくしている。
【００１１】
【実施例】以下、図面を用いて本発明の実施例を説明す
る。
る。
【００１２】図１は、本発明の一実施例に係わるＡＭＩ
伝送装置の構成図である。同図に示すＡＭＩ伝送装置
は、前述した図４のＡＭＩ伝送装置においてトランシー
バ部２３にインピーダンス切り替え部３１を設けた点が
異なるのみであり、その他の構成要素は図４のものと同
じであり、同じ構成要素には同じ符号が付されている。
伝送装置の構成図である。同図に示すＡＭＩ伝送装置
は、前述した図４のＡＭＩ伝送装置においてトランシー
バ部２３にインピーダンス切り替え部３１を設けた点が
異なるのみであり、その他の構成要素は図４のものと同
じであり、同じ構成要素には同じ符号が付されている。
【００１３】図２は、前記トランシーバ部２３の詳細な
内部構成を示しているが、同図に示すように、インピー
ダンス切り替え部３１は、トランシーバ部２３からパル
ストランス２９に接続される信号線ＴＰおよびＴＭの間
にスイッチ手段を構成するトランジスタ３３，３５およ
びダイオード３７，３９を介してこれらに直列に接続さ
れたインピーダンス変更用抵抗４１，４３を有する。該
インピーダンス変更用抵抗４１，４３は、トランジスタ
３３，３５をオンすることにより信号線ＴＰおよびＴＭ
の間に接続され、これによりパルストランス２９を介し
たバス１０に対するインピーダンスを低減することがで
き、またトランジスタ３３，３５をオフすることにより
インピーダンス変更用抵抗４１，４３は信号線ＴＰおよ
びＴＭの間から切り離され、これによりバス１０に対す
るインピーダンスを増大することができる。また、イン
ピーダンス切り替え部３１は、上述したインピーダンス
変更用抵抗４１，４３、トランジスタ３３，３５、ダイ
オード３７，３９に加えて、トランジスタ３３，３５を
制御するフリップフロップ４５、ノア回路４７、アンド
回路４９、インバータ５１、およびディレイ回路５３を
有する。
内部構成を示しているが、同図に示すように、インピー
ダンス切り替え部３１は、トランシーバ部２３からパル
ストランス２９に接続される信号線ＴＰおよびＴＭの間
にスイッチ手段を構成するトランジスタ３３，３５およ
びダイオード３７，３９を介してこれらに直列に接続さ
れたインピーダンス変更用抵抗４１，４３を有する。該
インピーダンス変更用抵抗４１，４３は、トランジスタ
３３，３５をオンすることにより信号線ＴＰおよびＴＭ
の間に接続され、これによりパルストランス２９を介し
たバス１０に対するインピーダンスを低減することがで
き、またトランジスタ３３，３５をオフすることにより
インピーダンス変更用抵抗４１，４３は信号線ＴＰおよ
びＴＭの間から切り離され、これによりバス１０に対す
るインピーダンスを増大することができる。また、イン
ピーダンス切り替え部３１は、上述したインピーダンス
変更用抵抗４１，４３、トランジスタ３３，３５、ダイ
オード３７，３９に加えて、トランジスタ３３，３５を
制御するフリップフロップ４５、ノア回路４７、アンド
回路４９、インバータ５１、およびディレイ回路５３を
有する。
【００１４】更に、図２は、インピーダンス切り替え部
３１に加えて、トランシーバ部２３のドライバ部２５お
よびレシーバ部２７の内部回路を詳しく示しているが、
ドライバ部２５は送信データ線ＴＸＤ１およびＴＸＤ２
にそれぞれ接続されたトランジスタ６１，６２、および
該トランジスタ６１，６２にそれぞれ接続されたダイオ
ード６３，６４を有し、レシーバ部２７は出力がＲＸＤ
１およびＲＸＤ２信号に接続された演算増幅器６５，６
７、該演算増幅器６５，６７の−入力端子に接続点が接
続され、負電源とアースとの間に直列接続された抵抗Ｒ
ａ１，Ｒａ２、前記演算増幅器６５，６７の＋入力端子
と信号線ＴＰおよびＴＭとの間にそれぞれ接続された抵
抗Ｒｂ１，Ｒｂ２、前記演算増幅器６５，６７の＋入力
端子の間に直列接続されている抵抗Ｒｂ２，Ｒｂ２から
構成されている。
３１に加えて、トランシーバ部２３のドライバ部２５お
よびレシーバ部２７の内部回路を詳しく示しているが、
ドライバ部２５は送信データ線ＴＸＤ１およびＴＸＤ２
にそれぞれ接続されたトランジスタ６１，６２、および
該トランジスタ６１，６２にそれぞれ接続されたダイオ
ード６３，６４を有し、レシーバ部２７は出力がＲＸＤ
１およびＲＸＤ２信号に接続された演算増幅器６５，６
７、該演算増幅器６５，６７の−入力端子に接続点が接
続され、負電源とアースとの間に直列接続された抵抗Ｒ
ａ１，Ｒａ２、前記演算増幅器６５，６７の＋入力端子
と信号線ＴＰおよびＴＭとの間にそれぞれ接続された抵
抗Ｒｂ１，Ｒｂ２、前記演算増幅器６５，６７の＋入力
端子の間に直列接続されている抵抗Ｒｂ２，Ｒｂ２から
構成されている。
【００１５】前記インピーダンス切り替え部３１のトラ
ンジスタ３３，３５は、受信データ線ＲＸＤ１およびＲ
ＸＤ２からの信号（以下、ＲＸＤ１およびＲＸＤ２信号
と称する）、後述する図３（ｇ）に示すように信号の送
受信の開始時点から終了時点まで高レベルになっている
ＲＸ信号、および図３（ｂ）に示すスタートビットに同
期してバスのデータ伝送速度と同速度を有し、立ち下が
りが各ビットの開始点である図３（ｈ）に示すようなク
ロック信号ＣＬＫを前記ノア回路４７、アンド回路４
９、インバータ５１、ディレイ回路５３およびフリップ
フロップ４５からなる制御回路に供給することによりフ
リップフロップ４５から出力される後述する図３（ｊ）
に示すような制御信号Ｓｃにより制御され、これにより
ビット周期内において信号の送受信後のみトランジスタ
３３，３５はオフに制御され、これによりインピーダン
ス変更用抵抗４１，４３を切り離してバス１０に対する
インピーダンスを大きくし、その他の期間ではトランジ
スタ３３，３５はオンに制御され、これによりインピー
ダンス変更用抵抗４１，４３を接続してバス１０に対す
るインピーダンスを小さくしている。
ンジスタ３３，３５は、受信データ線ＲＸＤ１およびＲ
ＸＤ２からの信号（以下、ＲＸＤ１およびＲＸＤ２信号
と称する）、後述する図３（ｇ）に示すように信号の送
受信の開始時点から終了時点まで高レベルになっている
ＲＸ信号、および図３（ｂ）に示すスタートビットに同
期してバスのデータ伝送速度と同速度を有し、立ち下が
りが各ビットの開始点である図３（ｈ）に示すようなク
ロック信号ＣＬＫを前記ノア回路４７、アンド回路４
９、インバータ５１、ディレイ回路５３およびフリップ
フロップ４５からなる制御回路に供給することによりフ
リップフロップ４５から出力される後述する図３（ｊ）
に示すような制御信号Ｓｃにより制御され、これにより
ビット周期内において信号の送受信後のみトランジスタ
３３，３５はオフに制御され、これによりインピーダン
ス変更用抵抗４１，４３を切り離してバス１０に対する
インピーダンスを大きくし、その他の期間ではトランジ
スタ３３，３５はオンに制御され、これによりインピー
ダンス変更用抵抗４１，４３を接続してバス１０に対す
るインピーダンスを小さくしている。
【００１６】図３に示す各部の波形を示すタイミング図
を参照して更に詳しく説明すると、図３（ｇ）に示すＲ
Ｘ信号および図３（ｈ）に示すクロック信号ＣＬＫをア
ンド回路４９に供給し、該アンド回路４９の出力信号を
フリップフロップ４５のデータ端子Ｄに供給するととも
に、ＲＸＤ１およびＲＸＤ２信号をノア回路４７に供給
し、該ノア回路４７の出力信号をフリップフロップ４５
のクロック端子ＣＫに供給することにより、ＲＸＤ１お
よびＲＸＤ２信号のいずれかの立ち下がりでフリップフ
ロップ４５の出力端子Ｑからの制御信号Ｓｃを図３
（ｊ）に示すように高レベルにしている。また、クロッ
ク信号ＣＬＫをインバータ５１で反転し、ディレイ回路
５３を介して遅延させ、この反転遅延したクロック信号
ＣＬＫをフリップフロップ４５のクリア端子ＣＬに供給
することにより、フリップフロップ４５をリセットし、
これによりフリップフロップ４５の出力端子Ｑからの制
御信号Ｓｃを図３（ｊ）に示すように低レベルに戻して
いる。
を参照して更に詳しく説明すると、図３（ｇ）に示すＲ
Ｘ信号および図３（ｈ）に示すクロック信号ＣＬＫをア
ンド回路４９に供給し、該アンド回路４９の出力信号を
フリップフロップ４５のデータ端子Ｄに供給するととも
に、ＲＸＤ１およびＲＸＤ２信号をノア回路４７に供給
し、該ノア回路４７の出力信号をフリップフロップ４５
のクロック端子ＣＫに供給することにより、ＲＸＤ１お
よびＲＸＤ２信号のいずれかの立ち下がりでフリップフ
ロップ４５の出力端子Ｑからの制御信号Ｓｃを図３
（ｊ）に示すように高レベルにしている。また、クロッ
ク信号ＣＬＫをインバータ５１で反転し、ディレイ回路
５３を介して遅延させ、この反転遅延したクロック信号
ＣＬＫをフリップフロップ４５のクリア端子ＣＬに供給
することにより、フリップフロップ４５をリセットし、
これによりフリップフロップ４５の出力端子Ｑからの制
御信号Ｓｃを図３（ｊ）に示すように低レベルに戻して
いる。
【００１７】全体的に作用を説明すると、端末から送信
された信号は通信装置２０の通信制御部２１から送信デ
ータ線ＴＸＤ１およびＴＸＤ２を介してドライバ部２５
に供給され、ドライバ部２５からインピーダンス切り替
え部３１および信号線ＴＰおよびＴＭを介してパルスト
ランス２９に供給され、パルストランス２９からＡＭＩ
符号としてバス１０に送出される。
された信号は通信装置２０の通信制御部２１から送信デ
ータ線ＴＸＤ１およびＴＸＤ２を介してドライバ部２５
に供給され、ドライバ部２５からインピーダンス切り替
え部３１および信号線ＴＰおよびＴＭを介してパルスト
ランス２９に供給され、パルストランス２９からＡＭＩ
符号としてバス１０に送出される。
【００１８】そして、バス１０に送出された信号は通信
装置２０のパルストランス２９および信号線ＴＰおよび
ＴＭ、およびインピーダンス切り替え部３１を介してレ
シーバ部２７に供給され、レシーバ部２７から受信デー
タ線ＲＸＤ１およびＲＸＤ２に供給されるが、この受信
データ線ＲＸＤ１およびＲＸＤ２上ではＥ＊Ｒａ２／
（Ｒａ１＋Ｒａ２）＊Ｒｂ２／（Ｒｂ１＋Ｒｂ２）で決
まるしきい値レベルで区切られ、図３（ｅ），（ｆ）に
示すような波形が発生する。そして、受信データ線ＲＸ
Ｄ１およびＲＸＤ２から通信制御部２１に供給され、通
信制御部２１から端末に送出されるようになっている。
装置２０のパルストランス２９および信号線ＴＰおよび
ＴＭ、およびインピーダンス切り替え部３１を介してレ
シーバ部２７に供給され、レシーバ部２７から受信デー
タ線ＲＸＤ１およびＲＸＤ２に供給されるが、この受信
データ線ＲＸＤ１およびＲＸＤ２上ではＥ＊Ｒａ２／
（Ｒａ１＋Ｒａ２）＊Ｒｂ２／（Ｒｂ１＋Ｒｂ２）で決
まるしきい値レベルで区切られ、図３（ｅ），（ｆ）に
示すような波形が発生する。そして、受信データ線ＲＸ
Ｄ１およびＲＸＤ２から通信制御部２１に供給され、通
信制御部２１から端末に送出されるようになっている。
【００１９】上述した送受信動作において、バス１０上
には図３（ａ）に示すように波形の信号が伝送される
が、インピーダンス切り替え部３１のトランジスタ３
３，３５からなるスイッチ手段のオン／オフによりイン
ピーダンス変更用抵抗４１，４３が図３（ｊ）に示す制
御信号Ｓｃの間、すなわち各ビット周期内の信号の送受
信後のみ、信号線ＴＰおよびＴＭから切り離され、これ
によりパルストランス２９およびバス１０に対するイン
ピーダンスを大きくし、耐雑音性を低下させないように
するとともに、またその他の期間ではインピーダンス変
更用抵抗４１，４３を信号線ＴＰおよびＴＭの間に接続
し、これによりインピーダンスを小さくしている。従っ
て、図３（ｅ），（ｆ）に示すように、レシーバ部２７
の出力線である受信データ線ＲＸＤ１およびＲＸＤ２上
には点線で示す高レベル信号が現れるが、この信号は次
のビットまで継続しないので、誤認識されることはな
い。
には図３（ａ）に示すように波形の信号が伝送される
が、インピーダンス切り替え部３１のトランジスタ３
３，３５からなるスイッチ手段のオン／オフによりイン
ピーダンス変更用抵抗４１，４３が図３（ｊ）に示す制
御信号Ｓｃの間、すなわち各ビット周期内の信号の送受
信後のみ、信号線ＴＰおよびＴＭから切り離され、これ
によりパルストランス２９およびバス１０に対するイン
ピーダンスを大きくし、耐雑音性を低下させないように
するとともに、またその他の期間ではインピーダンス変
更用抵抗４１，４３を信号線ＴＰおよびＴＭの間に接続
し、これによりインピーダンスを小さくしている。従っ
て、図３（ｅ），（ｆ）に示すように、レシーバ部２７
の出力線である受信データ線ＲＸＤ１およびＲＸＤ２上
には点線で示す高レベル信号が現れるが、この信号は次
のビットまで継続しないので、誤認識されることはな
い。
【００２０】なお、インピーダンス切り替え部３１のデ
ィレイ回路５３は、クロック信号ＣＬＫを該ディレイ回
路５３で設定された所定の遅延時間のみ遅らせ、これに
より通信通知の伝送速度のばらつきに対して（１／２ビ
ット−遅延時間）の余裕を持たせている。
ィレイ回路５３は、クロック信号ＣＬＫを該ディレイ回
路５３で設定された所定の遅延時間のみ遅らせ、これに
より通信通知の伝送速度のばらつきに対して（１／２ビ
ット−遅延時間）の余裕を持たせている。
【００２１】
【発明の効果】以上説明したように、本発明によれば、
バスに接続される信号線間にスイッチ手段を介してイン
ピーダンスを接続し、バスに送受信される信号の各ビッ
ト周期内においてビットパルスの送受信後のみスイッチ
手段を開放して前記インピーダンスを切り離し、バスに
対するインピーダンスを大きくし、その他の期間におい
てはスイッチ手段を閉成してインピーダンスを接続し、
バスに対するインピーダンスを小さくしているので、送
受信される信号領域の耐雑音性を低下させることなく、
またバス上の信号の波高値を小さくすることもなく、ア
ンダーシュートやオーバーシュートを小さくすることが
でき、誤判定を防止でき、通信能力を低下させずに通信
の信頼性を向上することができる。
バスに接続される信号線間にスイッチ手段を介してイン
ピーダンスを接続し、バスに送受信される信号の各ビッ
ト周期内においてビットパルスの送受信後のみスイッチ
手段を開放して前記インピーダンスを切り離し、バスに
対するインピーダンスを大きくし、その他の期間におい
てはスイッチ手段を閉成してインピーダンスを接続し、
バスに対するインピーダンスを小さくしているので、送
受信される信号領域の耐雑音性を低下させることなく、
またバス上の信号の波高値を小さくすることもなく、ア
ンダーシュートやオーバーシュートを小さくすることが
でき、誤判定を防止でき、通信能力を低下させずに通信
の信頼性を向上することができる。
【図１】本発明の一実施例に係わるＡＭＩ伝送装置の構
成図である。
成図である。
【図２】図１に示すＡＭＩ伝送装置に使用されているト
ランシーバ部の詳細な構成を示す回路図である。
ランシーバ部の詳細な構成を示す回路図である。
【図３】図１のＡＭＩ伝送装置の各部の信号波形を示す
タイミング図である。
タイミング図である。
【図４】従来のＡＭＩ伝送装置の構成を示す図である。
【図５】図４のＡＭＩ伝送装置の各部の信号波形を示す
タイミング図である。
タイミング図である。
１０ バス ２０ 通信装置 ２１ 通信制御部 ２３ トランシーバ部 ２５ ドライバ部 ２７ レシーバ部 ２９ パルストランス ３１ インピーダンス切り替え部 ３３，３５ トランジスタ ４１，４３ インピーダンス変更用抵抗
Claims (1)
- 【請求項１】 複数の端末をそれぞれバスに接続し、該
バスを介して端末からの信号を両極性のＡＭＩ符号の信
号として端末に伝送するＡＭＩ伝送装置であって、パル
ストランスを介してバスに接続される信号線間に接続さ
れるインピーダンスと、該インピーダンスに直列に接続
されたスイッチ手段と、バスに送受信される信号の各ビ
ット周期内においてビットパルスの送受信後のみバスに
対するインピーダンスを大きくし、その他の期間におい
てはバスに対するインピーダンスを小さくするように前
記スイッチ手段を制御するスイッチ制御手段とを有する
ことを特徴とするＡＭＩ伝送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5073964A JPH06291811A (ja) | 1993-03-31 | 1993-03-31 | Ａｍｉ伝送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5073964A JPH06291811A (ja) | 1993-03-31 | 1993-03-31 | Ａｍｉ伝送装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06291811A true JPH06291811A (ja) | 1994-10-18 |
Family
ID=13533275
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5073964A Pending JPH06291811A (ja) | 1993-03-31 | 1993-03-31 | Ａｍｉ伝送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06291811A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008532368A (ja) * | 2005-02-24 | 2008-08-14 | フオルクスワーゲン・アクチエンゲゼルシヤフト | トランシーバ |
| JP2009052871A (ja) * | 2007-08-29 | 2009-03-12 | Mitsubishi Electric Corp | 空気調和機、空調システム |
-
1993
- 1993-03-31 JP JP5073964A patent/JPH06291811A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008532368A (ja) * | 2005-02-24 | 2008-08-14 | フオルクスワーゲン・アクチエンゲゼルシヤフト | トランシーバ |
| JP2009052871A (ja) * | 2007-08-29 | 2009-03-12 | Mitsubishi Electric Corp | 空気調和機、空調システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6839789B2 (en) | Bus repeater for coupling a first and second bus | |
| US5748675A (en) | Vehicle communications network with improved current sourcing | |
| US6212224B1 (en) | MIL-STD-1553 buffer/driver | |
| JPH03296359A (ja) | Ｉｓｄｎインタフェース回路 | |
| US4450571A (en) | Two-way signal transmission and one-way DC power supply using a single line pair | |
| JPS62501117A (ja) | データ送信システム | |
| US7944807B2 (en) | System and method for implementing a single-wire serial protocol | |
| JPH06291811A (ja) | Ａｍｉ伝送装置 | |
| JP3184702B2 (ja) | バス回路およびバスの終端抵抗切り替え方法 | |
| EP0951680B1 (en) | Improved asymmetric current mode driver for differential transmission lines | |
| EP0562712B1 (en) | Apparatus for filtering noise from a periodic signal | |
| JPH10126316A (ja) | 終端装置 | |
| US7159138B2 (en) | Method and apparatus for data transfer between at least two modules interconnected by a serial data bus | |
| JP2850844B2 (ja) | 動作周波数切替可能な伝送システム | |
| US11695411B2 (en) | Transmitter and operating method of transmitter | |
| EP0328569A1 (en) | Data transmission using switched resonance | |
| JPS62203428A (ja) | 送信装置 | |
| KR910002355B1 (ko) | 주장치와 키폰전화기간의 직렬 데이타 송수신 전달회로 | |
| JPH09205358A (ja) | 出力回路 | |
| JPH0733052U (ja) | インタフェース回路 | |
| CN117134786A (zh) | 突发式接收机及其控制方法 | |
| US20030201789A1 (en) | Bus termination system and method | |
| SU1231638A1 (ru) | Устройство двухсторонней св зи | |
| JPH0630053A (ja) | 電流回路インターフェース | |
| JPH1065744A (ja) | バスインターフェース回路 |