JPH06291553A - Ｆｍ復調器 - Google Patents
Ｆｍ復調器Info
- Publication number
- JPH06291553A JPH06291553A JP7568393A JP7568393A JPH06291553A JP H06291553 A JPH06291553 A JP H06291553A JP 7568393 A JP7568393 A JP 7568393A JP 7568393 A JP7568393 A JP 7568393A JP H06291553 A JPH06291553 A JP H06291553A
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- adder
- subtractor
- outputs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【目的】 小型化、ＩＣ化の容易なディジタルＦＭ復調
器を得ることを目的とする。 【構成】 入力ＦＭ信号の移相を９０°移相する９０°
移相器１３と、入力ＦＭ信号を１サンプリング周期遅延
する遅延器１４と、入力ＦＭ信号と遅延器１４の出力の
差と和を求める減算器１５、加算器１６と、９０°移相
器１３の出力を１サンプリング周期遅延する遅延器１７
と、９０°移相器１３の出力と遅延器１７の出力の和と
差を求める加算器１８、減算器１９と、上記減算器１
５、加算器１６、加算器１８、減算器１９の出力のう
ち、２つの出力の商を求める除算器２１から成る。
器を得ることを目的とする。 【構成】 入力ＦＭ信号の移相を９０°移相する９０°
移相器１３と、入力ＦＭ信号を１サンプリング周期遅延
する遅延器１４と、入力ＦＭ信号と遅延器１４の出力の
差と和を求める減算器１５、加算器１６と、９０°移相
器１３の出力を１サンプリング周期遅延する遅延器１７
と、９０°移相器１３の出力と遅延器１７の出力の和と
差を求める加算器１８、減算器１９と、上記減算器１
５、加算器１６、加算器１８、減算器１９の出力のう
ち、２つの出力の商を求める除算器２１から成る。
Description
【０００１】
【産業上の利用分野】本発明はディジタル化されたＦＭ
信号を復調するＦＭ復調器に関するものである。
信号を復調するＦＭ復調器に関するものである。
【０００２】
【従来の技術】図５は米国特許４，０９０，１４５に示
された従来のディジタルＦＭ復調器である。図におい
て、１はアナログＦＭ信号の入力端子、２は入力端子１
から入力されたＦＭ信号をディジタル化し、２つの信号
を出力する直交サンプリングＡ／Ｄ変換器、３は直交サ
ンプリングＡ／Ｄ変換器２の２つの出力に対して割算を
行う除算器、４は除算器３の出力のアークタンジェント
（ａｒｃｔａｎｇｅｎｔ）を求める演算器、５は演算器
４の出力を微分する微分器、６はその出力端子である。
された従来のディジタルＦＭ復調器である。図におい
て、１はアナログＦＭ信号の入力端子、２は入力端子１
から入力されたＦＭ信号をディジタル化し、２つの信号
を出力する直交サンプリングＡ／Ｄ変換器、３は直交サ
ンプリングＡ／Ｄ変換器２の２つの出力に対して割算を
行う除算器、４は除算器３の出力のアークタンジェント
（ａｒｃｔａｎｇｅｎｔ）を求める演算器、５は演算器
４の出力を微分する微分器、６はその出力端子である。
【０００３】次に動作について説明する。入力端子１か
ら入力されたアナログＦＭ信号は、直交サンプリングＡ
／Ｄ変換器２においてディジタル化される。この直交サ
ンプリングＡ／Ｄ変換器２はサンプリングのタイミング
をずらし、互いに直交する２つのディジタル信号を出力
する。従って、時刻ｋＴ（Ｔはサンプリング周期、ｋは
整数）における２つの出力信号は、それぞれ、
ら入力されたアナログＦＭ信号は、直交サンプリングＡ
／Ｄ変換器２においてディジタル化される。この直交サ
ンプリングＡ／Ｄ変換器２はサンプリングのタイミング
をずらし、互いに直交する２つのディジタル信号を出力
する。従って、時刻ｋＴ（Ｔはサンプリング周期、ｋは
整数）における２つの出力信号は、それぞれ、
【０００４】
【数１】
【０００５】と近似的に表わせる。直交サンプリングＡ
／Ｄ変換器２は、２つのサンプリングのタイミングが、
入力されるＦＭ信号の中心周波数に対して、互いにπ／
２ずれるように設定することで近似的に構成できる。直
交サンプリングＡ／Ｄ変換器２から出力される２つの信
号Ｘ（ｋ）、Ｙ（ｋ）は、除算器３に入力され、
／Ｄ変換器２は、２つのサンプリングのタイミングが、
入力されるＦＭ信号の中心周波数に対して、互いにπ／
２ずれるように設定することで近似的に構成できる。直
交サンプリングＡ／Ｄ変換器２から出力される２つの信
号Ｘ（ｋ）、Ｙ（ｋ）は、除算器３に入力され、
【０００６】
【数２】
【０００７】が演算され、出力される。演算器４は除算
器３の出力のアークタンジェントを求める。すなわち、
演算器４は、
器３の出力のアークタンジェントを求める。すなわち、
演算器４は、
【０００８】
【数３】
【０００９】を出力する。ここで、（３）式、（４）式
より、
より、
【００１０】
【数４】
【００１１】が成立ち、演算器４の出力θ（ｋ）は入力
ＦＭ信号の位相φ（ｋ）と等しいとみなすことができ
る。微分器５は、演算器４の出力θ（ｋ）と１サンプリ
ング周期前の演算器４の出力θ（ｋ−１）の差を演算
し、出力端子６より出力する。
ＦＭ信号の位相φ（ｋ）と等しいとみなすことができ
る。微分器５は、演算器４の出力θ（ｋ）と１サンプリ
ング周期前の演算器４の出力θ（ｋ−１）の差を演算
し、出力端子６より出力する。
【００１２】
【数５】
【００１３】ＦＭ信号の位相φを時間微分したものが復
調信号となるので、この微分器５の出力θ（ｋ）−θ
（ｋ−１）は復調信号となる。
調信号となるので、この微分器５の出力θ（ｋ）−θ
（ｋ−１）は復調信号となる。
【００１４】
【発明が解決しようとする課題】従来のＦＭ復調器は以
上のように構成されているので、アークタンジェントを
求めるためのＲＯＭが必要となり、装置を小型化、ＩＣ
化する上で極めて不利であった。
上のように構成されているので、アークタンジェントを
求めるためのＲＯＭが必要となり、装置を小型化、ＩＣ
化する上で極めて不利であった。
【００１５】本発明は上記のような問題点を解消するた
めになされたもので、ＲＯＭを不要とし、装置の小型
化、ＩＣ化が容易なＦＭ復調器を提供することを目的と
する。
めになされたもので、ＲＯＭを不要とし、装置の小型
化、ＩＣ化が容易なＦＭ復調器を提供することを目的と
する。
【００１６】
【課題を解決するための手段】本発明に係るＦＭ復調器
は、入力ディジタルＦＭ信号を９０°移相する９０°移
相器と、入力ディジタルＦＭ信号を１サンプリング周期
遅延する第１の遅延器と、入力ディジタルＦＭ信号と第
１の遅延器の出力の差を求める第１の減算器と、入力デ
ィジタルＦＭ信号と第１の遅延器の出力の和を求める第
１の加算器と、上記９０°移相器の出力を１サンプリン
グ周期遅延する第２の遅延器と、上記９０°移相器の出
力と第２の遅延器の出力の和を求める第２の加算器と、
上記９０°移相器の出力と第２の遅延器の出力の差を求
める第２の減算器と、上記第１の減算器、第２の減算
器、第１の加算器、第２の加算器の出力のうち２つを選
択し、それらのの商を求める除算器を備えたものであ
る。
は、入力ディジタルＦＭ信号を９０°移相する９０°移
相器と、入力ディジタルＦＭ信号を１サンプリング周期
遅延する第１の遅延器と、入力ディジタルＦＭ信号と第
１の遅延器の出力の差を求める第１の減算器と、入力デ
ィジタルＦＭ信号と第１の遅延器の出力の和を求める第
１の加算器と、上記９０°移相器の出力を１サンプリン
グ周期遅延する第２の遅延器と、上記９０°移相器の出
力と第２の遅延器の出力の和を求める第２の加算器と、
上記９０°移相器の出力と第２の遅延器の出力の差を求
める第２の減算器と、上記第１の減算器、第２の減算
器、第１の加算器、第２の加算器の出力のうち２つを選
択し、それらのの商を求める除算器を備えたものであ
る。
【００１７】また、本発明に係るＦＭ復調器は、上記第
１の減算器の出力と上記第２の加算器の出力の絶対値和
と、上記第１の加算器の出力と上記第２の減算器の出力
の絶対値和を比較し、前者が大きい場合には上記除算器
は第１の減算器の出力と第２の加算器の出力の商を求
め、後者が大きい場合には上記除算器は第２の減算器の
出力と第１の加算器の出力の商を求めるよう構成したも
のである。
１の減算器の出力と上記第２の加算器の出力の絶対値和
と、上記第１の加算器の出力と上記第２の減算器の出力
の絶対値和を比較し、前者が大きい場合には上記除算器
は第１の減算器の出力と第２の加算器の出力の商を求
め、後者が大きい場合には上記除算器は第２の減算器の
出力と第１の加算器の出力の商を求めるよう構成したも
のである。
【００１８】さらに、本発明に係るＦＭ復調器は、上記
第１の減算器の出力と上記第２の加算器の出力の自乗和
と、上記第１の加算器の出力と上記第２の減算器の出力
の自乗和を比較し、前者が大きい場合には上記除算器は
第１の減算器の出力と第２の加算器の出力の商を求め、
後者が大きい場合には上記除算器は第２の減算器の出力
と第１の加算器の出力の商を求めるよう構成したもので
ある。
第１の減算器の出力と上記第２の加算器の出力の自乗和
と、上記第１の加算器の出力と上記第２の減算器の出力
の自乗和を比較し、前者が大きい場合には上記除算器は
第１の減算器の出力と第２の加算器の出力の商を求め、
後者が大きい場合には上記除算器は第２の減算器の出力
と第１の加算器の出力の商を求めるよう構成したもので
ある。
【００１９】
【作用】本発明のＦＭ復調器においては、入力ディジタ
ルＦＭ信号とこのＦＭ信号を１サンプリング周期遅延し
た信号との差または和を、入力ＦＭ信号を９０゜移相し
た信号とこの９０゜移相した信号を１サンプリング周期
遅延した信号との和または差で割ることにより、ＦＭ信
号の復調出力が得られるので、アークタンジェントのテ
ーブルを持つＲＯＭが不要となる。
ルＦＭ信号とこのＦＭ信号を１サンプリング周期遅延し
た信号との差または和を、入力ＦＭ信号を９０゜移相し
た信号とこの９０゜移相した信号を１サンプリング周期
遅延した信号との和または差で割ることにより、ＦＭ信
号の復調出力が得られるので、アークタンジェントのテ
ーブルを持つＲＯＭが不要となる。
【００２０】
【実施例】実施例１．以下、本発明を図に基づいて説明
する。図１は本発明の一実施例によるＦＭ復調器を示す
ブロック図である。図において、１０はアナログＦＭ信
号の入力端子、１１は入力端子１０から入力されたアナ
ログＦＭ信号をディジタル化するＡ／Ｄ変換器、１２は
Ａ／Ｄ変換器１１から出力されるディジタルＦＭ信号を
遅延する遅延補正器、１３はＡ／Ｄ変換器１１から出力
されるディジタルＦＭ信号の位相を９０゜移相する９０
゜移相器、１４は上記遅延補正器１２の出力を１サンプ
リング周期遅延する遅延器、１５は遅延補正器１２の出
力と遅延器１４の出力の差を求める減算器、１６は遅延
補正器１２の出力と遅延器１４の出力の和を求める加算
器、１７は上記９０゜移相器１３の出力を１サンプリン
グ周期遅延する遅延器、１８は９０゜移相器１３の出力
と遅延器１７の出力の和を求める加算器、１９は９０゜
移相器１３の出力と遅延器１７の出力の差を求める減算
器、２０は上記減算器１５、加算器１６、加算器１８及
び減算器１９の出力から２つの出力を選択する選択回
路、２１は選択回路２０の２つの出力の割り算を行う除
算器である。
する。図１は本発明の一実施例によるＦＭ復調器を示す
ブロック図である。図において、１０はアナログＦＭ信
号の入力端子、１１は入力端子１０から入力されたアナ
ログＦＭ信号をディジタル化するＡ／Ｄ変換器、１２は
Ａ／Ｄ変換器１１から出力されるディジタルＦＭ信号を
遅延する遅延補正器、１３はＡ／Ｄ変換器１１から出力
されるディジタルＦＭ信号の位相を９０゜移相する９０
゜移相器、１４は上記遅延補正器１２の出力を１サンプ
リング周期遅延する遅延器、１５は遅延補正器１２の出
力と遅延器１４の出力の差を求める減算器、１６は遅延
補正器１２の出力と遅延器１４の出力の和を求める加算
器、１７は上記９０゜移相器１３の出力を１サンプリン
グ周期遅延する遅延器、１８は９０゜移相器１３の出力
と遅延器１７の出力の和を求める加算器、１９は９０゜
移相器１３の出力と遅延器１７の出力の差を求める減算
器、２０は上記減算器１５、加算器１６、加算器１８及
び減算器１９の出力から２つの出力を選択する選択回
路、２１は選択回路２０の２つの出力の割り算を行う除
算器である。
【００２１】次に動作について説明する。入力端子１０
より入力されたアナログＦＭ信号はＡ／Ｄ変換器１１で
ディジタル信号に変換される。ディジタル化されたＦＭ
信号は９０°移相器１３で９０°移相される。一方、Ａ
／Ｄ変換器１１でディジタル化されたＦＭ信号は遅延補
正器１２にも入力され、９０°移相器１３で生じる遅延
時間と同じ時間だけ遅延される。従って、遅延補正器１
２の出力をＸ、９０°移相器１３の出力をＹとすると、
ＸとＹは同一時刻にディジタル化された、互いに位相が
９０°異なる信号となる。すなわち、時刻ｋＴ（Ｔはサ
ンプリング周期、ｋは整数）における信号Ｘ，Ｙの値を
それぞれＸ（ｋ）、Ｙ（ｋ）とし、信号Ｘの振幅をＡ、
位相をφ（ｋ）とおくと、
より入力されたアナログＦＭ信号はＡ／Ｄ変換器１１で
ディジタル信号に変換される。ディジタル化されたＦＭ
信号は９０°移相器１３で９０°移相される。一方、Ａ
／Ｄ変換器１１でディジタル化されたＦＭ信号は遅延補
正器１２にも入力され、９０°移相器１３で生じる遅延
時間と同じ時間だけ遅延される。従って、遅延補正器１
２の出力をＸ、９０°移相器１３の出力をＹとすると、
ＸとＹは同一時刻にディジタル化された、互いに位相が
９０°異なる信号となる。すなわち、時刻ｋＴ（Ｔはサ
ンプリング周期、ｋは整数）における信号Ｘ，Ｙの値を
それぞれＸ（ｋ）、Ｙ（ｋ）とし、信号Ｘの振幅をＡ、
位相をφ（ｋ）とおくと、
【００２２】
【数６】
【００２３】とかける。
【００２４】遅延補正器１２から出力された信号Ｘ
（ｋ）は、遅延器１４において１サンプリング周期Ｔだ
け遅延される。減算器１５は、遅延補正器１２の出力Ｘ
（ｋ）とこの遅延器１４の出力Ｘ（ｋ−１）の差、
（ｋ）は、遅延器１４において１サンプリング周期Ｔだ
け遅延される。減算器１５は、遅延補正器１２の出力Ｘ
（ｋ）とこの遅延器１４の出力Ｘ（ｋ−１）の差、
【００２５】
【数７】
【００２６】を出力する。加算器１６は、遅延補正器１
２の出力Ｘ（ｋ）と遅延器１４の出力Ｘ（ｋ−１）の
和、
２の出力Ｘ（ｋ）と遅延器１４の出力Ｘ（ｋ−１）の
和、
【００２７】
【数８】
【００２８】を出力する。一方、９０°移相器１３の出
力Ｙ（ｋ）は、遅延器１７において１サンプリング周期
Ｔだけ遅延される。加算器１８は、９０°移相器１３の
出力Ｙ（ｋ）と遅延器１７の出力Ｙ（ｋ−１）の和、
力Ｙ（ｋ）は、遅延器１７において１サンプリング周期
Ｔだけ遅延される。加算器１８は、９０°移相器１３の
出力Ｙ（ｋ）と遅延器１７の出力Ｙ（ｋ−１）の和、
【００２９】
【数９】
【００３０】を出力する。減算器１９は、９０°移相器
１３の出力Ｙ（ｋ）と遅延器１７の出力Ｙ（ｋ−１）の
差、
１３の出力Ｙ（ｋ）と遅延器１７の出力Ｙ（ｋ−１）の
差、
【００３１】
【数１０】
【００３２】を出力する。
【００３３】選択回路２０は減算器１５、加算器１６、
加算器１８及び減算器１９の出力のうち、２つを選択
し、出力する。選択回路２０の第１の出力をＰ（ｋ）、
第２の出力をＱ（ｋ）とする。選択回路２０の２つの出
力は、減算器１５の出力ＤＸ（ｋ）と加算器１８の出力
ＳＹ（ｋ）、または、減算器１９の出力ＤＹ（ｋ）と加
算器１６の出力ＳＸ（ｋ）である。すなわち、
加算器１８及び減算器１９の出力のうち、２つを選択
し、出力する。選択回路２０の第１の出力をＰ（ｋ）、
第２の出力をＱ（ｋ）とする。選択回路２０の２つの出
力は、減算器１５の出力ＤＸ（ｋ）と加算器１８の出力
ＳＹ（ｋ）、または、減算器１９の出力ＤＹ（ｋ）と加
算器１６の出力ＳＸ（ｋ）である。すなわち、
【００３４】
【数１１】
【００３５】となる。選択回路２０の２つの出力Ｐ
（ｋ）、Ｑ（ｋ）は、除算器２１に入力されて、
（ｋ）、Ｑ（ｋ）は、除算器２１に入力されて、
【００３６】
【数１２】
【００３７】が演算され、出力される。選択回路２０か
ら出力される信号が、減算器１５の出力ＤＸ（ｋ）と加
算器１８の出力ＳＹ（ｋ）であるなら、（９）、（１
１）、（１３）式から、
ら出力される信号が、減算器１５の出力ＤＸ（ｋ）と加
算器１８の出力ＳＹ（ｋ）であるなら、（９）、（１
１）、（１３）式から、
【００３８】
【数１３】
【００３９】が成り立つ。また、選択回路２０から出力
される信号が、減算器１９の出力ＤＹ（ｋ）と加算器１
６の出力ＳＸ（ｋ）である場合も、（１０）、（１
２）、（１４）式から、
される信号が、減算器１９の出力ＤＹ（ｋ）と加算器１
６の出力ＳＸ（ｋ）である場合も、（１０）、（１
２）、（１４）式から、
【００４０】
【数１４】
【００４１】が成り立つ。一般にαが０に近ければ、
【００４２】
【数１５】
【００４３】であるから、サンプリング周波数を充分高
くし、φ（ｋ）−φ（ｋ−１）が０に近くなるようにす
れば、
くし、φ（ｋ）−φ（ｋ−１）が０に近くなるようにす
れば、
【００４４】
【数１６】
【００４５】となる。既に述べたようにφ(k)ーφ(k-1)
が復調成分であるから、（１９）式より、除算器２１の
出力ｓ（ｋ）は復調成分となる。
が復調成分であるから、（１９）式より、除算器２１の
出力ｓ（ｋ）は復調成分となる。
【００４６】以上のように、選択回路２０が２つの出力
Ｐ（ｋ）、Ｑ（ｋ）を（１３）式のように選んでも、
（１４）式のように選んでも、除算器２１の出力ｓ
（ｋ）は復調成分となる。ただし、（１３）式のように
Ｐ（ｋ）、Ｑ（ｋ）を選んだ場合、（９）式、（１１）
式より、
Ｐ（ｋ）、Ｑ（ｋ）を（１３）式のように選んでも、
（１４）式のように選んでも、除算器２１の出力ｓ
（ｋ）は復調成分となる。ただし、（１３）式のように
Ｐ（ｋ）、Ｑ（ｋ）を選んだ場合、（９）式、（１１）
式より、
【００４７】
【数１７】
【００４８】が成り立つときは、ＤＸ（ｋ）＝ＳＹ
（ｋ）＝０となるので、例外的に（１６）式が成り立た
ず、従って、除算器２１の出力ｓ（ｋ）は復調成分とは
ならない。また、
（ｋ）＝０となるので、例外的に（１６）式が成り立た
ず、従って、除算器２１の出力ｓ（ｋ）は復調成分とは
ならない。また、
【００４９】
【数１８】
【００５０】が０でなくても、０に近いときは、除算器
２１から出力される復調成分ｓ（ｋ）は精度が低くな
る。同様に、（１４）式のようにＰ（ｋ）、Ｑ（ｋ）を
選んだ場合、
２１から出力される復調成分ｓ（ｋ）は精度が低くな
る。同様に、（１４）式のようにＰ（ｋ）、Ｑ（ｋ）を
選んだ場合、
【００５１】
【数１９】
【００５２】が成り立つときは、ＳＸ（ｋ）＝ＤＹ
（ｋ）＝０となるので、除算器２１の出力ｓ（ｋ）は復
調成分とならない。また、
（ｋ）＝０となるので、除算器２１の出力ｓ（ｋ）は復
調成分とならない。また、
【００５３】
【数２０】
【００５４】が０でなくても、０に近いときは、除算器
２１から出力される復調成分ｓ（ｋ）は精度が低くな
る。しかしながら、
２１から出力される復調成分ｓ（ｋ）は精度が低くな
る。しかしながら、
【００５５】
【数２１】
【００５６】が同時に０となることはないので、前者の
絶対値が大きいときは（１３）式のようにＰ（ｋ）、Ｑ
（ｋ）を選び、後者の方が大きいときは（１４）式のよ
うにＰ（ｋ）、Ｑ（ｋ）を選ぶように、選択回路２０を
構成すればよい。
絶対値が大きいときは（１３）式のようにＰ（ｋ）、Ｑ
（ｋ）を選び、後者の方が大きいときは（１４）式のよ
うにＰ（ｋ）、Ｑ（ｋ）を選ぶように、選択回路２０を
構成すればよい。
【００５７】このような選択回路２０の構成例を図２に
示す。図において、２０１は減算器１５から出力される
信号ＤＸ（ｋ）の入力端子、２０２は減算器１９から出
力される信号ＤＹ（ｋ）の入力端子、２０３は加算器１
８から出力される信号ＳＹ（ｋ）の入力端子、２０４は
加算器１６から出力される信号ＳＸ（ｋ）の入力端子、
２０５は入力端子２０１から入力された信号ＤＸ（ｋ）
と入力端子２０２から入力された信号ＤＹ（ｋ）のうち
一方を選択し出力するスイッチ、２０６は入力端子２０
３から入力された信号ＳＹ（ｋ）と入力端子２０４から
入力された信号ＳＸ（ｋ）のうち一方を選択し出力する
スイッチ、２０７は入力端子２０１、２０２、２０３、
２０４から入力された４つの信号をもとにスイッチ２０
５、２０６を制御する判定器である。４つの信号ＤＸ
（ｋ）、ＤＹ（ｋ）、ＳＹ（ｋ）、ＳＸ（ｋ）から、こ
の判定器２０７が、
示す。図において、２０１は減算器１５から出力される
信号ＤＸ（ｋ）の入力端子、２０２は減算器１９から出
力される信号ＤＹ（ｋ）の入力端子、２０３は加算器１
８から出力される信号ＳＹ（ｋ）の入力端子、２０４は
加算器１６から出力される信号ＳＸ（ｋ）の入力端子、
２０５は入力端子２０１から入力された信号ＤＸ（ｋ）
と入力端子２０２から入力された信号ＤＹ（ｋ）のうち
一方を選択し出力するスイッチ、２０６は入力端子２０
３から入力された信号ＳＹ（ｋ）と入力端子２０４から
入力された信号ＳＸ（ｋ）のうち一方を選択し出力する
スイッチ、２０７は入力端子２０１、２０２、２０３、
２０４から入力された４つの信号をもとにスイッチ２０
５、２０６を制御する判定器である。４つの信号ＤＸ
（ｋ）、ＤＹ（ｋ）、ＳＹ（ｋ）、ＳＸ（ｋ）から、こ
の判定器２０７が、
【００５８】
【数２２】
【００５９】と判断すると、スイッチ２０５、２０６は
それぞれ、信号ＤＸ（ｋ）、ＳＹ（ｋ）を選択し、そう
でないと判断すると、スイッチ２０５、２０６はそれぞ
れ、信号ＤＹ（ｋ）、ＳＸ（ｋ）を選択するよう制御さ
れる。
それぞれ、信号ＤＸ（ｋ）、ＳＹ（ｋ）を選択し、そう
でないと判断すると、スイッチ２０５、２０６はそれぞ
れ、信号ＤＹ（ｋ）、ＳＸ（ｋ）を選択するよう制御さ
れる。
【００６０】
【数２３】
【００６１】であるから、判定器２０７は、
【００６２】
【数２４】
【００６３】が成り立つとき、上記（２１）式が成り立
っていると判断できる。また、計算を簡略化するため、
近似的に、
っていると判断できる。また、計算を簡略化するため、
近似的に、
【００６４】
【数２５】
【００６５】が成り立つとき、上記（２１）式が成り立
っていると判断してもよい。
っていると判断してもよい。
【００６６】図３、図４は本発明のＦＭ復調器による復
調例を示している。入力信号はは、３ＭＨｚのサイン波
を、搬送波の中心周波数６．２ＭＨｚ、周波数偏移０．
８ＭＨｚでＦＭ変調したときのＦＭ信号である。図３は
このＦＭ信号を、図１に示した本発明のＦＭ復調器にお
いて、選択回路２０が常に信号ＤＸ（ｋ）とＳＹ（ｋ）
を出力した場合の復調信号を示している。この場合、上
述したように、部分的に復調できないところができる。
一方、図４は図１に示した本発明のＦＭ復調器におい
て、選択回路２０が（２５）式が成り立つとき信号ＤＸ
（ｋ）とＳＹ（ｋ）を出力し、そうでないとき信号ＤＹ
（ｋ）とＳＸ（ｋ）を出力するよう構成されているとき
の、復調信号を示している。この場合、完全に復調でき
ることが分かる。
調例を示している。入力信号はは、３ＭＨｚのサイン波
を、搬送波の中心周波数６．２ＭＨｚ、周波数偏移０．
８ＭＨｚでＦＭ変調したときのＦＭ信号である。図３は
このＦＭ信号を、図１に示した本発明のＦＭ復調器にお
いて、選択回路２０が常に信号ＤＸ（ｋ）とＳＹ（ｋ）
を出力した場合の復調信号を示している。この場合、上
述したように、部分的に復調できないところができる。
一方、図４は図１に示した本発明のＦＭ復調器におい
て、選択回路２０が（２５）式が成り立つとき信号ＤＸ
（ｋ）とＳＹ（ｋ）を出力し、そうでないとき信号ＤＹ
（ｋ）とＳＸ（ｋ）を出力するよう構成されているとき
の、復調信号を示している。この場合、完全に復調でき
ることが分かる。
【００６７】
【発明の効果】以上のように、本発明によれば、単純な
計算でＦＭ復調ができ、アークタンジェントのＲＯＭが
不要となるので、安価で小型化の容易なＦＭ復調器が得
られるといった効果がある。
計算でＦＭ復調ができ、アークタンジェントのＲＯＭが
不要となるので、安価で小型化の容易なＦＭ復調器が得
られるといった効果がある。
【図１】本発明の一実施例によるＦＭ復調器を示すブロ
ック図である。
ック図である。
【図２】本発明の一実施例によるＦＭ復調器の選択回路
の構成例を示すブロック図である。
の構成例を示すブロック図である。
【図３】本発明の一実施例によるＦＭ復調器の復調例を
示す波形図である。
示す波形図である。
【図４】本発明の一実施例によるＦＭ復調器の他の復調
例を示す波形図である。
例を示す波形図である。
【図５】従来のＦＭ復調器を示すブロック図である。
１３ ９０°移相器 １４、１７遅延器 １５、１９ 減算器 １６、１８ 加算器 ２１ 除算器
【手続補正書】
【提出日】平成５年６月２８日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００６６
【補正方法】変更
【補正内容】
【００６６】図３、図４は本発明のＦＭ復調器による復
調例を示している。入力信号は、３ＭＨz のサイン波
を、搬送波の中心周波数６．２ＭＨz 、周波数偏移０．
８ＭＨz でＦＭ変調したときのＦＭ信号である。図３は
このＦＭ信号を、図１に示した本発明のＦＭ復調器にお
いて、選択回路２０が常に信号ＤＸ（ｋ）とＳＹ（ｋ）
を出力した場合の復調信号を示している。この場合、上
述したように、部分的に復調できないところができる。
一方、図４は図１に示した本発明のＦＭ復調器におい
て、選択回路２０が（２５）式が成り立つとき信号ＤＸ
（ｋ）とＳＹ（ｋ）を出力し、そうでないとき信号ＤＹ
（ｋ）とＳＸ（ｋ）を出力するよう構成されているとき
の、復調信号を示している。この場合、完全に復調でき
ることが分かる。
調例を示している。入力信号は、３ＭＨz のサイン波
を、搬送波の中心周波数６．２ＭＨz 、周波数偏移０．
８ＭＨz でＦＭ変調したときのＦＭ信号である。図３は
このＦＭ信号を、図１に示した本発明のＦＭ復調器にお
いて、選択回路２０が常に信号ＤＸ（ｋ）とＳＹ（ｋ）
を出力した場合の復調信号を示している。この場合、上
述したように、部分的に復調できないところができる。
一方、図４は図１に示した本発明のＦＭ復調器におい
て、選択回路２０が（２５）式が成り立つとき信号ＤＸ
（ｋ）とＳＹ（ｋ）を出力し、そうでないとき信号ＤＹ
（ｋ）とＳＸ（ｋ）を出力するよう構成されているとき
の、復調信号を示している。この場合、完全に復調でき
ることが分かる。
Claims (3)
- 【請求項１】 入力ディジタルＦＭ信号を９０°移相す
る９０°移相器と、入力ディジタルＦＭ信号を１サンプ
リング周期遅延する第１の遅延器と、入力ディジタルＦ
Ｍ信号と第１の遅延器の出力の差を求める第１の減算器
と、入力ディジタルＦＭ信号と第１の遅延器の出力の和
を求める第１の加算器と、上記９０°移相器の出力を１
サンプリング周期遅延する第２の遅延器と、上記９０°
移相器の出力と第２の遅延器の出力の和を求める第２の
加算器と、上記９０°移相器の出力と第２の遅延器の出
力の差を求める第２の減算器と、上記第１の減算器、第
２の減算器、第１の加算器、第２の加算器の出力のうち
２つを選択し、それらのの商を求める除算器を備えたこ
とを特徴とするＦＭ復調器。 - 【請求項２】 上記第１の減算器の出力と上記第２の加
算器の出力の絶対値和と、上記第１の加算器の出力と上
記第２の減算器の出力の絶対値和を比較し、前者が大き
い場合には上記除算器は第１の減算器の出力と第２の加
算器の出力の商を求め、後者が大きい場合には上記除算
器は第２の減算器の出力と第１の加算器の出力の商を求
めるよう構成したことを特徴とする請求項１記載のＦＭ
復調器。 - 【請求項３】 上記第１の減算器の出力と上記第２の加
算器の出力の自乗和と、上記第１の加算器の出力と上記
第２の減算器の出力の自乗和を比較し、前者が大きい場
合には上記除算器は第１の減算器の出力と第２の加算器
の出力の商を求め、後者が大きい場合には上記除算器は
第２の減算器の出力と第１の加算器の出力の商を求める
よう構成したことを特徴とする請求項１記載のＦＭ復調
器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7568393A JPH06291553A (ja) | 1993-04-01 | 1993-04-01 | Ｆｍ復調器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7568393A JPH06291553A (ja) | 1993-04-01 | 1993-04-01 | Ｆｍ復調器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06291553A true JPH06291553A (ja) | 1994-10-18 |
Family
ID=13583242
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7568393A Pending JPH06291553A (ja) | 1993-04-01 | 1993-04-01 | Ｆｍ復調器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06291553A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5614862A (en) * | 1995-10-27 | 1997-03-25 | Icom Incorporated | Digital demodulator for a frequency modulated signal and an amplitude modulated signal |
| WO2005093962A1 (ja) * | 2004-03-25 | 2005-10-06 | Matsushita Electric Industrial Co., Ltd. | 無線システム、無線送信装置および無線受信装置 |
| WO2016139778A1 (ja) * | 2015-03-04 | 2016-09-09 | 三菱電機株式会社 | 位相周波数検出装置 |
-
1993
- 1993-04-01 JP JP7568393A patent/JPH06291553A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5614862A (en) * | 1995-10-27 | 1997-03-25 | Icom Incorporated | Digital demodulator for a frequency modulated signal and an amplitude modulated signal |
| WO2005093962A1 (ja) * | 2004-03-25 | 2005-10-06 | Matsushita Electric Industrial Co., Ltd. | 無線システム、無線送信装置および無線受信装置 |
| US7769358B2 (en) | 2004-03-25 | 2010-08-03 | Panasonic Corporation | Radio system, radio transmitter, and radio receiver |
| WO2016139778A1 (ja) * | 2015-03-04 | 2016-09-09 | 三菱電機株式会社 | 位相周波数検出装置 |
| JPWO2016139778A1 (ja) * | 2015-03-04 | 2017-07-13 | 三菱電機株式会社 | 位相周波数検出装置 |
| CN107250817A (zh) * | 2015-03-04 | 2017-10-13 | 三菱电机株式会社 | 相位频率检测装置 |
| US9939475B2 (en) | 2015-03-04 | 2018-04-10 | Mitsubishi Electric Corporation | Phase frequency detection device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5521559A (en) | Signal oscillator, FM modulation circuit using the same, and FM modulation method | |
| JP2914556B2 (ja) | デジタル周波数復調器 | |
| JP4169393B2 (ja) | 角度復調器 | |
| JPH06291553A (ja) | Ｆｍ復調器 | |
| EP2077621B1 (en) | Reference signal generation circuit, angle converter, and angle detection apparatus | |
| JPS6051387A (ja) | デイジタルカラ−デコ−ダ | |
| US4535295A (en) | Method and device for controlling the phase of timing signal | |
| EP0393812A2 (en) | Hue control for colour video systems | |
| JP4294114B2 (ja) | ディジタルｆｍ検波回路 | |
| JP2730346B2 (ja) | 分周回路 | |
| JPH0758550A (ja) | Ｆｍ復調器 | |
| JP3193081B2 (ja) | 角変調信号の復調装置 | |
| JPS63288504A (ja) | Ｆｍ復調器 | |
| JPS63258105A (ja) | Ｆｍ復調器 | |
| JPS61151473A (ja) | デジタル位相差検出回路 | |
| JPS63294003A (ja) | Ｆｍ復調器 | |
| JPH0758730A (ja) | 同期検出回路 | |
| JPS63288503A (ja) | Ｆｍ復調器 | |
| JPH0638663B2 (ja) | デジタルテレビジョン信号処理装置用のクロック発生回路 | |
| JP2650162B2 (ja) | 映像信号処理装置 | |
| JPS6089189A (ja) | 復調方法及びその回路 | |
| JPS63169104A (ja) | Ｆｍ復調器 | |
| JP4230688B2 (ja) | デジタル信号処理による周波数復調回路 | |
| JP4573276B2 (ja) | 搬送波再生装置及び復調装置 | |
| JP3473076B2 (ja) | 色信号復調装置 |