JPH06290463A - Method for equalizing waveform and waveform equalizer - Google Patents
Method for equalizing waveform and waveform equalizerInfo
- Publication number
- JPH06290463A JPH06290463A JP7663693A JP7663693A JPH06290463A JP H06290463 A JPH06290463 A JP H06290463A JP 7663693 A JP7663693 A JP 7663693A JP 7663693 A JP7663693 A JP 7663693A JP H06290463 A JPH06290463 A JP H06290463A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- information
- storage medium
- recorded
- information storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Optical Recording Or Reproduction (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、光を用いて情報の記録
再生を行う情報入出力装置において再生した信号の波形
等化方法及び波形等化器に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a waveform equalization method and a waveform equalizer for a signal reproduced in an information input / output device for recording / reproducing information using light.
【０００２】[0002]
【従来の技術】情報記憶媒体に記録される情報の高密度
化を図る場合、光ビームを収束させたスポットの径に比
してマーク長を短くしていくと、情報を再生する際、所
望の位置に相前後する位置に記録された情報の影響が強
くあらわれる。この前後の位置に記録された情報の影響
は一般に符号間干渉と呼ばれ、情報の再生の特性を悪化
させる。符号間干渉を低減する方法の一つとして、波形
等化器による方法が知られている。図１２に従来の遅延
回路を用いた波形等化器の回路系の構成を示す。入力端
子６０には情報記憶媒体の所望の位置に照射された光を
光検出器で受けた後光検出器から出力される電気信号が
入力される。入力端子６０から入力される信号は遅延回
路５２に入り時間τuの遅延を受ける。更に遅延回路５
２から出力された信号は遅延回路５３に入力され時間τ
uの遅延を受ける。この二つの遅延回路５２，５３の
前、間、後ろから信号を取り出すことにより各々時間τ
uだけ離れた情報を持つ三つの信号が得られる。時間τu
は、情報記憶媒体上での光スポット径及び情報記憶媒体
上での光ビームと情報記憶媒体との相対的な移動速度ｖ
から決められ、情報記憶媒体上での距離Ｔuとはτu＝Ｔ
u／ｖの関係を持つ。即ち、各々距離Ｔuだけ離れた位置
に記録された情報を持つ三つの信号が得られる。入力端
子６０からの信号と遅延回路６４からの出力信号は、各
々減衰回路５１に入力され隣接位置からの符号間干渉量
程度に減衰される。遅延回路５２からの出力信号と減衰
回路５１からの各々の出力信号は演算回路６７に入力さ
れる。演算回路６７は遅延回路５２からの出力信号から
減衰回路５１からの各々の出力信号を減算する。演算回
路６７からの出力信号は出力端子８０に出力される。以
上により出力端子８０からは、入力信号に対し時間τだ
け遅延を受け、符号間干渉がある程度取り除かれた信号
が得られる。光源の波長λ＝６８０ｎｍ、対物レンズの
ＮＡ＝０．６の光学系で、基本周期Ｔ＝最短マーク長＝
最短スペース長＝０．４２５μｍで記録されたデジタル
情報を再生する際、図１２に示した波形等化器によって
波形等化を行った結果のアイパターンを例を二つ、図１
３（ａ），（ｂ）に示す。図１３（ａ）（従来例ａ）で
は減衰回路５１により信号は０．０５倍に、図１３
（ｂ）（従来例ｂ）では減衰回路５１により信号は０．
３０倍になるとした。また遅延回路５２，５３による遅
延時間はＴu＝Ｔとしてτu＝τを決めた。ここで時間τ
は情報記憶媒体上での光スポット径及び情報記憶媒体上
での光ビームと情報記憶媒体との相対的な移動速度ｖか
ら決めら、情報記憶媒体上での距離Ｔと、τ＝Ｔ／ｖの
関係を持つ。所望の位置が、情報記憶媒体上に記録され
たマークまたはスペースの端からＴ／２の奇数倍だけ離
れた位置にあるタイミングをｔ０、ｔ０からτ／２だけ
ずれたタイミングをｔ１、ｔ１から前後に各々τ／４の
だけずれたタイミングをｔ２とする。図１３で領域Ａは
通常の符号検出を行うときに用いられるアイ、領域Ｂ，
Ｃはパーシャルレスポンスで符号検出を行う時に用いら
れるアイである。ここで通常の符号検出とはタイミング
ｔ０で信号がある閾値より大か小かでデジタル情報を判
断する符号検出方法である。信号全体の振幅をＩ、領域
Ａのタイミングｔ０での振幅をＩＡ、領域Ｂ，Ｃのタイ
ミングｔ１の振幅を各々ＩＢ，ＩＣ、領域Ａのタイミン
グｔ２の振幅をＩＡ１とし、アイの開口率を各々ＩＡ／
Ｉ，ＩＢ／Ｉ，ＩＣ／Ｉ、領域Ａのタイミングｔ２のア
イの開口率をＩＡ１／Ｉとする。従来例の波形等化器を
用いた場合、従来例ａでのアイの開口率は各々２９％，
４９％，４３％、領域Ａのタイミングｔ２のアイの開口
率は２０％、従来例ｂでのアイの開口率は各々４３％，
１３％，７％、領域Ａのタイミングｔ２のアイの開口率
は１２％である。2. Description of the Related Art In order to increase the density of information recorded on an information storage medium, it is desirable to reproduce the information when the mark length is shortened compared to the diameter of the spot where the light beam is converged. The influence of the information recorded at the position before and after the position of appears strongly. The influence of the information recorded at the positions before and after this is generally called intersymbol interference and deteriorates the reproduction characteristics of the information. A method using a waveform equalizer is known as one of methods for reducing intersymbol interference. FIG. 12 shows the configuration of a circuit system of a waveform equalizer using a conventional delay circuit. An electric signal output from the photodetector after receiving the light applied to a desired position of the information storage medium by the photodetector is input to the input terminal 60. The signal input from the input terminal 60 enters the delay circuit 52 and is delayed by the time τ u . Further delay circuit 5
The signal output from 2 is input to the delay circuit 53 and the time τ
receive a delay of u . By extracting signals from the front, the middle, and the rear of these two delay circuits 52 and 53, the time τ
We get three signals with information separated by u . Time τ u
Is the light spot diameter on the information storage medium and the relative moving speed v of the light beam and the information storage medium on the information storage medium.
And the distance T u on the information storage medium is τ u = T
It has a u / v relationship. That is, three signals having information recorded at positions separated by the distance T u are obtained. The signal from the input terminal 60 and the output signal from the delay circuit 64 are respectively input to the attenuation circuit 51 and attenuated to the extent of the intersymbol interference amount from the adjacent position. The output signal from the delay circuit 52 and each output signal from the attenuation circuit 51 are input to the arithmetic circuit 67. The arithmetic circuit 67 subtracts each output signal from the attenuation circuit 51 from the output signal from the delay circuit 52. The output signal from the arithmetic circuit 67 is output to the output terminal 80. As described above, the output terminal 80 obtains a signal which is delayed by the time τ with respect to the input signal and in which intersymbol interference is removed to some extent. An optical system with a light source wavelength λ = 680 nm and an objective lens NA = 0.6, with a basic period T = shortest mark length =
When reproducing digital information recorded with the shortest space length = 0.425 μm, two eye patterns resulting from waveform equalization performed by the waveform equalizer shown in FIG.
3 (a) and (b). In FIG. 13A (conventional example a), the attenuation circuit 51 increases the signal by 0.05 times.
In (b) (conventional example b), the signal is reduced to 0.
It is supposed to be 30 times. The delay time of the delay circuits 52 and 53 was set to T u = T and τ u = τ was determined. Where time τ
Is determined by the light spot diameter on the information storage medium and the relative moving speed v of the light beam and the information storage medium on the information storage medium, and the distance T on the information storage medium and τ = T / v Have a relationship. The desired position is at a position distant by an odd multiple of T / 2 from the end of the mark or space recorded on the information storage medium at t0, and the timing deviated by τ / 2 from t0 is before and after t1, t1. The timing shifted by τ / 4 from each other is defined as t2. In FIG. 13, an area A is an eye used for normal code detection, an area B,
C is an eye used when performing code detection with a partial response. Here, ordinary code detection is a code detection method that determines digital information based on whether the signal is larger or smaller than a certain threshold value at timing t0. The amplitude of the entire signal is I, the amplitude at the timing t0 of the area A is IA, the amplitude of the timing t1 of the areas B and C is IB and IC, the amplitude of the timing t2 of the area A is IA1, and the aperture ratio of the eye is respectively. IA /
I, IB / I, IC / I, and the aperture ratio of the eye at the timing t2 in the area A are IA1 / I. When the conventional waveform equalizer is used, the eye opening ratio in the conventional example a is 29%,
49% and 43%, the eye opening rate at the timing t2 in the area A is 20%, and the eye opening rate in the conventional example b is 43%.
The aperture ratio of the eye at the timing t2 in the region A is 12%.
【０００３】[0003]
【発明が解決しようとする課題】ところが、前述のよう
な構成では、ピット長が短くなった時、十分に符号間干
渉を取り除くことができない。図１３（ａ）では領域Ａ
のタイミングｔ０のアイの開口率が余り大きくないし、
図１３（ｂ）の様に領域Ａのタイミングｔ０のアイの開
口率を上げようとするとタイミングｔ２でのアイの開口
率が急激に下がる、という問題があった。However, with the above-mentioned structure, when the pit length becomes short, the intersymbol interference cannot be sufficiently removed. Area A in FIG.
The aperture ratio of the eye at the timing t0 is not so large,
As shown in FIG. 13B, there is a problem that when the aperture ratio of the eye at the timing t0 in the region A is increased, the aperture ratio of the eye at the timing t2 sharply decreases.
【０００４】本発明はかかる点に鑑み、符号間干渉を効
果的に取り除き、符号間干渉によって生じるばらつきを
小さくし、通常の符号検出を行う時に用いるアイの開口
率を上げる波形等化方法及び波形等化器を提供すること
を目的とする。In view of the above points, the present invention effectively eliminates intersymbol interference, reduces variations caused by intersymbol interference, and increases the aperture ratio of an eye used when performing normal code detection. The purpose is to provide an equalizer.
【０００５】[0005]
【課題を解決するための手段】上記目的を達するため本
発明の波形等化器は、光ピックアップヘッド装置と第１
の信号処理回路とクロック信号生成回路と第２の信号処
理回路とを備え、基本周期をＴとしたとき実質的にＴの
整数倍でデジタル情報が記録再生される情報記憶媒体上
の一連のトラックの所望の位置を第１の位置とし、同一
トラック上で前記第１の位置よりＴの任意の整数倍だけ
離れた少なくとも一カ所の位置を第２の位置群とし、 （１） 前記光ピックアップヘッド装置は、情報記憶媒
体上を相対的に移動しながら光学的に読み取り、情報記
憶媒体上に記録された情報を含む第１の信号を出力し、
前記第１の信号処理回路は、遅延回路と、Ｎ個の可変利
得増幅回路群と、演算回路とを備え、前記遅延回路は前
記第１の信号を受けて前記第１の位置に記録された情報
を含む主信号と、前記第２の位置群に記録された情報を
含む隣接信号群を生成し、前記可変利得増幅回路は前記
隣接信号群にある係数を掛けて前記主信号に比して減衰
させ、前記演算回路は前記主信号から減衰された前記隣
接信号を減算し、その結果を出力する。 （２） 前記光ピックアップヘッド装置は、情報記憶媒
体上の一連のトラックを相対的に移動しながら、前記第
１の位置と前記第２の位置群に記録されている情報を同
時に光学的に読み取り、前記第１の位置に記録された情
報を含む主信号と、前記第２の位置群に記録された情報
を含む隣接信号群を出力し、前記第１の信号処理回路
は、前記第１の信号群を受け、Ｎ個の可変利得増幅回路
群と、演算回路とを備え、前記可変利得増幅回路は前記
隣接信号群にある係数を掛けて前記主信号に比して減衰
させ、前記演算回路は前記主信号から減衰された前記隣
接信号を減算し、その結果を出力する。To achieve the above object, a waveform equalizer of the present invention is provided with an optical pickup head device and a first device.
Of signal processing circuits, clock signal generation circuits and second signal processing circuits, and a series of tracks on an information storage medium in which digital information is recorded / reproduced by an integer multiple of T when the fundamental period is T. Is set as a first position, and at least one position on the same track which is separated from the first position by an arbitrary integer multiple of T is set as a second position group. (1) The optical pickup head The apparatus optically reads while relatively moving on the information storage medium and outputs a first signal including information recorded on the information storage medium,
The first signal processing circuit includes a delay circuit, a group of N variable gain amplifier circuits, and an arithmetic circuit, and the delay circuit receives the first signal and is recorded at the first position. A main signal containing information and an adjacent signal group containing the information recorded in the second position group are generated, and the variable gain amplifier circuit multiplies the adjacent signal group by a coefficient to compare the main signal with the main signal. Attenuate, the arithmetic circuit subtracts the attenuated adjacent signal from the main signal, and outputs the result. (2) The optical pickup head device simultaneously optically reads information recorded at the first position and the second position group while relatively moving a series of tracks on an information storage medium. A main signal containing the information recorded in the first position and an adjacent signal group containing the information recorded in the second position group are output, and the first signal processing circuit outputs the first signal processing circuit. The signal processing circuit includes a group of N variable gain amplifier circuits for receiving a signal group and an arithmetic circuit, and the variable gain amplifier circuit multiplies the adjacent signal group by a coefficient to attenuate the main signal, and the arithmetic circuit. Subtracts the attenuated adjacent signal from the main signal and outputs the result.
【０００６】前記（１）または（２）のいずれかの構成
を有し、その出力信号を受けて、前記クロック信号生成
回路は、前記情報記憶媒体に記録された情報に同期する
クロック信号を生成、出力し、前記第２の信号処理回路
は、前記クロック信号を受けて、前記情報記憶媒体に記
録された情報に同期して前記可変利得増幅回路の前記係
数が周期的に変化するように前記可変利得増幅回路を制
御する。という構成を有する。[0006] The clock signal generating circuit having the configuration of (1) or (2) receives an output signal thereof and generates a clock signal in synchronization with the information recorded in the information storage medium. The second signal processing circuit receives the clock signal and synchronizes with the information recorded in the information storage medium so that the coefficient of the variable gain amplifier circuit changes periodically. Controls the variable gain amplifier circuit. It has the configuration.
【０００７】[0007]
【作用】本発明は前記した構成により、情報記憶媒体に
記録された基本周期Ｔの情報に同期して可変利得増幅回
路の利得を周期的に変化するように制御することによ
り、符号間干渉の取り除かれた信号を得ることが可能な
波形等化器となる。According to the present invention, by the above-mentioned structure, the gain of the variable gain amplifier circuit is controlled so as to periodically change in synchronization with the information of the basic period T recorded in the information storage medium, so that the intersymbol interference is prevented. It becomes a waveform equalizer capable of obtaining the removed signal.
【０００８】[0008]
【実施例】以下、図１〜図１１を参照しながら、本発明
による波形等化器の実施例について詳細に述べる。実施
例中で従来例と同じ構成要素を用いることができる場合
には同じ番号を付している。Embodiments of the waveform equalizer according to the present invention will be described in detail below with reference to FIGS. When the same constituent elements as those in the conventional example can be used in the embodiments, the same reference numerals are given.
【０００９】（第１の実施例）本発明の第１の実施例と
して図１に１つの光ビームを所望のトラックに照射し
て、情報記憶媒体上のトラックに記録された情報を読み
出し、差動演算により信号の低周波数成分を取り除き、
遅延回路を用いて信号を処理、演算して符号間干渉を低
減させる波形等化器の光学系の構成を示す。この光学系
の構成はよく知られている。(First Embodiment) As a first embodiment of the present invention, one light beam shown in FIG. 1 is irradiated onto a desired track to read out information recorded on the track on the information storage medium, and the difference is read. The low frequency component of the signal is removed by the dynamic calculation,
1 shows the configuration of an optical system of a waveform equalizer that processes and calculates a signal using a delay circuit to reduce intersymbol interference. The configuration of this optical system is well known.
【００１０】半導体レーザ光源１から出射された直線偏
光を有する発散ビーム７０はコリメートレンズ２を透過
後平行ビームとなり、偏光ビームスプリッタ３を透過
後、λ／４板９を透過して円偏光の光ビームとなり、対
物レンズ８を透過して情報記憶媒体４上に集光される。
情報記憶媒体４上にはマークもしくはスペースで表され
る情報が形成され、トラックをなしており、レンズ８で
集光された光ビーム７０は、トラック上に位置するよう
に光学設計されている。情報記憶媒体４で反射，回折さ
れた光ビーム７０は、再びレンズ８を透過後、λ／４板
９を透過して光源１から出射した光ビームとは９０度偏
光方向が異なる直線偏光の光ビームとなり、偏光ビーム
スプリッタ３に入射する。偏光ビームスプリッタ３に入
射した光ビーム７０は反射されて円柱レンズ６に導か
れ、円柱レンズ６を透過した光ビーム７０は非点収差を
有する光ビームとなり、レンズ７で集光されて光検出器
５で受光される。The divergent beam 70 having linearly polarized light emitted from the semiconductor laser light source 1 becomes a parallel beam after passing through the collimating lens 2, and after passing through the polarization beam splitter 3 and λ / 4 plate 9, circularly polarized light. It becomes a beam, passes through the objective lens 8, and is focused on the information storage medium 4.
Information represented by marks or spaces is formed on the information storage medium 4 to form a track, and the light beam 70 condensed by the lens 8 is optically designed to be located on the track. The light beam 70 reflected and diffracted by the information storage medium 4 passes through the lens 8 again, then passes through the λ / 4 plate 9 and is emitted from the light source 1 as linearly polarized light having a polarization direction different from that of the light beam 1 by 90 degrees. It becomes a beam and enters the polarization beam splitter 3. The light beam 70 that has entered the polarization beam splitter 3 is reflected and guided to the cylindrical lens 6, and the light beam 70 that has passed through the cylindrical lens 6 becomes a light beam having astigmatism, is condensed by the lens 7, and is detected by the photodetector. Light is received at 5.
【００１１】図１に示した光学系における光検出器５と
光検出器５で受光される光ビーム７０の関係及び波形等
化器の回路系の構成を図２に示す。光検出器５は受光部
５０１〜５０４からなる。光ビーム７０は受光部５０１
〜５０４で受光される。受光部５０１〜５０４から出力
される信号に所望の演算を行うことにより、フォーカス
誤差信号及びトラッキング誤差信号が得られる。ここで
は、フォーカス誤差信号は非点収差法により、トラッキ
ング誤差信号はプッシュプル法により得ている。フォー
カス誤差信号及びトラッキング誤差信号を得るための演
算回路は本発明の主旨を理解しづらくするので省略して
いるが、フォーカス誤差信号は受光部５０１と５０３か
ら出力される信号の和と受光部５０２と５０４から出力
される信号の和との差動演算を行うことにより、トラッ
キング誤差信号は受光部５０１と５０２から出力される
信号の和と受光部５０３と５０４から出力される信号の
和との差動演算を行うことにより各々得られる。フォー
カス誤差信号及びトラッキング誤差信号は各々図１に示
すアクチュエータ９１，９２に供給され、フォーカス及
びトラッキング制御がなされる。FIG. 2 shows the relationship between the photodetector 5 and the light beam 70 received by the photodetector 5 in the optical system shown in FIG. 1 and the configuration of the circuit system of the waveform equalizer. The photodetector 5 includes light receiving units 501 to 504. The light beam 70 is received by the light receiving unit 501.
Light is received at ˜504. A focus error signal and a tracking error signal can be obtained by performing a desired calculation on the signals output from the light receiving units 501 to 504. Here, the focus error signal is obtained by the astigmatism method and the tracking error signal is obtained by the push-pull method. The arithmetic circuit for obtaining the focus error signal and the tracking error signal is omitted because it is difficult to understand the gist of the present invention, but the focus error signal is omitted, and the sum of the signals output from the light receiving units 501 and 503 and the light receiving unit 502. By performing a differential operation on the sum of the signals output from the light receiving units 504 and 504, the tracking error signal is calculated as the sum of the signals output from the light receiving units 501 and 502 and the sum of the signals output from the light receiving units 503 and 504. Each is obtained by performing a differential operation. The focus error signal and the tracking error signal are supplied to the actuators 91 and 92 shown in FIG. 1, respectively, for focus and tracking control.
【００１２】情報記憶媒体４上の所望のトラックに記録
された情報は、受光部５０１〜５０４から出力される信
号を加算回路６１で加算することにより得られる。The information recorded on the desired track on the information storage medium 4 is obtained by adding the signals output from the light receiving units 501 to 504 by the adding circuit 61.
【００１３】加算回路６１からの出力信号は差動演算回
路６２０に入力される。また、参照信号発生回路６２１
からの信号も差動演算回路６２０に入力され減算処理さ
れる。これにより加算回路６１からの信号は直流成分が
取り除かれる。この差動演算回路６２０からの出力は遅
延回路６３に入力され時間τだけ遅延される。更に遅延
回路６３からの出力信号は遅延回路６４に入力され時間
τだけ遅延される。時間的な基本周期τは、光ピックア
ップヘッド装置と情報記憶媒体との相対速度ｖと、情報
記憶媒体に記録された情報の基本周期Ｔからτ＝Ｔ／ｖ
で決められる。ここで遅延回路６３からの出力信号が主
信号６３ａとなり、遅延回路６４からの出力信号及び、
作動演算回路６２０からの遅延を受けない出力信号が隣
接信号群６４ａとなる。The output signal from the adder circuit 61 is input to the differential operation circuit 620. Further, the reference signal generation circuit 621
Is also input to the differential operation circuit 620 and subjected to subtraction processing. As a result, the DC component of the signal from the adder circuit 61 is removed. The output from the differential operation circuit 620 is input to the delay circuit 63 and delayed by the time τ. Further, the output signal from the delay circuit 63 is input to the delay circuit 64 and delayed by the time τ. The temporal basic period τ is τ = T / v from the relative speed v between the optical pickup head device and the information storage medium and the basic period T of the information recorded in the information storage medium.
Can be determined by. Here, the output signal from the delay circuit 63 becomes the main signal 63a, and the output signal from the delay circuit 64 and
An output signal from the operation calculation circuit 620 that is not delayed is the adjacent signal group 64a.
【００１４】差動演算回路６２０からの出力信号は可変
利得増幅回路６５に入力され、遅延回路６４からの出力
信号は可変利得増幅回路６６に入力され、各々ある係数
ｋが掛けられた信号が出力される。主信号６３ａ及び可
変利得増幅回路６５，６６からの出力信号は演算回路６
７に入力される。この演算回路６７は主信号６３ａから
ｋ倍された隣接信号群６４ａを減算する。演算回路６７
から出力される信号は出力端子８０から得られる。出力
端子８０から出力される信号は再生波形として後述の出
力端子８１から得られるクロック信号のタイミングで復
調される。又、演算回路６７からの信号はクロック抽出
回路６８に入力され、情報記憶媒体４に記録された情報
に同期した周期τのクロック信号６８ａが抽出される。
クロック信号６８ａはクロック信号出力端子８１に出力
されると共に信号処理回路６９に入力される。信号処理
回路６９はクロック信号６８ａに同期して周期的に可変
利得増幅回路６５，６６の利得が変化するように可変利
得増幅回路６５，６６を制御する。The output signal from the differential operation circuit 620 is input to the variable gain amplification circuit 65, the output signal from the delay circuit 64 is input to the variable gain amplification circuit 66, and the signals multiplied by a certain coefficient k are output. To be done. The output signals from the main signal 63a and the variable gain amplifier circuits 65 and 66 are the arithmetic circuit 6
Input to 7. The arithmetic circuit 67 subtracts the adjacent signal group 64a multiplied by k from the main signal 63a. Arithmetic circuit 67
The signal output from is output from the output terminal 80. The signal output from the output terminal 80 is demodulated as a reproduced waveform at the timing of the clock signal obtained from the output terminal 81 described later. Further, the signal from the arithmetic circuit 67 is input to the clock extraction circuit 68, and the clock signal 68a having the period τ synchronized with the information recorded in the information storage medium 4 is extracted.
The clock signal 68a is output to the clock signal output terminal 81 and is also input to the signal processing circuit 69. The signal processing circuit 69 controls the variable gain amplifying circuits 65 and 66 so that the gains of the variable gain amplifying circuits 65 and 66 change periodically in synchronization with the clock signal 68a.
【００１５】可変利得増幅回路６５，６６の利得の変化
のさせ方の例を図３に示す。トラック上に図３（ａ）の
様にマークまたはスペースが配置しており矢印方向に光
スポットが移動した場合、端子８０から得られる信号は
図３（ｂ）の様に変化する。図３（ｂ）で、横軸は時
間、縦軸は信号強度である。又、図３（ｃ）はクロック
抽出回路６８から得られるクロック信号６８ａ、図３
（ｄ）は可変利得増幅回路６５，６６の利得の変化する
様子である。図３（ｄ）で横軸は時間、縦軸は利得を表
す。所望の位置が、情報記憶媒体上に記録されたマーク
またはスペースの端からＴ／２の奇数倍だけ離れた位置
にあるタイミングをｔ０、ｔ０からτ／２だけずれたタ
イミングをｔ１、ｔ１から前後に各々τ／４のだけずれ
たタイミングをｔ２とする。An example of how to change the gains of the variable gain amplifier circuits 65 and 66 is shown in FIG. When marks or spaces are arranged on the track as shown in FIG. 3A and the light spot moves in the direction of the arrow, the signal obtained from the terminal 80 changes as shown in FIG. 3B. In FIG. 3B, the horizontal axis represents time and the vertical axis represents signal intensity. 3C shows a clock signal 68a obtained from the clock extraction circuit 68, and FIG.
(D) shows how the gains of the variable gain amplifier circuits 65 and 66 change. In FIG. 3D, the horizontal axis represents time and the vertical axis represents gain. The desired position is at a position distant by an odd multiple of T / 2 from the end of the mark or space recorded on the information storage medium at t0, and the timing deviated by τ / 2 from t0 is before and after t1, t1. The timing shifted by τ / 4 from each other is defined as t2.
【００１６】本実施例ではタイミングｔ０での利得がｋ
ａ、タイミングｔ１での利得がｋｂ（ｋａ＞ｋｂ）とな
る三角波になるように制御する。In this embodiment, the gain at the timing t0 is k.
a, the gain at time t1 is controlled to be a triangular wave with kb (ka> kb).
【００１７】光源の波長λ＝６８０ｎｍ、対物レンズの
ＮＡ＝０．６の光学系で、基本周期Ｔ＝最短マーク長＝
最短スペース長＝０．４２５μｍで記録されたデジタル
情報を再生する際、本実施例に示す波形等化器を用いた
ときに得られるアイパターンを図４に示す。図４では可
変利得増幅回路６５，６６の利得はｋａ＝０．３０，ｋ
ｂ＝０．０５とした。図４では図１３と同様に領域Ａは
通常の符号検出を行うときに用いられるアイ、領域Ｂ，
Ｃはパーシャルレスポンスで符号検出を行う時に用いら
れるアイである。ここで通常の符号検出とはタイミング
ｔ０で信号がある閾値より大か小かでデジタル情報を判
断する符号検出方法である。信号全体の振幅をＩ、領域
Ａのタイミングｔ０での振幅をＩＡ、領域Ｂ，Ｃのタイ
ミングｔ１の振幅を各々ＩＢ，ＩＣ、領域Ａのタイミン
グｔ２の振幅をＩＡ１とし、アイの開口率を各々ＩＡ／
Ｉ，ＩＢ／Ｉ，ＩＣ／Ｉ、領域Ａのタイミングｔ２のア
イの開口率をＩＡ１／Ｉとする。本実施例の波形等化器
を用いた場合のアイの開口率は各々４１％，４９％，４
３％である。図１２の従来例の波形等化器を用いた場合
のアイの開口率は従来例ａで各々２９％，４９％，４３
％、従来例ｂで各々４３％，１３％，７％であった。更
に領域Ａのタイミングｔ２のアイの開口率は本実施例の
場合２３％であり、従来例の場合各々従来例ａで２０
％、従来例ｂで１２％であった。In an optical system with a light source wavelength λ = 680 nm and an objective lens NA = 0.6, the fundamental period T = shortest mark length =
FIG. 4 shows an eye pattern obtained by using the waveform equalizer according to this embodiment when reproducing the digital information recorded with the shortest space length = 0.425 μm. In FIG. 4, the gains of the variable gain amplifier circuits 65 and 66 are ka = 0.30, k
b = 0.05. In FIG. 4, as in FIG. 13, the area A is an eye used in normal code detection, the area B,
C is an eye used when performing code detection with a partial response. Here, ordinary code detection is a code detection method that determines digital information based on whether the signal is larger or smaller than a certain threshold value at timing t0. The amplitude of the entire signal is I, the amplitude at the timing t0 of the region A is IA, the amplitude of the timing t1 of the regions B and C is IB and IC, the amplitude of the timing t2 of the region A is IA1, and the eye opening ratio is respectively. IA /
I, IB / I, IC / I, and the aperture ratio of the eye at the timing t2 in the area A are IA1 / I. When the waveform equalizer of this embodiment is used, the eye opening ratios are 41%, 49%, and 4%, respectively.
3%. When the conventional waveform equalizer of FIG. 12 is used, the eye opening ratios are 29%, 49%, and 43 in the conventional example a, respectively.
% And 43%, 13% and 7% in the conventional example b, respectively. Further, the aperture ratio of the eye at the timing t2 in the area A is 23% in this embodiment, and is 20% in the conventional example a in the conventional example.
% And 12% in Conventional Example b.
【００１８】従来例ａの場合領域Ａはタイミングｔ０，
ｔ２ともあまり大きくない。また、従来例ｂの場合領域
Ａのタイミングｔ０でのアイの開口率は大きいがタイミ
ングがｔ２にずれた場合アイの開口率は急激に小さくな
る。In the case of the conventional example a, the area A is at the timing t0,
t2 is not so big. Further, in the case of the conventional example b, the aperture ratio of the eye at the timing t0 in the area A is large, but when the timing is deviated to t2, the aperture ratio of the eye sharply decreases.
【００１９】本実施例に示す波形等化器を用いた場合、
領域Ａのタイミングｔ０のアイの開口率は従来例ｂの場
合に比べ劣るが従来例ａに比べ著しく改善される。この
ため符号検出時のノイズマージンが大きくなる。また、
タイミングｔ２のアイの開口率は従来例の２例より大き
く改善される。即ちタイミングｔ０のアイの開口率を大
きく保ったままタイミングｔ２のアイの開口率を大きく
することができる。領域Ａのタイミングｔ０からずれた
位置（例えばタイミングｔ２）のアイの開口率が大きく
なると、符号検出を行う場合の検出タイミングの揺らぎ
に対するマージンが大きくなる。以上により、情報記憶
媒体に記録された情報を再生する際の誤り率は小さくな
る。When the waveform equalizer shown in this embodiment is used,
The aperture ratio of the eye at the timing t0 in the area A is inferior to that of the conventional example b, but is significantly improved as compared to the conventional example a. Therefore, the noise margin at the time of code detection becomes large. Also,
The aperture ratio of the eye at the timing t2 is greatly improved as compared with the two conventional examples. That is, it is possible to increase the eye opening rate at the timing t2 while keeping the eye opening rate at the timing t0 large. When the aperture ratio of the eye at the position deviated from the timing t0 in the area A (for example, the timing t2) becomes large, the margin for the fluctuation of the detection timing when the code detection is performed becomes large. As described above, the error rate when reproducing the information recorded in the information storage medium becomes small.
【００２０】さらに領域Ｂ，Ｃのアイの開口率は、大き
なアイの開口率を持つ従来例ａと同程度のアイの開口率
を持つ。このためパーシャルレスポンスで符号検出を行
う際のノイズマージンが大きくなり情報記憶媒体に記録
された情報を再生する際の誤り率は小さくなり、高い信
頼性で情報を再生することができるようになる。Further, the eye opening ratios of the areas B and C are about the same as those of the conventional example a having a large eye opening ratio. For this reason, the noise margin at the time of performing code detection by the partial response becomes large, the error rate at the time of reproducing the information recorded on the information storage medium becomes small, and the information can be reproduced with high reliability.
【００２１】また本実施例の特有の効果として利得は三
角波として変化させれば良いので信号処理回路６９と可
変利得増幅回路６５，６６は単純な回路で実現可能であ
る。Further, as a peculiar effect of this embodiment, since the gain may be changed as a triangular wave, the signal processing circuit 69 and the variable gain amplifying circuits 65 and 66 can be realized by simple circuits.
【００２２】また、本実施例のように可変利得増幅回路
の前に信号の直流成分を取り除くことにより、光ピック
アップヘッド装置からの信号に直流のオフセット信号が
乗っていたとしても予めオフセットを取り除くことがで
きるので、可変利得増幅回路の利得が時間的に変化して
もアイのジッタに対するマージンを狭めることがなくな
る。Further, by removing the DC component of the signal before the variable gain amplifier circuit as in the present embodiment, even if the DC offset signal is added to the signal from the optical pickup head device, the offset is removed in advance. Therefore, even if the gain of the variable gain amplifier circuit changes with time, the margin for eye jitter is not narrowed.
【００２３】本実施例では光ピックアップヘッド装置は
１ビームでよいので光学系及び光源とも単純な構成にす
ることができる。更に、遅延回路をアナログ的に実現す
ることにより、少ない回路素子数で実現できる。In this embodiment, since the optical pickup head device only needs one beam, both the optical system and the light source can have a simple structure. Furthermore, by implementing the delay circuit in an analog manner, it can be implemented with a small number of circuit elements.
【００２４】また本実施例では直流成分を取り除くため
に参照信号との差動演算を行うが、参照信号発生回路６
２１で状況に応じて発生する信号を変化させれば、様々
なオフセットに対応することができ、良質な信号を得る
ことが可能である。In the present embodiment, the differential operation with the reference signal is performed to remove the DC component.
By changing the signal generated according to the situation at 21, it is possible to deal with various offsets, and it is possible to obtain a high-quality signal.
【００２５】また、利得を正弦波的に変化させることも
可能である。この場合、信号処理回路６９と可変利得増
幅回路６５，６６は単純な回路で実現可能となる。効果
としては、三角波と同程度のアイの開口率を得ることが
できる。It is also possible to change the gain sinusoidally. In this case, the signal processing circuit 69 and the variable gain amplifier circuits 65 and 66 can be realized by simple circuits. As an effect, it is possible to obtain an eye aperture ratio similar to that of a triangular wave.
【００２６】尚、本実施例では二つの遅延回路により三
つの異なる位置に記録された情報を基に波形等化を行っ
たが、更に多くの遅延回路を用いて更に多くの異なる位
置に記録された情報を基に波形等化を行うことももちろ
ん可能であるし、一つの遅延回路のみにより二つの異な
る位置に記録された情報を基に波形等化を行うことも可
能である。これを数式を使って表現すると、Ｎを任意の
自然数とし、ｉをＮ以下の自然数とした時、ｉ番目の可
変利得増幅回路は入力信号をｋi倍した信号を出力する
とし、所望のトラックの所望の位置に記録された情報を
含む主信号をＳ(0)とし、所望の位置からｘだけ離れた
位置に記録された情報を含む信号をＳ(ｘ)とし、ｎ1〜
ｎNは互いに重複しない０以外の整数、隣接信号群を
Ｓ(ｎ1・Ｔ)， Ｓ(ｎ2・Ｔ)・・・，Ｓ(ｎN・Ｔ)として、 Ｓ(0)−ｋ1・Ｓ(ｎ1・Ｔ)−ｋ2・Ｓ(ｎ2・Ｔ)・・・−ｋN・Ｓ(ｎN・Ｔ) なる信号を出力させることにより波形等化を行うことが
できる。一般的には、隣接信号群の内、所望の位置から
遠い位置に記録された情報を含む信号に掛ける係数ｋの
振幅及び平均値は、所望の位置に近い位置に記録された
情報を含む信号に掛ける係数ｋの振幅及び平均値より小
さくしてやれば良い。これにより符号間干渉が広い範囲
で起こっている場合や符号間干渉が前後に非対称に起き
ている場合にも本発明の波形等化方法及び波形等化器は
有効である。In this embodiment, waveform equalization is performed based on the information recorded in three different positions by the two delay circuits, but it is recorded in more different positions by using more delay circuits. It is of course possible to perform waveform equalization based on the information obtained, and it is also possible to perform waveform equalization based on the information recorded at two different positions with only one delay circuit. Expressing this using a mathematical expression, when N is an arbitrary natural number and i is a natural number equal to or less than N, the i-th variable gain amplifier circuit outputs a signal obtained by multiplying the input signal by k i , and a desired track desired main signal containing the recorded information on the position and S (0), and a signal including information recorded at a position separated by x from a desired position and S (x) of, n 1 ~
n N is an integer other than 0 that does not overlap with each other,
As S (n 1 · T), S (n 2 · T) ..., S (n N · T), S (0) -k 1 · S (n 1 · T) -k 2 · S (n it is possible to perform waveform equalization by outputting 2 · T) ··· -k n · S (n n · T) becomes a signal. In general, the amplitude and the average value of the coefficient k by which the signal containing the information recorded at a position far from the desired position in the adjacent signal group is multiplied by the signal k containing the information recorded at the position close to the desired position. It is only necessary to reduce the amplitude and the average value of the coefficient k to be multiplied by. As a result, the waveform equalization method and the waveform equalizer of the present invention are effective even when the intersymbol interference occurs in a wide range or when the intersymbol interference occurs asymmetrically in the front-rear direction.
【００２７】尚、本実施例では、一定時間遅延した信号
を出力する遅延回路としてアナログ的に処理する例を示
したが、信号をアナログ／デジタル変換器でデジタル化
した後メモリに記憶させ、一定時間だけ後にメモリから
読みだし、デジタル／アナログ変換し出力する方法も有
効である。また、デジタル化した信号をデジタルデータ
のまま本発明に示したのと同様の演算をデジタル数値演
算処理装置により実現することも可能である。In the present embodiment, an example in which the delay circuit for outputting a signal delayed for a fixed time is processed in an analog manner has been shown, but the signal is digitized by the analog / digital converter and then stored in the memory to be fixed. It is also effective to read the data from the memory after a certain period of time, perform digital / analog conversion, and output. Further, it is also possible to realize the same operation as that shown in the present invention by using the digital numerical operation processing device as it is with the digitized signal as digital data.
【００２８】また、本実施例では可変利得増幅回路は非
反転の増幅を行い演算回路６７によって信号の引き算を
実行しているが、可変利得増幅回路が反転増幅を行い、
演算回路で加算することにより同じ効果が得られるのは
いうまでもなく、演算回路と可変利得増幅回路を同一の
素子で実現しても良い。Further, in this embodiment, the variable gain amplifier circuit performs non-inverting amplification and the arithmetic circuit 67 performs signal subtraction, but the variable gain amplifier circuit performs inverting amplification.
It goes without saying that the same effect can be obtained by adding in the arithmetic circuit, and the arithmetic circuit and the variable gain amplifier circuit may be realized by the same element.
【００２９】また、本実施例で可変利得増幅回路の利得
を制御することと、隣接信号群に掛ける係数を制御する
ことは同じことである。In the present embodiment, controlling the gain of the variable gain amplifier circuit and controlling the coefficient by which the adjacent signal group is multiplied are the same.
【００３０】（第２の実施例）第２の実施例として、可
変利得増幅回路の利得の変化の仕方の異なるものを上げ
る。光学系及び回路系の構成は第１の実施例と同じとす
る。記号も図１，２と同じものを用いる。(Second Embodiment) As a second embodiment, a method of changing the gain of the variable gain amplifying circuit will be different. The configurations of the optical system and the circuit system are the same as those in the first embodiment. The symbols used are the same as those in FIGS.
【００３１】信号処理回路６９はクロック信号６８ａに
同期して折れ線的に可変利得増幅回路６５，６６の利得
が変化するように制御する。その様子を図５に示す。図
５（ａ）〜（ｃ）は図３（ａ）〜（ｃ）と同じである。
図５（ｄ）は本実施例で可変利得増幅回路６５，６６の
利得の変化する様子である。図５（ｄ）で横軸は時間、
縦軸は利得を表す。所望の位置が、情報記憶媒体上に記
録されたマークまたはスペースの端からＴ／２の奇数倍
だけ離れた位置にあるタイミングをｔ０、ｔ０からτ／
２だけずれたタイミングをｔ１、ｔ１から前後に各々τ
／４のだけずれたタイミングをｔ２とする。本実施例で
は、タイミングｔ０で利得ｋａ、タイミングｔ１で利得
ｋｂ（ｋａ＞ｋｂ）を持ち、タイミングｔ２で利得ｋｃ
を持つ。The signal processing circuit 69 controls so that the gains of the variable gain amplifying circuits 65 and 66 change linearly in synchronization with the clock signal 68a. This is shown in FIG. 5A to 5C are the same as FIGS. 3A to 3C.
FIG. 5D shows how the gains of the variable gain amplifier circuits 65 and 66 change in this embodiment. In FIG. 5D, the horizontal axis is time,
The vertical axis represents the gain. The timing at which the desired position is at a position separated by an odd multiple of T / 2 from the end of the mark or space recorded on the information storage medium is t0, t0 to τ /
The timing deviated by 2 is t1, and τ before and after t1
The timing deviated by / 4 is t2. In the present embodiment, the gain ka is obtained at the timing t0, the gain kb (ka> kb) is obtained at the timing t1, and the gain kc is obtained at the timing t2.
have.
【００３２】第１の実施例と同様の条件で本実施例に示
す波形等化器を用いたときに得られるアイパターンを図
６に示す。図６では可変利得増幅回路６５，６６の利得
はｋａ＝０．３０，ｋｂ＝０．０５，ｋｃ＝０．２０と
なるように折れ線的に変化させた。図６で記号Ａ，Ｂ，
Ｃ，Ｉ，ＩＡ，ＩＢ，ＩＣ，ＩＡ１は図４、図１３と共
通である。本実施例の波形等化器を用いた場合のアイの
開口率は各々４１％，４９％，４３％であり、更に領域
Ａのタイミングｔ２のアイの開口率は本実施例の場合２
４％である。FIG. 6 shows an eye pattern obtained when the waveform equalizer shown in this embodiment is used under the same conditions as in the first embodiment. In FIG. 6, the gains of the variable gain amplifier circuits 65 and 66 are linearly changed so that ka = 0.30, kb = 0.05, and kc = 0.20. In FIG. 6, symbols A, B,
C, I, IA, IB, IC and IA1 are common to FIGS. 4 and 13. When the waveform equalizer of this embodiment is used, the eye opening ratios are 41%, 49%, and 43%, respectively, and the eye opening ratio at the timing t2 in the area A is 2 in this embodiment.
4%.
【００３３】本実施例に示す波形等化器を用いた場合、
各領域のアイの開口率は第１の実施例と同程度であり、
領域Ａのタイミングｔ２のアイの開口率は第１の実施例
より改善される。このため符号検出時のノイズマージン
が大きくなると同時に、符号検出を行う場合の検出タイ
ミングの揺らぎに対するマージンが第１の実施例以上に
大きくなる。従って、情報記憶媒体に記録された情報を
再生する際の誤り率は小さくなる。When the waveform equalizer shown in this embodiment is used,
The aperture ratio of the eye in each region is similar to that in the first embodiment,
The aperture ratio of the eye at the timing t2 in the area A is improved as compared with the first embodiment. For this reason, the noise margin at the time of code detection becomes large, and at the same time, the margin for the fluctuation of the detection timing at the time of code detection becomes larger than that of the first embodiment. Therefore, the error rate when reproducing the information recorded in the information storage medium becomes small.
【００３４】また、領域Ｂ，Ｃのアイの開口率は、第１
の実施例と同程度のアイの開口率を持つ。このためパー
シャルレスポンスで符号検出を行う際のノイズマージン
が大きくなり情報記憶媒体に記録された情報を再生する
際の誤り率は小さくなる。Further, the aperture ratio of the eyes in the areas B and C is the first
The eye opening ratio is similar to that of the above example. Therefore, the noise margin when the code is detected by the partial response becomes large, and the error rate when reproducing the information recorded in the information storage medium becomes small.
【００３５】尚、第１と第２の実施例に示した以外の利
得の変化のさせ方でも効果が得られる。回路系は複雑に
なるが所望の位置が移動するにつれ利得が滑らかに変化
するようにした場合更にジッタマージンに強いアイの開
口を得られる。The effect can be obtained by changing the gain other than those shown in the first and second embodiments. Although the circuit system becomes complicated, if the gain is changed smoothly as the desired position moves, an eye opening having a stronger jitter margin can be obtained.
【００３６】（第３の実施例）第３の実施例として、低
周波遮断回路を用いて信号の低周波数成分を取り除く場
合を上げる。その回路系の構成を図７に示す。光学系は
第１の実施例と同じものを用い、光検出器５の受光部の
形状は図２と同様で、受光部５０１〜５０４の和を加算
回路６１により得る。図７の入力端子６０には加算回路
６１からの出力信号が入れられる。(Third Embodiment) As a third embodiment, the case where a low frequency component of a signal is removed by using a low frequency cutoff circuit will be described. The structure of the circuit system is shown in FIG. The same optical system as that of the first embodiment is used, the shape of the light receiving portion of the photodetector 5 is the same as in FIG. 2, and the sum of the light receiving portions 501 to 504 is obtained by the adding circuit 61. The output signal from the adder circuit 61 is input to the input terminal 60 of FIG.
【００３７】入力端子６０から入った信号は低周波遮断
回路６２２に入力され直流成分が取り除かれる。この低
周波遮断回路６２２からの出力は遅延回路６３に入力さ
れ時間τだけ遅延される。更に遅延回路６３からの出力
信号は遅延回路６４に入力され時間τだけ遅延される。
ここで遅延回路６３からの出力信号が主信号６３ａとな
り、遅延回路６４からの出力信号及び低周波遮断回路６
２２からの遅延を受けない出力信号が隣接信号群６４ａ
となる。The signal input from the input terminal 60 is input to the low frequency cutoff circuit 622 and the DC component is removed. The output from the low frequency cutoff circuit 622 is input to the delay circuit 63 and delayed by the time τ. Further, the output signal from the delay circuit 63 is input to the delay circuit 64 and delayed by the time τ.
Here, the output signal from the delay circuit 63 becomes the main signal 63a, and the output signal from the delay circuit 64 and the low frequency cutoff circuit 6
The output signal which does not receive the delay from 22 is the adjacent signal group 64a.
Becomes
【００３８】低周波遮断回路６２２からの出力信号は可
変利得増幅回路６５に入力され、遅延回路６４からの出
力信号は可変利得増幅回路６６に入力され、各々ある係
数ｋが掛けられた信号が出力される。主信号６３ａ及び
可変利得増幅回路６５，６６からの出力信号は演算回路
６７に入力される。この演算回路６７は主信号６３ａか
らｋ倍された隣接信号群６４ａを減算する。演算回路６
７から出力される信号は端子８０から得られる。又、演
算回路６７からの信号はクロック抽出回路６８に入力さ
れ、情報記憶媒体４に記録された情報に同期した周期τ
のクロック信号６８ａが抽出される。クロック信号６８
ａはクロック信号出力端子８１に出力されると共に信号
処理回路６９に入力される。信号処理回路６９はクロッ
ク信号６８ａに同期して周期的に可変利得増幅回路６
５，６６の利得が変化するように可変利得増幅回路６
５，６６を制御する。The output signal from the low frequency cutoff circuit 622 is input to the variable gain amplifying circuit 65, and the output signal from the delay circuit 64 is input to the variable gain amplifying circuit 66, and a signal multiplied by a certain coefficient k is output. To be done. Output signals from the main signal 63a and the variable gain amplifier circuits 65 and 66 are input to the arithmetic circuit 67. The arithmetic circuit 67 subtracts the adjacent signal group 64a multiplied by k from the main signal 63a. Arithmetic circuit 6
The signal output from 7 is obtained from terminal 80. Further, the signal from the arithmetic circuit 67 is input to the clock extraction circuit 68, and the period τ synchronized with the information recorded in the information storage medium 4 is obtained.
Clock signal 68a is extracted. Clock signal 68
a is output to the clock signal output terminal 81 and also input to the signal processing circuit 69. The signal processing circuit 69 periodically changes the variable gain amplifier circuit 6 in synchronization with the clock signal 68a.
Variable gain amplifying circuit 6 so that the gains of 5, 66 change.
5 and 66 are controlled.
【００３９】本実施例では低周波数成分を取り除くため
に低周波遮断回路を用いることにより非常に単純な回路
構成で直流成分を取り除くことができ。ジッタに対する
マージンを狭めることなく、第１または第２の実施例と
同程度のアイの開口率を得ることができる。In this embodiment, the DC component can be removed with a very simple circuit configuration by using the low frequency cutoff circuit to remove the low frequency component. It is possible to obtain the same eye opening ratio as that of the first or second embodiment without narrowing the margin for jitter.
【００４０】（第４の実施例）第４の実施例として、信
号の低周波数成分を取り除かない場合の例を上げる。図
８に第４の実施例の回路系の構成を示す。(Fourth Embodiment) As a fourth embodiment, an example in which low frequency components of a signal are not removed will be described. FIG. 8 shows the configuration of the circuit system of the fourth embodiment.
【００４１】入力端子６０からの信号は、信号の低周波
成分を取り除かれることなく遅延回路６３と可変利得増
幅回路６５に入力される。以下は第１から第３の実施例
と同様に信号は処理される。The signal from the input terminal 60 is input to the delay circuit 63 and the variable gain amplifier circuit 65 without removing the low frequency component of the signal. In the following, the signal is processed in the same manner as in the first to third embodiments.
【００４２】本実施例では、光ピックアップヘッド装置
から得られる信号の直流成分が符号による変調の振幅よ
り小さい場合に、非常に簡単な回路構成で効果的に符号
間干渉を取り除くことができる。具体的なアイの開口率
は第１、第２の実施例と同程度になり、大きな効果が得
られる。In this embodiment, when the DC component of the signal obtained from the optical pickup head device is smaller than the amplitude of the modulation by the code, the intersymbol interference can be effectively removed with a very simple circuit structure. The specific eye opening ratio is about the same as in the first and second embodiments, and a large effect is obtained.
【００４３】（第５の実施例）第５の実施例として、マ
ルチビームの光ピックアップヘッド装置を用い回路系の
負担を軽減させた例を上げる。その光学系の構成を図９
に示す。(Fifth Embodiment) As a fifth embodiment, an example in which the load on the circuit system is reduced by using a multi-beam optical pickup head device will be described. The configuration of the optical system is shown in FIG.
Shown in.
【００４４】情報記憶媒体上のトラックにマルチビーム
の光ピックアップヘッド装置からの光ビームのスポット
を複数個形成し、個々のスポットからの光を同時にかつ
個別に検出し重みづけをして演算する方法の概念が特開
平２ー２８２９３７号公報に開示されている。A method of forming a plurality of spots of a light beam from a multi-beam optical pickup head device on a track on an information storage medium, detecting light from each spot simultaneously and individually, and performing weighting and calculation. The concept of is disclosed in Japanese Patent Laid-Open No. 2-282937.
【００４５】図９に示す光学系において図１に示した光
学系と同様の光学素子を用いることが可能な光学素子に
ついては図１に示した光学素子と同じ番号を付してい
る。本実施例に示す光学系が前述の実施例に示す光学系
と異なる点は、互いに波長の異なる半導体レーザ光源
１、１１、１２から三つの光ビーム７０〜７２が情報記
憶媒体に照射されることである。In the optical system shown in FIG. 9, the same optical elements as those of the optical system shown in FIG. 1 can be used with the same reference numerals as those of the optical element shown in FIG. The optical system shown in this embodiment is different from the optical systems shown in the above-mentioned embodiments in that the semiconductor laser light sources 1, 11, 12 having different wavelengths from each other irradiate the information storage medium with three light beams 70 to 72. Is.
【００４６】互いに波長の異なる光ビームを発生する半
導体レーザ光源１、１１、１２から出射された直線偏光
を有する光ビームは二つのビームスプリッタ３１によっ
て互いに隣接するように配置される。光ビーム７０〜７
２はコリメートレンズ２を透過後平行ビームとなり、偏
光ビームスプリッタ３を透過後、λ／４板９を透過して
円偏光の光ビームとなり、対物レンズ８を透過して情報
記憶媒体４上に集光される。情報記憶媒体４上にはマー
クもしくはスペースで表される情報が形成され、トラッ
クをなしており、レンズ８で集光された光ビーム７０〜
７２は、各々同一のトラック上に位置するように光学設
計されている。情報記憶媒体４で反射，回折された光ビ
ーム７０〜７２は、再びレンズ８を透過後、λ／４板９
を透過して光源１から出射した光ビームとは９０度偏光
方向が異なる直線偏光の光ビームとなり、偏光ビームス
プリッタ３に入射する。偏光ビームスプリッタ３に入射
した光ビーム７０〜７２は反射されて円柱レンズ６に導
かれ、円柱レンズ６を透過した光ビーム７０〜７２は非
点収差を有する光ビームとなり、レンズ７で集光され、
回折格子１０を通過して光検出器５０で受光される。三
つの光ビーム７０〜７２は互いに波長が異なるので回折
格子１０によって回折される角度が互いに異なり、三つ
の光ビームを大きく分離することができ、光検出器５０
で三つの光ビームを重なることなく異なる受光部で検出
することができる。The light beams having linear polarization emitted from the semiconductor laser light sources 1, 11 and 12 for generating light beams having different wavelengths are arranged by the two beam splitters 31 so as to be adjacent to each other. Light beam 70-7
Reference numeral 2 denotes a parallel beam after passing through the collimating lens 2, a polarizing beam splitter 3, and then a circularly polarized light beam after passing through the λ / 4 plate 9 and then passing through the objective lens 8 to be collected on the information storage medium 4. Be illuminated. Information represented by marks or spaces is formed on the information storage medium 4 to form a track, and the light beam 70 focused by the lens 8
72 are optically designed so that they are located on the same track. The light beams 70 to 72 reflected and diffracted by the information storage medium 4 again pass through the lens 8 and then the λ / 4 plate 9
And becomes a linearly polarized light beam having a 90 ° polarization direction different from that of the light beam emitted from the light source 1 and enters the polarization beam splitter 3. The light beams 70 to 72 that have entered the polarization beam splitter 3 are reflected and guided to the cylindrical lens 6, and the light beams 70 to 72 that have passed through the cylindrical lens 6 become light beams having astigmatism and are condensed by the lens 7. ,
The light passes through the diffraction grating 10 and is received by the photodetector 50. Since the three light beams 70 to 72 have different wavelengths from each other, the angles diffracted by the diffraction grating 10 are different from each other, and the three light beams can be largely separated.
Therefore, the three light beams can be detected by different light receiving portions without overlapping.
【００４７】情報記憶媒体４上のトラックと光ビーム７
０〜７２の関係を図１０に示す。図１０は情報記憶媒体
４上を拡大して示しており、８２、８３はトラック上の
マーク、スペースを、７０〜７２は集光された光ビーム
を示している。情報記憶媒体４上に集光されたときの光
ビーム間の間隔は記録された情報の基本周期Ｔの実質的
に整数倍になるようにする。同図では光ビーム間隔は実
質的にＴに等しくなるように配置する。Track on information storage medium 4 and light beam 7
The relationship of 0 to 72 is shown in FIG. FIG. 10 is an enlarged view of the information storage medium 4. Reference numerals 82 and 83 denote marks and spaces on the track, and 70 to 72 denote condensed light beams. The distance between the light beams when condensed on the information storage medium 4 is set to be substantially an integral multiple of the fundamental period T of the recorded information. In the figure, the light beam interval is arranged so as to be substantially equal to T.
【００４８】図９に示した光学系における光検出器５０
と光検出器５０で受光される光ビーム７０〜７２の関係
及び波形等化器の回路系の構成を図１１に示す。光検出
器５０は受光部５０５〜５１０からなる。光ビーム７０
は受光部５０６〜５０９で、光ビーム７１は受光部５０
５で、光ビーム７２は受光部５１０で各々受光される。
受光部５０６〜５０９から出力される信号に所望の演算
を行うことにより、フォーカス誤差信号及びトラッキン
グ誤差信号が得られる。ここでは、フォーカス誤差信号
は非点収差法により、トラッキング誤差信号はプッシュ
プル法により得ている。Photodetector 50 in the optical system shown in FIG.
FIG. 11 shows the relationship between the light beams 70 to 72 received by the photodetector 50 and the circuit system of the waveform equalizer. The photodetector 50 includes light receiving units 505 to 510. Light beam 70
Is a light receiving unit 506 to 509, and the light beam 71 is a light receiving unit 50.
At 5, the light beams 72 are respectively received by the light receiving units 510.
A focus error signal and a tracking error signal are obtained by performing a desired calculation on the signals output from the light receiving units 506 to 509. Here, the focus error signal is obtained by the astigmatism method and the tracking error signal is obtained by the push-pull method.
【００４９】受光部５０６〜５０９からの信号は加算回
路６１により足し合わされる。受光部５０５からの信号
は可変利得増幅回路６５に入力され、受光部５１０から
の信号は可変利得増幅回路６６に入力され、各々ある係
数ｋが掛けられた信号が出力される。ここで加算回路６
１からの出力信号が主信号６３ａとなり、受光部５０５
及び受光部５１０からの信号が隣接信号群６４ａとな
る。主信号６３ａ及び可変利得増幅回路６５，６６から
の出力信号は演算回路６７に入力される。この演算回路
６７は主信号６３ａからｋ倍された隣接信号群６４ａを
減算する。演算回路６７から出力される信号は端子８０
から得られる。又、演算回路６７からの信号はクロック
抽出回路６８に入力され、情報記憶媒体４に記録された
情報に同期した周期τのクロック信号６８ａが抽出され
る。クロック信号６８ａはクロック信号出力端子８１に
出力されると共に信号処理回路６９に入力される。信号
処理回路６９はクロック信号６８ａに同期して周期的に
可変利得増幅回路６５，６６の利得が変化するように可
変利得増幅回路６５，６６を制御する。The signals from the light receiving sections 506 to 509 are added up by the adder circuit 61. The signal from the light receiving unit 505 is input to the variable gain amplifying circuit 65, the signal from the light receiving unit 510 is input to the variable gain amplifying circuit 66, and a signal multiplied by a certain coefficient k is output. Here, adder circuit 6
The output signal from 1 becomes the main signal 63a, and the light receiving unit 505
And the signals from the light receiving unit 510 form the adjacent signal group 64a. Output signals from the main signal 63a and the variable gain amplifier circuits 65 and 66 are input to the arithmetic circuit 67. The arithmetic circuit 67 subtracts the adjacent signal group 64a multiplied by k from the main signal 63a. The signal output from the arithmetic circuit 67 is the terminal 80.
Obtained from Further, the signal from the arithmetic circuit 67 is input to the clock extraction circuit 68, and the clock signal 68a having the period τ synchronized with the information recorded in the information storage medium 4 is extracted. The clock signal 68a is output to the clock signal output terminal 81 and is also input to the signal processing circuit 69. The signal processing circuit 69 controls the variable gain amplifying circuits 65 and 66 so that the gains of the variable gain amplifying circuits 65 and 66 change periodically in synchronization with the clock signal 68a.
【００５０】本実施例では、遅延回路が不用となり、回
路系の負担を大幅に軽減する事ができるうえに効果的に
符号間干渉を取り除くことができる。In this embodiment, the delay circuit is unnecessary, the load on the circuit system can be greatly reduced, and the intersymbol interference can be effectively removed.
【００５１】尚、本実施例では光源に互いに異なる波長
の光ビームを出射する半導体レーザ光源三個を用いた
が、２本以上の複数の光ビームを情報記憶媒体に照射
し、検出時に十分に分離して検出することが可能なら
ば、互いに波長の異なる光ビームを出射するアレイ型半
導体レーザ光源を用いる方法等、本実施例に示した以外
の構成の光ピックアップヘッド装置でもよい。In this embodiment, three semiconductor laser light sources which emit light beams of mutually different wavelengths are used as light sources, but the information storage medium is irradiated with a plurality of light beams of two or more, and is sufficiently detected at the time of detection. An optical pickup head device having a configuration other than that shown in this embodiment, such as a method using an array type semiconductor laser light source that emits light beams having different wavelengths, may be used as long as they can be detected separately.
【００５２】[0052]
【発明の効果】以上説明したように、本発明によれば、
情報記憶媒体に記録された基本周期Ｔの情報に同期させ
て可変利得増幅回路の利得を周期的に変化するように制
御し、所望の位置に隣接する位置の情報を含む信号を前
記可変利得増幅回路で増幅し、所望の位置に記録された
情報から引くことにより、符号間干渉の取り除かれた信
号が得られる。この符号間干渉の取り除かれた信号のア
イパターンは通常の符号検出を行う時のアイが符号検出
のタイミングで大きく開くだけでなくタイミングがずれ
ていても開いており、また符号間干渉によって生じるジ
ッタを小さくすることができ、低い誤り率で情報を再生
することが可能となる。As described above, according to the present invention,
The gain of the variable gain amplifying circuit is controlled so as to periodically change in synchronization with the information of the basic period T recorded in the information storage medium, and a signal including information of a position adjacent to a desired position is variable gain amplified. By amplifying by the circuit and subtracting from the information recorded at the desired position, a signal with intersymbol interference removed is obtained. The eye pattern of the signal from which the intersymbol interference is removed is not only wide open at the code detection timing when the normal code detection is performed, but is also opened even if the timing is deviated, and jitter caused by intersymbol interference is generated. Can be reduced, and information can be reproduced with a low error rate.
【００５３】また、パーシャルレスポンスによる符号検
出を行うときのアイも大きく開き低い誤り率で情報を再
生することが可能となる。Further, it is possible to reproduce the information with a low error rate by opening the eye when the code is detected by the partial response.
【図１】本発明の実施例を示す波形等化器の光学系の構
成図FIG. 1 is a block diagram of an optical system of a waveform equalizer showing an embodiment of the present invention.
【図２】本発明の第１の実施例を示す波形等化器の回路
系の構成図FIG. 2 is a configuration diagram of a circuit system of a waveform equalizer showing a first embodiment of the present invention.
【図３】本発明の第１の実施例を示す情報記憶媒体に記
録された情報と、クロック抽出回路に入る信号と、クロ
ック抽出回路から出力されるクロック信号と、可変利得
増幅回路の利得の関係図FIG. 3 shows information recorded in the information storage medium showing the first embodiment of the present invention, a signal entering a clock extraction circuit, a clock signal output from the clock extraction circuit, and a gain of the variable gain amplification circuit. Relationship diagram
【図４】本発明の第１の実施例に示す波形等化器を用い
て得られるアイパターンの図FIG. 4 is a diagram of an eye pattern obtained by using the waveform equalizer shown in the first embodiment of the present invention.
【図５】本発明の第２の実施例を示す情報記憶媒体に記
録された情報と、クロック抽出回路に入る信号と、クロ
ック抽出回路から出力されるクロック信号と、可変利得
増幅回路の利得の関係図FIG. 5 shows information recorded in an information storage medium showing a second embodiment of the present invention, a signal entering a clock extraction circuit, a clock signal output from the clock extraction circuit, and a gain of a variable gain amplification circuit. Relationship diagram
【図６】本発明の第２の実施例に示す波形等化器を用い
て得られるアイパターンの図FIG. 6 is a diagram of an eye pattern obtained by using the waveform equalizer according to the second embodiment of the present invention.
【図７】本発明の第３の実施例を示す波形等化器の回路
系の構成図FIG. 7 is a configuration diagram of a circuit system of a waveform equalizer showing a third embodiment of the present invention.
【図８】本発明の第４の実施例を示す波形等化器の回路
系の構成図FIG. 8 is a configuration diagram of a circuit system of a waveform equalizer showing a fourth embodiment of the present invention.
【図９】本発明の第５の実施例を示す波形等化器の光学
系の構成図FIG. 9 is a configuration diagram of an optical system of a waveform equalizer showing a fifth embodiment of the present invention.
【図１０】本発明の第５の実施例を示す情報記憶媒体上
の光スポットの位置の関係図FIG. 10 is a relational diagram of positions of light spots on an information storage medium showing a fifth embodiment of the present invention.
【図１１】本発明の第５の実施例を示す波形等化器の回
路系の構成図FIG. 11 is a configuration diagram of a circuit system of a waveform equalizer showing a fifth embodiment of the present invention.
【図１２】従来例のに示す波形等化器の回路系の構成図FIG. 12 is a configuration diagram of a circuit system of a waveform equalizer shown in a conventional example.
【図１３】従来例に示す波形等化器を用いて得られるア
イパターンの図FIG. 13 is a diagram of an eye pattern obtained by using the waveform equalizer shown in the conventional example.
４ 情報記憶媒体 ５１ 減衰回路 ６３ 遅延回路 ６３ａ 主信号 ６４ 遅延回路 ６４ａ 隣接信号群 ６５ 可変利得増幅回路 ６６ 可変利得増幅回路 ６７ 演算回路 ６８ クロック抽出回路 ６８ａ クロック信号 ６９ 信号処理回路 Ｔ 基本周期（距離） τ 基本周期（時間） ｔ０ 通常の符号検出のタイミング ｔ１ ｔ０からτ／２だけずれたタイミング ｔ２ ｔ０からτ／４だけ前後にずれたタイミング 4 information storage medium 51 attenuation circuit 63 delay circuit 63a main signal 64 delay circuit 64a adjacent signal group 65 variable gain amplification circuit 66 variable gain amplification circuit 67 arithmetic circuit 68 clock extraction circuit 68a clock signal 69 signal processing circuit T basic cycle (distance) τ Basic period (time) t0 Timing of normal code detection t1 Timing shifted by τ / 2 from t0 t2 Timing shifted back and forth by τ / 4 from t0
Claims (10)
倍でデジタル情報が記録再生される情報記憶媒体上に記
録された情報を読みとった信号の符号間干渉を取り除く
波形等化方法において、 所望のトラックの所望の位置を第１の位置とし、前記ト
ラック上で前記第１の位置よりＴの０以外の任意の整数
倍だけ離れた少なくとも一カ所の位置を第２の位置群と
し、 前記第１の位置に記録された情報を含む主信号と、前記
第２の位置群に記録された情報を各々含む隣接信号群と
を得、前記隣接信号群に所定の係数を掛けて前記主信号
に対して減衰させ、前記減衰された隣接信号群を前記主
信号から減算する際、 前記情報記憶媒体上に記録された情報に同期して前記係
数が周期的に変化させることを特徴とする波形等化方
法。1. A waveform equalization method for removing intersymbol interference of a signal obtained by reading information recorded on an information storage medium in which digital information is recorded and reproduced by an integer multiple of T, where T is a fundamental period. In, a desired position of a desired track is defined as a first position, and at least one position on the track separated from the first position by an arbitrary integer multiple of 0 other than 0 is defined as a second position group. , A main signal including the information recorded in the first position and an adjacent signal group including the information recorded in the second position group, respectively, and multiplying the adjacent signal group by a predetermined coefficient When the main signal is attenuated and the attenuated adjacent signal group is subtracted from the main signal, the coefficient is periodically changed in synchronization with the information recorded on the information storage medium. Waveform equalization method.
倍でデジタル情報が記録再生される情報記憶媒体上に記
録された情報を読みとった信号の符号間干渉を取り除く
波形等化方法において、 所望のトラックの所望の位置を第１の位置とし、前記ト
ラック上で前記第１の位置よりＴの０以外の任意の整数
倍だけ離れた少なくとも一カ所の位置を第２の位置群と
し、 前記第１の位置に記録された情報を含む主信号と、前記
第２の位置群に記録された情報を各々含む隣接信号群と
を得、前記隣接信号群から低周波数成分を取り除き、前
記低周波数成分を取り除いた隣接信号群に所定の係数を
掛けて前記主信号に対して減衰させ、前記減衰された隣
接信号群を前記主信号から減算する際、 前記情報記憶媒体上に記録された情報に同期して前記係
数が周期的に変化させることを特徴とする波形等化方
法。2. A waveform equalization method for removing intersymbol interference of a signal obtained by reading information recorded on an information storage medium in which digital information is recorded and reproduced by an integer multiple of T, where T is a fundamental period. In, a desired position of a desired track is defined as a first position, and at least one position on the track separated from the first position by an arbitrary integer multiple of 0 other than 0 is defined as a second position group. A main signal including the information recorded in the first position and an adjacent signal group including each of the information recorded in the second position group, removing low frequency components from the adjacent signal group, When the adjacent signal group from which low frequency components have been removed is multiplied by a predetermined coefficient to attenuate the main signal and the attenuated adjacent signal group is subtracted from the main signal, the information is recorded on the information storage medium. The coefficient is synchronized with the information Waveform equalization method characterized by periodically changing.
マークまたはスペースの端からＴ／２の奇数倍だけ離れ
た位置にある時の隣接信号群に掛ける係数の値が、所望
の位置が前記位置からＴ／２だけ離れた位置にある時の
前記係数の値より大きくなるように、前記係数が周期的
に変化することを特徴とする請求項１から２のいずれか
に記載の波形等化方法。3. The value of the coefficient to be applied to the adjacent signal group when the desired position is apart from the end of the mark or space recorded on the information storage medium by an odd multiple of T / 2 is the desired position. 3. The waveform according to claim 1, wherein the coefficient cyclically changes so that the coefficient becomes larger than the value of the coefficient at a position T / 2 away from the position. Equalization method.
周期的に変化することを特徴とする請求項３記載の波形
等化方法。4. The waveform equalizing method according to claim 3, wherein the coefficient to be applied to the adjacent signal group is periodically changed by a triangular wave function.
る波形等化器において、 光ピックアップヘッド装置と第１の信号処理回路とクロ
ック信号生成回路と第２の信号処理回路とを備え、 基本周期をＴとしたとき実質的にＴの整数倍でデジタル
情報が記録再生される情報記憶媒体上の一連のトラック
上の所望の位置を第１の位置とし、前記トラック上で前
記第１の位置よりＴの０以外の任意の整数倍だけ離れた
少なくとも一カ所の位置を第２の位置群とし、 前記光ピックアップヘッド装置は、前記情報記憶媒体上
を相対的に移動しながら光学的に読み取り、トラックに
記録された情報を含む少なくとも一つの第１の信号を出
力し、 前記第１の信号処理回路は、前記第１の信号を受け、Ｎ
を任意の自然数とし、ｉをＮ以下の自然数とし、ｋiを
０より大きく１以下の実数とした時、i番目の可変利得
増幅回路は入力信号に係数ｋiを掛けた信号を出力する
Ｎ個の可変利得増幅回路群と、入力信号を一定時間遅延
した信号を出力する遅延回路と、二つ以上の信号の加算
または減算を行う演算回路を備え、前記第１の位置に記
録された情報を含む主信号をＳ(0)とし、前記第１の位
置からｘだけ離れた位置に記録された情報を含む信号を
Ｓ(ｘ)と表し、ｎ1〜ｎNは互いに重複しない０以外の整
数として、前記第２の位置に記録された情報を含む隣接
信号群をＳ(ｎ1・Ｔ)，Ｓ(ｎ2・Ｔ)，・・・，Ｓ(ｎN・Ｔ)
として、 Ｓ(0)−ｋ1・Ｓ(ｎ1・Ｔ)−ｋ2・Ｓ(ｎ2・Ｔ)・・・−ｋN・Ｓ(ｎN・Ｔ) なる信号を出力し、 前記クロック信号生成回路は、前記情報記憶媒体に記録
された情報に同期するクロック信号を生成、出力し、 前記第２の信号処理回路は、前記クロック信号を受け
て、前記情報記憶媒体上に記録された情報に同期して前
記係数を周期的に変化させることを特徴とする波形等化
器。5. A waveform equalizer used when reproducing information using a light beam, comprising an optical pickup head device, a first signal processing circuit, a clock signal generating circuit, and a second signal processing circuit, When the basic period is T, a desired position on a series of tracks on the information storage medium on which digital information is recorded / reproduced by an integer multiple of T is set as a first position, and the first position is set on the track. At least one position apart from the position by any integer multiple of 0 other than T is a second position group, and the optical pickup head device optically reads while relatively moving on the information storage medium. , Outputting at least one first signal including information recorded on the track, the first signal processing circuit receiving the first signal, N
Is an arbitrary natural number, i is a natural number less than or equal to N, and k i is a real number greater than 0 and less than or equal to 1, the i-th variable gain amplifier circuit outputs a signal obtained by multiplying an input signal by a coefficient k i. The information recorded in the first position is provided with a plurality of variable gain amplifier circuit groups, a delay circuit that outputs a signal obtained by delaying an input signal for a certain time, and an arithmetic circuit that adds or subtracts two or more signals. , S (0), and S (x) denotes a signal containing information recorded at a position distant from the first position by x, where n 1 to n N are non-overlapping. As an integer, the adjacent signal group including the information recorded at the second position is S (n 1 · T), S (n 2 · T), ..., S (n N · T)
, S (0) -k 1 · S (n 1 · T) -k 2 · S (n 2 · T) ... -k N · S (n N · T) The signal generation circuit generates and outputs a clock signal in synchronization with the information recorded in the information storage medium, and the second signal processing circuit receives the clock signal and is recorded on the information storage medium. A waveform equalizer, wherein the coefficient is periodically changed in synchronization with information.
る波形等化器において、光ピックアップヘッド装置と第
１の信号処理回路とクロック信号生成回路と第２の信号
処理回路とを備え、 基本周期をＴとしたとき実質的にＴの整数倍でデジタル
情報が記録再生される情報記憶媒体上の一連のトラック
上の所望の位置を第１の位置とし、同一トラック上で前
記第１の位置よりＴの０以外の任意の整数倍だけ離れた
少なくとも一カ所の位置を第２の位置群とし、 前記光ピックアップヘッド装置は、前記情報記憶媒体上
を相対的に移動しながら前記第１の位置と前記第２の位
置群とを同時に光学的に読み取り、前記第１の位置に記
録された情報を含む主信号と、前記第２の位置群に記録
された情報を含む隣接信号群とを出力し、 前記第１の信号処理回路は、Ｎを任意の自然数とし、ｉ
をＮ以下の自然数とし、ｋiを０より大きく１以下の実
数とした時、ｉ番目の可変利得増幅回路は入力信号に係
数ｋiを掛けた信号を出力するＮ個の可変利得増幅回路
群と、二つ以上の信号の加算または減算を行う演算回路
を備え、前記主信号をＳ(0)とし、前記第１の位置から
ｘだけ離れた位置に記録された情報を含む信号をＳ(ｘ)
と表し、ｎ1〜ｎNは互いに重複しない０以外の整数、前
記隣接信号群をＳ(ｎ1・Ｔ)，Ｓ(ｎ2・Ｔ)，・・・，Ｓ
(ｎN・Ｔ)として、 Ｓ(0)−ｋ1・Ｓ(ｎ1・Ｔ)−ｋ2・Ｓ(ｎ2・Ｔ)・・・−ｋN・Ｓ(ｎN・Ｔ) なる信号を出力し、 前記クロック信号生成回路は、前記情報記憶媒体に記録
された情報に同期するクロック信号を生成、出力し、 前記第２の信号処理回路は、前記クロック信号を受け
て、前記情報記憶媒体上に記録された情報に同期して前
記係数を周期的に変化させることを特徴とする波形等化
器。6. A waveform equalizer used when reproducing information using a light beam, comprising an optical pickup head device, a first signal processing circuit, a clock signal generating circuit, and a second signal processing circuit, When the basic period is T, a desired position on a series of tracks on the information storage medium on which digital information is recorded / reproduced by an integer multiple of T is set as a first position, and the first position is set on the same track. At least one position apart from the position by an arbitrary integer multiple of 0 other than 0 is set as a second position group, and the optical pickup head device moves the first storage medium relatively on the information storage medium. A position and the second position group are optically read simultaneously, and a main signal containing the information recorded in the first position and an adjacent signal group containing the information recorded in the second position group are read. And outputs the first signal processing Circuit, the N and any natural number, i
Is a natural number less than or equal to N, and k i is a real number greater than 0 and less than or equal to 1, the i-th variable gain amplifier circuit outputs a signal obtained by multiplying an input signal by a coefficient k i. And an arithmetic circuit for adding or subtracting two or more signals, the main signal is S (0), and a signal containing information recorded at a position separated by x from the first position is S (0). x)
, N 1 to n N are non-zero integers that do not overlap with each other, and the adjacent signal groups are S (n 1 · T), S (n 2 · T), ..., S
As (n N · T), the signal is S (0) −k 1 · S (n 1 · T) −k 2 · S (n 2 · T) ... −k N · S (n N · T) The clock signal generation circuit generates and outputs a clock signal in synchronization with the information recorded in the information storage medium, and the second signal processing circuit receives the clock signal and outputs the information storage A waveform equalizer, wherein the coefficient is periodically changed in synchronization with information recorded on a medium.
る波形等化器において、 光ピックアップヘッド装置と第１の信号処理回路とクロ
ック信号生成回路と第２の信号処理回路とを備え、 基本周期をＴとしたとき実質的にＴの整数倍でデジタル
情報が記録再生される情報記憶媒体上の一連のトラック
上の所望の位置を第１の位置とし、前記トラック上で前
記第１の位置よりＴの０以外の任意の整数倍だけ離れた
少なくとも一カ所の位置を第２の位置群とし、 前記光ピックアップヘッド装置は、前記情報記憶媒体上
を相対的に移動しながら光学的に読み取り、トラックに
記録された情報を含む少なくとも一つの第１の信号を出
力し、 前記第１の信号処理回路は、前記第１の信号を受け、Ｎ
を任意の自然数とし、ｉをＮ以下の自然数とし、ｋiを
０より大きく１以下の実数とした時、i番目の可変利得
増幅回路は入力信号に係数ｋiを掛けた信号を出力する
Ｎ個の可変利得増幅回路群と、入力信号を一定時間遅延
した信号を出力する遅延回路と、入力信号から低周波数
成分を取り除いた信号を出力する第３の信号処理回路
と、二つ以上の信号の加算または減算を行う演算回路を
備え、前記第１の位置に記録された情報を含む主信号を
Ｓ(0)とし、前記第１の位置からｘだけ離れた位置に記
録された情報を含む信号から低周波数成分を取り除いた
信号をＳ'(ｘ)と表し、ｎ1〜ｎ Nは互いに重複しない０
以外の整数として、前記第２の位置に記録された情報を
含む隣接信号群から低周波数成分を取り除いた信号群を
Ｓ'(ｎ1・Ｔ)，Ｓ'(ｎ2・Ｔ) ・・・，Ｓ'(ｎN・Ｔ)と
して、 Ｓ(0)−ｋ1・Ｓ'(ｎ1・Ｔ)−ｋ2・Ｓ'(ｎ2・Ｔ)・・・−ｋN・Ｓ'(ｎN・Ｔ) なる信号を出力し、 前記クロック信号生成回路は、前記情報記憶媒体に記録
された情報に同期するクロック信号を生成、出力し、 前記第２の信号処理回路は、前記クロック信号を受け
て、前記情報記憶媒体上に記録された情報に同期して前
記係数を周期的に変化させることを特徴とする波形等化
器。7. Use when reproducing information using a light beam
In the waveform equalizer, the optical pickup head device, the first signal processing circuit and the
Clock signal generation circuit and a second signal processing circuit, and when the basic cycle is T, the digital signal is substantially an integral multiple of T.
A series of tracks on an information storage medium on which information is recorded and reproduced
The desired position on the top is the first position and the
It is separated from the first position by an arbitrary integer multiple of T other than 0.
At least one position is a second position group, and the optical pickup head device is on the information storage medium.
Is read while moving relative to
Emits at least one first signal containing the recorded information
The first signal processing circuit receives the first signal and outputs N
Is an arbitrary natural number, i is a natural number less than or equal to N, and kiTo
I-th variable gain when real number greater than 0 and less than 1
The amplifier circuit has a coefficient kiOutput the signal multiplied by
N variable gain amplifier circuit groups and input signal delayed for a fixed time
Delay circuit that outputs the generated signal and low frequency from the input signal
Third signal processing circuit for outputting a signal with components removed
And an arithmetic circuit that adds or subtracts two or more signals
And a main signal containing the information recorded at the first position.
S (0) and write it at a position away from the first position by x.
Removed low frequency components from the signal containing the recorded information
The signal is expressed as S '(x), and n1~ N NAre non-overlapping 0
Other than the integer, the information recorded in the second position
The signal group that removes low frequency components from the adjacent signal group that contains
S '(n1・ T), S '(n2・ T) ・ ・ ・, S '(nN・ T)
Then, S (0) -k1・ S '(n1・ T) -k2・ S '(n2・ T) ・ ・ ・ -kN・ S '(nN.T), and the clock signal generation circuit records in the information storage medium.
Generate and output a clock signal in synchronization with the received information, and the second signal processing circuit receives the clock signal.
In synchronization with the information recorded on the information storage medium.
Waveform equalization characterized by periodically changing the coefficient
vessel.
る波形等化器において、光ピックアップヘッド装置と第
１の信号処理回路とクロック信号生成回路と第２の信号
処理回路とを備え、 基本周期をＴとしたとき実質的にＴの整数倍でデジタル
情報が記録再生される情報記憶媒体上の一連のトラック
上の所望の位置を第１の位置とし、同一トラック上で前
記第１の位置よりＴの０以外の任意の整数倍だけ離れた
少なくとも一カ所の位置を第２の位置群とし、 前記光ピックアップヘッド装置は、前記情報記憶媒体上
を相対的に移動しながら前記第１の位置と前記第２の位
置群とを同時に光学的に読み取り、前記第１の位置に記
録された情報を含む主信号と、前記第２の位置群に記録
された情報を含む隣接信号群とを出力し、 前記第１の信号処理回路は、Ｎを任意の自然数とし、ｉ
をＮ以下の自然数とし、ｋiを０より大きく１以下の実
数とした時、ｉ番目の可変利得増幅回路は入力信号に係
数ｋiを掛けた信号を出力するＮ個の可変利得増幅回路
群と、入力信号から低周波数成分を取り除いた信号を出
力する第３の信号処理回路と、二つ以上の信号の加算ま
たは減算を行う演算回路を備え、前記主信号をＳ(0)と
し、前記第１の位置からｘだけ離れた位置に記録された
情報を含む信号から低周波数成分を取り除いた信号を
Ｓ'(ｘ)と表し、ｎ1〜ｎNは互いに重複しない０以外の
整数、前記隣接信号群から低周波数成分を取り除いた信
号群をＳ'(ｎ1・Ｔ)，Ｓ'(ｎ2・Ｔ)・・・，Ｓ'(ｎN・Ｔ)
として、 Ｓ(0)−ｋ1・Ｓ'(ｎ1・Ｔ)−ｋ2・Ｓ'(ｎ2・Ｔ)・・・−ｋN・Ｓ'(ｎN・Ｔ) なる信号を出力し、 前記クロック信号生成回路は、前記情報記憶媒体に記録
された情報に同期するクロック信号を生成、出力し、 前記第２の信号処理回路は、前記クロック信号を受け
て、前記情報記憶媒体上に記録された情報に同期して前
記係数を周期的に変化させることを特徴とする波形等化
器。8. A waveform equalizer used when reproducing information using a light beam, comprising an optical pickup head device, a first signal processing circuit, a clock signal generating circuit, and a second signal processing circuit, When the basic period is T, a desired position on a series of tracks on the information storage medium on which digital information is recorded / reproduced by an integer multiple of T is set as a first position, and the first position is set on the same track. At least one position apart from the position by an arbitrary integer multiple of 0 other than 0 is set as a second position group, and the optical pickup head device moves the first storage medium relatively on the information storage medium. A position and the second position group are optically read simultaneously, and a main signal containing the information recorded in the first position and an adjacent signal group containing the information recorded in the second position group are read. And outputs the first signal processing Circuit, the N and any natural number, i
Is a natural number less than or equal to N, and k i is a real number greater than 0 and less than or equal to 1, the i-th variable gain amplifier circuit outputs a signal obtained by multiplying an input signal by a coefficient k i. And a third signal processing circuit for outputting a signal obtained by removing a low frequency component from the input signal, and an arithmetic circuit for adding or subtracting two or more signals, wherein the main signal is S (0), A signal obtained by removing low-frequency components from a signal containing information recorded at a position distant from the first position by x is referred to as S ′ (x), and n 1 to n N are non-overlapping integers other than 0, Signal groups obtained by removing low-frequency components from adjacent signal groups are S ′ (n 1 · T), S ′ (n 2 · T) ..., S ′ (n N · T)
, S (0) -k 1 · S '(n 1 · T) -k 2 · S' (n 2 · T) ...- k N · S '(n N · T) The clock signal generation circuit generates and outputs a clock signal in synchronization with the information recorded in the information storage medium, and the second signal processing circuit receives the clock signal and outputs the clock signal to the information storage medium. A waveform equalizer characterized in that the coefficient is periodically changed in synchronization with recorded information.
マークまたはスペースの端からＴ／２の奇数倍だけ離れ
た位置にある時の隣接信号群に掛ける係数の値が、所望
の位置が前記位置からＴ／２だけ離れた位置にある時の
前記係数の値より大きくなるように、前記係数が周期的
に変化することを特徴とする請求項５から８のいずれか
に記載の波形等化器。9. The value of the coefficient to be applied to the adjacent signal group when the desired position is at a position separated by an odd multiple of T / 2 from the end of the mark or space recorded on the information storage medium is the desired position. 9. The waveform according to claim 5, wherein the coefficient periodically changes so that the coefficient becomes larger than a value of the coefficient when the position is T / 2 away from the position. Equalizer.
で周期的に変化することを特徴とする請求項９記載の波
形等化器。10. The waveform equalizer according to claim 9, wherein the coefficient applied to the group of adjacent signals periodically changes by a triangular wave function.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05076636A JP3094726B2 (en) | 1993-04-02 | 1993-04-02 | Waveform equalization method and waveform equalizer |
| US08/207,859 US5740141A (en) | 1993-03-09 | 1994-03-08 | Signal processing device for an optical information reproducing apparatus |
| US08/533,527 US5587985A (en) | 1993-03-09 | 1995-09-25 | Signal processing device for an optical information reproducing apparatus |
| US08/965,470 US5881039A (en) | 1993-03-09 | 1997-11-06 | Signal processing device for an optical information reproducing apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05076636A JP3094726B2 (en) | 1993-04-02 | 1993-04-02 | Waveform equalization method and waveform equalizer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06290463A true JPH06290463A (en) | 1994-10-18 |
| JP3094726B2 JP3094726B2 (en) | 2000-10-03 |
Family
ID=13610868
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05076636A Expired - Fee Related JP3094726B2 (en) | 1993-03-09 | 1993-04-02 | Waveform equalization method and waveform equalizer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3094726B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1018732A2 (en) * | 1999-01-07 | 2000-07-12 | Hitachi, Ltd. | Information reproducing method and apparatus |
-
1993
- 1993-04-02 JP JP05076636A patent/JP3094726B2/en not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1018732A2 (en) * | 1999-01-07 | 2000-07-12 | Hitachi, Ltd. | Information reproducing method and apparatus |
| EP1018732A3 (en) * | 1999-01-07 | 2001-07-18 | Hitachi, Ltd. | Information reproducing method and apparatus |
| US6480447B1 (en) | 1999-01-07 | 2002-11-12 | Hitachi, Ltd. | Method of reproducing information using a selected equalization coefficient for each signal |
| US6552977B2 (en) | 1999-01-07 | 2003-04-22 | Hitachi, Ltd. | Information reproducing apparatus enabling equalization processing with equalization coefficient for reproduced information |
| US6944105B2 (en) | 1999-01-07 | 2005-09-13 | Hitachi, Ltd. | Method of reproducing information with equalization for the reproduced information to reduce inter-symbol interference |
| US7046595B2 (en) | 1999-01-07 | 2006-05-16 | Hitachi, Ltd. | Method of reproducing information with equalization coefficient for the reproduced information |
| US7079457B2 (en) | 1999-01-07 | 2006-07-18 | Hitachi, Ltd. | Method of reproducing information with equalization coefficient for the reproduced information |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3094726B2 (en) | 2000-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6687204B2 (en) | Crosstalk removal apparatus and information reproduction apparatus | |
| KR100289726B1 (en) | Apparatus for reducing inter symbol interference and/or crosstalk, and method thereof | |
| JP3094726B2 (en) | Waveform equalization method and waveform equalizer | |
| JP2006196087A (en) | Method and system for optical recording/reproducing | |
| JPH04274032A (en) | Optical information recording and reproducing device | |
| JP3510439B2 (en) | Optical information reproducing device | |
| JP2000113595A (en) | Crosstalk removing method and crosstalk removing device | |
| JP4395510B2 (en) | Playback apparatus and method | |
| JP5320567B2 (en) | Reproduction equalization method and reproduction equalization circuit for optical disc | |
| JP3877027B2 (en) | Optical recording medium and recording / reproducing method and apparatus therefor | |
| JPH07176052A (en) | Automatic interchannel phase adjusting device for cross talk canceler | |
| JPH0340225A (en) | Optical disk signal reproducing system | |
| JPH10112042A (en) | Optical information reproducing device | |
| JP2986639B2 (en) | Crosstalk reduction device for optical information reproducing device | |
| JP2978354B2 (en) | Crosstalk reduction device for optical regenerator | |
| JP3333439B2 (en) | Optical information reproducing device | |
| JPH05314491A (en) | Data recording medium and data recording and reproducing apparatus | |
| KR100257624B1 (en) | Tracking error signal generation device | |
| JP2957400B2 (en) | Optical disk tracking error signal detection device | |
| JPH07192343A (en) | Recorded signal reproducing method for optical recording medium | |
| JP3824126B2 (en) | Crosstalk reducing method and optical information reproducing apparatus in optical information reproducing apparatus | |
| JP2001283441A (en) | Information signal reproducing device | |
| JP2819776B2 (en) | Optical disk drive | |
| JP2001319367A (en) | Information recording/reproducing device | |
| JPH076391A (en) | Optical information recording and reproducing device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |