JPH0628864Y2 - Image display device - Google Patents
Image display deviceInfo
- Publication number
- JPH0628864Y2 JPH0628864Y2 JP1987054809U JP5480987U JPH0628864Y2 JP H0628864 Y2 JPH0628864 Y2 JP H0628864Y2 JP 1987054809 U JP1987054809 U JP 1987054809U JP 5480987 U JP5480987 U JP 5480987U JP H0628864 Y2 JPH0628864 Y2 JP H0628864Y2
- Authority
- JP
- Japan
- Prior art keywords
- waveform
- signal
- segment
- output
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【考案の詳細な説明】 [考案の技術分野] 本考案は、表示部に液晶表示パネル等を用いた画像表示
装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to an image display device using a liquid crystal display panel or the like as a display unit.
[従来技術とその問題点] 従来、液晶テレビ等における画像表示装置は、第3図に
示すように構成されている。同図において1はA/Dコ
ントローラで、内部にA/D変換器2を備え、前段の増
幅回路(図示せず)から送られてくる画像信号(アナロ
グ信号)を例えば3ビットのデジタルデータD1〜D3
に変換してセグメント側ドライバ3へ出力する。このセ
グメント側ドライバ3には、n段構成のデコーダ4及び
イクスクルーシブオア回路(以下EXオア回路と略称す
る)51,52,…5nが設けられる。上記デコーダ4
は、詳細を後述するようにA/Dコントローラ1からの
データD1〜D3に応じてパルス幅変調(PWM)信号
を作成し、各段の出力信号をEXオア回路51の一方の
入力端に入力する。また、上記EXオア回路51〜5n
の他方の入力端にはフィールド信号φFが入力される。
そして、上記EXオア回路51〜5nの出力信号がセグ
メント駆動信号として液晶表示部6へ送られる。この液
晶表示部6は、セグメント側電圧選択回路、コモン側電
圧選択回路及び液晶表示パネルからなり、上記セグメン
ト側ドライバ3からのセグメント駆動信号に応じて液晶
駆動電圧を選択し、液晶表示パネルのセグメント電極を
表示駆動する。また、液晶表示部6は、コモン側電圧選
択回路において、コモン側ドライバ(図示せず)から送
られてくるコモン駆動信号に応じてコモン駆動電圧を選
択し、液晶表示パネルのコモン電極を順次選択駆動す
る。[Prior Art and its Problems] Conventionally, an image display device in a liquid crystal television or the like is configured as shown in FIG. In the figure, reference numeral 1 is an A / D controller, which is provided with an A / D converter 2 inside and which converts an image signal (analog signal) sent from a preceding amplification circuit (not shown) into, for example, 3-bit digital data D1. ~ D3
And outputs to the segment side driver 3. The segment-side driver 3 is provided with an n-stage decoder 4 and an exclusive OR circuit (hereinafter abbreviated as EX OR circuit) 5 1 , 5 2 , ... 5 n . The decoder 4
Generates a pulse width modulation (PWM) signal according to the data D1 to D3 from the A / D controller 1 and outputs the output signal of each stage to one input end of the EX OR circuit 5 1 as will be described later in detail. input. Further, the EX OR circuits 5 1 to 5 n
The field signal φ F is input to the other input terminal of the.
Then, the output signals of the EX OR circuits 5 1 to 5 n are sent to the liquid crystal display unit 6 as segment drive signals. The liquid crystal display unit 6 includes a segment side voltage selection circuit, a common side voltage selection circuit, and a liquid crystal display panel. The liquid crystal drive voltage is selected in accordance with the segment drive signal from the segment side driver 3 and the segment of the liquid crystal display panel is selected. Display drive the electrodes. Further, the liquid crystal display unit 6 selects the common drive voltage in the common side voltage selection circuit according to the common drive signal sent from the common side driver (not shown), and sequentially selects the common electrodes of the liquid crystal display panel. To drive.
第4図は、上記デコーダ4の1段分の詳細な構成を示し
たものである。同図において、11は3ビットのレジスタ
で、A/Dコントローラ1から送られてくるデータをサ
ンプリング周波数と同じ周波数のクロックパルスφsiの
同期して読込み、3ビットのレジスタ12に入力する。こ
のレジスタ12は、レジスタ11から与えられるデータを1
走査期間毎に出力されるラッチタイミング信号φNに同
期してラッチし、階調信号作成用のパルス信号P1,P
2,P3と共にオア回路13a〜13cを介してナンド回路
14に入力する。上記パルス信号P1,P2,P3は、1
走査期間を7分割するパルス信号P1を基準として順次
分周し、P2,P3を作成している。上記ナンド回路14
は、タイミング信号φcが与えられている間出力ゲート
を開くように構成されており、その出力信号がフリップ
フロップ15のリセット端子Rに入力される。このフリッ
プフロップ15は、一対のナンド回路15a,15bからな
り、セット端子Sにタイミング信号φNがインバータ16
を介して入力され、リセット端子Rに上記ナンド回路14
の出力信号が入力される。そして、上記フリップフロッ
プ15の出力がデコーダ4の出力信号としてフィールド信
号φFと共にEXオア回路5iへ送られる。そして、こ
のEXオア回路5iの出力信号がセグメント駆動信号と
して液晶表示部6へ送られ、セグメント側電圧選択回路
17に入力される。この電圧選択回路17は、EXオア回路
5iから出力されるセグメント駆動信号に応じて液晶駆
動電圧V1,V3を選択し、セグメント電極に供給す
る。FIG. 4 shows a detailed structure of one stage of the decoder 4. In the figure, 11 is a 3-bit register which reads the data sent from the A / D controller 1 in synchronization with a clock pulse φsi having the same frequency as the sampling frequency and inputs it to the 3-bit register 12. This register 12 stores the data given from the register 11 as 1
The pulse signals P1 and P for generating gradation signals are latched in synchronization with the latch timing signal φ N output for each scanning period.
NAND circuit through OR circuits 13a to 13c together with 2, P3
Enter in 14. The pulse signals P1, P2 and P3 are 1
The pulse signal P1 that divides the scanning period into seven is sequentially divided to generate P2 and P3. NAND circuit 14 above
Is configured to open the output gate while the timing signal φc is applied, and the output signal is input to the reset terminal R of the flip-flop 15. The flip-flop 15 is composed of a pair of NAND circuits 15a and 15b, and a timing signal φ N is sent to the inverter 16 at the set terminal S.
Input through the NAND circuit 14 to the reset terminal R.
Output signal is input. Then, the output of the flip-flop 15 is sent as an output signal of the decoder 4 to the EX OR circuit 5i together with the field signal φ F. The output signal of the EX OR circuit 5i is sent to the liquid crystal display unit 6 as a segment drive signal, and the segment side voltage selection circuit
Entered in 17. The voltage selection circuit 17 selects the liquid crystal drive voltages V1 and V3 according to the segment drive signal output from the EX OR circuit 5i and supplies the liquid crystal drive voltages V1 and V3 to the segment electrodes.
上記の構成において、液晶表示部6に供給されるコモン
駆動信号は、液晶表示パネルを交流駆動するために第5
図(a)に示すように1フィールド毎に反転して与えら
れる。一方、A/D変換器2からデコーダ4に与えられ
た画像データD1〜D3は、レジスタ11に一旦書込まれ
た後、タイミング信号φNに同期してレジスタ12にラッ
チされる。このとき上記タイミング信号φNによりフリ
ップフロップ15がセットされる。そして、このレジスタ
12にラッチされたデータに基づいてタイミング信号P1
〜P3によりナンド回路14の出力タイミングが決定さ
れ、このナンド回路14の出力信号によりフリップフロッ
プ15がリセットされる。つまり、第5図(b)に示すよ
うにレジスタ12のラッチデータに応じてフリップフロッ
プ15の出力信号の時間幅(階調信号時間幅)が決定され
る。そして、このフリップフロップ15の出力信号は、E
Xオア回路5iにおいて第5図(d)に示すようにフィ
ールド信号φF(第5図(c))に同期して反転制御さ
れ、セグメント駆動信号として液晶表示部6へ送られ
る。In the above configuration, the common drive signal supplied to the liquid crystal display unit 6 is used to drive the liquid crystal display panel by alternating current.
As shown in FIG. 3A, the data is inverted and provided for each field. On the other hand, the image data D1 to D3 given from the A / D converter 2 to the decoder 4 are once written in the register 11 and then latched in the register 12 in synchronization with the timing signal φ N. At this time, the flip-flop 15 is set by the timing signal φ N. And this register
Timing signal P1 based on the data latched in 12
~ P3 determines the output timing of the NAND circuit 14, and the output signal of the NAND circuit 14 resets the flip-flop 15. That is, as shown in FIG. 5B, the time width of the output signal of the flip-flop 15 (gradation signal time width) is determined according to the latch data of the register 12. The output signal of this flip-flop 15 is E
In the X-OR circuit 5i, as shown in FIG. 5 (d), inversion control is performed in synchronization with the field signal φ F (FIG. 5 (c)), and it is sent to the liquid crystal display unit 6 as a segment drive signal.
上記のように液晶表示パネルを交流駆動する場合、従来
ではデコーダ4の出力側にEXオア回路51〜5nを設け
てフィールド毎にセグメント駆動信号を反転するように
している。このためEXオア回路51〜5nが多数、す
なわち、液晶表示部6のセグメント電極数と同数必要と
なり、セグメント側ドライバ3における回路素子数が非
常に多くなり、そのチップ面積が大きくなってしまうと
いう問題があった。When AC driving the liquid crystal display panel as described above, conventionally, EX OR circuits 5 1 to 5 n are provided on the output side of the decoder 4 to invert the segment drive signal for each field. Therefore, a large number of EX OR circuits 5 1 to 5n, that is, the same number as the number of segment electrodes of the liquid crystal display unit 6, are required, and the number of circuit elements in the segment side driver 3 becomes very large, resulting in a large chip area. There was a problem.
[考案の目的] 本考案は上記実情に鑑みてなされたもので、セグメント
側ドライバの回路構成を簡略化して、そのチップ面積を
減少し得る画像表示装置を提供することを目的とする。[Object of the Invention] The present invention has been made in view of the above circumstances, and an object of the present invention is to provide an image display device capable of reducing the chip area by simplifying the circuit configuration of the segment side driver.
[考案の要点] 本考案は、コモン電極とセグメント電極がマトリクス状
に配列されてなる画像表示装置において、Nビットのデ
ジタルデータを供給する手段と、この手段から供給され
るNビットのデジタルデータの各ビットがそれぞれ一方
の入力端子に入力され、他方の入力端子には所定周期で
反転する交流化信号が共通に入力されるN個のエクスク
ルーシブオア回路と、上記コモン電極を上記交流化信号
により反転駆動する手段と、上記エクスクルーシブオア
回路の出力をPWM変調してON波形とOFFとからな
り該ON波形とOFF波形の比率により階調が決定され
るセグメント駆動信号に基づいて上記セグメント電極を
階調表示駆動する手段と、を具備し、上記PWM変調さ
れたセグメント駆動信号が非反転時と反転時とではON
波形とOFF波形の順番が反対になるようにしたことを
特徴とするものである。SUMMARY OF THE INVENTION The present invention is, in an image display device in which common electrodes and segment electrodes are arranged in a matrix, means for supplying N-bit digital data, and N-bit digital data supplied from this means. Each bit is input to one input terminal and the other input terminal is commonly input with an alternating signal that is inverted at a predetermined cycle. N exclusive OR circuits and the common electrode are inverted by the alternating signal. Grayscale of the segment electrodes based on a segment drive signal, which comprises a driving means and an ON waveform and an OFF waveform obtained by PWM-modulating the output of the exclusive OR circuit, and the grayscale is determined by the ratio of the ON waveform and the OFF waveform. Display driving means, and is ON when the PWM modulated segment drive signal is non-inverted and inverted.
The feature is that the order of the waveform and the OFF waveform is reversed.
[考案の実施例] 以下、図面を参照して本考案の一実施例を説明する。第
1図において21はA/Dコントローラで、内部にA/D
変換器22及びEXオア回路23a〜23cを備え、前段の増
幅回路(図示せず)から送られてくる画像信号(アナロ
グ信号)をA/D変換器22より例えば3ビットのデジタ
ルデータD1〜D3に変換し、EXオア回路23a〜23c
に入力する。また、このEXオア回路23a〜23cには、
フィールド信号φFが入力され、その出力信号がセグメ
ント側ドライバ24へ送られる。このセグメント側ドライ
バ24には、n段構成のデコーダ25が設けられる。上記デ
コーダ25は、A/Dコントローラ21のEXオア回路23a
〜23cから送られてくるデータD1〜D3に応じてパル
ス幅変調信号を作成し、セグメント駆動信号として液晶
表示部26へ出力する。この液晶表示部26は、セグメント
側電圧選択回路,コモン側電圧選択回路及び液晶表示パ
ネルからなり、上記セグメント側ドライバ24からのセグ
メント駆動信号に応じて液晶駆動電圧を選択し、セグメ
ント電極を表示駆動す。また、液晶表示部26は、コモン
側電圧選択回路において、コモン側ドライバ(図示せ
ず)から送られてくるコモン駆動信号に応じてコモン駆
動電圧を選択し、液晶表示パネルのコモン電極を順次選
択駆動する。[Embodiment of the Invention] An embodiment of the present invention will be described below with reference to the drawings. In FIG. 1, reference numeral 21 is an A / D controller, which has an A / D inside.
The converter 22 and the EX OR circuits 23a to 23c are provided, and the image signal (analog signal) sent from the amplifier circuit (not shown) at the previous stage is supplied from the A / D converter 22 to, for example, 3-bit digital data D1 to D3. EX or circuits 23a-23c
To enter. In addition, the EX OR circuits 23a to 23c include
The field signal φ F is input and its output signal is sent to the segment side driver 24. The segment side driver 24 is provided with an n-stage decoder 25. The decoder 25 is an EX OR circuit 23a of the A / D controller 21.
23c, pulse width modulation signals are created according to the data D1 to D3 sent to the liquid crystal display unit 26 as segment drive signals. The liquid crystal display unit 26 includes a segment side voltage selection circuit, a common side voltage selection circuit, and a liquid crystal display panel. The liquid crystal drive voltage is selected according to the segment drive signal from the segment side driver 24 to drive the segment electrodes for display. You Further, the liquid crystal display unit 26 selects the common drive voltage in the common side voltage selection circuit according to the common drive signal sent from the common side driver (not shown), and sequentially selects the common electrodes of the liquid crystal display panel. To drive.
次に上記実施例の動作を説明する。液晶表示部26に供給
されるコモン駆動信号は、液晶表示パネルを交流駆動す
るために第2図(a)に示すように1フィールド毎に反
転して与えられる。一方、A/Dコントローラ21は、前
段の増幅器から送られてくる画像信号をA/D変換器22
により3ビットの画像データ「000」〜「111」に
変換し、EXオア回路23a〜23cを介してセグメント側
ドライバ24に出力する。この場合、EXオア回路23a〜
23cは、第2図(b)に示すフィールド信号φFによ
り、各フィールド毎に反転制御される。この場合、第1
フィールドにおいて、フィールド信号φFがローレベル
であれば、A/D変換器22から出力される画像データD
1〜D3はそのままEXオア回路23a〜23cを介してセ
グメント側ドライバ24へ送られる。しかし、第2フィー
ルドでフィールド信号φFがハイレベルになると、A/
D変換器22から出力される画像データD1〜D3は、E
Xオア回路23a〜23cにより反転されてセグメント側ド
ライバ24へ送られる。例えばA/D変換器22から出力さ
れる画像データD1〜D3が「101」であればEXオ
ア回路23a〜23cにより「010」のデータに反転され
る。以下、同様にしてA/D変換器22から出力される画
像データD1〜D3は、EXオア回路23a〜23cにより
1フィールド毎に反転されてセグメント側ドライバ24へ
送られ、デコーダ25において第2図(c)に示すように
パルス幅変調される。このデコーダ25から出力される信
号の波形は、従来のように1フィールド毎に反転したセ
グメント駆動信号波形と同じ階調となり等価である。従
って、デコーダ25から出力される信号をセグメント駆動
信号として液晶表示部26へ出力することにより、液晶表
示部26内の液晶表示パネルを交流駆動することができ
る。ただし、第5図(d)と第2図(c)を比較すれば
明らかなように、従来では1フィールド目も2フィール
ド目もON波形→OFF波形という駆動波形となってい
るが、本願考案によれば、第1フィールドではON波形
→OFF波形となり、第2フィールドではOFF波形→
ON波形という駆動波形となって、対を成している。実
際には駆動波形の立上がりにヒゲが出て、これが表示の
糸引きの原因となるが、駆動波形を非反転時と反転時と
で対を成すようにすれば、ヒゲが互に打消し合う方向に
出て、糸引きを低減する効果がある。Next, the operation of the above embodiment will be described. The common drive signal supplied to the liquid crystal display unit 26 is inverted and provided for each field as shown in FIG. 2A in order to AC drive the liquid crystal display panel. On the other hand, the A / D controller 21 converts the image signal sent from the preceding amplifier into the A / D converter 22.
Are converted into 3-bit image data “000” to “111” and output to the segment side driver 24 via the EX OR circuits 23a to 23c. In this case, the EX OR circuit 23a-
23c is inverted and controlled for each field by the field signal φ F shown in FIG. 2 (b). In this case, the first
In the field, if the field signal φ F is low level, the image data D output from the A / D converter 22
1 to D3 are sent as they are to the segment side driver 24 via the EX OR circuits 23a to 23c. However, when the field signal φ F becomes high level in the second field, A /
The image data D1 to D3 output from the D converter 22 are E
It is inverted by the X-OR circuits 23a to 23c and sent to the segment side driver 24. For example, if the image data D1 to D3 output from the A / D converter 22 is "101", it is inverted into "010" data by the EX OR circuits 23a to 23c. Thereafter, the image data D1 to D3 output from the A / D converter 22 in the same manner are inverted by the EX OR circuits 23a to 23c for each field and sent to the segment side driver 24, and the decoder 25 in FIG. Pulse width modulation is performed as shown in FIG. The waveform of the signal output from the decoder 25 has the same gradation as that of the segment drive signal waveform inverted for each field as in the conventional case, and is equivalent. Therefore, by outputting the signal output from the decoder 25 to the liquid crystal display unit 26 as a segment drive signal, the liquid crystal display panel in the liquid crystal display unit 26 can be AC-driven. However, as is clear from comparison between FIG. 5 (d) and FIG. 2 (c), in the past, the drive waveform of ON waveform → OFF waveform was used for both the first field and the second field. According to the first field, the ON waveform is changed to the OFF waveform, and the second field is changed to the OFF waveform →
A drive waveform called an ON waveform forms a pair. Actually, a whisker appears at the rising edge of the drive waveform, which causes the stringing of the display, but if the drive waveform is paired with non-inversion and inversion, the beard cancels each other out. It has the effect of reducing the string pulling out in the direction.
なお、上記実施例では、テレビ画像信号をA/D変換器
22により3ビットの画像データに変換した場合について
説明したが、その他のビット数例えば4ビットの画像デ
ータに変換する場合においても、上記実施例と同様にし
て実施し得るものである。In the above embodiment, the television image signal is converted into an A / D converter.
Although the case where the image data is converted into 3-bit image data by 22 has been described, the conversion into image data having another number of bits, for example, 4-bit, can be performed in the same manner as the above embodiment.
[考案の効果] 以上詳記したように、本考案によれば、画像信号をA/
D変換したデジタルデータを所定周期で反転する交流化
信号により反転し、それとともにコモン電極を上記交流
化信号により反転駆動するようにしたので、反転のため
のエクスクルーシブオア回路の数を大幅に減らすことが
できる。更に、PWM変調されたセグメント駆動信号が
非反転時と反転時とではON波形とOFF波形の順番が
反対になるようにしたので、糸引きを低減することがで
きる。[Advantage of Invention] As described in detail above, according to the present invention, the image signal is
Since the D-converted digital data is inverted by an alternating signal which is inverted at a predetermined cycle, and the common electrode is driven to be inverted by the alternating signal, the number of exclusive OR circuits for inversion is greatly reduced. You can Furthermore, since the order of the ON waveform and the OFF waveform is reversed between the non-inversion and the inversion of the PWM-modulated segment drive signal, threading can be reduced.
第1図は本考案の一実施例における画像表示装置の回路
構成を示すブロック図、第2図は第1図の動作を説明す
るための信号波形図、第3図は従来における画像表示装
置の回路構成を示すブロック図、第4図は第3図におけ
るデコーダの詳細を示す回路構成図、第5図は第3図及
び第4図の動作を説明するための信号波形図である。 21…A/Dコントローラ、22…A/D変換器、23a〜23
c…イクスクルーシブオア回路(EXオア回路)、24…
セグメント側ドライバ、25…デコーダ、26…液晶表示
部。FIG. 1 is a block diagram showing a circuit configuration of an image display device according to an embodiment of the present invention, FIG. 2 is a signal waveform diagram for explaining the operation of FIG. 1, and FIG. 3 is a conventional image display device. FIG. 4 is a block diagram showing a circuit configuration, FIG. 4 is a circuit configuration diagram showing details of the decoder in FIG. 3, and FIG. 5 is a signal waveform diagram for explaining the operation of FIG. 3 and FIG. 21 ... A / D controller, 22 ... A / D converter, 23a-23
c ... Exclusive OR circuit (EX OR circuit), 24 ...
Segment side driver, 25 ... Decoder, 26 ... Liquid crystal display section.
Claims (1)
状に配列されてなる画像表示装置において、 Nビットのデジタルデータを供給する手段と、 この手段から供給されるNビットのデジタルデータの各
ビットがそれぞれ一方の入力端子に入力され、他方の入
力端子には所定周期で反転する交流化信号が共通に入力
されるN個のエクスクルーシブオア回路と、 上記コモン電極を上記交流化信号により反転駆動する手
段と、 上記エクスクルーシブオア回路の出力をPWM変調して
ON波形とOFF波形とからなり該ON波形とOFF波
形の比率により階調が決定されるセグメント駆動信号を
出力するデコード手段と、 このデコード手段から出力されるPWM変調されたセグ
メント駆動信号に基づいて上記セグメント電極を階調表
示駆動する手段と、 を具備し、上記PWM変調されたセグメント駆動信号が
非反転時と反転時とではON波形とOFF波形の順番が
反対になるようにしたことを特徴とする画像表示装置。1. In an image display device in which common electrodes and segment electrodes are arranged in a matrix, a means for supplying N-bit digital data and each bit of the N-bit digital data supplied from this means are respectively provided. N exclusive OR circuits which are commonly input to one of the input terminals and to which the alternating signal which is inverted at a predetermined cycle is commonly input to the other input terminal, and means for inverting and driving the common electrode by the alternating signal. Decoding means for PWM-modulating the output of the exclusive OR circuit to output a segment drive signal having an ON waveform and an OFF waveform and having a gradation determined by the ratio of the ON waveform and the OFF waveform, and output from this decoding means. The segment electrodes are gradation-display-driven based on the PWM-modulated segment drive signal. Comprising the stage, the image display apparatus characterized by order of the ON waveform and OFF waveform in the PWM modulated segment drive signal and the time reversed and the non-inverting time was set to be opposite.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1987054809U JPH0628864Y2 (en) | 1987-04-13 | 1987-04-13 | Image display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1987054809U JPH0628864Y2 (en) | 1987-04-13 | 1987-04-13 | Image display device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63163076U JPS63163076U (en) | 1988-10-25 |
JPH0628864Y2 true JPH0628864Y2 (en) | 1994-08-03 |
Family
ID=30882143
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1987054809U Expired - Lifetime JPH0628864Y2 (en) | 1987-04-13 | 1987-04-13 | Image display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0628864Y2 (en) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6025290U (en) * | 1983-07-27 | 1985-02-20 | シャープ株式会社 | LCD display television receiver |
JPS60145778A (en) * | 1984-01-07 | 1985-08-01 | Casio Comput Co Ltd | Driving circuit of dot-matrix liquid crystal display panel |
JPS61114669A (en) * | 1984-11-09 | 1986-06-02 | Sanyo Electric Co Ltd | Liquid crystal display device |
-
1987
- 1987-04-13 JP JP1987054809U patent/JPH0628864Y2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPS63163076U (en) | 1988-10-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH06295162A (en) | Active matrix liquid crystal display device | |
JP2001195031A (en) | Reference potential generating circuit for gamma correction | |
JPH0628864Y2 (en) | Image display device | |
JPH10301541A (en) | Liquid crystal driver circuit | |
JP2734570B2 (en) | Liquid crystal display circuit | |
JP2849010B2 (en) | Display device drive circuit | |
JPH07306660A (en) | Gradation driving circuit for liquid crystal display device and gradation driving method therefor | |
JP3669514B2 (en) | Driving circuit for liquid crystal display device | |
JP3166198B2 (en) | LCD panel drive | |
TW306998B (en) | ||
WO2000045364A1 (en) | Liquid crystal driving method and liquid crystal driving circuit | |
JPS62262030A (en) | Liquid crystal driving controller | |
JPH11352933A (en) | Liquid crystal display device | |
JPH07113713B2 (en) | LCD panel driving method | |
JP3416304B2 (en) | Display device drive circuit | |
JPH10268825A (en) | Display device having data driver | |
JPS63169691A (en) | Liquid crystal driving | |
JPH0628423B2 (en) | Image display device | |
JPH0443249B2 (en) | ||
JPH0414769B2 (en) | ||
JP2501462B2 (en) | Device for liquid crystal gradation display | |
JPS6231894A (en) | Liquid crystal driving circuit | |
JP3242265B2 (en) | Liquid crystal drive | |
JPH0876717A (en) | Data driver of liquid crystal panel | |
JPH10207436A (en) | Driving circuit for display device |