JPH0628304A - Multirepeater - Google Patents
MultirepeaterInfo
- Publication number
- JPH0628304A JPH0628304A JP13080692A JP13080692A JPH0628304A JP H0628304 A JPH0628304 A JP H0628304A JP 13080692 A JP13080692 A JP 13080692A JP 13080692 A JP13080692 A JP 13080692A JP H0628304 A JPH0628304 A JP H0628304A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- repeater
- repeaters
- data
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Small-Scale Networks (AREA)
- Bus Control (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、複数の基板が接続され
るバスシステムに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a bus system to which a plurality of boards are connected.
【0002】[0002]
【従来の技術】マルチプロセッサシステム等のバスシス
テムにおいては、多数の基板が共通のバスに接続され
る。2. Description of the Related Art In a bus system such as a multiprocessor system, many boards are connected to a common bus.
【0003】[0003]
【発明が解決しようとする課題】1つのバスシステムに
接続される基板の数には、上限があり、一定の数以上の
基板をバスシステムに接続することは不可能である。こ
れは、図4に示すように、1つの基板の出力バッファに
流れ込む電流IOLは他の基板の入力バッファからの電流
IIHの総和に等しいが、出力バッファに流れ込む電流I
OLには制限があり、所定の値IOL(MAX)以下でなけ
ればならないという理由による。There is an upper limit to the number of boards that can be connected to one bus system, and it is impossible to connect more than a certain number of boards to the bus system. This is because the current I OL flowing into the output buffer of one substrate is equal to the sum of the currents I IH from the input buffers of the other substrates as shown in FIG.
This is because the OL is limited and must be less than or equal to the predetermined value I OL (MAX).
【0004】従って、従来、基板の接続枚数を増やすた
めに駆動電流の大きいバストランシーバ等が開発されて
きたが、各基板の出力バッファ及び入力バッファがバス
を介して直接接続されるという構造をとる限り、基板の
接続枚数の制限という制約を避けることはできない。Therefore, conventionally, a bus transceiver or the like having a large drive current has been developed in order to increase the number of boards to be connected, but the structure is such that the output buffer and the input buffer of each board are directly connected via a bus. As far as possible, the limitation of the number of boards that can be connected cannot be avoided.
【0005】本発明の目的は、上記問題に鑑みなされた
ものであり、接続枚数の制約をうけることなく任意の数
の基板を接続することの可能なバスシステムを提供する
ことにある。An object of the present invention was made in view of the above problems, and it is an object of the present invention to provide a bus system capable of connecting an arbitrary number of boards without being restricted by the number of connected boards.
【0006】[0006]
【課題を解決するための手段】本発明の前記目的は、バ
ス上のアドレスまたはデータを受取りこれを増幅して出
力する双方向のバッファを含むバスリピータと、バスリ
ピータの信号伝搬方向をデータの搬送方向に基づいて決
定する制御回路とを備えたことを特徴とするマルチリピ
ータによって達成される。The object of the present invention is to provide a bus repeater including a bidirectional buffer that receives an address or data on a bus and amplifies and outputs the address or data, and a signal propagation direction of the bus repeater. And a control circuit for making a decision based on the transport direction.
【0007】[0007]
【作用】制御回路は、要求基板と応答基板の間にあるバ
スリピータの信号伝搬方向、即ち、出力方向をデータの
流れる方向に一致させる。マルチリピータは出力側のバ
スインターフェイスの負荷を一定に保つので接続基板枚
数の制約が解消される。The control circuit makes the signal propagation direction of the bus repeater between the request substrate and the response substrate, that is, the output direction coincide with the data flow direction. Since the multi-repeater keeps the load on the bus interface on the output side constant, the restriction on the number of connection boards is eliminated.
【0008】[0008]
【実施例】以下に本発明の実施例を図面を参照して詳細
に説明する。図1においてBR1〜BR3はバス上のア
ドレスやデータを受取り、これを増幅して出力する双方
向のバッファと信号伝搬方向を確定するための回路とを
内蔵したバスリピータである。また、10は各バスリピ
ータの出力方向、即ちバスリピータの信号伝搬方向を制
御する制御回路である。マルチリピータは、通常のバス
システムにおける最大接続基板枚数N毎に設けられたバ
スリピータと制御回路10とから構成される。バスライ
ンの伝搬遅延時間を考慮したシステムであれば、基板の
接続枚数の上限をなくし、基板を幾らでも接続すること
が可能である。個々のバスリピータは一つの制御回路に
より、それぞれ出力方向を制御される。このように、バ
スリピータは複数のバスリピータと個々のバスリピータ
の方向を制御する回路とが一つになったものである。Embodiments of the present invention will be described in detail below with reference to the drawings. In FIG. 1, BR1 to BR3 are bus repeaters having a bidirectional buffer that receives an address and data on the bus, amplifies and outputs the address, and a circuit for determining a signal propagation direction. Reference numeral 10 is a control circuit for controlling the output direction of each bus repeater, that is, the signal propagation direction of the bus repeater. The multi-repeater is composed of a bus repeater and a control circuit 10 provided for each maximum number N of connection boards in a normal bus system. If the system takes the propagation delay time of the bus line into consideration, it is possible to eliminate the upper limit of the number of boards to be connected and connect any number of boards. The output direction of each bus repeater is controlled by one control circuit. As described above, the bus repeater is a combination of a plurality of bus repeaters and a circuit for controlling the direction of each bus repeater.
【0009】出力方向の制御は以下に記載する『マルチ
リピータの方向規則』による。The control of the output direction is based on the "direction rule of multi-repeater" described below.
【0010】[0010]
【表1】 [Table 1]
【0011】上記の『マルチリピータの方向規則』によ
る出力方向の制御の例を図2(a)〜図2(c)に示
す。図2(a)は2つのバスリピータを介して接続され
る2つの基板間でデータの読み出しが実行されるリード
サイクル、図2(b)は3つのバスリピータを介して接
続される2つの基板間でデータの書き込みが行われるラ
イトサイクル、図2(c)はバスリピータを介さず直接
接続される2つの基板間でデータの読み出しが行われる
リードサイクルの場合にそれぞれ対応している。An example of the control of the output direction by the above "direction rule of the multi-repeater" is shown in FIGS. 2 (a) to 2 (c). 2A is a read cycle in which data is read between two substrates connected via two bus repeaters, and FIG. 2B is two substrates connected via three bus repeaters. 2C corresponds to a write cycle in which data is written between them, and FIG. 2C corresponds to a read cycle in which data is read between two substrates that are directly connected without a bus repeater.
【0012】本発明のマルチリピータを用いたバスシス
テムにおいては、図3に示すように、ある基板の出力バ
ッファに流れ込む電流IOLの最大値は、Nをバスリピー
タ間の基板の最大接続枚数とし、IIHR をバスリピータ
の出力電流とすれば、N・IIH+2IIHR に等しいが、
これがIOL(MAX)以下となるようにすれば、基板の
接続枚数の制約がなくなる。従って、例えば、CPU基
板を数多く実装するマルチプロセッサシステムを構築す
ることが可能である。また、接続基板枚数に制限がない
のでコンピュータシステムの構築に柔軟性を持たせるこ
とができ、従来基板枚数の制限により実装できなかった
基板を動作させることができる。In the bus system using the multi-repeater of the present invention, as shown in FIG. 3, the maximum value of the current I OL flowing into the output buffer of a certain board is N, where N is the maximum number of boards connected between the bus repeaters. , I IHR is the output current of the bus repeater, it is equal to N · I IH + 2I IHR ,
If this is set to be I OL (MAX) or less, there is no restriction on the number of boards to be connected. Therefore, for example, it is possible to construct a multiprocessor system in which many CPU boards are mounted. Further, since the number of connecting boards is not limited, it is possible to give flexibility to the construction of a computer system, and it is possible to operate a board which cannot be mounted due to the limitation of the number of boards in the related art.
【0013】[0013]
【発明の効果】本発明のマルチリピータは、バス上のア
ドレスまたはデータを受取りこれを増幅して出力する双
方向のバッファを含むバスリピータと、バスリピータの
信号伝搬方向をデータの搬送方向に基づいて決定する制
御回路とを備えている。従って、出力側のバスインター
フェイスの負荷を一定に保つことが可能になり、接続基
板枚数の制約が解消される。The multi-repeater of the present invention is based on a bus repeater including a bidirectional buffer which receives an address or data on the bus and amplifies and outputs the address or data, and the signal propagation direction of the bus repeater is based on the data carrying direction. And a control circuit for making a decision. Therefore, the load on the bus interface on the output side can be kept constant, and the restriction on the number of connection boards is eliminated.
【図1】本発明のマルチリピータの構成図である。FIG. 1 is a configuration diagram of a multi-repeater of the present invention.
【図2】図1のマルチリピータの制御回路による出力方
向の制御の例の説明図である。FIG. 2 is an explanatory diagram of an example of output direction control by a control circuit of the multi-repeater of FIG.
【図3】基板の接続枚数の制約が解消される理由を説明
するための図である。FIG. 3 is a diagram for explaining the reason why the restriction on the number of substrates to be connected is eliminated.
【図4】従来のバスシステムの説明図である。FIG. 4 is an explanatory diagram of a conventional bus system.
10 制御回路 BR1〜BR3 バスリピータ 10 Control circuit BR1 to BR3 Bus repeater
Claims (1)
これを増幅して出力する双方向のバッファを含むバスリ
ピータと、バスリピータの信号伝搬方向をデータの搬送
方向に基づいて決定する制御回路とを備えたことを特徴
とするマルチリピータ。1. A bus repeater including a bidirectional buffer for receiving an address or data on a bus and amplifying and outputting the same, and a control circuit for determining a signal propagation direction of the bus repeater based on a data carrying direction. A multi-repeater characterized by having.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13080692A JPH0628304A (en) | 1992-05-22 | 1992-05-22 | Multirepeater |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13080692A JPH0628304A (en) | 1992-05-22 | 1992-05-22 | Multirepeater |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0628304A true JPH0628304A (en) | 1994-02-04 |
Family
ID=15043148
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13080692A Pending JPH0628304A (en) | 1992-05-22 | 1992-05-22 | Multirepeater |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0628304A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5974796A (en) * | 1996-12-10 | 1999-11-02 | Hitachi Construction Machinery Co., Ltd. | Hydraulic circuit system for hydraulic working machine |
-
1992
- 1992-05-22 JP JP13080692A patent/JPH0628304A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5974796A (en) * | 1996-12-10 | 1999-11-02 | Hitachi Construction Machinery Co., Ltd. | Hydraulic circuit system for hydraulic working machine |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4481625A (en) | High speed data bus system | |
US4595923A (en) | Improved terminator for high speed data bus | |
US7162546B2 (en) | Reordering unrelated transactions from an ordered interface | |
US20040117569A1 (en) | Memory system having two-way ring topology and memory device and memory module for ring-topology memory system | |
JP2002007308A (en) | Memory bus system and connecting method for signal line | |
JPH0628304A (en) | Multirepeater | |
EP0091488B1 (en) | Bus system | |
US6167470A (en) | SCSI system capable of connecting maximum number of high speed SCSI devices with maintaining positive operation | |
US6275884B1 (en) | Method for interconnecting components within a data processing system | |
JP3511804B2 (en) | Communication terminal device | |
JP7351248B2 (en) | signal transmission system | |
JP3041287B2 (en) | Network system with disk drive bypass circuit | |
JP3202648B2 (en) | Data transfer device and data transfer system | |
CA1211851A (en) | High speed data bus structure and system | |
EP0178550B1 (en) | Data communication system comprising a bus and a plurality of units connected thereto | |
JPH04160549A (en) | Personal computer system | |
JPH0113575B2 (en) | ||
JPH0561812A (en) | Information processing system | |
JP2754107B2 (en) | Data transmission equipment | |
JPS63211053A (en) | Connecting circuit | |
JPH06348378A (en) | Register unused bit processing circuit | |
JPH0340164A (en) | Answer signal control circuit | |
JPH05347610A (en) | Bus interface circuit | |
JPH05265945A (en) | Information processor | |
JPH0468480A (en) | Semiconductor integrated circuit |