JPH06267959A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH06267959A JPH06267959A JP8132393A JP8132393A JPH06267959A JP H06267959 A JPH06267959 A JP H06267959A JP 8132393 A JP8132393 A JP 8132393A JP 8132393 A JP8132393 A JP 8132393A JP H06267959 A JPH06267959 A JP H06267959A
- Authority
- JP
- Japan
- Prior art keywords
- film
- aluminum
- semiconductor device
- wiring
- film forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、例えば、ＭＯＳトランジスタにおける微細化した
アルミニウム又はアルミニウム合金膜などの配線層の製
造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, for example, a method for manufacturing a wiring layer such as a miniaturized aluminum or aluminum alloy film in a MOS transistor.
【０００２】[0002]
【従来の技術】従来、半導体装置の配線材料として、例
えば特開平３−１１０８４８号公報に開示されているよ
うに、アルミニウム又はアルミニウム合金が広く用いら
れている。これらの大きな特徴は、下地のシリコン及び
シリコン酸化膜に対して密着性が良いこと、抵抗値が低
いこと、ｐ型又はｎ型拡散層とオーミックコンタクトが
形成できること、並びに、コストが低いことである。2. Description of the Related Art Conventionally, aluminum or an aluminum alloy has been widely used as a wiring material for semiconductor devices, as disclosed in, for example, Japanese Patent Laid-Open No. 3-110848. These major features are good adhesion to the underlying silicon and silicon oxide film, low resistance value, ability to form ohmic contact with p-type or n-type diffusion layer, and low cost. .
【０００３】一方、半導体集積回路の微細化が進むに連
れて、デバイスの寸法も縮小化してきており、特に横方
向の寸法の縮小化が顕著になっている。この結果、配線
間のビアホール、或いは、配線と拡散層とを接続するコ
ンタクトホールのアスペクト比が増大し、スパッタリン
グ法ではそれらのホールの底部までアルミニウム膜を埋
め込めないという問題も生じてきている。On the other hand, as the miniaturization of the semiconductor integrated circuit progresses, the size of the device has also been reduced, and the reduction of the dimension in the lateral direction has been particularly remarkable. As a result, the aspect ratio of the via hole between the wirings or the contact hole connecting the wiring and the diffusion layer is increased, and there is a problem that the aluminum film cannot be filled up to the bottom of these holes by the sputtering method.
【０００４】この問題を解決するための一手段として、
５００乃至５５０℃の高温下でアルミニウム又はアルミ
ニウム合金を成膜するいわゆる高温スパッタ法が検討さ
れている。この「高温スパッタ法」という名称は、従来
一般にアルミニウム配線を形成する際に適用されてきた
成膜温度が、室温乃至３００℃程度であったのに対し、
この方法では５００乃至５５０℃という、さらに高い温
度を用いることに由来する。この高温スパッタ法によ
り、基板上に成膜されたアルミニウム原子の移動度が増
大し、アルミニウム原子のホール内部への埋め込みが促
進されることが報告されている。As one means for solving this problem,
A so-called high temperature sputtering method for forming an aluminum or aluminum alloy film at a high temperature of 500 to 550 ° C. has been studied. The name "high temperature sputtering method" used in the past generally applied when forming aluminum wiring was about room temperature to 300 ° C.
This method results from the use of even higher temperatures of 500 to 550 ° C. It has been reported that the high temperature sputtering method increases the mobility of aluminum atoms formed on the substrate and promotes the filling of aluminum atoms into the holes.
【０００５】上述の高温スパッタ法について、図３を参
照しながら説明する。The above-mentioned high temperature sputtering method will be described with reference to FIG.
【０００６】まず、図３（ａ）に示すように、ｐ型シリ
コン基板１にドライ熱酸化によりゲート酸化膜２を形成
し、次いでゲート電極用の多結晶シリコン膜３をＣＶＤ
法により形成する。First, as shown in FIG. 3A, a gate oxide film 2 is formed on a p-type silicon substrate 1 by dry thermal oxidation, and then a polycrystalline silicon film 3 for a gate electrode is formed by CVD.
It is formed by the method.
【０００７】次に、図３（ｂ）に示すように、ゲート電
極４となる多結晶シリコン膜３及びその下部のゲート酸
化膜２を残して多結晶シリコン膜３及びゲート酸化膜２
をエッチング除去する。Next, as shown in FIG. 3B, the polycrystalline silicon film 3 to be the gate electrode 4 and the gate oxide film 2 thereunder are left, and the polycrystalline silicon film 3 and the gate oxide film 2 are left.
Are removed by etching.
【０００８】次に、図３（ｃ）に示すように、このゲー
ト電極４をマスクとしたイオン注入及びその後の熱拡散
によりソース／ドレイン拡散層５、６を形成する。この
ときのイオン種はリン或いは砒素を用いる。次いで、リ
ンシリケートガラス（ＰＳＧ）等による層間絶縁膜７を
ＣＶＤ法により形成し、コンタクト部の開孔処理を行
い、しかる後、リフロー処理にて層間絶縁膜７の段差部
を緩やかにする。Next, as shown in FIG. 3C, source / drain diffusion layers 5 and 6 are formed by ion implantation using the gate electrode 4 as a mask and subsequent thermal diffusion. At this time, phosphorus or arsenic is used as the ion species. Next, the interlayer insulating film 7 made of phosphosilicate glass (PSG) or the like is formed by the CVD method, the contact portion is subjected to the opening treatment, and then the step portion of the interlayer insulating film 7 is made gentle by the reflow treatment.
【０００９】次に、図３（ｄ）に示すように、高温スパ
ッタ法にて、アルミニウム−シリコン−銅合金８を基板
全面に堆積し、フォトエッチング技術により配線パター
ンを形成し、しかる後、シンター工程にて拡散層５、６
とのオーミック接触をとる。Next, as shown in FIG. 3D, an aluminum-silicon-copper alloy 8 is deposited on the entire surface of the substrate by a high temperature sputtering method, a wiring pattern is formed by a photo-etching technique, and then the sintering is performed. Diffusion layers 5 and 6 in the process
Make ohmic contact with.
【００１０】[0010]
【発明が解決しようとする課題】半導体装置の信頼性に
影響を与える不良モードの一つに、配線の断線がある。
この不良は、配線中を流れる電流に起因するエレクトロ
マイグレーションと、配線に加わるストレスに起因する
ストレスマイグレーションとに大別される。これらの不
良はアルミニウムの結晶粒径に大きく依存することが知
られている。すなわち、図２に示すように、配線幅一定
という条件の下では、結晶粒径が増大するとエレクトロ
マイグレーションによる不良は抑制されるが、ストレス
マイグレーションによる不良が顕在化し、一方、結晶粒
が微粒子化するとストレスマイグレーションによる不良
は抑制されるが、エレクトロマイグレーションによる不
良が顕在化するという関係にある。したがって、アルミ
ニウムの結晶粒径の制御は、断線不良率低減化のための
重要な課題となっている。One of the failure modes that affects the reliability of a semiconductor device is disconnection of wiring.
This defect is roughly classified into electromigration caused by a current flowing in the wiring and stress migration caused by a stress applied to the wiring. It is known that these defects largely depend on the crystal grain size of aluminum. That is, as shown in FIG. 2, under the condition that the wiring width is constant, defects due to electromigration are suppressed as the crystal grain size increases, but defects due to stress migration become apparent, while crystal grains become finer. Although the defects due to stress migration are suppressed, the defects due to electromigration become apparent. Therefore, controlling the crystal grain size of aluminum has become an important issue for reducing the defective rate of disconnection.
【００１１】しかしながら、前述の高温スパッタ法で
は、ホール内への埋め込み特性は向上するが、成膜温度
が通常より高いために配線を構成するアルミニウムの結
晶粒径が増大し、これによりストレスマイグレーション
による配線の断線が多発する等の問題があった。However, in the above-mentioned high temperature sputtering method, the filling property in the hole is improved, but since the film forming temperature is higher than usual, the crystal grain size of aluminum constituting the wiring increases, which causes stress migration. There were problems such as frequent disconnection of wiring.
【００１２】そこで、本発明の目的は、アスペクト比の
大きなホールに対しての成膜性が良好であるという高温
スパッタ法の利点を保持しつつ、アルミニウム配線の信
頼性に影響するエレクトロマイグレーション耐性及びス
トレスマイグレーション耐性を共に高めることのできる
半導体装置の製造方法を提供することである。Therefore, an object of the present invention is to maintain the advantage of the high temperature sputtering method that the film forming property for a hole having a large aspect ratio is good, and to improve the electromigration resistance and the electromigration resistance that affect the reliability of aluminum wiring. It is an object of the present invention to provide a method of manufacturing a semiconductor device, which is capable of enhancing both stress migration resistance.
【００１３】[0013]
【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体装置の製造方法は、半導体基板上に
形成された絶縁膜上にアルミニウム又はアルミニウム系
合金からなる配線層を５００℃以上の温度でスパッタリ
ング成膜する成膜工程と、前記成膜工程後に前記配線層
の表面へイオン注入するイオン注入工程とを有する。In order to achieve the above object, a method of manufacturing a semiconductor device according to the present invention comprises a wiring layer made of aluminum or an aluminum alloy at 500 ° C. on an insulating film formed on a semiconductor substrate. The method includes a film forming step of forming a film by sputtering at the above temperature, and an ion injecting step of ion injecting into the surface of the wiring layer after the film forming step.
【００１４】また、本発明の実施態様としては、前記半
導体装置が、半導体基板上にゲート絶縁膜を介してゲー
ト電極を設けたＭＩＳ型半導体装置であってよい。Further, as an embodiment of the present invention, the semiconductor device may be a MIS type semiconductor device in which a gate electrode is provided on a semiconductor substrate via a gate insulating film.
【００１５】また、本発明の実施態様としては、前記イ
オン注入工程において使用するイオン種が、ネオン、ア
ルゴン、キセノン、クリプトン、アルミニウム、シリコ
ン、銅、チタン、スカンジウム、窒素、リン、砒素、ホ
ウ素及びこれらを含んだ化合物からなる群より選ばれた
少なくとも１種であってよい。In an embodiment of the present invention, the ion species used in the ion implantation step are neon, argon, xenon, krypton, aluminum, silicon, copper, titanium, scandium, nitrogen, phosphorus, arsenic, boron and It may be at least one selected from the group consisting of compounds containing these.
【００１６】さらに、本発明は、前記イオン注入工程に
おいて、ドーズ量が１×１０15ｃｍ-2以上であることが
好ましい。Further, in the present invention, in the ion implantation step, the dose amount is preferably 1 × 10 15 cm -2 or more.
【００１７】[0017]
【作用】５００〜５５０℃の温度でアルミニウム膜又は
アルミニウム系合金膜をスパッタリング成膜すると、そ
の結晶粒径は１〜１０μｍ程度に成長するが、その後、
膜表面にイオン注入を行うことにより、膜表面の結晶性
が破壊され、非晶質或いは微結晶粒状に変化する。これ
により、配線層下部では多結晶アルミニウム領域、配線
層上部では非晶質或いは微結晶粒アルミニウム領域が形
成されるが、これらの領域の境界は明確でなく、滑らか
に変化しているために、両領域の密着性を損なう問題が
ない。このように結晶構造の異なった構造を有する配線
は、エレクトロマイグレーション及びストレスマイグレ
ーションのそれぞれに対し耐性を有するようになり、そ
れらによる断線が生じにくくなる。When an aluminum film or an aluminum alloy film is formed by sputtering at a temperature of 500 to 550 ° C., its crystal grain size grows to about 1 to 10 μm.
By implanting ions on the surface of the film, the crystallinity of the surface of the film is destroyed and changed to amorphous or microcrystalline grains. As a result, a polycrystalline aluminum region is formed in the lower portion of the wiring layer, and an amorphous or fine crystal grain aluminum region is formed in the upper portion of the wiring layer, but the boundary between these regions is not clear and changes smoothly. There is no problem of impairing the adhesion in both areas. Thus, the wirings having different crystal structures have resistance to electromigration and stress migration, respectively, and disconnection due to them is less likely to occur.
【００１８】[0018]
【実施例】以下、本発明の一実施例として、ＭＯＳトラ
ンジスタにおける配線の形成方法を図１を参照して説明
する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS As an embodiment of the present invention, a method of forming wiring in a MOS transistor will be described below with reference to FIG.
【００１９】まず、図１（ａ）に示すように、図３に示
した従来技術と同じ手順で、シリコン基板１に、ゲート
酸化膜２、ゲート電極４、ソース／ドレイン拡散層５及
び６で構成されるＭＯＳトランジスタを形成し、その上
に層間絶縁膜７を堆積する。次いで、ソース／ドレイン
拡散層５及び６上の層間絶縁膜７を開孔し、コンタクト
ホールを形成する。First, as shown in FIG. 1A, the gate oxide film 2, the gate electrode 4, the source / drain diffusion layers 5 and 6 are formed on the silicon substrate 1 by the same procedure as in the prior art shown in FIG. A MOS transistor to be formed is formed, and an interlayer insulating film 7 is deposited on it. Next, the interlayer insulating film 7 on the source / drain diffusion layers 5 and 6 is opened to form a contact hole.
【００２０】次に、図１（ｂ）に示すように、層間絶縁
膜７上に高温スパッタ法にて膜厚６００ｎｍの多結晶ア
ルミニウム膜８を成膜する。成膜条件は、成膜温度５５
０℃、成膜ガス圧８ｍＴｏｒｒ及び成膜パワー１０ｋＷ
である。Next, as shown in FIG. 1B, a polycrystalline aluminum film 8 having a film thickness of 600 nm is formed on the interlayer insulating film 7 by a high temperature sputtering method. The film forming condition is a film forming temperature of 55.
0 ° C., deposition gas pressure 8 mTorr and deposition power 10 kW
Is.
【００２１】次に、図１（ｃ）に示すように、アルミニ
ウム膜８の表面へ、イオン種がアルゴン、ドーズ量が５
×１０15ｃｍ-2、注入エネルギー１００ｋｅＶの条件に
てイオン注入を行う。このイオン注入により多結晶アル
ミニウム膜８の表層部が非晶質アルミニウム膜９へと変
化する。Next, as shown in FIG. 1C, the ion species of argon and the dose of 5 are applied to the surface of the aluminum film 8.
Ion implantation is performed under the conditions of × 10 15 cm -2 and implantation energy of 100 keV. By this ion implantation, the surface layer portion of the polycrystalline aluminum film 8 is changed to the amorphous aluminum film 9.
【００２２】次に、図１（ｄ）に示すように、多結晶ア
ルミニウム膜８′及び非晶質アルミニウム膜９のパター
ニングを行い、しかる後、水素を数％含んだ窒素雰囲気
下にて４００℃のシンターを行い、ソース／ドレイン拡
散層５及び６とのオーミック接触をとる。Next, as shown in FIG. 1D, the polycrystalline aluminum film 8'and the amorphous aluminum film 9 are patterned, and then 400 ° C. in a nitrogen atmosphere containing a few% of hydrogen. Is performed to make ohmic contact with the source / drain diffusion layers 5 and 6.
【００２３】以上の手順により形成されたアルミニウム
配線膜は、その表層部がイオン注入により非晶質アルミ
ニウム膜９に変化しており、下層部が多結晶アルミニウ
ムである。しかも、両者の境界は明確ではなく、滑らか
に変化している。そして、このような複合膜を形成する
ことにより、成膜性が良好でかつエレクトロマイグレー
ション及びストレスマイグレーションのそれぞれに対し
優れた耐性を示す。In the aluminum wiring film formed by the above procedure, the surface layer portion is changed to the amorphous aluminum film 9 by ion implantation, and the lower layer portion is polycrystalline aluminum. Moreover, the boundary between the two is not clear and changes smoothly. By forming such a composite film, the film forming property is good and excellent resistance to each of electromigration and stress migration is exhibited.
【００２４】なお、本実施例では、配線材料にアルミニ
ウムを用いたが、配線材料としてアルミニウム系合金膜
を用いてもよい。Although aluminum is used as the wiring material in this embodiment, an aluminum alloy film may be used as the wiring material.
【００２５】また、本実施例では、多結晶アルミニウム
膜への注入イオン種をアルゴンとしたが、イオン種はネ
オン、キセノン、クリプトン、アルミニウム、シリコ
ン、銅、チタン、スカンジウム、窒素、リン、砒素、ホ
ウ素、又は、これらを含んだ化合物若しくは混合物でも
よい。Further, in this embodiment, the ion species implanted into the polycrystalline aluminum film is argon, but the ion species are neon, xenon, krypton, aluminum, silicon, copper, titanium, scandium, nitrogen, phosphorus, arsenic, Boron, or a compound or mixture containing them may be used.
【００２６】さらに、本実施例では、イオン注入を行っ
た後にシンターを行ったが、イオン注入工程をシンター
工程の後に行ってもよい。Further, in this embodiment, the sintering is performed after the ion implantation, but the ion implantation step may be performed after the sintering step.
【００２７】[0027]
【発明の効果】本発明によれば、例えばアルミニウム配
線において従来問題となっていたエレクトロマイグレー
ションとストレスマイグレーションの両方の耐性を共に
向上させることができ、配線の信頼性を高めることがで
きる。従って、半導体装置の信頼性が高まり、歩留りが
向上するので低コストで製品を提供することができる。According to the present invention, it is possible to improve both the resistance against electromigration and stress migration, which have been a problem in the past in aluminum wiring, and to improve the reliability of wiring. Therefore, the reliability of the semiconductor device is increased and the yield is improved, so that the product can be provided at low cost.
【図１】本発明の一実施例による半導体装置の製造方法
を示す断面図である。FIG. 1 is a cross-sectional view showing a method of manufacturing a semiconductor device according to an embodiment of the present invention.
【図２】アルミニウム結晶粒径と断線による不良率との
関係を示す図である。FIG. 2 is a diagram showing a relationship between an aluminum crystal grain size and a defective rate due to disconnection.
【図３】従来の半導体装置の製造方法の一例を示す断面
図である。FIG. 3 is a cross-sectional view showing an example of a conventional semiconductor device manufacturing method.
１ ｐ型シリコン基板 ２ ゲート酸化膜 ３ 多結晶シリコン膜 ４ ゲート電極 ５、６ ソース／ドレイン拡散層 ７ 層間絶縁膜 ８、８′ 多結晶アルミニウム膜 ９ 非晶質アルミニウム膜 1 p-type silicon substrate 2 gate oxide film 3 polycrystalline silicon film 4 gate electrode 5, 6 source / drain diffusion layer 7 interlayer insulating film 8, 8'polycrystalline aluminum film 9 amorphous aluminum film
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/90 Ｄ 7514−4Ｍ 21/336 29/784 9054−4Ｍ Ｈ０１Ｌ 29/78 ３０１ Ｙ ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 5 Identification number Internal reference number for FI Technical location H01L 21/90 D 7514-4M 21/336 29/784 9054-4M H01L 29/78 301 Y
Claims (4)
ルミニウム又はアルミニウム系合金からなる配線層を５
００℃以上の温度でスパッタリング成膜する成膜工程
と、 前記成膜工程後に前記配線層の表面へイオン注入するイ
オン注入工程とを有することを特徴とする半導体装置の
製造方法。1. A wiring layer made of aluminum or an aluminum-based alloy is formed on an insulating film formed on a semiconductor substrate.
A method of manufacturing a semiconductor device, comprising: a film forming step of forming a film by sputtering at a temperature of 00 ° C. or higher;
ト絶縁膜を介してゲート電極を設けたＭＩＳ型半導体装
置であることを特徴とする請求項１に記載の半導体装
置。2. The semiconductor device according to claim 1, wherein the semiconductor device is a MIS type semiconductor device in which a gate electrode is provided on a semiconductor substrate via a gate insulating film.
オン種が、ネオン、アルゴン、キセノン、クリプトン、
アルミニウム、シリコン、銅、チタン、スカンジウム、
窒素、リン、砒素、ホウ素及びこれらを含んだ化合物か
らなる群より選ばれた少なくとも１種であることを特徴
とする請求項１又は２に記載の半導体装置の製造方法。3. The ion species used in the ion implantation step are neon, argon, xenon, krypton,
Aluminum, silicon, copper, titanium, scandium,
3. The method for manufacturing a semiconductor device according to claim 1, wherein the method is at least one selected from the group consisting of nitrogen, phosphorus, arsenic, boron, and compounds containing these.
が１×１０15ｃｍ-2以上であることを特徴とする請求項
１〜３のいずれか１項に記載の半導体装置の製造方法。4. The method of manufacturing a semiconductor device according to claim 1, wherein a dose amount is 1 × 10 15 cm −2 or more in the ion implantation step.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8132393A JPH06267959A (en) | 1993-03-16 | 1993-03-16 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8132393A JPH06267959A (en) | 1993-03-16 | 1993-03-16 | Manufacture of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06267959A true JPH06267959A (en) | 1994-09-22 |
Family
ID=13743195
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8132393A Withdrawn JPH06267959A (en) | 1993-03-16 | 1993-03-16 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06267959A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0897212A (en) * | 1994-09-28 | 1996-04-12 | Nec Corp | Manufacture of semiconductor device |
| JPH08241895A (en) * | 1995-03-03 | 1996-09-17 | Nec Corp | Semiconductor device and manufacture thereof |
| US5580800A (en) * | 1993-03-22 | 1996-12-03 | Semiconductor Energy Laboratory Co., Ltd. | Method of patterning aluminum containing group IIIb Element |
| US5830786A (en) * | 1993-02-22 | 1998-11-03 | Semiconductor Energy Laboratory Co., Ltd. | Process for fabricating electronic circuits with anodically oxidized scandium doped aluminum wiring |
| KR100331269B1 (en) * | 1999-07-01 | 2002-04-06 | 박종섭 | Method for forming line of a semiconductor device |
-
1993
- 1993-03-16 JP JP8132393A patent/JPH06267959A/en not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5830786A (en) * | 1993-02-22 | 1998-11-03 | Semiconductor Energy Laboratory Co., Ltd. | Process for fabricating electronic circuits with anodically oxidized scandium doped aluminum wiring |
| US5580800A (en) * | 1993-03-22 | 1996-12-03 | Semiconductor Energy Laboratory Co., Ltd. | Method of patterning aluminum containing group IIIb Element |
| JPH0897212A (en) * | 1994-09-28 | 1996-04-12 | Nec Corp | Manufacture of semiconductor device |
| JPH08241895A (en) * | 1995-03-03 | 1996-09-17 | Nec Corp | Semiconductor device and manufacture thereof |
| KR100331269B1 (en) * | 1999-07-01 | 2002-04-06 | 박종섭 | Method for forming line of a semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5491365A (en) | Self-aligned ion implanted transition metal contact diffusion barrier apparatus | |
| JPS60500836A (en) | Fabrication of MOS integrated circuit devices | |
| EP0075085B1 (en) | Method of fabricating a conductive metal silicide structure | |
| JPH07120653B2 (en) | Manufacturing method of monolithic integrated circuit | |
| JPH07211668A (en) | Conductive layer of semiconductor device, mosfet and manufacture thereof | |
| US4744858A (en) | Integrated circuit metallization with reduced electromigration | |
| CA1238429A (en) | Low resistivity hillock free conductors in vlsi devices | |
| US6570232B2 (en) | Local interconnect structure for integrated circuit devices, source structure for the same, and method for fabricating the same | |
| JPH06267959A (en) | Manufacture of semiconductor device | |
| KR0161380B1 (en) | Transistor of semiconductor device and their manufacturing method | |
| US4922320A (en) | Integrated circuit metallization with reduced electromigration | |
| JPH0831931A (en) | Semiconductor device and its manufacture | |
| JPS61127124A (en) | Semiconductor device | |
| JPS6032361A (en) | Manufacture of electrode wiring for semiconductor device | |
| KR20030079806A (en) | Method for manufacturing a semiconductor device having a layered gate electrode | |
| JPH0454393B2 (en) | ||
| JP3067433B2 (en) | Method for manufacturing semiconductor device | |
| JPS6165470A (en) | Semiconductor ic device | |
| JPH0897212A (en) | Manufacture of semiconductor device | |
| US6630405B1 (en) | Method of gate patterning for sub-0.1 μm technology | |
| US20010019159A1 (en) | Local interconnect structure for integrated circuit devices, source structure for the same, and method for fabricating the same | |
| JPH0586653B2 (en) | ||
| JPH11297988A (en) | Manufacture of gate electrode which prevents spiking effect of metal silicide | |
| JPH0730108A (en) | Mis type semiconductor device and its manufacture | |
| JPS58162064A (en) | Manufacture of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000530 |