JPH06267884A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH06267884A JPH06267884A JP5213493A JP5213493A JPH06267884A JP H06267884 A JPH06267884 A JP H06267884A JP 5213493 A JP5213493 A JP 5213493A JP 5213493 A JP5213493 A JP 5213493A JP H06267884 A JPH06267884 A JP H06267884A
- Authority
- JP
- Japan
- Prior art keywords
- electrode pad
- semiconductor device
- manufacturing
- bump
- probe
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】この発明は、半導体装置の製造方
法に関し、特に集積回路の電気試験後に電極パッド上に
形成されるバンプの製造方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing bumps formed on electrode pads after an electric test of an integrated circuit.
【０００２】[0002]
【従来の技術】図５は従来の半導体装置の製造方法でバ
ンプの概要構成を模式的に示す断面図、図６は図５の概
要構成に至るまでの工程を模式的に示す断面図でＡ〜Ｄ
に製造過程を順次示している。図において、１は集積回
路（図示せず）を形成した半導体基板、２は半導体基板
１の半導体素子（図示せず）上にパターニング形成され
た回路入出力端子としての電極パッド、３は電極パッド
２の周辺一部を含んで半導体基板１上にパターニング形
成された表面保護膜、４は電極パッド２の露出表面を含
んで表面保護膜３上にパターニング形成されたバリアメ
タルとしてのバンプ下地金属膜、５はバンプ下地金属膜
４上にパターニング形成されたバンプである。なおここ
に示したものはテストプロービング（後述する）されて
いないものである。2. Description of the Related Art FIG. 5 is a sectional view schematically showing a schematic structure of bumps in a conventional method for manufacturing a semiconductor device, and FIG. 6 is a sectional view schematically showing steps up to the schematic structure shown in FIG. ~ D
The manufacturing process is shown in sequence. In the figure, 1 is a semiconductor substrate on which an integrated circuit (not shown) is formed, 2 is an electrode pad as a circuit input / output terminal patterned on a semiconductor element (not shown) of the semiconductor substrate 1, and 3 is an electrode pad. 2 is a surface protective film patterned on the semiconductor substrate 1 including a part of the peripheral portion of 2 and 4 is a bump base metal film as a barrier metal patterned on the surface protective film 3 including the exposed surface of the electrode pad 2. Denoted at 5 are bumps formed by patterning on the bump underlying metal film 4. It should be noted that those shown here have not been subjected to test probing (described later).
【０００３】次に上記バンプ構成に至る製造工程を図６
について説明する。図６−（Ａ）の工程として、半導体
基板１上で電極パッド２の周辺一部を含み表面保護膜３
をパターニング形成し、表面を選択的に露出させてお
き、この状態でこれらの全表面にバリアメタルとしての
バンプ下地金属膜４を成膜する。通常の場合バンプ下地
金属膜４については電極パッド２および後工程のバンプ
５との密着性の高い金属を用いる必要のあることから、
多層構造に形成される場合が多く最終的には後工程のバ
ンプ５のための導電層となる。次に図６−（Ｂ）の工程
として、バンプ下地金属膜４上に写真製版法によってレ
ジストパターン５ａを形成する。次に図６−（Ｃ）の工
程として、電気めっきなどによりバンプ下地金属膜４上
に対してバンプ５を選択的に形成する。次に図６−
（Ｄ）の工程として、レジストパターン５ａの除去が行
われ、さらにバンプ５をマスクに用いバンプ下地金属膜
４をエッチング成形してパターニングされたバンプ下地
金属膜４を形成するもので、このようにして図５に示す
所期通りのバンプ構造が製造される。Next, FIG. 6 shows a manufacturing process up to the above bump structure.
Will be described. As a step of FIG. 6- (A), the surface protection film 3 including a part of the periphery of the electrode pad 2 on the semiconductor substrate 1 is formed.
Is patterned and the surface is selectively exposed, and in this state, the bump base metal film 4 as a barrier metal is formed on all of these surfaces. In the normal case, since it is necessary to use a metal having high adhesiveness with the electrode pad 2 and the bump 5 in the subsequent step for the bump base metal film 4,
In many cases, it is formed in a multi-layered structure, and finally becomes a conductive layer for the bump 5 in a later step. Next, as a step of FIG. 6- (B), a resist pattern 5a is formed on the bump underlying metal film 4 by a photolithography method. Next, as a step of FIG. 6- (C), the bumps 5 are selectively formed on the bump base metal film 4 by electroplating or the like. Next, Fig. 6-
In the step (D), the resist pattern 5a is removed, and the bump underlying metal film 4 is etched by using the bump 5 as a mask to form the patterned bump underlying metal film 4. The desired bump structure shown in FIG. 5 is manufactured.
【０００４】なお、通常バンプ下地金属膜４を成膜する
工程図６−（Ａ）の前工程として、電極パッド２で集積
回路の半導体素子特性をテストがなされるが、通常電極
パッド２はＡｌやＡｌ−Ｓｉ合金等で形成されているた
め表面は自然に形成されるＡｌ酸化膜で覆われている。
このためテストの際テストプローブは電気的接触を確実
に行えるように電極パッド２の表面Ａｌ酸化膜を剥ぐた
めテストプローブを電極パッド２上でこすらせることが
必要である。Incidentally, as a pre-process of the process for forming the metal film 4 for forming the bump underlying metal film, the semiconductor device characteristic of the integrated circuit is tested with the electrode pad 2 as a pre-process, but the normal electrode pad 2 is made of Al. Since it is made of Al, Al-Si alloy or the like, its surface is covered with a naturally formed Al oxide film.
For this reason, it is necessary to rub the test probe on the electrode pad 2 in order to strip the surface Al oxide film of the electrode pad 2 in order to ensure electrical contact during the test.
【０００５】[0005]
【発明が解決しようとする課題】従来の半導体装置の製
造方法は以上のようになされているので、半導体素子の
特性をテストした後の電極パッド２上に図７のようなプ
ローブ跡２ａが残った状態となる。このプローブ跡２ａ
をバンプ下地金属膜で十分覆うことができないためバン
プが形成された状態では図８に示すようにバンプ５の形
状がくずれ表面に窪みができるとともにテストプローブ
跡のない電極パッド２にバンプを形成した場合と比較し
てバンプ密着強度が低下するという問題点があった。Since the conventional method of manufacturing a semiconductor device is as described above, the probe mark 2a as shown in FIG. 7 remains on the electrode pad 2 after the characteristics of the semiconductor element are tested. It will be in a state of being. This probe trace 2a
Since it cannot be sufficiently covered with the bump underlying metal film, the shape of the bump 5 is deformed as shown in FIG. 8 to form a dent on the surface and the bump is formed on the electrode pad 2 without a test probe mark. There was a problem that the bump adhesion strength was lower than in the case.
【０００６】この発明は上記のような問題点を解消する
ためになされたもので、半導体素子の特性をテストした
後の電極パッド上にバンプを形成する際にバンプ密着強
度が低下しないでバンプが形成できる半導体装置の製造
方法を得ることを目的とする。The present invention has been made in order to solve the above problems, and when the bumps are formed on the electrode pads after the characteristics of the semiconductor element are tested, the bump adhesion strength is not lowered and the bumps are An object is to obtain a method for manufacturing a semiconductor device that can be formed.
【０００７】[0007]
【課題を解決するための手段】この発明に係る半導体装
置の製造方法は、集積回路の入出力端子となる電極パッ
ドにテストプローブを当て集積回路の電気テストを行っ
た後テストプローブによって電極パッドに生じたプロー
ブ跡を除く補修工程を有するようにしたものである。According to the method of manufacturing a semiconductor device of the present invention, a test probe is applied to an electrode pad serving as an input / output terminal of an integrated circuit to conduct an electrical test of the integrated circuit, and then the electrode pad is applied to the electrode pad by the test probe. It has a repair process to remove the generated probe mark.
【０００８】[0008]
【作用】この発明の半導体装置の製造方法は、補修工程
により電極パッド上にバンプを形成する前に電極パッド
に生じたプローブ跡が除かれ形成されるバンプの密着強
度が低下しない。According to the method of manufacturing a semiconductor device of the present invention, the probe mark generated on the electrode pad before the bump is formed on the electrode pad by the repair process is removed and the adhesion strength of the formed bump is not lowered.
【０００９】[0009]
実施例１．以下、この発明の実施例を図について説明す
る。図１はこの発明の実施例１における半導体装置の製
造方法の工程に用いられた補修要領を模式的に示した構
成図、図２は実施例１における半導体装置の製造方法で
補修状態を示す模式図、図３は実施例１によって補修さ
れた電極パッドの状態を示す断面図である。図におい
て、６はレーザ光６ａを出光するレーザ発振器、７はレ
ーザ光６ａを集光し集光レーザ光６ｂにするレンズで、
これら６ないし７が動作して補修工程が形成される。な
お、１〜３は従来例と同様であるが２ａはプローブ跡を
２ｂはプローブを除いた状態を示している。Example 1. Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a configuration diagram schematically showing a repairing procedure used in the steps of a method for manufacturing a semiconductor device according to a first embodiment of the present invention, and FIG. 2 is a schematic view showing a repaired state by the method for manufacturing a semiconductor device according to the first embodiment. 3 and 4 are cross-sectional views showing a state of the electrode pad repaired by the first embodiment. In the figure, 6 is a laser oscillator that emits a laser beam 6a, and 7 is a lens that condenses the laser beam 6a into a condensed laser beam 6b.
These 6 to 7 operate to form a repair process. 1 to 3 are the same as the conventional example, but 2a shows a probe mark and 2b shows a state in which the probe is removed.
【００１０】次に動作について説明する。電極パッド２
を介した電気テストが終了後の補修工程でレーザ発振器
６から出たレーザ光６ａはレンズ７により集光レーザ光
６ｂとなり半導体基板１上の電極パッド２に照射され
る。電極パッド２にあるテストプローブ跡２ａは集光レ
ーザ光６ｂにより極部加熱され溶融し消失する（図３に
示したもの）。Next, the operation will be described. Electrode pad 2
The laser beam 6a emitted from the laser oscillator 6 in the repair process after the completion of the electrical test via the laser beam is converted into the condensed laser beam 6b by the lens 7 and is applied to the electrode pad 2 on the semiconductor substrate 1. The trace 2a of the test probe on the electrode pad 2 is extremely heated by the focused laser beam 6b and melts and disappears (as shown in FIG. 3).
【００１１】なお、レーザ光６ｂは半導体素子には影響
なしに電極パッド２のみに照射できるようにそのスポッ
ト径は数拾μｍから１００μｍまでの範囲で選定すると
良い。スポット径が上記の下限側の場合は電極パッド２
のプローブ跡２ａよりも小さくなるため、レーザ光６ｂ
をテストプローブ跡２ａが全て溶融し消失できるように
プローブ跡２ａ上を走査させる（図２に示したもの）。
また、スポット径が約１００μｍ程度ならば特にレーザ
光６ｂを走査させることなくテストプローブ跡を溶融で
きる。The spot diameter may be selected within the range of several μm to 100 μm so that the laser beam 6b can be applied only to the electrode pad 2 without affecting the semiconductor element. If the spot diameter is on the above lower limit side, the electrode pad 2
Laser beam 6b because it is smaller than the probe trace 2a of
Is scanned on the probe traces 2a so that all the test probe traces 2a are melted and disappear (as shown in FIG. 2).
If the spot diameter is about 100 μm, the trace of the test probe can be melted without scanning the laser beam 6b.
【００１２】ここで、使用するレーザとしては気体レー
ザや固体レーザ等があるが特に指定はない。さらにレー
ザ発振器６の出力は数百ｍＷから２０Ｗ程度のものを用
いれば、一般に電極パッド２に用いられるＡｌやＡｌ−
Ｓｉ等の合金を溶融させるのに充分である。例えば、出
力１０ＷのＡｒレーザを用いた場合、レーザ光６ｂのス
ポット径を１００μｍとすればよい。The laser used here includes a gas laser, a solid-state laser, etc., but is not particularly specified. Further, if the output of the laser oscillator 6 is about several hundred mW to 20 W, Al or Al- which is generally used for the electrode pad 2 is used.
Sufficient to melt alloys such as Si. For example, when an Ar laser having an output of 10 W is used, the spot diameter of the laser beam 6b may be 100 μm.
【００１３】実施例２．また、上記実施例１ではレーザ
光６ｂを電極パッド２に照射することでプローブ跡２ａ
を溶融させたが、レーザ光の代わりに電子ビーム（Ｅｌ
ｅｃｔｒｏｎＢｅａｍ）を照射してもよく、例えば、Ａ
ｌおよびＡｌ合金の電極パッドの場合では約１０ｅＶで
ビーム径１００μｍの電子ビームを用いれば電極パッド
２のプローブ跡２ａの溶融が行える。Example 2. In the first embodiment, the laser beam 6b is applied to the electrode pad 2 so that the probe mark 2a
Melted, but instead of the laser beam, the electron beam (El
electron beam), for example, A
In the case of the electrode pad of 1 and Al alloy, the probe mark 2a of the electrode pad 2 can be melted by using an electron beam having a beam diameter of 100 μm at about 10 eV.
【００１４】実施例３．さらに、レーザ光の代わりに集
束イオンビーム（Ｆｏｃｕｓｅｄ Ｉｏｎ Ｂｅａｍ；Ｆ
ＩＢ）を用いてもよい。この場合電極パッド２のプロー
ブ跡２ａは溶融するのではなくプローブ跡２ａの突起部
分をＦＩＢを用いてミーリングし電極パッド２を平坦化
（図３に示したもの）することで上記実施例１と同様の
効果が得られる。図４はＦＩＢを用いた電極パッド２の
プローブ跡２ａの平坦化を模式的に示すもので、図中８
は照射中の集束イオンビームである。例えば、Ａｌ合金
をミーリングする場合Ｇａイオンを用い加速電圧は数拾
から１００ＫＶ，プローブサイズ０．１μｍから１μｍ
程度，プローブ電流数拾から１００ｐＡのビームにより
ミーリングが可能である。Example 3. Further, instead of laser light, a focused ion beam (Focused Ion Beam; F)
IB) may be used. In this case, the probe trace 2a of the electrode pad 2 is not melted, but the protruding portion of the probe trace 2a is milled by using FIB to flatten the electrode pad 2 (as shown in FIG. 3), thereby obtaining the above-described first embodiment. The same effect can be obtained. FIG. 4 schematically shows the flattening of the probe trace 2a of the electrode pad 2 using the FIB.
Is the focused ion beam during irradiation. For example, when milling an Al alloy, Ga ions are used and the acceleration voltage is several KV to 100 KV, and the probe size is 0.1 μm to 1 μm.
Milling is possible with a beam of 100 pA from the number of probe currents.
【００１５】[0015]
【発明の効果】以上のように、この発明によれば集積回
路の入出力端子となる電極パッドにテストプローブを当
て集積回路の電気テストを行った後テストプローブによ
って電極パッドに生じたプローブ跡を除く補修工程を有
するようにしたので、電気テストした後の電極パッド上
にバンプを形成する場合にバンプ密着強度が低下しない
でバンプが形成できる半導体装置の製造方法が得られる
効果がある。As described above, according to the present invention, after the test probe is applied to the electrode pad serving as the input / output terminal of the integrated circuit to conduct the electrical test of the integrated circuit, the probe mark generated on the electrode pad by the test probe is removed. Since there is a repair step other than that, there is an effect that a semiconductor device manufacturing method can be obtained in which bumps can be formed without lowering the bump adhesion strength when forming bumps on electrode pads after an electrical test.
【図１】この発明の実施例１における半導体装置の製造
方法の工程に用いられる補修要領を模式的に示した構成
図である。FIG. 1 is a configuration diagram schematically showing a repair procedure used in a process of a method for manufacturing a semiconductor device according to a first embodiment of the present invention.
【図２】この発明の実施例１における補修状態を示す模
式図である。FIG. 2 is a schematic diagram showing a repaired state in the first embodiment of the present invention.
【図３】この発明の実施例１によって補修された電極パ
ッドの状態を示す断面図である。FIG. 3 is a cross-sectional view showing a state of an electrode pad repaired according to the first embodiment of the present invention.
【図４】この発明の実施例３における半導体装置の製造
方法の工程に用いられる補修要領を示した断面図であ
る。FIG. 4 is a sectional view showing a repairing procedure used in a step of a method for manufacturing a semiconductor device according to a third embodiment of the present invention.
【図５】従来の半導体装置の製造方法でバンプの概要構
成を模式的に示す断面図である。FIG. 5 is a sectional view schematically showing a schematic configuration of bumps in a conventional method for manufacturing a semiconductor device.
【図６】図５の概要構成に至るまでの工程を模式的に示
す断面図で（Ａ）〜（Ｄ）に製造過程を順次示すもので
ある。6A to 6D are cross-sectional views schematically showing steps up to the schematic configuration in FIG. 5, and sequentially showing manufacturing steps in FIGS.
【図７】従来の半導体装置の製造方法でバンプ形成前に
テストプローブ跡の残った電極パッドを示す断面図であ
る。FIG. 7 is a cross-sectional view showing an electrode pad on which a trace of a test probe remains before a bump is formed by a conventional method for manufacturing a semiconductor device.
【図８】図７の電極パッドにバンプを形成させた構成を
示す断面図である。8 is a cross-sectional view showing a structure in which bumps are formed on the electrode pad of FIG.
１ 半導体基板 ２ 電極パッド ２ａ プローブ跡（テストプローブ跡） ２ｂ プローブ跡を除いたもの ４ バンプ下地金属膜 ５ バンプ ６ レーザ発振器 ６ｂ レーザ光（集束レーザ光） ７ レンズ ８ イオンビーム 1 semiconductor substrate 2 electrode pad 2a probe trace (test probe trace) 2b without probe trace 4 bump metal film under bump 5 bump 6 laser oscillator 6b laser light (focused laser light) 7 lens 8 ion beam
Claims (3)
にテストプローブを当て上記集積回路の電気テストを行
った後上記電極パッド上にバンプを形成する半導体装置
の製造方法において、上記テストプローブによって上記
電極パッドに生じるプローブ跡を除く補修工程を有する
ことを特徴とする半導体装置の製造方法。1. A method of manufacturing a semiconductor device, comprising: applying a test probe to an electrode pad serving as an input / output terminal of an integrated circuit, performing an electrical test on the integrated circuit, and then forming a bump on the electrode pad. A method of manufacturing a semiconductor device, comprising a repair process for removing a probe mark generated on the electrode pad.
属パッドに照射し溶融によってなることを特徴とする請
求項１に記載の半導体装置の製造方法。2. The method of manufacturing a semiconductor device according to claim 1, wherein the repairing step is performed by irradiating the metal pad with a laser beam or an electron beam and melting the metal pad.
ドをミーリングすることによってなることを特徴とする
請求項１に記載の半導体装置の製造方法。3. The method of manufacturing a semiconductor device according to claim 1, wherein the repairing step is performed by milling the metal pad with a focused ion beam.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5213493A JPH06267884A (en) | 1993-03-12 | 1993-03-12 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5213493A JPH06267884A (en) | 1993-03-12 | 1993-03-12 | Manufacture of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06267884A true JPH06267884A (en) | 1994-09-22 |
Family
ID=12906405
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5213493A Pending JPH06267884A (en) | 1993-03-12 | 1993-03-12 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06267884A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100382262C (en) * | 2002-06-21 | 2008-04-16 | 富士通株式会社 | Semiconductor device and its producing method |
| JP2009060028A (en) * | 2007-09-03 | 2009-03-19 | Fujikura Ltd | Semiconductor device and method of manufacturing the same |
-
1993
- 1993-03-12 JP JP5213493A patent/JPH06267884A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100382262C (en) * | 2002-06-21 | 2008-04-16 | 富士通株式会社 | Semiconductor device and its producing method |
| JP2009060028A (en) * | 2007-09-03 | 2009-03-19 | Fujikura Ltd | Semiconductor device and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6406991B2 (en) | Method of manufacturing a contact element and a multi-layered wiring substrate, and wafer batch contact board | |
| US6794606B2 (en) | Laser repair operation | |
| KR100643645B1 (en) | Semiconductor device and its producing method | |
| JPH05136313A (en) | Protective coating on ceramic board | |
| JPH10270498A (en) | Manufacture of electronic device | |
| JPH06267884A (en) | Manufacture of semiconductor device | |
| WO2012014712A1 (en) | Laser processing method | |
| US6888150B2 (en) | Method for defect and conductivity engineering of a conducting nanoscaled structure | |
| JP2004273771A (en) | Method for manufacturing semiconductor device | |
| JPH11233554A (en) | Correction method of solder bump | |
| JPH05160550A (en) | Method of reparing printed circuit board | |
| JP4472469B2 (en) | Probe member correction method and probe member manufacturing method | |
| JP2890890B2 (en) | Manufacturing method of connecting member | |
| JP2007243013A (en) | Semiconductor integrated circuit device | |
| JPS58151041A (en) | Redundancy apparatus | |
| JP3199012B2 (en) | Evaluation method of semiconductor device | |
| JPS5917847B2 (en) | Screening method for metal thin film lines in semiconductor devices | |
| JPS5892251A (en) | Manufacture of semiconductor device | |
| JPH03283544A (en) | Method for continuity test of contact hole in semiconductor device | |
| JP2005265829A (en) | Analytical method for trouble in semiconductor element | |
| JP2890891B2 (en) | Manufacturing method of connecting member | |
| JPS6045041A (en) | Semiconductor device and manufacture thereof | |
| JPH05251564A (en) | Manufacture of semiconductor device | |
| JPH0271522A (en) | Manufacture of semiconductor device | |
| JPH0778942A (en) | Semiconductor device |