JPH06267878A - 半導体集積回路装置の製造方法 - Google Patents
半導体集積回路装置の製造方法Info
- Publication number
- JPH06267878A JPH06267878A JP4841993A JP4841993A JPH06267878A JP H06267878 A JPH06267878 A JP H06267878A JP 4841993 A JP4841993 A JP 4841993A JP 4841993 A JP4841993 A JP 4841993A JP H06267878 A JPH06267878 A JP H06267878A
- Authority
- JP
- Japan
- Prior art keywords
- circuit device
- integrated circuit
- manufacturing
- monitor
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【目的】異なるホトマスクを用いてそれぞれ拡散層を形
成する場合に、マスクの合わせずれの解析を、従来のス
ティンエッチ法による場合に比して短時間にできる方法
を提供する。 【構成】例えばｐ- 半導体基板にｎ層およびｐ層を拡散
して形成するｐｉｎダイオードを、ｎ層とｐ層の間隔を
ずらして複数個作成する。マスクの合わせずれがある
と、これらのダイオードのブレークダウン電圧値が、合
わせずれのない場合に比して同一の傾向でシフトするか
ら合わせずれが確認でき、シフト量から合わせずれ量も
評価できる。同様な方法は、ｐ+ ｐｐ+ 抵抗素子を作成
してもできる。
成する場合に、マスクの合わせずれの解析を、従来のス
ティンエッチ法による場合に比して短時間にできる方法
を提供する。 【構成】例えばｐ- 半導体基板にｎ層およびｐ層を拡散
して形成するｐｉｎダイオードを、ｎ層とｐ層の間隔を
ずらして複数個作成する。マスクの合わせずれがある
と、これらのダイオードのブレークダウン電圧値が、合
わせずれのない場合に比して同一の傾向でシフトするか
ら合わせずれが確認でき、シフト量から合わせずれ量も
評価できる。同様な方法は、ｐ+ ｐｐ+ 抵抗素子を作成
してもできる。
Description
【０００１】
【産業上の利用分野】本発明は、複数枚のホトマスクを
同一半導体基板上に投影する半導体集積回路装置の製造
方法に関する。
同一半導体基板上に投影する半導体集積回路装置の製造
方法に関する。
【０００２】
【従来の技術】半導体集積回路装置を製造する場合、１
枚の半導体ウエーハ表面上に複数枚のホトマスクによ
り、ｐｎ不純物拡散層、表面保護膜、電極配線パターン
等を重ね合わせ加工する。この際半導体ウエーハ上に
は、途中工程でのマスク合わせずれおよび加工寸法管理
のためのパターンや、集積回路を構成するトランジス
タ、ダイオード、抵抗、キャパシタなどの単体素子から
なるモニタチップを、集積回路チップの他に数個同時に
作り込み、工程管理を行うと共に、モニタチップの各種
単体素子の電気的特性を評価することにより、集積回路
の品質を事前に確認する。
枚の半導体ウエーハ表面上に複数枚のホトマスクによ
り、ｐｎ不純物拡散層、表面保護膜、電極配線パターン
等を重ね合わせ加工する。この際半導体ウエーハ上に
は、途中工程でのマスク合わせずれおよび加工寸法管理
のためのパターンや、集積回路を構成するトランジス
タ、ダイオード、抵抗、キャパシタなどの単体素子から
なるモニタチップを、集積回路チップの他に数個同時に
作り込み、工程管理を行うと共に、モニタチップの各種
単体素子の電気的特性を評価することにより、集積回路
の品質を事前に確認する。
【０００３】近年の集積回路装置は、微細加工により益
々その集積規模を拡大しているが、半面加工精度をより
きびしく管理する必要が生じている。一方、半導体ウエ
ーハ内部へのｐｎ不純物拡散は、イオン注入技術の普及
により、ホトレジスト材をマスクとして行うことが主流
となってきているために、ホトレジスト材を除去した後
は、その不純物拡散パターンが見えなくなってしまう。
もちろん、各ホトリソグラフィ工程のレジストを加工し
た時点で前記モニタパターンで合わせずれや加工寸法が
規格値内にあるかどうかの検査はするけれども、大量生
産を行う場合、その検査が抜き取り方式とならざるを得
なく、マスク合わせずれの異常に気づかずに製造してし
まう場合がある。
々その集積規模を拡大しているが、半面加工精度をより
きびしく管理する必要が生じている。一方、半導体ウエ
ーハ内部へのｐｎ不純物拡散は、イオン注入技術の普及
により、ホトレジスト材をマスクとして行うことが主流
となってきているために、ホトレジスト材を除去した後
は、その不純物拡散パターンが見えなくなってしまう。
もちろん、各ホトリソグラフィ工程のレジストを加工し
た時点で前記モニタパターンで合わせずれや加工寸法が
規格値内にあるかどうかの検査はするけれども、大量生
産を行う場合、その検査が抜き取り方式とならざるを得
なく、マスク合わせずれの異常に気づかずに製造してし
まう場合がある。
【０００４】それらの異常処理ウエーハは、ウエーハプ
ロセス終了後の集積回路チップの電気的試験で全数チェ
ックすることにより検知される。そして検知された異常
ウエーハの原因を特定する場合、モニタチップ内の各単
体素子特性を測定し、異常内容を確認するが、各単体素
子構造自体も複雑であり、原因を特定できない場合があ
る。従来は、さらに原因を特定しようとして、レジスト
マスクによる見えない拡散層の評価を行うため、ウエー
ハ上の電極材、表面保護膜を全て薬品により除去し、半
導体ウエーハ表面をむき出しの状態にしたあとで、ＨＦ
液と少量のＨＮＯ3 液の混合液を用いるステインエッチ
法によって、拡散済み不純物の濃度により差が生ずる酸
化膜を成長することにより、拡散層パターンを浮き出た
せ、不純物拡散層のマスク合わせずれの解析を行ってい
た。
ロセス終了後の集積回路チップの電気的試験で全数チェ
ックすることにより検知される。そして検知された異常
ウエーハの原因を特定する場合、モニタチップ内の各単
体素子特性を測定し、異常内容を確認するが、各単体素
子構造自体も複雑であり、原因を特定できない場合があ
る。従来は、さらに原因を特定しようとして、レジスト
マスクによる見えない拡散層の評価を行うため、ウエー
ハ上の電極材、表面保護膜を全て薬品により除去し、半
導体ウエーハ表面をむき出しの状態にしたあとで、ＨＦ
液と少量のＨＮＯ3 液の混合液を用いるステインエッチ
法によって、拡散済み不純物の濃度により差が生ずる酸
化膜を成長することにより、拡散層パターンを浮き出た
せ、不純物拡散層のマスク合わせずれの解析を行ってい
た。
【０００５】
【発明が解決しようとする課題】しかし上記のように、
レジストマスクを用いて形成した不純物拡散層のマスク
合わせずれを、薬品処理による化学反応法により解析し
ようとする従来の方法では、解析作業に長時間必要とす
る欠点があった。本発明の目的は、この欠点を除去し、
短時間で不純物拡散層形成のためのマスクの合わせずれ
を解析できる半導体集積回路装置の製造方法を提供する
ことにある。
レジストマスクを用いて形成した不純物拡散層のマスク
合わせずれを、薬品処理による化学反応法により解析し
ようとする従来の方法では、解析作業に長時間必要とす
る欠点があった。本発明の目的は、この欠点を除去し、
短時間で不純物拡散層形成のためのマスクの合わせずれ
を解析できる半導体集積回路装置の製造方法を提供する
ことにある。
【０００６】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明は、同一半導体基板に異なるパターンの複
数のホトマスクを用いてそれぞれ不純物を導入し拡散層
を形成する工程を有する半導体集積回路装置の製造方法
において、半導体基板の一部に異なる工程で形成される
拡散層が隣接してなるモニタ素子を拡散層間隔を順次変
化させて複数組作成し、それらのモニタ素子の電気的特
性からホトマスク間の合わせずれ量を評価するものとす
る。そして、隣接方向が同一の複数組のモニタ素子と隣
接方向が前記方向と直角の複数組のモニタ素子を同一半
導体基板に作成することが有効である。また、モニタ素
子を異なる導電形の拡散層を形成して作成すること、そ
のようなモニタ素子がダイオードであって、それらのダ
イオードのブレークダウン電圧特性の所定特性との比較
から合わせずれを評価することが有効である。あるい
は、モニタ素子を不純物濃度の異なる同一導電形の拡散
層を形成して作成すること、そのようなモニタ素子が抵
抗素子であって、それらの抵抗素子の抵抗値特性の所定
特性との比較から合わせずれを評価することも有効であ
る。
めに、本発明は、同一半導体基板に異なるパターンの複
数のホトマスクを用いてそれぞれ不純物を導入し拡散層
を形成する工程を有する半導体集積回路装置の製造方法
において、半導体基板の一部に異なる工程で形成される
拡散層が隣接してなるモニタ素子を拡散層間隔を順次変
化させて複数組作成し、それらのモニタ素子の電気的特
性からホトマスク間の合わせずれ量を評価するものとす
る。そして、隣接方向が同一の複数組のモニタ素子と隣
接方向が前記方向と直角の複数組のモニタ素子を同一半
導体基板に作成することが有効である。また、モニタ素
子を異なる導電形の拡散層を形成して作成すること、そ
のようなモニタ素子がダイオードであって、それらのダ
イオードのブレークダウン電圧特性の所定特性との比較
から合わせずれを評価することが有効である。あるい
は、モニタ素子を不純物濃度の異なる同一導電形の拡散
層を形成して作成すること、そのようなモニタ素子が抵
抗素子であって、それらの抵抗素子の抵抗値特性の所定
特性との比較から合わせずれを評価することも有効であ
る。
【０００７】
【作用】異なるマスクを用いて形成する拡散層の間隔を
変化させた素子を複数個作成すれば、それらの素子の電
気的特性に若干の差が生ずる。マスクの合わせがずれた
ときには、ずれのない状態で作成された素子と比較して
電気的特性が同一の傾向で変動する。このことから、単
一の素子の特性測定ではそれが原因であると確定できな
いマスクの合わせずれも検知でき、特性の変動の大きさ
から合わせずれ量も評価できる。このようにして、通常
の半導体集積回路装置の製造工程の間にマスク合わせず
れを検知できるので、短時間ですむ。素子の種類によ
り、異なる導電形の拡散層形成に用いるマスク間の合わ
せずれも、同一導電形で不純物濃度の異なる拡散層形成
に用いるマスク間の合わせずれも検出可能である。
変化させた素子を複数個作成すれば、それらの素子の電
気的特性に若干の差が生ずる。マスクの合わせがずれた
ときには、ずれのない状態で作成された素子と比較して
電気的特性が同一の傾向で変動する。このことから、単
一の素子の特性測定ではそれが原因であると確定できな
いマスクの合わせずれも検知でき、特性の変動の大きさ
から合わせずれ量も評価できる。このようにして、通常
の半導体集積回路装置の製造工程の間にマスク合わせず
れを検知できるので、短時間ですむ。素子の種類によ
り、異なる導電形の拡散層形成に用いるマスク間の合わ
せずれも、同一導電形で不純物濃度の異なる拡散層形成
に用いるマスク間の合わせずれも検出可能である。
【０００８】
【実施例】以下、図を引用して本発明の実施例について
述べる。図１は本発明の一実施例で半導体ウエーハの一
部に形成されるマスク合わせずれ検知用のモニタ素子の
平面図であり、図２は図１のＡ−Ａ線、Ｂ−Ｂ線、Ｃ−
Ｃ線断面を重ねて示した図である。このモニタ素子は、
表面にシリコン酸化膜４を形成したｐ- シリコン基板１
に、まず、第一のホトリソグラフィ工程、ｎ型イオン注
入工程および高温熱処理工程により、点線で示す領域
に、例えば幅４μｍ、長さ20μｍ、深さ１〜５μｍのｎ
形拡散層21、22、23を形成する。次に、第二ホトリソグ
ラフィ工程、ｐ型イオン注入工程および高温熱処理工程
により、ｎ形拡散層21、22、23に隣接する点線で示す領
域にｐ形拡散層31、32、33を形成する。この際、隣接す
るｎ形拡散層とｐ形拡散層の間隔ｗ1 、ｗ2 、ｗ3 はマ
スク合わせ装置の精度を考慮してずらす。例えば基準寸
法が４〜５μｍの集積回路装置の場合、0.25μｍずつず
らす。このあと、第三ホトリソグラフィ工程でシリコン
酸化膜４にコンタクトホール51、52、53、54、55、56を
開け、Alスパッタ工程および第四ホトリソグラフィ工程
でコンタクトホールでｎ形拡散層およびｐ形拡散層に接
触するAl電極61、62、63、64、65、66を形成する。
述べる。図１は本発明の一実施例で半導体ウエーハの一
部に形成されるマスク合わせずれ検知用のモニタ素子の
平面図であり、図２は図１のＡ−Ａ線、Ｂ−Ｂ線、Ｃ−
Ｃ線断面を重ねて示した図である。このモニタ素子は、
表面にシリコン酸化膜４を形成したｐ- シリコン基板１
に、まず、第一のホトリソグラフィ工程、ｎ型イオン注
入工程および高温熱処理工程により、点線で示す領域
に、例えば幅４μｍ、長さ20μｍ、深さ１〜５μｍのｎ
形拡散層21、22、23を形成する。次に、第二ホトリソグ
ラフィ工程、ｐ型イオン注入工程および高温熱処理工程
により、ｎ形拡散層21、22、23に隣接する点線で示す領
域にｐ形拡散層31、32、33を形成する。この際、隣接す
るｎ形拡散層とｐ形拡散層の間隔ｗ1 、ｗ2 、ｗ3 はマ
スク合わせ装置の精度を考慮してずらす。例えば基準寸
法が４〜５μｍの集積回路装置の場合、0.25μｍずつず
らす。このあと、第三ホトリソグラフィ工程でシリコン
酸化膜４にコンタクトホール51、52、53、54、55、56を
開け、Alスパッタ工程および第四ホトリソグラフィ工程
でコンタクトホールでｎ形拡散層およびｐ形拡散層に接
触するAl電極61、62、63、64、65、66を形成する。
【０００９】このモニタ素子には、ｉ層の幅が少しずつ
異なるｎ層21、ｐ- 基板１、ｐ層31からなるｐｉｎダイ
オード10、ｎ層22、ｐ- 基板１、ｐ層32からなるｐｉｎ
ダイオード20およびｎ層23、ｐ- 基板１、ｐ層33からな
るｐｉｎダイオード30が内蔵されており、各ダイオード
の逆特性をAl電極61と64、62と65、63と66とから測定す
ることができる。ｉ層の幅が異なるため、各ダイオード
10、20、30の逆特性は図３に示すように異なり、Ｖ1 、
Ｖ2 、Ｖ3 のブレークダウン電圧値を示す。もし、第一
ホトリソグラフィ工程と第二ホトリソグラフィ工程との
マスクの間に合わせずれがあるときは、合わせずれのな
いときの逆特性10、20、30がいずれも＋方向あるいは−
方向にずれる。その特性のずれ量は、合わせずれが大き
いほど大きい。
異なるｎ層21、ｐ- 基板１、ｐ層31からなるｐｉｎダイ
オード10、ｎ層22、ｐ- 基板１、ｐ層32からなるｐｉｎ
ダイオード20およびｎ層23、ｐ- 基板１、ｐ層33からな
るｐｉｎダイオード30が内蔵されており、各ダイオード
の逆特性をAl電極61と64、62と65、63と66とから測定す
ることができる。ｉ層の幅が異なるため、各ダイオード
10、20、30の逆特性は図３に示すように異なり、Ｖ1 、
Ｖ2 、Ｖ3 のブレークダウン電圧値を示す。もし、第一
ホトリソグラフィ工程と第二ホトリソグラフィ工程との
マスクの間に合わせずれがあるときは、合わせずれのな
いときの逆特性10、20、30がいずれも＋方向あるいは−
方向にずれる。その特性のずれ量は、合わせずれが大き
いほど大きい。
【００１０】マスク合わせずれは、シリコンウエーハ平
面においてＸＹ両方向に生ずるから、図４に示すよう
に、いずれも図１、図２と同様に３個のダイオード10、
20、30から構成されるＸ軸ずれモニタ71と、Ｙ軸ずれモ
ニタ72を、例えば図５に示すように多数のＩＣチップパ
ターン81のほかに、単体素子モニタチップパターン82、
83、マスクアライメントパターン84、85を有するホトマ
スク８の５個所のモニタチップパターン82、83内に形成
する。
面においてＸＹ両方向に生ずるから、図４に示すよう
に、いずれも図１、図２と同様に３個のダイオード10、
20、30から構成されるＸ軸ずれモニタ71と、Ｙ軸ずれモ
ニタ72を、例えば図５に示すように多数のＩＣチップパ
ターン81のほかに、単体素子モニタチップパターン82、
83、マスクアライメントパターン84、85を有するホトマ
スク８の５個所のモニタチップパターン82、83内に形成
する。
【００１１】上記の実施例では、合わせずれをｐｉｎダ
イオードのｉ層の幅から検知したが、たとえばｎｐｎ+
構造のバイポーラトランジスタのｐベース層の幅に応じ
たコレクタ電圧ＶCOの変動を利用して検知することもで
きる。また、異なる導電形領域形成のためのマスクの合
わせずれでなく同じ導電形で不純物濃度の異なる領域形
成のためのマスクの合わせずれを解析するためには、例
えばｎ基板に形成したｐ拡散層とｐ+ 拡散層とからなる
ｐ+ ｐｐ+ 構造の抵抗のｐ+ 層とｐ層のずれによる抵抗
値の変動を利用することもできる。
イオードのｉ層の幅から検知したが、たとえばｎｐｎ+
構造のバイポーラトランジスタのｐベース層の幅に応じ
たコレクタ電圧ＶCOの変動を利用して検知することもで
きる。また、異なる導電形領域形成のためのマスクの合
わせずれでなく同じ導電形で不純物濃度の異なる領域形
成のためのマスクの合わせずれを解析するためには、例
えばｎ基板に形成したｐ拡散層とｐ+ 拡散層とからなる
ｐ+ ｐｐ+ 構造の抵抗のｐ+ 層とｐ層のずれによる抵抗
値の変動を利用することもできる。
【００１２】
【発明の効果】本発明によれば、異なるマスクを用いて
拡散層を形成するとき、形成したそれらの間隔を少しず
らして拡散層からなる素子をモニタ用に作成しておくこ
とにより、それらの素子の電気的特性が、マスクの合わ
せずれがないときにくらべて合わせずれがあるときは一
方向にシフトすることを利用して、合わせずれの確認お
よび合わせずれ量の評価ができる。これによって、半導
体集積回路装置製造工程における拡散異常ウエーハの原
因調査が、従来方法に比較して迅速に行うことが可能に
なった。
拡散層を形成するとき、形成したそれらの間隔を少しず
らして拡散層からなる素子をモニタ用に作成しておくこ
とにより、それらの素子の電気的特性が、マスクの合わ
せずれがないときにくらべて合わせずれがあるときは一
方向にシフトすることを利用して、合わせずれの確認お
よび合わせずれ量の評価ができる。これによって、半導
体集積回路装置製造工程における拡散異常ウエーハの原
因調査が、従来方法に比較して迅速に行うことが可能に
なった。
【図１】本発明の一実施例における位置ずれモニタ用ダ
イオードの平面図
イオードの平面図
【図２】図１のＡ−Ａ線、Ｂ−Ｂ線、Ｃ−Ｃ線断面を重
ねて示した断面図
ねて示した断面図
【図３】図１の各ダイオードの逆特性線図
【図４】図１のモニタの配置を示す平面図
【図５】ホトマスク全体の各種パターンの配置を示す平
面図
面図
１ ｐ- 基板 21、22、23 ｎ形拡散層 31、32、33 ｐ形拡散層 ４ 酸化膜 61、62、63、64、65、66 Al電極 71 Ｘ軸ずれモニタ 72 Ｙ軸ずれモニタ 10、20、30 ダイオード
Claims (6)
- 【請求項１】同一半導体基板に異なるパターンの複数の
ホトマスクを用いてそれぞれ不純物を導入し拡散層を形
成する工程を有する半導体集積回路装置の製造方法にお
いて、半導体基板の一部に異なる工程で形成される拡散
層が隣接してなるモニタ素子を拡散層間隔を順次変化さ
せて平行に複数組作成し、それらの素子の電気的特性か
らホトマスク間の合わせずれを評価することを特徴とす
る半導体集積回路装置の製造方法。 - 【請求項２】隣接方向が同一の複数組のモニタ素子と隣
接方向が前記方向と直角の複数組のモニタ素子を同一半
導体基板に作成する請求項１記載の半導体集積回路装置
の製造方法。 - 【請求項３】モニタ素子を異なる導電形の拡散層を形成
して作成する請求項１あるいは２記載の半導体集積回路
装置の製造方法。 - 【請求項４】モニタ素子がダイオードであって、それら
のダイオードのブレークダウン電圧特性の所定特性との
比較から合わせずれを評価する請求項３記載の半導体集
積回路装置の製造方法。 - 【請求項５】モニタ素子を不純物濃度の異なる同一導電
形の拡散層を形成して作成する請求項１あるいは２記載
の半導体集積回路装置の製造方法。 - 【請求項６】モニタ素子が抵抗素子であって、それらの
抵抗素子の抵抗値特性の所定特性との比較から合わせず
れを評価する請求項５記載の半導体集積回路装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4841993A JPH06267878A (ja) | 1993-03-10 | 1993-03-10 | 半導体集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4841993A JPH06267878A (ja) | 1993-03-10 | 1993-03-10 | 半導体集積回路装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06267878A true JPH06267878A (ja) | 1994-09-22 |
Family
ID=12802804
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4841993A Pending JPH06267878A (ja) | 1993-03-10 | 1993-03-10 | 半導体集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06267878A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005072591A (ja) * | 2003-08-22 | 2005-03-17 | Anam Semiconductor Inc | イオン注入の誤整列判断方法 |
| US11560449B2 (en) | 2005-04-22 | 2023-01-24 | Mitsubishi Chemical Corporation | Biomass-resource-derived polyester and production process thereof |
-
1993
- 1993-03-10 JP JP4841993A patent/JPH06267878A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005072591A (ja) * | 2003-08-22 | 2005-03-17 | Anam Semiconductor Inc | イオン注入の誤整列判断方法 |
| US11560449B2 (en) | 2005-04-22 | 2023-01-24 | Mitsubishi Chemical Corporation | Biomass-resource-derived polyester and production process thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5736863A (en) | Abatement of electron beam charging distortion during dimensional measurements of integrated circuit patterns with scanning electron microscopy by the utilization of specially designed test structures | |
| US4413271A (en) | Integrated circuit including test portion and method for making | |
| JP2005277337A (ja) | 半導体装置及びその製造方法 | |
| KR100909530B1 (ko) | 테그패턴 및 그 패턴을 이용한 반도체소자 검사방법 | |
| US7368749B2 (en) | Method of detecting misalignment of ion implantation area | |
| US3650020A (en) | Method of monitoring semiconductor device fabrication | |
| KR100206449B1 (ko) | 트랜지스터 구조 | |
| US3440715A (en) | Method of fabricating integrated circuits by controlled process | |
| JPH06267878A (ja) | 半導体集積回路装置の製造方法 | |
| US6265729B1 (en) | Method for detecting and characterizing plasma-etch induced damage in an integrated circuit | |
| JP2956833B2 (ja) | 多結晶シリコン膜の評価方法 | |
| JP2721607B2 (ja) | 半導体装置及びその製造方法 | |
| CN100365786C (zh) | 双极集成电路中硅材料质量的检测方法 | |
| CN111341834B (zh) | 一种测试结构及半导体器件 | |
| CN113990767A (zh) | 一种电压法测试扩散结深的方法 | |
| JPS5871655A (ja) | 半導体装置 | |
| KR100489589B1 (ko) | 반도체소자의테스트패턴 | |
| KR100214235B1 (ko) | 반도체 장치 및 그 제조방법 | |
| KR0146239B1 (ko) | 반도체소자의 제조방법 | |
| JP3757728B2 (ja) | マスク合わせずれ評価用パターン | |
| JP2006013291A (ja) | トランジスタの製造プロセス評価方法及び、トランジスタの製造プロセス評価素子 | |
| US7776625B2 (en) | Method for locating a sub-surface feature using a scatterometer | |
| JPS6373634A (ja) | 半導体素子の検査法 | |
| JPH07153802A (ja) | 半導体装置 | |
| CA2540359A1 (en) | Testing apparatus and method for determining an etch bias associated with a semiconductor-processing step |