JPH06261092A - シリアルディジタルデータの伝送方法及び伝送装置 - Google Patents
シリアルディジタルデータの伝送方法及び伝送装置Info
- Publication number
- JPH06261092A JPH06261092A JP5041499A JP4149993A JPH06261092A JP H06261092 A JPH06261092 A JP H06261092A JP 5041499 A JP5041499 A JP 5041499A JP 4149993 A JP4149993 A JP 4149993A JP H06261092 A JPH06261092 A JP H06261092A
- Authority
- JP
- Japan
- Prior art keywords
- digital data
- serial digital
- transmission
- clock
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dc Digital Transmission (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】
【目的】 受信側においてクロックを簡単な回路で再生
することができるシリアルディジタルデータの伝送装置
を提供する。 【構成】 変調器10により、3本以上の電線による伝
送路20u ,20v ,20w のうちの1本の伝送路の電
位をクロックに同期して変化させ、電位が変化する伝送
路の回転方向でシリアルディジタルデータを表現して、
シリアルディジタルデータとクロックを同時に伝送し、
受信側の復調器30において、各伝送路20u ,20v
,20w の電位の変化を検出してクロックを再生する
とともに、電位が変化する伝送路の回転方向を検出して
シリアルディジタルデータを再生する。
することができるシリアルディジタルデータの伝送装置
を提供する。 【構成】 変調器10により、3本以上の電線による伝
送路20u ,20v ,20w のうちの1本の伝送路の電
位をクロックに同期して変化させ、電位が変化する伝送
路の回転方向でシリアルディジタルデータを表現して、
シリアルディジタルデータとクロックを同時に伝送し、
受信側の復調器30において、各伝送路20u ,20v
,20w の電位の変化を検出してクロックを再生する
とともに、電位が変化する伝送路の回転方向を検出して
シリアルディジタルデータを再生する。
Description
【0001】
【産業上の利用分野】本発明は、シリアルディジタルデ
ータの伝送方法及び伝送装置に関するものである。
ータの伝送方法及び伝送装置に関するものである。
【0002】
【従来の技術】一般に、コンピュータと周辺機器との間
のデータ伝送やマルチプロセッサ間のデータ伝送、ディ
ジタルビデオ伝送など各種機器間でのデータ伝送には、
伝送路の数を少なくために、情報をシリアルデータに変
換して伝送するシリアル伝送方式が広く採用されてい
る。
のデータ伝送やマルチプロセッサ間のデータ伝送、ディ
ジタルビデオ伝送など各種機器間でのデータ伝送には、
伝送路の数を少なくために、情報をシリアルデータに変
換して伝送するシリアル伝送方式が広く採用されてい
る。
【0003】そして、このシリアル伝送方式を採用した
伝送系では、伝送路を介して”1“か”0“の情報ビッ
トが順次伝送されてくるシリアルデータを受信側で正し
く再生するのに、送信側での情報ビットの送り出しタイ
ミングを示すクロック(同期クロック)を必要とし、次
に述べるように2本乃至4本の伝送路を用いるようにし
たものが実用化されている。
伝送系では、伝送路を介して”1“か”0“の情報ビッ
トが順次伝送されてくるシリアルデータを受信側で正し
く再生するのに、送信側での情報ビットの送り出しタイ
ミングを示すクロック(同期クロック)を必要とし、次
に述べるように2本乃至4本の伝送路を用いるようにし
たものが実用化されている。
【0004】3本の伝送路を用いる3線式のシリアル伝
送系では、3本の伝送路の内の1本を基準として用い、
他の1本をデータの伝送に用い、残りの1本をデータと
位相をずらしたクロックの伝送に用いる。
送系では、3本の伝送路の内の1本を基準として用い、
他の1本をデータの伝送に用い、残りの1本をデータと
位相をずらしたクロックの伝送に用いる。
【0005】また、4本の伝送路を用いる3線式のシリ
アル伝送系では、データとその反転データとデータと位
相をずらしたクロックとその反転クロックとをそれぞれ
別の伝送路を介して伝送する。
アル伝送系では、データとその反転データとデータと位
相をずらしたクロックとその反転クロックとをそれぞれ
別の伝送路を介して伝送する。
【0006】さらに、2本の伝送路又は同軸ケーブルを
用いる2線式のシリアル伝送系では、クロックをデータ
とともに符号化(マンチェスタ符号化)して、共通の伝
送路を介して伝送する。ここで、1ビットの中央での遷
移の方向によってデータ”0“,”1“,を表現するよ
うにしたマンチェスタ符号は、データと同期クロックを
同時に伝送できる(自己同期方式)。同軸ケーブルによ
るCSMA/CDのLAN(イーサネット)には、この
マンチェスタ符号が採用されている。
用いる2線式のシリアル伝送系では、クロックをデータ
とともに符号化(マンチェスタ符号化)して、共通の伝
送路を介して伝送する。ここで、1ビットの中央での遷
移の方向によってデータ”0“,”1“,を表現するよ
うにしたマンチェスタ符号は、データと同期クロックを
同時に伝送できる(自己同期方式)。同軸ケーブルによ
るCSMA/CDのLAN(イーサネット)には、この
マンチェスタ符号が採用されている。
【0007】
【発明が解決しようとする課題】ところで、従来の4線
式のシリアル伝送系では、必要とする伝送路の本数が多
く、しかもクロックとデータの間のジッタの許容範囲が
小さいという欠点がある。
式のシリアル伝送系では、必要とする伝送路の本数が多
く、しかもクロックとデータの間のジッタの許容範囲が
小さいという欠点がある。
【0008】また、従来の3線式のシリアル伝送系で
は、クロック発生による電位の変化と次の変化との間に
データを示す電位の変化が起こり得るため、クロックと
データの間のジッタの許容範囲が小さいという欠点があ
る。
は、クロック発生による電位の変化と次の変化との間に
データを示す電位の変化が起こり得るため、クロックと
データの間のジッタの許容範囲が小さいという欠点があ
る。
【0009】さらに、従来の2線式のシリアル伝送系で
は、データを再生するために、クロックの過去の平均間
隔の情報が必要なので、PLL(Phase Locked Loo)に
よるクロック再生を必要とし、復調手段のハードウエア
が複雑になる。また、PLLが追従する速度の範囲は限
られているので、通信速度を大きく変化させつことが困
難である。また、PLLが追従しないジッタには耐えら
れず、クロックとデータとの間のジッタの許容範囲が小
さい。さらに、マンチェスタ符号符号化によって伝送す
る信号周波数が高くなり、NRZ(Non Return to Zer
o) のデータを伝送する場合と比べて最大で2倍の伝送
路帯域を必要とするという欠点がある。
は、データを再生するために、クロックの過去の平均間
隔の情報が必要なので、PLL(Phase Locked Loo)に
よるクロック再生を必要とし、復調手段のハードウエア
が複雑になる。また、PLLが追従する速度の範囲は限
られているので、通信速度を大きく変化させつことが困
難である。また、PLLが追従しないジッタには耐えら
れず、クロックとデータとの間のジッタの許容範囲が小
さい。さらに、マンチェスタ符号符号化によって伝送す
る信号周波数が高くなり、NRZ(Non Return to Zer
o) のデータを伝送する場合と比べて最大で2倍の伝送
路帯域を必要とするという欠点がある。
【0010】そこで、本発明は、上述の如き実情に鑑み
てなされたもので、次のような目的を有するものであ
る。
てなされたもので、次のような目的を有するものであ
る。
【0011】すなわち、本発明の目的は、受信側におい
てクロックを簡単な回路で再生することができるシリア
ルディジタルデータの伝送方法及び伝送装置を提供する
ことにある。
てクロックを簡単な回路で再生することができるシリア
ルディジタルデータの伝送方法及び伝送装置を提供する
ことにある。
【0012】また、本発明の他の目的は、通信速度の可
変幅が大きいシリアルディジタルデータの伝送方法及び
伝送装置を提供することにある。
変幅が大きいシリアルディジタルデータの伝送方法及び
伝送装置を提供することにある。
【0013】また、本発明の他の目的は、ジッタ余裕が
大きいシリアルディジタルデータの伝送方法及び伝送装
置を提供することにある。
大きいシリアルディジタルデータの伝送方法及び伝送装
置を提供することにある。
【0014】また、本発明の他の目的は、同相ノイズを
簡単に抑制することができるシリアルディジタルデータ
の伝送方法及び伝送装置を提供することにある。
簡単に抑制することができるシリアルディジタルデータ
の伝送方法及び伝送装置を提供することにある。
【0015】また、本発明の他の目的は、伝送データの
立ち上がり・立ち下がり時間を長くすることができるシ
リアルディジタルデータの伝送方法及び伝送装置を提供
することにある。
立ち上がり・立ち下がり時間を長くすることができるシ
リアルディジタルデータの伝送方法及び伝送装置を提供
することにある。
【0016】また、本発明の他の目的は、受信側におい
て基準電位を必要とすることなくデータ再生を行うこと
ができるシリアルディジタルデータの伝送方法及び伝送
装置を提供することにある。
て基準電位を必要とすることなくデータ再生を行うこと
ができるシリアルディジタルデータの伝送方法及び伝送
装置を提供することにある。
【0017】さらに、本発明の他の目的は、複数の伝送
路の接続違いによる異常なデータの出力を避けることが
できるシリアルディジタルデータの伝送方法及び伝送装
置を提供することにある。
路の接続違いによる異常なデータの出力を避けることが
できるシリアルディジタルデータの伝送方法及び伝送装
置を提供することにある。
【0018】
【課題を解決するための手段】上記のような問題点を解
消するために、第1の発明に係るシリアルディジタルデ
ータの伝送方法は、3本以上の伝送路を用い、そのうち
の1本の伝送路の電位の変化によってシリアルディジタ
ルデータとクロックを同時に伝送することを特徴とする
ものである。
消するために、第1の発明に係るシリアルディジタルデ
ータの伝送方法は、3本以上の伝送路を用い、そのうち
の1本の伝送路の電位の変化によってシリアルディジタ
ルデータとクロックを同時に伝送することを特徴とする
ものである。
【0019】また、第2の発明に係るシリアルディジタ
ルデータの伝送方法は、第1の発明に係るシリアルディ
ジタルデータの伝送方法であって、電位が変化する伝送
路の回転方向でディジタルデータを表現することを特徴
とするものである。
ルデータの伝送方法は、第1の発明に係るシリアルディ
ジタルデータの伝送方法であって、電位が変化する伝送
路の回転方向でディジタルデータを表現することを特徴
とするものである。
【0020】また、第3の発明に係るシリアルディジタ
ルデータの伝送方法は、第2の発明に係るシリアルディ
ジタルデータの伝送方法であって、電位が変化する伝送
路の回転方向の反転の有無でディジタルデータを表現す
ることを特徴とするものである。
ルデータの伝送方法は、第2の発明に係るシリアルディ
ジタルデータの伝送方法であって、電位が変化する伝送
路の回転方向の反転の有無でディジタルデータを表現す
ることを特徴とするものである。
【0021】また、第4の発明に係るシリアルディジタ
ルデータの伝送方法は、3本以上の伝送路を用い、その
うちの2本の伝送路の電位の変化によってシリアルディ
ジタルデータとクロックを同時に伝送することを特徴と
するものである。
ルデータの伝送方法は、3本以上の伝送路を用い、その
うちの2本の伝送路の電位の変化によってシリアルディ
ジタルデータとクロックを同時に伝送することを特徴と
するものである。
【0022】また、第5の発明に係るシリアルディジタ
ルデータの伝送方法は、第4の発明に係るシリアルディ
ジタルデータの伝送方法であって、定常状態における各
伝送路の電位を異ならせ、そのうちの電位の近い伝送路
の電位を交換することを特徴とするものである。
ルデータの伝送方法は、第4の発明に係るシリアルディ
ジタルデータの伝送方法であって、定常状態における各
伝送路の電位を異ならせ、そのうちの電位の近い伝送路
の電位を交換することを特徴とするものである。
【0023】また、第6の発明に係るシリアルディジタ
ルデータの伝送方法は、第4又は第5の発明に係るシリ
アルディジタルデータの伝送方法であって、特定の電位
を持つ伝送路の回転方向でディジタルデータを表現する
ことを特徴とするものである。
ルデータの伝送方法は、第4又は第5の発明に係るシリ
アルディジタルデータの伝送方法であって、特定の電位
を持つ伝送路の回転方向でディジタルデータを表現する
ことを特徴とするものである。
【0024】また、第7の発明に係るシリアルディジタ
ルデータの伝送方法は、第6の発明に係るシリアルディ
ジタルデータの伝送方法であって、特定の電位を持つ伝
送路の回転方向の反転の有無でディジタルデータを表現
することを特徴とするものである。
ルデータの伝送方法は、第6の発明に係るシリアルディ
ジタルデータの伝送方法であって、特定の電位を持つ伝
送路の回転方向の反転の有無でディジタルデータを表現
することを特徴とするものである。
【0025】さらに、第8の発明に係るシリアルディジ
タルデータの伝送装置は、3本以上の電線による伝送路
と、上記伝送路が接続される3個以上の出力端子を有
し、各出力端子に接続された伝送路のうちの1本の伝送
路の電位をクロック入力端子に供給されるクロックに同
期して変化させ、データ入力端子に供給されるシリアル
ディジタルデータを電位が変化する伝送路の回転方向で
表現して、シリアルディジタルデータとクロックを出力
端子から同時に出力する変調手段と、上記伝送路に接続
される3個以上の入力端子を有し、各入力端子に接続さ
れた伝送路の電位の変化を検出してクロックを再生して
クロック出力端子から再生クロックを出力するととも
に、電位が変化する伝送路の回転方向を検出してシリア
ルディジタルデータを再生してデータ出力端子から再生
シリアルディジタルデータを出力する復調手段とを備
え、3本以上の伝送路を用い、そのうちの1本の伝送路
の電位の変化による伝送データとしてシリアルディジタ
ルデータとクロックを同時に伝送することを特徴とする
ものである。
タルデータの伝送装置は、3本以上の電線による伝送路
と、上記伝送路が接続される3個以上の出力端子を有
し、各出力端子に接続された伝送路のうちの1本の伝送
路の電位をクロック入力端子に供給されるクロックに同
期して変化させ、データ入力端子に供給されるシリアル
ディジタルデータを電位が変化する伝送路の回転方向で
表現して、シリアルディジタルデータとクロックを出力
端子から同時に出力する変調手段と、上記伝送路に接続
される3個以上の入力端子を有し、各入力端子に接続さ
れた伝送路の電位の変化を検出してクロックを再生して
クロック出力端子から再生クロックを出力するととも
に、電位が変化する伝送路の回転方向を検出してシリア
ルディジタルデータを再生してデータ出力端子から再生
シリアルディジタルデータを出力する復調手段とを備
え、3本以上の伝送路を用い、そのうちの1本の伝送路
の電位の変化による伝送データとしてシリアルディジタ
ルデータとクロックを同時に伝送することを特徴とする
ものである。
【0026】また、第9の発明に係るシリアルディジタ
ルデータの伝送装置は、3本以上の電線による伝送路
と、上記伝送路が接続される3個以上の出力端子を有
し、データ入力端子に供給されるシリアルディジタルデ
ータに応じて、各出力端子に接続された伝送路のうちの
2本の伝送路の電位を、クロック入力端子に供給される
クロックに同期して交換することにより、シリアルディ
ジタルデータとクロックを出力端子から同時に出力する
変調手段と、上記伝送路に接続される3個以上の入力端
子を有し、各入力端子に接続された各伝送路のうちの2
本の伝送路の電位の交換を検出してクロックとシリアル
ディジタルデータを再生して、クロック出力端子から再
生クロックを出力するとともに、データ出力端子から再
生シリアルディジタルデータを出力する復調手段とを備
え、3本以上の伝送路を用い、そのうちの2本の伝送路
の電位の交換による伝送データとしてシリアルディジタ
ルデータとクロックを同時に伝送することを特徴とする
ものである。
ルデータの伝送装置は、3本以上の電線による伝送路
と、上記伝送路が接続される3個以上の出力端子を有
し、データ入力端子に供給されるシリアルディジタルデ
ータに応じて、各出力端子に接続された伝送路のうちの
2本の伝送路の電位を、クロック入力端子に供給される
クロックに同期して交換することにより、シリアルディ
ジタルデータとクロックを出力端子から同時に出力する
変調手段と、上記伝送路に接続される3個以上の入力端
子を有し、各入力端子に接続された各伝送路のうちの2
本の伝送路の電位の交換を検出してクロックとシリアル
ディジタルデータを再生して、クロック出力端子から再
生クロックを出力するとともに、データ出力端子から再
生シリアルディジタルデータを出力する復調手段とを備
え、3本以上の伝送路を用い、そのうちの2本の伝送路
の電位の交換による伝送データとしてシリアルディジタ
ルデータとクロックを同時に伝送することを特徴とする
ものである。
【0027】また、第10の発明に係るシリアルディジ
タルデータの伝送装置は、第9の発明に係るシリアルデ
ィジタルデータの伝送装置であって、定常状態における
各伝送路の電位を全て異ならせ、そのうちの電位の近い
2本の伝送路の電位を交換することにより、シリアルデ
ィジタルデータとクロックを同時に伝送することを特徴
とするものである。
タルデータの伝送装置は、第9の発明に係るシリアルデ
ィジタルデータの伝送装置であって、定常状態における
各伝送路の電位を全て異ならせ、そのうちの電位の近い
2本の伝送路の電位を交換することにより、シリアルデ
ィジタルデータとクロックを同時に伝送することを特徴
とするものである。
【0028】また、第11の発明に係るシリアルディジ
タルデータの伝送装置は、第9の発明又は第10の発明
に係るシリアルディジタルデータの伝送装置であって、
特定の電位を持つ伝送路の回転方向でディジタルデータ
を表現して、シリアルディジタルデータとクロックを同
時に伝送することを特徴とするものである。
タルデータの伝送装置は、第9の発明又は第10の発明
に係るシリアルディジタルデータの伝送装置であって、
特定の電位を持つ伝送路の回転方向でディジタルデータ
を表現して、シリアルディジタルデータとクロックを同
時に伝送することを特徴とするものである。
【0029】
【作用】第1の発明に係るシリアルディジタルデータの
伝送方法では、3本以上の伝送路の1本の伝送路の電位
の変化によってシリアルディジタルデータとクロックを
同時に伝送する。
伝送方法では、3本以上の伝送路の1本の伝送路の電位
の変化によってシリアルディジタルデータとクロックを
同時に伝送する。
【0030】また、第2の発明に係るシリアルディジタ
ルデータの伝送方法では、第1の発明に係るシリアルデ
ィジタルデータの伝送方法において、電位が変化する伝
送路の回転方向でディジタルデータを表現して、シリア
ルディジタルデータとクロックを同時に伝送する。
ルデータの伝送方法では、第1の発明に係るシリアルデ
ィジタルデータの伝送方法において、電位が変化する伝
送路の回転方向でディジタルデータを表現して、シリア
ルディジタルデータとクロックを同時に伝送する。
【0031】また、第3の発明に係るシリアルディジタ
ルデータの伝送方法では、第2の発明に係るシリアルデ
ィジタルデータの伝送方法において、電位が変化する伝
送路の回転方向の反転の有無でディジタルデータを表現
して、シリアルディジタルデータとクロックを同時に伝
送する。
ルデータの伝送方法では、第2の発明に係るシリアルデ
ィジタルデータの伝送方法において、電位が変化する伝
送路の回転方向の反転の有無でディジタルデータを表現
して、シリアルディジタルデータとクロックを同時に伝
送する。
【0032】また、第4の発明に係るシリアルディジタ
ルデータの伝送方法では、3本以上の伝送路の2本の伝
送路の電位の変化によってシリアルディジタルデータと
クロックを同時に伝送する。
ルデータの伝送方法では、3本以上の伝送路の2本の伝
送路の電位の変化によってシリアルディジタルデータと
クロックを同時に伝送する。
【0033】また、第5の発明に係るシリアルディジタ
ルデータの伝送方法では、第4の発明に係るシリアルデ
ィジタルデータの伝送方法において、定常状態における
各伝送路の電位を異ならせ、そのうちの電位の近い伝送
路の電位を交換することにより、シリアルディジタルデ
ータとクロックを同時に伝送する。
ルデータの伝送方法では、第4の発明に係るシリアルデ
ィジタルデータの伝送方法において、定常状態における
各伝送路の電位を異ならせ、そのうちの電位の近い伝送
路の電位を交換することにより、シリアルディジタルデ
ータとクロックを同時に伝送する。
【0034】また、第6の発明に係るシリアルディジタ
ルデータの伝送方法では、第4又は第5の発明に係るシ
リアルディジタルデータの伝送方法において、特定の電
位を持つ伝送路の回転方向でディジタルデータを表現し
て、シリアルディジタルデータとクロックを同時に伝送
する。
ルデータの伝送方法では、第4又は第5の発明に係るシ
リアルディジタルデータの伝送方法において、特定の電
位を持つ伝送路の回転方向でディジタルデータを表現し
て、シリアルディジタルデータとクロックを同時に伝送
する。
【0035】また、第7の発明に係るシリアルディジタ
ルデータの伝送方法では、第6の発明に係るシリアルデ
ィジタルデータの伝送方法において、電位が変化する伝
送路の回転方向の反転の有無でディジタルデータを表現
して、シリアルディジタルデータとクロックを同時に伝
送する。
ルデータの伝送方法では、第6の発明に係るシリアルデ
ィジタルデータの伝送方法において、電位が変化する伝
送路の回転方向の反転の有無でディジタルデータを表現
して、シリアルディジタルデータとクロックを同時に伝
送する。
【0036】さらに、第8の発明に係るシリアルディジ
タルデータの伝送装置では、変調手段により、3本以上
の電線による伝送路のうちの1本の伝送路の電位をクロ
ックに同期して変化させ、電位が変化する伝送路の回転
方向でシリアルディジタルデータを表現して、シリアル
ディジタルデータとクロックを同時に伝送し、受信側の
復調手段おいて、各伝送路の電位の変化を検出してクロ
ックを再生するとともに、電位が変化する伝送路の回転
方向を検出してシリアルディジタルデータを再生する。
タルデータの伝送装置では、変調手段により、3本以上
の電線による伝送路のうちの1本の伝送路の電位をクロ
ックに同期して変化させ、電位が変化する伝送路の回転
方向でシリアルディジタルデータを表現して、シリアル
ディジタルデータとクロックを同時に伝送し、受信側の
復調手段おいて、各伝送路の電位の変化を検出してクロ
ックを再生するとともに、電位が変化する伝送路の回転
方向を検出してシリアルディジタルデータを再生する。
【0037】また、第9の発明に係るシリアルディジタ
ルデータの伝送装置では、変調手段により、3本以上の
電線による伝送路とのうちの2本の伝送路の電位を、シ
リアルディジタルデータに応じてクロックに同期して交
換することにより、シリアルディジタルデータとクロッ
クを同時に伝送し、受信側の復調手段おいて、各伝送路
のうちの2本の伝送路の電位の交換を検出してクロック
とシリアルディジタルデータを再生する。
ルデータの伝送装置では、変調手段により、3本以上の
電線による伝送路とのうちの2本の伝送路の電位を、シ
リアルディジタルデータに応じてクロックに同期して交
換することにより、シリアルディジタルデータとクロッ
クを同時に伝送し、受信側の復調手段おいて、各伝送路
のうちの2本の伝送路の電位の交換を検出してクロック
とシリアルディジタルデータを再生する。
【0038】また、第10の発明に係るシリアルディジ
タルデータの伝送装置は、第9の発明に係るシリアルデ
ィジタルデータの伝送装置において、定常状態における
各伝送路の電位を全て異ならせ、そのうちの電位の近い
2本の伝送路の電位を交換することにより、シリアルデ
ィジタルデータとクロックを同時に伝送する。
タルデータの伝送装置は、第9の発明に係るシリアルデ
ィジタルデータの伝送装置において、定常状態における
各伝送路の電位を全て異ならせ、そのうちの電位の近い
2本の伝送路の電位を交換することにより、シリアルデ
ィジタルデータとクロックを同時に伝送する。
【0039】また、第11の発明に係るシリアルディジ
タルデータの伝送装置は、第9の発明又は第10の発明
に係るシリアルディジタルデータの伝送装置において、
特定の電位を持つ伝送路の回転方向でディジタルデータ
を表現して、シリアルディジタルデータとクロックを同
時に伝送する。
タルデータの伝送装置は、第9の発明又は第10の発明
に係るシリアルディジタルデータの伝送装置において、
特定の電位を持つ伝送路の回転方向でディジタルデータ
を表現して、シリアルディジタルデータとクロックを同
時に伝送する。
【0040】
【実施例】以下、本発明に係るシリアルディジタルデー
タの伝送方法及び伝送装置の実施例について図面を参照
して詳細に説明する。
タの伝送方法及び伝送装置の実施例について図面を参照
して詳細に説明する。
【0041】本発明に係るシリアルディジタルデータの
伝送方法は、例えば図1に示すような構成の伝送装置に
より実施される。
伝送方法は、例えば図1に示すような構成の伝送装置に
より実施される。
【0042】図1に示すシリアルディジタルデータの伝
送装置は、3本撚り電線からなる伝送路20u ,20v
,20w を介して変調器10と復調器30を接続して
なる。
送装置は、3本撚り電線からなる伝送路20u ,20v
,20w を介して変調器10と復調器30を接続して
なる。
【0043】この伝送装置は、クロック入力端子10c
に供給されるクロックCi とデータ入力端子10d に供
給されるシリアルディジタルデータDi を変調器10に
より本発明に係るシリアルディジタルデータの伝送方法
に従った伝送データOu ,Ov ,Ow に変換して3本の
伝送路20u ,20v ,20w を介して長距離伝送を行
い、復調器30により伝送データOu ,Ov ,Ow をク
ロックCo とシリアルディジタルデータDo に戻して、
クロック出力端子30c に再生クロックCo を得るとと
もにデータ出力端子30d に再生クロックDo を得るよ
うにしたものである。
に供給されるクロックCi とデータ入力端子10d に供
給されるシリアルディジタルデータDi を変調器10に
より本発明に係るシリアルディジタルデータの伝送方法
に従った伝送データOu ,Ov ,Ow に変換して3本の
伝送路20u ,20v ,20w を介して長距離伝送を行
い、復調器30により伝送データOu ,Ov ,Ow をク
ロックCo とシリアルディジタルデータDo に戻して、
クロック出力端子30c に再生クロックCo を得るとと
もにデータ出力端子30d に再生クロックDo を得るよ
うにしたものである。
【0044】上記変調器10は、上記伝送路20u ,2
0v ,20w が接続された3個の出力端子10u ,10
v ,10w を有し、データ入力端子10d に供給される
シリアルディジタルデータDi に応じて、各出力端子1
0u ,10v ,10w うちの1つの出力端子の電位をク
ロック入力端子10c に供給されるクロックCi に同期
して変化させることにより、上記クロックCi とシリア
ルディジタルデータDi を伝送データOu ,Ov ,Ow
に変換する。
0v ,20w が接続された3個の出力端子10u ,10
v ,10w を有し、データ入力端子10d に供給される
シリアルディジタルデータDi に応じて、各出力端子1
0u ,10v ,10w うちの1つの出力端子の電位をク
ロック入力端子10c に供給されるクロックCi に同期
して変化させることにより、上記クロックCi とシリア
ルディジタルデータDi を伝送データOu ,Ov ,Ow
に変換する。
【0045】この変調器10は、例えば図2に示すよう
に構成される。
に構成される。
【0046】この図2に示す変調器10は、クロックC
i がクロック入力端子10c を介して各クロック入力端
に供給される3個のDフリップフロップ11u ,11v
,11w と、シリアルディジタルデータDi がデータ
入力端子10d を介して供給されるとともに上記各Dフ
リップフロップ11u ,11v ,11w によるラッチ出
力データDFu ,DFv ,DFw が供給される変調論理
回路12とにより、状態番号1から状態番号6までの6
種類の出力状態をとり、6を法とする剰余環をなすステ
ートマシンとして構成され、上記変調論理回路12によ
り生成した伝送データOu ,Ov ,Ow を上記各Dフリ
ップフロップ11u ,11v ,11w によりラッチし
て、各出力端子10u ,10v ,10w を介して出力す
るようになっている。
i がクロック入力端子10c を介して各クロック入力端
に供給される3個のDフリップフロップ11u ,11v
,11w と、シリアルディジタルデータDi がデータ
入力端子10d を介して供給されるとともに上記各Dフ
リップフロップ11u ,11v ,11w によるラッチ出
力データDFu ,DFv ,DFw が供給される変調論理
回路12とにより、状態番号1から状態番号6までの6
種類の出力状態をとり、6を法とする剰余環をなすステ
ートマシンとして構成され、上記変調論理回路12によ
り生成した伝送データOu ,Ov ,Ow を上記各Dフリ
ップフロップ11u ,11v ,11w によりラッチし
て、各出力端子10u ,10v ,10w を介して出力す
るようになっている。
【0047】上記変調論理回路12は、データ入力端子
10d に現在供給されているシリアルディジタルデータ
Di と、上記Dフリップフロップ11u ,11v ,11
w によりラッチされている現在の伝送データDFu ,D
Fv ,DFw とから、1クロック後の伝送データOu ,
Ov ,Ow を生成するもので、表1に示す真理表に従っ
た動作を行う。
10d に現在供給されているシリアルディジタルデータ
Di と、上記Dフリップフロップ11u ,11v ,11
w によりラッチされている現在の伝送データDFu ,D
Fv ,DFw とから、1クロック後の伝送データOu ,
Ov ,Ow を生成するもので、表1に示す真理表に従っ
た動作を行う。
【0048】
【表1】
【0049】また、上記Dフリップフロップ11u ,1
1v ,11w は、上記変調論理回路12が出力する伝送
データOu ,Ov ,Ow について、クロック入力端子1
0cからのクロックCi に同期したラッチ動作を行い、
そのラッチ出力として現在の伝送データ現在の伝送デー
タDFu ,DFv ,DFw 上記変調論理回路12に供給
するととも出力端子10u ,10v ,10w を介して出
力する。
1v ,11w は、上記変調論理回路12が出力する伝送
データOu ,Ov ,Ow について、クロック入力端子1
0cからのクロックCi に同期したラッチ動作を行い、
そのラッチ出力として現在の伝送データ現在の伝送デー
タDFu ,DFv ,DFw 上記変調論理回路12に供給
するととも出力端子10u ,10v ,10w を介して出
力する。
【0050】すなわち、この変調器10は、データ入力
端子10d に供給されたシリアルディジタルデータDi
が論理「H」のときには、表2の状態遷移表に示すよう
に、クロックCi が立ち上がる毎に1ずつ状態番号が減
り、図3に示すように、左回り方向の電位の変化として
シリアルディジタルデータDi の論理「H」を表した伝
送データOu ,Ov ,Ow を各出力端子10u ,10v
,10w から出力する。
端子10d に供給されたシリアルディジタルデータDi
が論理「H」のときには、表2の状態遷移表に示すよう
に、クロックCi が立ち上がる毎に1ずつ状態番号が減
り、図3に示すように、左回り方向の電位の変化として
シリアルディジタルデータDi の論理「H」を表した伝
送データOu ,Ov ,Ow を各出力端子10u ,10v
,10w から出力する。
【0051】
【表2】
【0052】また、この変調器10は、データ入力端子
10d に供給されたシリアルディジタルデータDi が論
理「L」のときには、表3の状態遷移表に示すように、
クロックCi が立ち上がる毎に1ずつ状態番号が増え、
図3に示すように、右回り方向の電位の変化としてシリ
アルディジタルデータDi の論理「L」を表した伝送デ
ータOu ,Ov ,Ow を各出力端子10u ,10v ,1
0w から出力する。
10d に供給されたシリアルディジタルデータDi が論
理「L」のときには、表3の状態遷移表に示すように、
クロックCi が立ち上がる毎に1ずつ状態番号が増え、
図3に示すように、右回り方向の電位の変化としてシリ
アルディジタルデータDi の論理「L」を表した伝送デ
ータOu ,Ov ,Ow を各出力端子10u ,10v ,1
0w から出力する。
【0053】
【表3】
【0054】このような構成の変調器10では、例えば
図4に示すように、クロックCi に同期したシリアルデ
ィジタルデータDi について、図5に示すように、各伝
送路20u ,20v ,20w のうちの1本の伝送路の電
位を上記クロックCi に同期して変化させ、電位が変化
する伝送路の回転方向で上記シリアルディジタルデータ
Di を表現した伝送データOu ,Ov ,Ow を生成する
ことになる。
図4に示すように、クロックCi に同期したシリアルデ
ィジタルデータDi について、図5に示すように、各伝
送路20u ,20v ,20w のうちの1本の伝送路の電
位を上記クロックCi に同期して変化させ、電位が変化
する伝送路の回転方向で上記シリアルディジタルデータ
Di を表現した伝送データOu ,Ov ,Ow を生成する
ことになる。
【0055】また、上記復調器30は、上記伝送路20
u ,20v ,20w に接続された3個の入力端子20u
,20v ,20w を有し、各入力端子30u ,30v
,30w の電位の変化として上記変調器10からの例
えば図6に示すような伝送データIu ,Iv ,Iw を検
出し、この伝送データIu ,Iv ,Iw から図7に示す
ようなクロックCo とシリアルディジタルデータDo を
再生するものである。
u ,20v ,20w に接続された3個の入力端子20u
,20v ,20w を有し、各入力端子30u ,30v
,30w の電位の変化として上記変調器10からの例
えば図6に示すような伝送データIu ,Iv ,Iw を検
出し、この伝送データIu ,Iv ,Iw から図7に示す
ようなクロックCo とシリアルディジタルデータDo を
再生するものである。
【0056】この復調器30は、上記変調器10の変調
動作に対応して、表4の状態遷移表に示すような復調動
作を行うもので、例えば図8に示すように構成される。
動作に対応して、表4の状態遷移表に示すような復調動
作を行うもので、例えば図8に示すように構成される。
【0057】
【表4】
【0058】この図8に示す復調器30は、伝送データ
Iu ,Iv ,Iw が入力端子30u,30v ,30w を
介して入力されるクロック再生回路31と、上記伝送デ
ータIu ,Iv ,Iw が各データ入力端に供給される3
個のフリップフロップ35u,35v ,35w と、上記
各フリップフロップ35u ,35v ,35w のラッチ出
力データQMu ,QMv ,QMw が各データ入力端に供
給される3個のフリップフロップ36u ,36v ,36
w と、上記各フリップフロップ35u ,35v,35w
のラッチ出力データQMu ,QMv ,QMw と上記各フ
リップフロップ36u ,36v ,36w のラッチ出力デ
ータQLu ,QLv ,QLw が供給される復調論理回路
37とから成る。
Iu ,Iv ,Iw が入力端子30u,30v ,30w を
介して入力されるクロック再生回路31と、上記伝送デ
ータIu ,Iv ,Iw が各データ入力端に供給される3
個のフリップフロップ35u,35v ,35w と、上記
各フリップフロップ35u ,35v ,35w のラッチ出
力データQMu ,QMv ,QMw が各データ入力端に供
給される3個のフリップフロップ36u ,36v ,36
w と、上記各フリップフロップ35u ,35v,35w
のラッチ出力データQMu ,QMv ,QMw と上記各フ
リップフロップ36u ,36v ,36w のラッチ出力デ
ータQLu ,QLv ,QLw が供給される復調論理回路
37とから成る。
【0059】上記クロック再生回路31は、表5に示す
真理値表に従って入力データIu ,Iv ,Iw の状態に
応じた論理値を出力するクロック復調論理回路32と、
このクロック復調論理回路32の出力を微分してクロッ
クの変化を取り出す微分回路33と、上記微分回路33
による微分出力の立ち上がりエッジパルスを再生クロッ
クCo として取り出す絶対値回路34とから構成されて
いる。
真理値表に従って入力データIu ,Iv ,Iw の状態に
応じた論理値を出力するクロック復調論理回路32と、
このクロック復調論理回路32の出力を微分してクロッ
クの変化を取り出す微分回路33と、上記微分回路33
による微分出力の立ち上がりエッジパルスを再生クロッ
クCo として取り出す絶対値回路34とから構成されて
いる。
【0060】
【表5】
【0061】そして、このクロック再生回路31により
上記入力データIu ,Iv ,Iw から再生された再生ク
ロックCo は、上記各フリップフロップ35u ,35v
,35w ,36u ,36v ,36w の各クロック入力
端に供給されるとともに、クロック出力端子30c を介
して出力される。
上記入力データIu ,Iv ,Iw から再生された再生ク
ロックCo は、上記各フリップフロップ35u ,35v
,35w ,36u ,36v ,36w の各クロック入力
端に供給されるとともに、クロック出力端子30c を介
して出力される。
【0062】また、上記各フリップフロップ35u ,3
5v ,35w は、上記再生クロックCo に同期したラッ
チ動作を行い、上記各入力端子30u ,30v ,30w
を介して入力された現在の伝送データIu ,Iv ,Iw
を1クロック期間保持する。そして、これらのフリップ
フロップ35u ,35v ,35w のラッチ出力データQ
Mu ,QMv ,QMw は、上記各フリップフロップ36
u ,36v ,36w の各データ入力端に供給されるとと
もに、上記復調論理回路27に供給される。
5v ,35w は、上記再生クロックCo に同期したラッ
チ動作を行い、上記各入力端子30u ,30v ,30w
を介して入力された現在の伝送データIu ,Iv ,Iw
を1クロック期間保持する。そして、これらのフリップ
フロップ35u ,35v ,35w のラッチ出力データQ
Mu ,QMv ,QMw は、上記各フリップフロップ36
u ,36v ,36w の各データ入力端に供給されるとと
もに、上記復調論理回路27に供給される。
【0063】さらに、上記各フリップフロップ36u ,
36v ,36w は、上記再生クロックCo に同期したラ
ッチ動作を行い、上記各フリップフロップ25u ,25
v ,35w のラッチ出力データQMu ,QMv ,QMw
をさらに1クロック期間保持する。そして、これらのフ
リップフロップ36u ,36v ,36w のラッチ出力デ
ータQLu ,QLv ,QLw は、上記復調論理回路37
に供給される。
36v ,36w は、上記再生クロックCo に同期したラ
ッチ動作を行い、上記各フリップフロップ25u ,25
v ,35w のラッチ出力データQMu ,QMv ,QMw
をさらに1クロック期間保持する。そして、これらのフ
リップフロップ36u ,36v ,36w のラッチ出力デ
ータQLu ,QLv ,QLw は、上記復調論理回路37
に供給される。
【0064】そして、上記復調論理回路37は、表6に
示す真理値表に示すように、上記各フリップフロップ3
5u ,35v ,35w のラッチ出力データQMu ,QM
v ,QMw すなわち現在の入力伝送データと上記各フリ
ップフロップ36u ,36v,36w のラッチ出力デー
タQLu ,QLv ,QLw すなわち1クロック前の入力
伝送データを比較することにより、シリアルディジタル
データを再生してデータ出力端子30d から出力する。
示す真理値表に示すように、上記各フリップフロップ3
5u ,35v ,35w のラッチ出力データQMu ,QM
v ,QMw すなわち現在の入力伝送データと上記各フリ
ップフロップ36u ,36v,36w のラッチ出力デー
タQLu ,QLv ,QLw すなわち1クロック前の入力
伝送データを比較することにより、シリアルディジタル
データを再生してデータ出力端子30d から出力する。
【0065】
【表6】
【0066】なお、上記表6において、Xは出力データ
が論理「H」又は「L」であることを示している。
が論理「H」又は「L」であることを示している。
【0067】このような構成のシリアルディジタルデー
タの伝送装置では、電位が変化する伝送路の回転方向で
ディジタルデータを表現して、3本撚り電線からなる伝
送路20u ,20v ,20w を介してシリアルディジタ
ルデータとクロックを同時に伝送することができる。こ
れにより、受信側においてクロックを簡単な回路で再生
することができ、また、通信速度の可変幅を大きくする
ことができる。さらに、クロックとクロックの間にデー
タが変化する方式ではないので、大きなジッタ余裕を確
保することができる。
タの伝送装置では、電位が変化する伝送路の回転方向で
ディジタルデータを表現して、3本撚り電線からなる伝
送路20u ,20v ,20w を介してシリアルディジタ
ルデータとクロックを同時に伝送することができる。こ
れにより、受信側においてクロックを簡単な回路で再生
することができ、また、通信速度の可変幅を大きくする
ことができる。さらに、クロックとクロックの間にデー
タが変化する方式ではないので、大きなジッタ余裕を確
保することができる。
【0068】なお、この実施例では、電位が変化する伝
送路の回転方向でディジタルデータを表現して、シリア
ルディジタルデータとクロックを3本撚り電線からなる
伝送路20u ,20v ,20w を介して同時に伝送した
が、原理的に1本の伝送路の電位の変化によってシリア
ルディジタルデータとクロックを同時に伝送すれば良
く、また、3本以上の電線からなる伝送路を介してシリ
アルディジタルデータとクロックを同時に伝送すること
ができる。
送路の回転方向でディジタルデータを表現して、シリア
ルディジタルデータとクロックを3本撚り電線からなる
伝送路20u ,20v ,20w を介して同時に伝送した
が、原理的に1本の伝送路の電位の変化によってシリア
ルディジタルデータとクロックを同時に伝送すれば良
く、また、3本以上の電線からなる伝送路を介してシリ
アルディジタルデータとクロックを同時に伝送すること
ができる。
【0069】また、本発明に係るシリアルディジタルデ
ータの伝送方法は、例えば図9に示すような構成の伝送
装置により実施される。
ータの伝送方法は、例えば図9に示すような構成の伝送
装置により実施される。
【0070】図9に示すシリアルディジタルデータの伝
送装置は、変調器40の各出力端子40u ,40v ,4
0w を差動ドライバ回路50を介して3本撚り電線から
なる伝送路60r ,60s ,60t の各一端に接続する
とともに、上記各伝送路60r ,60s ,60t の各他
端を差動レシーバ回路70を介して復調器80の各入力
端子80u ,80v ,80w に接続してなる。
送装置は、変調器40の各出力端子40u ,40v ,4
0w を差動ドライバ回路50を介して3本撚り電線から
なる伝送路60r ,60s ,60t の各一端に接続する
とともに、上記各伝送路60r ,60s ,60t の各他
端を差動レシーバ回路70を介して復調器80の各入力
端子80u ,80v ,80w に接続してなる。
【0071】この伝送装置は、クロック入力端子40c
に供給されるクロックCi とデータ入力端子30d に供
給されるシリアルディジタルデータDi を変調器40と
差動ドライバ回路50により本発明に係るシリアルディ
ジタルデータの伝送方法に従った伝送データOr ,Os
,Ot に変換して3本の伝送路60r ,60s ,60t
を介して長距離伝送を行い、差動レシーバ回路70と
復調器80により伝送データOr ,Os ,Ot をクロッ
クCo とシリアルディジタルデータDo に戻して、クロ
ック出力端子80c に再生クロックCo を得るとともに
データ出力端子80d に再生クロックDo を得るように
したものである。
に供給されるクロックCi とデータ入力端子30d に供
給されるシリアルディジタルデータDi を変調器40と
差動ドライバ回路50により本発明に係るシリアルディ
ジタルデータの伝送方法に従った伝送データOr ,Os
,Ot に変換して3本の伝送路60r ,60s ,60t
を介して長距離伝送を行い、差動レシーバ回路70と
復調器80により伝送データOr ,Os ,Ot をクロッ
クCo とシリアルディジタルデータDo に戻して、クロ
ック出力端子80c に再生クロックCo を得るとともに
データ出力端子80d に再生クロックDo を得るように
したものである。
【0072】上記変調器40は、3本の伝送路のうちの
1本の伝送路の電位の変化による伝送データに変換する
変調動作を行うもので、上述の第1の実施例における変
調器10と同じ構成とすることににより、クロックCi
に同期したシリアルディジタルデータDi を電位が変化
する伝送路の回転方向で表現した伝送データOu ,Ov
,Ow を生成する。
1本の伝送路の電位の変化による伝送データに変換する
変調動作を行うもので、上述の第1の実施例における変
調器10と同じ構成とすることににより、クロックCi
に同期したシリアルディジタルデータDi を電位が変化
する伝送路の回転方向で表現した伝送データOu ,Ov
,Ow を生成する。
【0073】また、上記差動ドライバ回路50は、上記
変調器40により生成された1本の伝送路の電位の変化
による伝送データを電位の交換による伝送データに変換
する動作を行うもので、上記変調器40により生成した
例えば図10に示すような伝送データOu ,Ov ,Ow
を図11に示すような伝送データOr ,Os ,Ot に変
換する。
変調器40により生成された1本の伝送路の電位の変化
による伝送データを電位の交換による伝送データに変換
する動作を行うもので、上記変調器40により生成した
例えば図10に示すような伝送データOu ,Ov ,Ow
を図11に示すような伝送データOr ,Os ,Ot に変
換する。
【0074】この差動ドライバ回路50は、例えば図1
2に示すように、3個の差動ラインドライバ51u ,5
1v ,51w と、6個の抵抗器52uv,52uw,52v
u,52vw,52wu,52wvを備え、各差動ラインドラ
イバ51u ,51v ,51w のうちの1の差動ラインド
ライバの正のドライバ出力端と他の1の差動ラインドラ
イバの負のドライバ出力端とがそれぞれ抵抗器を介して
出力端子50r ,50s,50t に接続されてなる。
2に示すように、3個の差動ラインドライバ51u ,5
1v ,51w と、6個の抵抗器52uv,52uw,52v
u,52vw,52wu,52wvを備え、各差動ラインドラ
イバ51u ,51v ,51w のうちの1の差動ラインド
ライバの正のドライバ出力端と他の1の差動ラインドラ
イバの負のドライバ出力端とがそれぞれ抵抗器を介して
出力端子50r ,50s,50t に接続されてなる。
【0075】このような構成の差動ドライバ回路50
は、上記変調器40により生成した伝送データOu ,O
v ,Ow を表7に示す真理値表に従って伝送データOr
,Os,Ot に変換する。
は、上記変調器40により生成した伝送データOu ,O
v ,Ow を表7に示す真理値表に従って伝送データOr
,Os,Ot に変換する。
【0076】
【表7】
【0077】ここで、上記表7の真理値表には、1の出
力端子に抵抗器を介して接続された2個のドライバの出
力がともに高電位の場合を電位+とし、2個のドライバ
の出力が互いに異なる電位の場合を電位0とし、2個の
ドライバの出力がともに低電位の場合を電位−として、
出力の伝送データOr ,Os ,Ot を表してある。
力端子に抵抗器を介して接続された2個のドライバの出
力がともに高電位の場合を電位+とし、2個のドライバ
の出力が互いに異なる電位の場合を電位0とし、2個の
ドライバの出力がともに低電位の場合を電位−として、
出力の伝送データOr ,Os ,Ot を表してある。
【0078】上記変調器30により生成した伝送データ
Ou ,Ov ,Ow を上記差動ドライバ回路50により表
7の真理値表に従って伝送データOr ,Os ,Ot に変
換するようにしたこの実施例の伝送装置では、表8に上
記変調器40及び差動ドライバ回路50の状態遷移表を
示してあるように、データ入力端子40d に供給された
シリアルディジタルデータDi が論理「H」のときに
は、クロック入力端子40c に供給されるクロックCi
が立ち上がる毎に1ずつ状態番号が減り、図13に示す
ように、左回り方向の特定電位(0レベル)の変化とし
てシリアルディジタルデータDi の論理「H」を表した
伝送データOr ,Os ,Ot を各出力端子50r ,50
s ,50t から出力する。また、上記シリアルディジタ
ルデータDi が論理「L」のときには、クロックCi が
立ち上がる毎に1ずつ状態番号が増え、図13に示すよ
うに、右回り方向の特定電位(0レベル)の変化として
シリアルディジタルデータDi の論理「L」を表した伝
送データOr ,Os ,Ot を各出力端子50r ,50s
,50t から出力する。
Ou ,Ov ,Ow を上記差動ドライバ回路50により表
7の真理値表に従って伝送データOr ,Os ,Ot に変
換するようにしたこの実施例の伝送装置では、表8に上
記変調器40及び差動ドライバ回路50の状態遷移表を
示してあるように、データ入力端子40d に供給された
シリアルディジタルデータDi が論理「H」のときに
は、クロック入力端子40c に供給されるクロックCi
が立ち上がる毎に1ずつ状態番号が減り、図13に示す
ように、左回り方向の特定電位(0レベル)の変化とし
てシリアルディジタルデータDi の論理「H」を表した
伝送データOr ,Os ,Ot を各出力端子50r ,50
s ,50t から出力する。また、上記シリアルディジタ
ルデータDi が論理「L」のときには、クロックCi が
立ち上がる毎に1ずつ状態番号が増え、図13に示すよ
うに、右回り方向の特定電位(0レベル)の変化として
シリアルディジタルデータDi の論理「L」を表した伝
送データOr ,Os ,Ot を各出力端子50r ,50s
,50t から出力する。
【0079】
【表8】
【0080】なお、上記図13には、3本の伝送路60
r ,60s ,60t に出力される伝送データOr ,Os
,Ot の電位の状態(●は+レベルを示し、◎は0レ
ベルを示し、○は−レベルを示す)が状態番号順に示し
てある。
r ,60s ,60t に出力される伝送データOr ,Os
,Ot の電位の状態(●は+レベルを示し、◎は0レ
ベルを示し、○は−レベルを示す)が状態番号順に示し
てある。
【0081】また、上記差動レシーバ回路70は、上記
伝送路60r ,60s ,60t に接続された3個の入力
端子70r ,70s ,70t を有し、上記差動ドライバ
回路50から上記伝送路60r ,60s ,60t を介し
て上記各入力端子70r ,70s ,70t に伝送されて
くる例えば図14に示すような波形の電位の交換による
伝送データIr ,Is ,It を検出し、この伝送データ
Ir ,Is ,It を図15に示すような電位の変化によ
る伝送データIu ,Iv ,Iw に変換するものである。
伝送路60r ,60s ,60t に接続された3個の入力
端子70r ,70s ,70t を有し、上記差動ドライバ
回路50から上記伝送路60r ,60s ,60t を介し
て上記各入力端子70r ,70s ,70t に伝送されて
くる例えば図14に示すような波形の電位の交換による
伝送データIr ,Is ,It を検出し、この伝送データ
Ir ,Is ,It を図15に示すような電位の変化によ
る伝送データIu ,Iv ,Iw に変換するものである。
【0082】この差動レシーバ回路70は、例えば図1
6に示すように、上記伝送路60r,60s ,60t の
インピーダンス整合をとるために上記各入力端子70r
,70s ,70t 間に△接続された3個の終端抵抗器
71rs,71st,71trと、上記終端抵抗器71rs,7
1st,71trの各端子電圧を入力とする3個の電圧比較
器72u ,72v ,72w とを備え、上記伝送データI
r ,Is ,It に対して表9の真理値表に示す論理値の
伝送データIu ,Iv ,Iw を出力するように構成され
る。
6に示すように、上記伝送路60r,60s ,60t の
インピーダンス整合をとるために上記各入力端子70r
,70s ,70t 間に△接続された3個の終端抵抗器
71rs,71st,71trと、上記終端抵抗器71rs,7
1st,71trの各端子電圧を入力とする3個の電圧比較
器72u ,72v ,72w とを備え、上記伝送データI
r ,Is ,It に対して表9の真理値表に示す論理値の
伝送データIu ,Iv ,Iw を出力するように構成され
る。
【0083】
【表9】
【0084】さらに、上記復調器80は、上記差動レシ
ーバ回路70により得られた電位の変化による伝送デー
タIu ,Iv ,Iw について、上記変調器30の変調動
作に対応した復調動作を行うもので、上述の第1の実施
例における復調器20と同じ構成とされている。
ーバ回路70により得られた電位の変化による伝送デー
タIu ,Iv ,Iw について、上記変調器30の変調動
作に対応した復調動作を行うもので、上述の第1の実施
例における復調器20と同じ構成とされている。
【0085】この復調器80は、表10の状態遷移表に
示すような復調動作を行うことにより、上記伝送データ
Iu ,Iv ,Iw から図17に示すようなクロックCo
とシリアルディジタルデータDo を再生し、再生クロッ
クCo をクロック出力端子80c から出力し、また、再
生シリアルディジタルデータDo をデータ出力端子80
d から出力する。
示すような復調動作を行うことにより、上記伝送データ
Iu ,Iv ,Iw から図17に示すようなクロックCo
とシリアルディジタルデータDo を再生し、再生クロッ
クCo をクロック出力端子80c から出力し、また、再
生シリアルディジタルデータDo をデータ出力端子80
d から出力する。
【0086】
【表10】
【0087】このような構成のシリアルディジタルデー
タの伝送装置では、3本の伝送路60r ,60s ,60
t のうちの2本の伝送路の電位の変化によってシリアル
ディジタルデータとクロックを同時に伝送することがで
きる。これにより、受信側においてクロックを簡単な回
路で再生することができ、また、通信速度の可変幅を大
きくすることができる。さらに、クロックとクロックの
間にデータが変化する方式ではないので、大きなジッタ
余裕を確保することができる。
タの伝送装置では、3本の伝送路60r ,60s ,60
t のうちの2本の伝送路の電位の変化によってシリアル
ディジタルデータとクロックを同時に伝送することがで
きる。これにより、受信側においてクロックを簡単な回
路で再生することができ、また、通信速度の可変幅を大
きくすることができる。さらに、クロックとクロックの
間にデータが変化する方式ではないので、大きなジッタ
余裕を確保することができる。
【0088】そして、この実施例の伝送装置のように、
電位の交換によってデータを伝送することにより、全て
の伝送路60r ,60s ,60t の電位の平均を一定に
することできる。これにより、同相ノイズを抑制するた
めフィルタリングを容易に行うことができるようにな
る。
電位の交換によってデータを伝送することにより、全て
の伝送路60r ,60s ,60t の電位の平均を一定に
することできる。これにより、同相ノイズを抑制するた
めフィルタリングを容易に行うことができるようにな
る。
【0089】また、定常状態における各伝送路60r ,
60s ,60t の電位を異ならせ、そのうちの電位の近
い伝送路の電位を交換することにより、シリアルディジ
タルデータとクロックを同時に伝送するようにすれば、
受信に必要な伝送信号の各周波数成分と振幅の積を一定
以下に制限することができる。これにより、高い周波数
の信号の振幅が小さくなり、伝送データの立ち上がり・
立ち下がり時間を長くすることができる。
60s ,60t の電位を異ならせ、そのうちの電位の近
い伝送路の電位を交換することにより、シリアルディジ
タルデータとクロックを同時に伝送するようにすれば、
受信に必要な伝送信号の各周波数成分と振幅の積を一定
以下に制限することができる。これにより、高い周波数
の信号の振幅が小さくなり、伝送データの立ち上がり・
立ち下がり時間を長くすることができる。
【0090】さらに、特定の電位(0レベル)を持つ伝
送路の回転方向でシリアルディジタルデータを表現し
て、シリアルディジタルデータとクロックを同時に伝送
することにより、受信側において基準電位を必要とする
ことなくデータ再生を行うことができる。
送路の回転方向でシリアルディジタルデータを表現し
て、シリアルディジタルデータとクロックを同時に伝送
することにより、受信側において基準電位を必要とする
ことなくデータ再生を行うことができる。
【0091】また、上述の各実施例では、複数の伝送路
の電位の回転方向よりシリアルディジタルデータを表現
して、シリアルディジタルデータとクロックを同時に伝
送するようにしたが、電位の回転方向の反転の有無をデ
ータの論理値に対応させる例えば表11の真理値表に示
すようなコード化を行うコード化器を変調器の前段に設
け、逆コード化器を復調器の後段に設けるようにして、
シリアルディジタルデータを電位の回転方向の反転によ
り表現して、3本の伝送路を介してシリアルディジタル
データとクロックを同時に伝送するようにしてもよい。
このようにすれば、伝送路上の電位の定常的な反転や、
3本の伝送路の接続違いによる異常なデータの出力を避
けることができる。
の電位の回転方向よりシリアルディジタルデータを表現
して、シリアルディジタルデータとクロックを同時に伝
送するようにしたが、電位の回転方向の反転の有無をデ
ータの論理値に対応させる例えば表11の真理値表に示
すようなコード化を行うコード化器を変調器の前段に設
け、逆コード化器を復調器の後段に設けるようにして、
シリアルディジタルデータを電位の回転方向の反転によ
り表現して、3本の伝送路を介してシリアルディジタル
データとクロックを同時に伝送するようにしてもよい。
このようにすれば、伝送路上の電位の定常的な反転や、
3本の伝送路の接続違いによる異常なデータの出力を避
けることができる。
【0092】
【表11】
【0093】なお、上記表11において、(L),
(H)は前回コード化した最後のビットの論理値を示し
ている。
(H)は前回コード化した最後のビットの論理値を示し
ている。
【0094】さらに、この場合、回転方向の反転の連続
回数を制限した例えば表12の真理値表に示すようなコ
ード化をコード化器により行うようにすれば、伝送信号
の最高周波数に対する最低周波数の比を制限することが
でき、これにより、ハイパスフィルタを使用して雑音を
容易に抑制することができるようになる。
回数を制限した例えば表12の真理値表に示すようなコ
ード化をコード化器により行うようにすれば、伝送信号
の最高周波数に対する最低周波数の比を制限することが
でき、これにより、ハイパスフィルタを使用して雑音を
容易に抑制することができるようになる。
【0095】
【表12】
【0096】なお、上記表12は、4ビット入力から5
ビット出力を作成するコード化器の真理値表である。ま
た、上記表12において、(L),(H)は前回コード
化した最後のビットの論理値を示している。
ビット出力を作成するコード化器の真理値表である。ま
た、上記表12において、(L),(H)は前回コード
化した最後のビットの論理値を示している。
【0097】
【発明の効果】第1の発明に係るシリアルディジタルデ
ータの伝送方法では、3本以上の伝送路の1本の伝送路
の電位の変化によってシリアルディジタルデータとクロ
ックを同時に伝送するので、受信側においてクロックを
簡単な回路で再生することができ、また、通信速度の可
変幅を大きくすることができる。さらに、クロックとク
ロックの間にデータが変化する方式ではないので、ジッ
タ余裕が大きい。
ータの伝送方法では、3本以上の伝送路の1本の伝送路
の電位の変化によってシリアルディジタルデータとクロ
ックを同時に伝送するので、受信側においてクロックを
簡単な回路で再生することができ、また、通信速度の可
変幅を大きくすることができる。さらに、クロックとク
ロックの間にデータが変化する方式ではないので、ジッ
タ余裕が大きい。
【0098】また、第2の発明に係るシリアルディジタ
ルデータの伝送方法では、第1の発明に係るシリアルデ
ィジタルデータの伝送方法において、電位が変化する伝
送路の回転方向でディジタルデータを表現して、シリア
ルディジタルデータとクロックを同時に伝送するので、
受信側においてクロックを簡単な回路で再生することが
でき、また、通信速度の可変幅を大きくすることができ
る。さらに、クロックとクロックの間にデータが変化す
る方式ではないので、ジッタ余裕が大きい。
ルデータの伝送方法では、第1の発明に係るシリアルデ
ィジタルデータの伝送方法において、電位が変化する伝
送路の回転方向でディジタルデータを表現して、シリア
ルディジタルデータとクロックを同時に伝送するので、
受信側においてクロックを簡単な回路で再生することが
でき、また、通信速度の可変幅を大きくすることができ
る。さらに、クロックとクロックの間にデータが変化す
る方式ではないので、ジッタ余裕が大きい。
【0099】また、第3の発明に係るシリアルディジタ
ルデータの伝送方法では、第2の発明に係るシリアルデ
ィジタルデータの伝送方法において、電位が変化する伝
送路の回転方向の反転の有無でディジタルデータを表現
して、シリアルディジタルデータとクロックを同時に伝
送することにより、複数の伝送路の接続違いによる異常
なデータの出力を防止することができる。
ルデータの伝送方法では、第2の発明に係るシリアルデ
ィジタルデータの伝送方法において、電位が変化する伝
送路の回転方向の反転の有無でディジタルデータを表現
して、シリアルディジタルデータとクロックを同時に伝
送することにより、複数の伝送路の接続違いによる異常
なデータの出力を防止することができる。
【0100】また、第4の発明に係るシリアルディジタ
ルデータの伝送方法では、3本以上の伝送路の2本の伝
送路の電位の変化によってシリアルディジタルデータと
クロックを同時に伝送するので、受信側においてクロッ
クを簡単な回路で再生することができ、また、通信速度
の可変幅を大きくすることができる。さらに、クロック
とクロックの間にデータが変化する方式ではないので、
ジッタ余裕が大きい。しかも、電位の交換によってデー
タが伝送されるので、全ての伝送路の電位の平均が一定
になる。これにより、同相ノイズを抑制するたフィルタ
リングを容易に行うことができるようになる。
ルデータの伝送方法では、3本以上の伝送路の2本の伝
送路の電位の変化によってシリアルディジタルデータと
クロックを同時に伝送するので、受信側においてクロッ
クを簡単な回路で再生することができ、また、通信速度
の可変幅を大きくすることができる。さらに、クロック
とクロックの間にデータが変化する方式ではないので、
ジッタ余裕が大きい。しかも、電位の交換によってデー
タが伝送されるので、全ての伝送路の電位の平均が一定
になる。これにより、同相ノイズを抑制するたフィルタ
リングを容易に行うことができるようになる。
【0101】また、第5の発明に係るシリアルディジタ
ルデータの伝送方法では、第4の発明に係るシリアルデ
ィジタルデータの伝送方法において、定常状態における
各伝送路の電位を異ならせ、そのうちの電位の近い伝送
路の電位を交換することにより、シリアルディジタルデ
ータとクロックを同時に伝送するので、受信に必要な伝
送信号の各周波数成分と振幅の積を一定以下に制限する
ことができる。これにより、高い周波数の信号の振幅が
小さくなり、伝送データの立ち上がり・立ち下がり時間
を長くすることができる。
ルデータの伝送方法では、第4の発明に係るシリアルデ
ィジタルデータの伝送方法において、定常状態における
各伝送路の電位を異ならせ、そのうちの電位の近い伝送
路の電位を交換することにより、シリアルディジタルデ
ータとクロックを同時に伝送するので、受信に必要な伝
送信号の各周波数成分と振幅の積を一定以下に制限する
ことができる。これにより、高い周波数の信号の振幅が
小さくなり、伝送データの立ち上がり・立ち下がり時間
を長くすることができる。
【0102】また、第6の発明に係るシリアルディジタ
ルデータの伝送方法では、第4又は第5の発明に係るシ
リアルディジタルデータの伝送方法において、特定の電
位を持つ伝送路の回転方向でディジタルデータを表現し
て、シリアルディジタルデータとクロックを同時に伝送
するので、受信側において基準電位を必要とすることな
くデータ再生を行うことができる。
ルデータの伝送方法では、第4又は第5の発明に係るシ
リアルディジタルデータの伝送方法において、特定の電
位を持つ伝送路の回転方向でディジタルデータを表現し
て、シリアルディジタルデータとクロックを同時に伝送
するので、受信側において基準電位を必要とすることな
くデータ再生を行うことができる。
【0103】また、第7の発明に係るシリアルディジタ
ルデータの伝送方法では、第6の発明に係るシリアルデ
ィジタルデータの伝送方法において、特定の電位を持つ
伝送路の回転方向の反転の有無でディジタルデータを表
現して、シリアルディジタルデータとクロックを同時に
伝送することにより、複数の伝送路の接続違いによる異
常なデータの出力を防止することができる。
ルデータの伝送方法では、第6の発明に係るシリアルデ
ィジタルデータの伝送方法において、特定の電位を持つ
伝送路の回転方向の反転の有無でディジタルデータを表
現して、シリアルディジタルデータとクロックを同時に
伝送することにより、複数の伝送路の接続違いによる異
常なデータの出力を防止することができる。
【0104】さらに、第8の発明に係るシリアルディジ
タルデータの伝送装置では、変調手段により、3本以上
の電線による伝送路伝送路のうちの1本の伝送路の電位
をクロックに同期して変化させ、電位が変化する伝送路
の回転方向でシリアルディジタルデータを表現して、シ
リアルディジタルデータとクロックを同時に伝送し、受
信側の復調手段おいて、各伝送路の電位の変化を検出し
てクロックを再生するとともに、電位が変化する伝送路
の回転方向を検出してシリアルディジタルデータを再生
するので、受信側においてクロックを簡単な回路で再生
することができ、また、通信速度の可変幅を大きくする
ことができ、しかも、大きなジッタ余裕を確保すること
ができる。
タルデータの伝送装置では、変調手段により、3本以上
の電線による伝送路伝送路のうちの1本の伝送路の電位
をクロックに同期して変化させ、電位が変化する伝送路
の回転方向でシリアルディジタルデータを表現して、シ
リアルディジタルデータとクロックを同時に伝送し、受
信側の復調手段おいて、各伝送路の電位の変化を検出し
てクロックを再生するとともに、電位が変化する伝送路
の回転方向を検出してシリアルディジタルデータを再生
するので、受信側においてクロックを簡単な回路で再生
することができ、また、通信速度の可変幅を大きくする
ことができ、しかも、大きなジッタ余裕を確保すること
ができる。
【0105】また、第9の発明に係るシリアルディジタ
ルデータの伝送装置では、変調手段により、3本以上の
電線による伝送路とのうちの2本の伝送路の電位を、シ
リアルディジタルデータに応じてクロックに同期して交
換することにより、シリアルディジタルデータとクロッ
クを同時に伝送し、受信側の復調手段おいて、各伝送路
のうちの2本の伝送路の電位の交換を検出してクロック
とシリアルディジタルデータを再生するので、受信側に
おいてクロックを簡単な回路で再生することができ、ま
た、通信速度の可変幅を大きくすることができ、しか
も、大きなジッタ余裕を確保することができる。しか
も、電位の交換によってデータが伝送されるので、全て
の伝送路の電位の平均が一定になるので、同相ノイズを
抑制するフィルタリングを容易に行うことができる。
ルデータの伝送装置では、変調手段により、3本以上の
電線による伝送路とのうちの2本の伝送路の電位を、シ
リアルディジタルデータに応じてクロックに同期して交
換することにより、シリアルディジタルデータとクロッ
クを同時に伝送し、受信側の復調手段おいて、各伝送路
のうちの2本の伝送路の電位の交換を検出してクロック
とシリアルディジタルデータを再生するので、受信側に
おいてクロックを簡単な回路で再生することができ、ま
た、通信速度の可変幅を大きくすることができ、しか
も、大きなジッタ余裕を確保することができる。しか
も、電位の交換によってデータが伝送されるので、全て
の伝送路の電位の平均が一定になるので、同相ノイズを
抑制するフィルタリングを容易に行うことができる。
【0106】また、第10の発明に係るシリアルディジ
タルデータの伝送装置は、第9の発明に係るシリアルデ
ィジタルデータの伝送装置において、定常状態における
各伝送路の電位を全て異ならせ、そのうちの電位の近い
2本の伝送路の電位を交換することにより、シリアルデ
ィジタルデータとクロックを同時に伝送するので、受信
に必要な伝送信号の各周波数成分と振幅の積を一定以下
に制限して、高い周波数の信号の振幅を小さくすること
ができ、伝送データの立ち上がり・立ち下がり時間を長
くすることができる。
タルデータの伝送装置は、第9の発明に係るシリアルデ
ィジタルデータの伝送装置において、定常状態における
各伝送路の電位を全て異ならせ、そのうちの電位の近い
2本の伝送路の電位を交換することにより、シリアルデ
ィジタルデータとクロックを同時に伝送するので、受信
に必要な伝送信号の各周波数成分と振幅の積を一定以下
に制限して、高い周波数の信号の振幅を小さくすること
ができ、伝送データの立ち上がり・立ち下がり時間を長
くすることができる。
【0107】また、第11の発明に係るシリアルディジ
タルデータの伝送装置は、第9の発明又は第10の発明
に係るシリアルディジタルデータの伝送装置において、
特定の電位を持つ伝送路の回転方向でディジタルデータ
を表現して、シリアルディジタルデータとクロックを同
時に伝送するので、受信側において基準電位を必要とす
ることなくデータ再生を行うことができる。
タルデータの伝送装置は、第9の発明又は第10の発明
に係るシリアルディジタルデータの伝送装置において、
特定の電位を持つ伝送路の回転方向でディジタルデータ
を表現して、シリアルディジタルデータとクロックを同
時に伝送するので、受信側において基準電位を必要とす
ることなくデータ再生を行うことができる。
【図1】本発明に係るシリアルディジタルデータの伝送
装置の構成を示すブロック図である。
装置の構成を示すブロック図である。
【図2】上記図1に示した伝送装置における変調器の具
体的な構成例を示すブロック図である。
体的な構成例を示すブロック図である。
【図3】上記図1に示した伝送装置における伝送路の電
位状態の遷移を示す状態遷移図である。
位状態の遷移を示す状態遷移図である。
【図4】上記図1に示した伝送装置における変調器の入
力波形を示す波形図である。
力波形を示す波形図である。
【図5】上記図1に示した伝送装置における変調器の出
力波形を示す波形図である。
力波形を示す波形図である。
【図6】上記図1に示した伝送装置における復調器の入
力波形を示す波形図である。
力波形を示す波形図である。
【図7】上記図1に示した伝送装置における復調器の出
力波形を示す波形図である。
力波形を示す波形図である。
【図8】上記図1に示した伝送装置における復調器の具
体的な構成例を示すブロック図である。
体的な構成例を示すブロック図である。
【図9】本発明に係るシリアルディジタルデータの伝送
装置の他の構成を示すブロック図である。
装置の他の構成を示すブロック図である。
【図10】上記図9に示した伝送装置における変調器の
入出力波形を示す波形図である。
入出力波形を示す波形図である。
【図11】上記図9に示した伝送装置における差動ドラ
イバ回路の出力波形を示す波形図である。
イバ回路の出力波形を示す波形図である。
【図12】上記図9に示した伝送装置における差動ドラ
イバ回路の具体的な構成例を示すブロック図である。
イバ回路の具体的な構成例を示すブロック図である。
【図13】上記図9に示した伝送装置における伝送路の
電位状態の遷移を示す状態遷移図である。
電位状態の遷移を示す状態遷移図である。
【図14】上記図9に示した伝送装置における差動レシ
ーバ回路の入力波形を示す波形図である。
ーバ回路の入力波形を示す波形図である。
【図15】上記図9に示した伝送装置における差動レシ
ーバ回路の出力波形を示す波形図である。
ーバ回路の出力波形を示す波形図である。
【図16】上記図9に示した伝送装置における差動レシ
ーバ回路の具体的な構成例を示すブロック図である。
ーバ回路の具体的な構成例を示すブロック図である。
【図17】上記図9に示した伝送装置における復調器の
出力波形を示す波形図である。
出力波形を示す波形図である。
10・・・・・・・・・・・・変調器 20u ,20v ,20w ・・・伝送路 30・・・・・・・・・・・・復調器 40・・・・・・・・・・・・変調器 50・・・・・・・・・・・・差動ドライバ回路 60r ,60s ,60t ・・・伝送路 50・・・・・・・・・・・・差動レシーバ回路 60・・・・・・・・・・・・復調器
Claims (11)
- 【請求項1】 3本以上の伝送路を用い、そのうちの1
本の伝送路の電位の変化によってシリアルディジタルデ
ータとクロックを同時に伝送することを特徴とするシリ
アルディジタルデータの伝送方法。 - 【請求項2】 電位が変化する伝送路の回転方向でディ
ジタルデータを表現することを特徴とする請求項1記載
のシリアルディジタルデータの伝送方法。 - 【請求項3】 電位が変化する伝送路の回転方向の反転
の有無でディジタルデータを表現することを特徴とする
請求項2記載のシリアルディジタルデータの伝送方法。 - 【請求項4】 3本以上の伝送路を用い、そのうちの2
本の伝送路の電位の変化によってシリアルディジタルデ
ータとクロックを同時に伝送することを特徴とするシリ
アルディジタルデータの伝送方法。 - 【請求項5】 定常状態における各伝送路の電位を異な
らせ、そのうちの電位の近い伝送路の電位を交換するこ
とを特徴とする請求項4記載のシリアルディジタルデー
タの伝送方法。 - 【請求項6】 特定の電位を持つ伝送路の回転方向でデ
ィジタルデータを表現することを特徴とする請求項4又
は請求項5記載のシリアルディジタルデータの伝送方
法。 - 【請求項7】 上記特定の電位を持つ伝送路の回転方向
の反転の有無でディジタルデータを表現することを特徴
とする請求項6記載のシリアルディジタルデータの伝送
方法。 - 【請求項8】 3本以上の電線による伝送路と、 上記伝送路が接続される3個以上の出力端子を有し、各
出力端子に接続された伝送路のうちの1本の伝送路の電
位をクロック入力端子に供給されるクロックに同期して
変化させ、データ入力端子に供給されるシリアルディジ
タルデータを電位が変化する伝送路の回転方向で表現し
て、シリアルディジタルデータとクロックを出力端子か
ら同時に出力する変調手段と、 上記伝送路に接続される3個以上の入力端子を有し、各
入力端子に接続された伝送路の電位の変化を検出してク
ロックを再生してクロック出力端子から再生クロックを
出力するとともに、電位が変化する伝送路の回転方向を
検出してシリアルディジタルデータを再生してデータ出
力端子から再生シリアルディジタルデータを出力する復
調手段とを備え、 3本以上の伝送路を用い、そのうちの1本の伝送路の電
位の変化による伝送データとしてシリアルディジタルデ
ータとクロックを同時に伝送することを特徴とするシリ
アルディジタルデータの伝送装置。 - 【請求項9】 3本以上の電線による伝送路と、 上記伝送路が接続される3個以上の出力端子を有し、デ
ータ入力端子に供給されるシリアルディジタルデータに
応じて、各出力端子に接続された伝送路のうちの2本の
伝送路の電位を、クロック入力端子に供給されるクロッ
クに同期して交換することにより、シリアルディジタル
データとクロックを出力端子から同時に出力する変調手
段と、 上記伝送路に接続される3個以上の入力端子を有し、各
入力端子に接続された各伝送路のうちの2本の伝送路の
電位の交換を検出してクロックとシリアルディジタルデ
ータを再生して、クロック出力端子から再生クロックを
出力するとともに、データ出力端子から再生シリアルデ
ィジタルデータを出力する復調手段とを備え、 3本以上の伝送路を用い、そのうちの2本の伝送路の電
位の交換による伝送データとしてシリアルディジタルデ
ータとクロックを同時に伝送することを特徴とするシリ
アルディジタルデータの伝送装置。 - 【請求項10】 定常状態における各伝送路の電位を全
て異ならせ、そのうちの電位の近い2本の伝送路の電位
を交換することにより、シリアルディジタルデータとク
ロックを同時に伝送することを特徴とする請求項9記載
のシリアルディジタルデータの伝送装置。 - 【請求項11】 特定の電位を持つ伝送路の回転方向で
ディジタルデータを表現して、シリアルディジタルデー
タとクロックを同時に伝送することを特徴とする請求項
9又は請求項10記載のシリアルディジタルデータの伝
送装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04149993A JP3360861B2 (ja) | 1993-03-02 | 1993-03-02 | シリアルディジタルデータの伝送方法及び伝送装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04149993A JP3360861B2 (ja) | 1993-03-02 | 1993-03-02 | シリアルディジタルデータの伝送方法及び伝送装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06261092A true JPH06261092A (ja) | 1994-09-16 |
JP3360861B2 JP3360861B2 (ja) | 2003-01-07 |
Family
ID=12610050
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP04149993A Expired - Fee Related JP3360861B2 (ja) | 1993-03-02 | 1993-03-02 | シリアルディジタルデータの伝送方法及び伝送装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3360861B2 (ja) |
Cited By (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR970060793A (ko) * | 1996-01-18 | 1997-08-12 | 요트.게.아.롤페즈 | 다중 방향 데이터 전송장치 |
JP2006093988A (ja) * | 2004-09-22 | 2006-04-06 | Sony Corp | エンコーダ装置およびデコーダ装置 |
WO2007125965A1 (ja) * | 2006-04-27 | 2007-11-08 | Panasonic Corporation | 多重差動伝送システム |
WO2007125963A1 (ja) * | 2006-04-27 | 2007-11-08 | Panasonic Corporation | 多重差動伝送システム |
KR100791229B1 (ko) * | 2006-11-29 | 2008-01-03 | 한국전자통신연구원 | 낮은 정전기 전력을 소모하는 지연 무관 데이터 전송 장치 |
WO2008053661A1 (fr) * | 2006-10-31 | 2008-05-08 | Panasonic Corporation | Système de transmission de signal |
JP2009021978A (ja) * | 2007-06-11 | 2009-01-29 | Panasonic Corp | 伝送ケーブル |
JP2009033710A (ja) * | 2007-06-28 | 2009-02-12 | Panasonic Corp | 差動伝送線路用コネクタ |
JP4874113B2 (ja) * | 2003-10-22 | 2012-02-15 | エヌエックスピー ビー ヴィ | 伝送媒体によってデータユニットを送り、受信する方法および装置 |
WO2016147721A1 (ja) * | 2015-03-19 | 2016-09-22 | ソニー株式会社 | 受信回路、電子装置、送受信システムおよび受信回路の制御方法 |
WO2017026096A1 (en) | 2015-08-10 | 2017-02-16 | Sony Corporation | Transmission device, reception device, and communication system |
JP2017519418A (ja) * | 2014-05-15 | 2017-07-13 | クアルコム,インコーポレイテッド | N階乗電圧モードドライバ |
WO2017208841A1 (en) | 2016-05-31 | 2017-12-07 | Sony Corporation | Transmission device and communication system |
KR20180006374A (ko) | 2015-05-13 | 2018-01-17 | 소니 주식회사 | 전송로 |
JP2018518909A (ja) * | 2015-06-22 | 2018-07-12 | クアルコム,インコーポレイテッド | 低電力物理層ドライバトポロジー |
KR20180105126A (ko) | 2016-01-22 | 2018-09-27 | 소니 주식회사 | 송신 장치, 송신 방법 및 통신 시스템 |
KR20180109868A (ko) | 2016-02-02 | 2018-10-08 | 소니 주식회사 | 송신 장치, 송신 방법, 및 통신 시스템 |
KR20180117605A (ko) | 2016-03-01 | 2018-10-29 | 소니 주식회사 | 송신 장치, 송신 방법 및 통신 시스템 |
KR20180117599A (ko) | 2016-02-22 | 2018-10-29 | 소니 주식회사 | 송신 장치, 송신 방법 및 통신 시스템 |
KR20190034191A (ko) | 2016-07-26 | 2019-04-01 | 소니 세미컨덕터 솔루션즈 가부시키가이샤 | 송신 장치, 송신 방법, 및 통신 시스템 |
US10554234B2 (en) | 2016-03-14 | 2020-02-04 | Sony Corporation | Transmission device, transmission method, and communication system |
US10616007B2 (en) | 2016-02-08 | 2020-04-07 | Sony Corporation | Transmission device and communication system |
US10763901B2 (en) | 2016-12-14 | 2020-09-01 | Sony Semiconductor Solutions Corporation | Transmission device, transmission method, and communication system |
US10833899B2 (en) | 2015-06-22 | 2020-11-10 | Qualcomm Incorporated | Low power physical layer driver topologies |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9363071B2 (en) * | 2013-03-07 | 2016-06-07 | Qualcomm Incorporated | Circuit to recover a clock signal from multiple wire data signals that changes state every state cycle and is immune to data inter-lane skew as well as data state transition glitches |
-
1993
- 1993-03-02 JP JP04149993A patent/JP3360861B2/ja not_active Expired - Fee Related
Cited By (46)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR970060793A (ko) * | 1996-01-18 | 1997-08-12 | 요트.게.아.롤페즈 | 다중 방향 데이터 전송장치 |
JP4874113B2 (ja) * | 2003-10-22 | 2012-02-15 | エヌエックスピー ビー ヴィ | 伝送媒体によってデータユニットを送り、受信する方法および装置 |
JP2006093988A (ja) * | 2004-09-22 | 2006-04-06 | Sony Corp | エンコーダ装置およびデコーダ装置 |
US7692563B2 (en) | 2006-04-27 | 2010-04-06 | Panasonic Corporation | Multiple differential transmission system including signal transmitter and signal receiver connected via three signal lines |
WO2007125965A1 (ja) * | 2006-04-27 | 2007-11-08 | Panasonic Corporation | 多重差動伝送システム |
WO2007125963A1 (ja) * | 2006-04-27 | 2007-11-08 | Panasonic Corporation | 多重差動伝送システム |
US7983347B2 (en) | 2006-04-27 | 2011-07-19 | Panasonic Corporation | Multiple differential transmission system including signal transmitter and signal receiver connected via three signal lines |
JP4598862B2 (ja) * | 2006-10-31 | 2010-12-15 | パナソニック株式会社 | 信号伝送システム |
JPWO2008053661A1 (ja) * | 2006-10-31 | 2010-02-25 | パナソニック株式会社 | 信号伝送システム |
US8259838B2 (en) | 2006-10-31 | 2012-09-04 | Panasonic Corporation | Signal transmission system for transmitting transmission signals via a transmission line including transmission conductors |
WO2008053661A1 (fr) * | 2006-10-31 | 2008-05-08 | Panasonic Corporation | Système de transmission de signal |
US7885254B2 (en) | 2006-11-29 | 2011-02-08 | Electronics And Telecommunications Research Institute | Delay insensitive data transfer apparatus with low power consumption |
KR100791229B1 (ko) * | 2006-11-29 | 2008-01-03 | 한국전자통신연구원 | 낮은 정전기 전력을 소모하는 지연 무관 데이터 전송 장치 |
JP2009021978A (ja) * | 2007-06-11 | 2009-01-29 | Panasonic Corp | 伝送ケーブル |
JP2009033710A (ja) * | 2007-06-28 | 2009-02-12 | Panasonic Corp | 差動伝送線路用コネクタ |
JP2017519418A (ja) * | 2014-05-15 | 2017-07-13 | クアルコム,インコーポレイテッド | N階乗電圧モードドライバ |
WO2016147721A1 (ja) * | 2015-03-19 | 2016-09-22 | ソニー株式会社 | 受信回路、電子装置、送受信システムおよび受信回路の制御方法 |
JPWO2016147721A1 (ja) * | 2015-03-19 | 2017-12-28 | ソニー株式会社 | 受信回路、電子装置、送受信システムおよび受信回路の制御方法 |
US10171228B2 (en) | 2015-03-19 | 2019-01-01 | Sony Corporation | Receiving circuit, electronic device, transmission/reception system, and receiving circuit control method |
US10777867B2 (en) | 2015-05-13 | 2020-09-15 | Sony Corporation | Transmission line |
US10424823B2 (en) | 2015-05-13 | 2019-09-24 | Sony Corporation | Transmission line |
KR20180006374A (ko) | 2015-05-13 | 2018-01-17 | 소니 주식회사 | 전송로 |
JP2018518909A (ja) * | 2015-06-22 | 2018-07-12 | クアルコム,インコーポレイテッド | 低電力物理層ドライバトポロジー |
US10833899B2 (en) | 2015-06-22 | 2020-11-10 | Qualcomm Incorporated | Low power physical layer driver topologies |
WO2017026096A1 (en) | 2015-08-10 | 2017-02-16 | Sony Corporation | Transmission device, reception device, and communication system |
US10516556B2 (en) | 2015-08-10 | 2019-12-24 | Sony Corporation | Transmission device, reception device, and communication system |
KR20180039619A (ko) | 2015-08-10 | 2018-04-18 | 소니 주식회사 | 송신 장치, 수신 장치 및 통신 시스템 |
KR20180105126A (ko) | 2016-01-22 | 2018-09-27 | 소니 주식회사 | 송신 장치, 송신 방법 및 통신 시스템 |
US10225110B2 (en) | 2016-01-22 | 2019-03-05 | Sony Corporation | Transmission device, transmission method, and communication system |
US11476893B2 (en) | 2016-02-02 | 2022-10-18 | Sony Group Corporation | Transmission device, transmission method, and communication system |
US10432255B2 (en) | 2016-02-02 | 2019-10-01 | Sony Corporation | Transmission device, transmission method, and communication system |
KR20180109868A (ko) | 2016-02-02 | 2018-10-08 | 소니 주식회사 | 송신 장치, 송신 방법, 및 통신 시스템 |
US10778283B2 (en) | 2016-02-02 | 2020-09-15 | Sony Corporation | Transmission device, transmission method, and communication system |
US10616007B2 (en) | 2016-02-08 | 2020-04-07 | Sony Corporation | Transmission device and communication system |
US11218344B2 (en) | 2016-02-22 | 2022-01-04 | Sony Group Corporation | Transmission device, transmission method, and communication system |
KR20180117599A (ko) | 2016-02-22 | 2018-10-29 | 소니 주식회사 | 송신 장치, 송신 방법 및 통신 시스템 |
US11750421B2 (en) | 2016-02-22 | 2023-09-05 | Sony Group Corporation | Transmission device, transmission method, and communication system |
US10693685B2 (en) | 2016-02-22 | 2020-06-23 | Sony Corporation | Transmission device, transmission method, and communication system |
US10536300B2 (en) | 2016-03-01 | 2020-01-14 | Sony Corporation | Transmission device, transmission method, and communication system |
KR20180117605A (ko) | 2016-03-01 | 2018-10-29 | 소니 주식회사 | 송신 장치, 송신 방법 및 통신 시스템 |
US10554234B2 (en) | 2016-03-14 | 2020-02-04 | Sony Corporation | Transmission device, transmission method, and communication system |
US10812053B2 (en) | 2016-05-31 | 2020-10-20 | Sony Corporation | Transmission device and communication system |
WO2017208841A1 (en) | 2016-05-31 | 2017-12-07 | Sony Corporation | Transmission device and communication system |
US10686443B2 (en) | 2016-07-26 | 2020-06-16 | Sony Semiconductor Solutions Corporation | Transmitting device, transmitting method, and communication system |
KR20190034191A (ko) | 2016-07-26 | 2019-04-01 | 소니 세미컨덕터 솔루션즈 가부시키가이샤 | 송신 장치, 송신 방법, 및 통신 시스템 |
US10763901B2 (en) | 2016-12-14 | 2020-09-01 | Sony Semiconductor Solutions Corporation | Transmission device, transmission method, and communication system |
Also Published As
Publication number | Publication date |
---|---|
JP3360861B2 (ja) | 2003-01-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3360861B2 (ja) | シリアルディジタルデータの伝送方法及び伝送装置 | |
US10033560B2 (en) | Three phase and polarity encoded serial interface | |
EP3126994B1 (en) | Methods to send extra information in-band on inter-integrated circuit (i2c) bus | |
CN101567938B (zh) | 信息处理设备和信号传输方法 | |
US8223675B2 (en) | Information processing apparatus and duplex transmission method | |
JPH11506289A (ja) | デジタルビデオ伝送のためのブロックコーディング | |
CN111490849B (zh) | 通信设备和方法 | |
WO2019139729A1 (en) | Simplified c-phy high-speed reverse mode | |
JP2011103552A (ja) | 情報処理装置、及び信号処理方法 | |
US7260151B2 (en) | Dual phase pulse modulation system | |
JP2002237853A (ja) | 差動信号伝送回路および該回路の伝送エラー検出方法 | |
WO2012153843A1 (ja) | 信号伝送方式及び送信装置 | |
JP4230381B2 (ja) | Lvdsシステム、その送信側回路、および、その受信側回路 | |
JPWO2005074219A1 (ja) | データ送信装置、データ受信装置、伝送路符号化方法および復号方法 | |
JP2005175827A (ja) | 通信装置 | |
JPWO2005074220A1 (ja) | データ送信装置、データ受信装置およびデータ伝送方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020903 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |