JPH06260854A - 増幅器 - Google Patents
増幅器Info
- Publication number
- JPH06260854A JPH06260854A JP6005830A JP583094A JPH06260854A JP H06260854 A JPH06260854 A JP H06260854A JP 6005830 A JP6005830 A JP 6005830A JP 583094 A JP583094 A JP 583094A JP H06260854 A JPH06260854 A JP H06260854A
- Authority
- JP
- Japan
- Prior art keywords
- current
- output
- current mirror
- transistor
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
- H03F1/083—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 差動入力段を具えた増幅器を比較的小さな安
定化キャパシタンスで安定化することにある。 【構成】 入力段の一方のトランジスタT1の出力電流
通路内に第1電流ミラー11の制御ブランチを配置す
る。入力段の他方のトランジスタT2の出力電流通路内
に第2電流ミラー21の制御ブランチを配置し、その出
力電流を反対極性の第3電流ミラー31の制御ブランチ
に供給する。第1および第3電流ミラーの出力端子を相
互接続して入力段の出力ノードを形成し、このノードを
周波数安定化キャパシタンスCcを経て第1電流ミラー
の制御ブランチに結合する。第1電流ミラーは1より大
きい入力対出力電流比を有するものとするのが好まし
い。この場合、安定化キャパシタンスの作用が(N+
1)倍になり、このキャパシタンスを容易に集積でき
る。
定化キャパシタンスで安定化することにある。 【構成】 入力段の一方のトランジスタT1の出力電流
通路内に第1電流ミラー11の制御ブランチを配置す
る。入力段の他方のトランジスタT2の出力電流通路内
に第2電流ミラー21の制御ブランチを配置し、その出
力電流を反対極性の第3電流ミラー31の制御ブランチ
に供給する。第1および第3電流ミラーの出力端子を相
互接続して入力段の出力ノードを形成し、このノードを
周波数安定化キャパシタンスCcを経て第1電流ミラー
の制御ブランチに結合する。第1電流ミラーは1より大
きい入力対出力電流比を有するものとするのが好まし
い。この場合、安定化キャパシタンスの作用が(N+
1)倍になり、このキャパシタンスを容易に集積でき
る。
Description
【0001】
【産業上の利用分野】本発明は、基準電極が互いに結合
され、制御電極が入力信号を受信するように配置された
少なくとも一対の入力トランジスタを具える差動入力段
と、高周波数の入力信号時に出力信号を減衰するよう配
置された安定化キャパシタンスと、前記一対の入力トラ
ンジスタの少なくとも一方のトランジスタの出力電流通
路内に配置された制御ブランチを有する電流ミラーとを
具えた増幅器に関するものである。
され、制御電極が入力信号を受信するように配置された
少なくとも一対の入力トランジスタを具える差動入力段
と、高周波数の入力信号時に出力信号を減衰するよう配
置された安定化キャパシタンスと、前記一対の入力トラ
ンジスタの少なくとも一方のトランジスタの出力電流通
路内に配置された制御ブランチを有する電流ミラーとを
具えた増幅器に関するものである。
【0002】
【従来の技術】このような増幅器はバイポーラトランジ
スタおよび電解効果トランジスタにより実現できる。こ
の場合、バイポーラトランジスタのエミッタまたは電解
効果トランジスタのソースが基準電極になり、バイポー
ラトランジスタのベースまたは電解効果トランジスタの
ゲートが制御電極になる。
スタおよび電解効果トランジスタにより実現できる。こ
の場合、バイポーラトランジスタのエミッタまたは電解
効果トランジスタのソースが基準電極になり、バイポー
ラトランジスタのベースまたは電解効果トランジスタの
ゲートが制御電極になる。
【0003】トランジスタの出力電流通路はコレクタか
ら、場合によってはドレインから回路の電源端子の一方
に至る接続路を意味する。上述のタイプの増幅器は公知
であり、広範囲に使用されている。この増幅器は、それ
だけで市販されている、または複雑な機能を有するアナ
ログ装置の一部を構成する演算増幅器、比較器などの種
々の装置の基部を構成している。
ら、場合によってはドレインから回路の電源端子の一方
に至る接続路を意味する。上述のタイプの増幅器は公知
であり、広範囲に使用されている。この増幅器は、それ
だけで市販されている、または複雑な機能を有するアナ
ログ装置の一部を構成する演算増幅器、比較器などの種
々の装置の基部を構成している。
【0004】既知の増幅器の一例はフィリップスセミコ
ンダクターズから市販されている回路LM124であ
る。この回路の回路図は同社から発行されているカタロ
グ「Data Handbook−Volume IC
11−General Purpose Linear
e ICs,1992」の第8頁に開示されている。
ンダクターズから市販されている回路LM124であ
る。この回路の回路図は同社から発行されているカタロ
グ「Data Handbook−Volume IC
11−General Purpose Linear
e ICs,1992」の第8頁に開示されている。
【0005】実際上の理由から、増幅器と同一の半導体
本体に安定化キャパシタンスを集積するのが望ましい。
このキャパシタンスは、他の回路素子と比較して、一般
に大きな表面積を必要とするため、増幅器を安定化する
のに必要なキャパシタンスの値を最小にする試みが成さ
れている。しかし、この値は増幅器が高周波数で不安定
になる程度にまで減少させてはならない。
本体に安定化キャパシタンスを集積するのが望ましい。
このキャパシタンスは、他の回路素子と比較して、一般
に大きな表面積を必要とするため、増幅器を安定化する
のに必要なキャパシタンスの値を最小にする試みが成さ
れている。しかし、この値は増幅器が高周波数で不安定
になる程度にまで減少させてはならない。
【0006】増幅器が極めて高い利得を有する中間増幅
段を具える場合には、中間増幅段の出力から入力への帰
還路内に安定化キャパシタンスを配置するのが普通であ
る。この場合、ミラー効果の結果として、中間段の利得
によりキャパシタンスがその物理的に実現した値と比較
して増倍される。この場合には、物理的に実現すべきキ
ャパシタンスの表面積が、ミラー効果の結果による増倍
がない場合に必要とされる値と比較して著しく減少す
る。
段を具える場合には、中間増幅段の出力から入力への帰
還路内に安定化キャパシタンスを配置するのが普通であ
る。この場合、ミラー効果の結果として、中間段の利得
によりキャパシタンスがその物理的に実現した値と比較
して増倍される。この場合には、物理的に実現すべきキ
ャパシタンスの表面積が、ミラー効果の結果による増倍
がない場合に必要とされる値と比較して著しく減少す
る。
【0007】
【発明が解決しようとする課題】しかし、製造公差の結
果として中間段の利得が一般に不精密であるため、安定
化キャパシタンスをきびしい仕様内に実現できても、ミ
ラー効果による増倍を考慮に入れると、高周波数におけ
る増幅器の安定化作用を制御するのが困難であり、かつ
増幅器の出力側の負荷の性質に影響されやすい。
果として中間段の利得が一般に不精密であるため、安定
化キャパシタンスをきびしい仕様内に実現できても、ミ
ラー効果による増倍を考慮に入れると、高周波数におけ
る増幅器の安定化作用を制御するのが困難であり、かつ
増幅器の出力側の負荷の性質に影響されやすい。
【0008】低い利得を有する他のタイプの増幅器は中
間増幅段を具えない。この場合の解決方法は、差動入力
段の出力を安定化キャパシタンスによりアースに対し減
結合するものである。この場合には、キャパシタンスは
ミラー効果により増倍されず、安定化キャパシタンスが
半導体本体の大きな面積を占める。
間増幅段を具えない。この場合の解決方法は、差動入力
段の出力を安定化キャパシタンスによりアースに対し減
結合するものである。この場合には、キャパシタンスは
ミラー効果により増倍されず、安定化キャパシタンスが
半導体本体の大きな面積を占める。
【0009】本発明の目的は、特に中間の利得を有する
増幅器に関し、上述の欠点を緩和することにある。
増幅器に関し、上述の欠点を緩和することにある。
【0010】
【課題を解決するための手段】この目的のために、本発
明は、基準電極が互いに結合され、制御電極が入力信号
を受信するように配置された少なくとも一対の入力トラ
ンジスタを具える差動入力段と、高周波数の入力信号時
に出力信号を減衰するよう配置された安定化キャパシタ
ンスと、前記一対の入力トランジスタの少なくとも一方
のトランジスタの出力電流通路内に配置された制御ブラ
ンチを有する電流ミラーとを具えた増幅器において、前
記電流ミラー(以後第1電流ミラーと言う)に加えて、
制御ブランチが前記入力トランジスタ対の他方のトラン
ジスタの出力電流通路内に配置された第2電流ミラーを
設け、この電流ミラーの出力電流を、前記第1および第
2電流ミラーの極性と反対極性の第3電流ミラーの制御
ブランチに供給し、第1および第3電流ミラーの出力ブ
ランチを相互接続して前記差動入力段の出力ノードを形
成し、このノードを前記安定化キャパシタンスを経て第
1電流ミラーの制御ブランチに結合したことを特徴とす
る。
明は、基準電極が互いに結合され、制御電極が入力信号
を受信するように配置された少なくとも一対の入力トラ
ンジスタを具える差動入力段と、高周波数の入力信号時
に出力信号を減衰するよう配置された安定化キャパシタ
ンスと、前記一対の入力トランジスタの少なくとも一方
のトランジスタの出力電流通路内に配置された制御ブラ
ンチを有する電流ミラーとを具えた増幅器において、前
記電流ミラー(以後第1電流ミラーと言う)に加えて、
制御ブランチが前記入力トランジスタ対の他方のトラン
ジスタの出力電流通路内に配置された第2電流ミラーを
設け、この電流ミラーの出力電流を、前記第1および第
2電流ミラーの極性と反対極性の第3電流ミラーの制御
ブランチに供給し、第1および第3電流ミラーの出力ブ
ランチを相互接続して前記差動入力段の出力ノードを形
成し、このノードを前記安定化キャパシタンスを経て第
1電流ミラーの制御ブランチに結合したことを特徴とす
る。
【0011】この構成によれば、安定化キャパシタンス
による帰還が差動入力段内に実現される。本発明の増幅
器は、高周波数におけるその動作特性を極めて精密に予
測でき、かつその安定性を前もって容易に保証すること
ができる利点を有する。更に、本発明により実現された
帰還は増幅器の出力側の負荷性質に殆ど影響されない。
使用する全ての電流ミラーが出力電流と制御電流との間
に1の公称比を有する場合には、安定化キャパシタンス
の作用が2倍になる。従ってこのキャパシタンスに必要
とされるスペースが半分になる。
による帰還が差動入力段内に実現される。本発明の増幅
器は、高周波数におけるその動作特性を極めて精密に予
測でき、かつその安定性を前もって容易に保証すること
ができる利点を有する。更に、本発明により実現された
帰還は増幅器の出力側の負荷性質に殆ど影響されない。
使用する全ての電流ミラーが出力電流と制御電流との間
に1の公称比を有する場合には、安定化キャパシタンス
の作用が2倍になる。従ってこのキャパシタンスに必要
とされるスペースが半分になる。
【0012】しかし、本発明増幅器の好適例では、第3
電流ミラーが1にほぼ等しい出力電流対制御電流比を有
し、第1および第2電流ミラーが1より大きいNに等し
い出力電流対制御電流比を有するものとする。この場
合、安定化キャパシタンスの作用が(N+1)倍に増倍
され、このキャパシタンスを極めて小さな半導体面積に
実現することができる。この面積は数Nを大きくするに
つれて小さくなるが、第1および第2電流ミラー自体も
Nの増大に伴い増大するスペースを必要とする。従っ
て、半導体本体への集積に必要とされるスペースが最小
になるようにこれらの兼ね合いをとる。
電流ミラーが1にほぼ等しい出力電流対制御電流比を有
し、第1および第2電流ミラーが1より大きいNに等し
い出力電流対制御電流比を有するものとする。この場
合、安定化キャパシタンスの作用が(N+1)倍に増倍
され、このキャパシタンスを極めて小さな半導体面積に
実現することができる。この面積は数Nを大きくするに
つれて小さくなるが、第1および第2電流ミラー自体も
Nの増大に伴い増大するスペースを必要とする。従っ
て、半導体本体への集積に必要とされるスペースが最小
になるようにこれらの兼ね合いをとる。
【0013】例えば、第1および第2電流ミラーをnp
nバイポーラトランジスタで実現する場合には、第3電
流ミラーをpnpトランジスタで実現する。この場合に
は1に極めて近い電流比を特に容易に達成することがで
きる。しかし、これは安定化キャパシタンスの増倍率
(N+1)の利点を得る唯一の方法ではない。
nバイポーラトランジスタで実現する場合には、第3電
流ミラーをpnpトランジスタで実現する。この場合に
は1に極めて近い電流比を特に容易に達成することがで
きる。しかし、これは安定化キャパシタンスの増倍率
(N+1)の利点を得る唯一の方法ではない。
【0014】本発明増幅器の他の例では、第2電流ミラ
ーが1にほぼ等しい出力電流対制御電流比を有し、第1
および第3電流ミラーが1より大きいNに等しい出力電
流対制御電流比を有するものとする。この実施例は所定
の用途、例えば電解効果トランジスタを使用する場合に
有利である。
ーが1にほぼ等しい出力電流対制御電流比を有し、第1
および第3電流ミラーが1より大きいNに等しい出力電
流対制御電流比を有するものとする。この実施例は所定
の用途、例えば電解効果トランジスタを使用する場合に
有利である。
【0015】
【実施例】図1は本発明増幅器の第1の実施例の回路図
を示し、この増幅器は、電流源Sと、エミッタが電流源
Sに直接結合されベースが入力信号IN1およびIN2
を受信する一対のpnpトランジスタT1およびT2と
を具える作動入力段を有する。トランジスタT1のコレ
クタ電流は第1電流ミラー11の制御端子に供給する。
この電流ミラーはそのベースおよびエミッタがトランジ
スタT11のベースおよびエミッタにそれぞれ接続され
たダイオード接続npnトランジスタT10を具え、ト
ランジスタT11のコレクタが、端子13に接続された
この電流ミラーの出力ブランチを構成する。トランジス
タT10およびT11のエミッタはこの電流ミラーの端
子12を経て負電源端子に結合する。同様に、トランジ
スタT2のコレクタ電流はnpnトランジスタT20お
よびT21を具える第2電流ミラー21の制御端子20
に供給する。トランジスタT20はダイオード接続さ
れ、そのベースおよびエミッタがトランジスタT21の
ベースおよびエミッタにそれぞれ接続され、トランジス
タT21のコレクタが第2電流ミラー21の出力ブラン
チを構成し、この出力ブランチを端子23に接続する。
トランジスタT20およびT21のエミッタをこの電流
ミラー21の端子22を経て負電源ラインに結合する。
を示し、この増幅器は、電流源Sと、エミッタが電流源
Sに直接結合されベースが入力信号IN1およびIN2
を受信する一対のpnpトランジスタT1およびT2と
を具える作動入力段を有する。トランジスタT1のコレ
クタ電流は第1電流ミラー11の制御端子に供給する。
この電流ミラーはそのベースおよびエミッタがトランジ
スタT11のベースおよびエミッタにそれぞれ接続され
たダイオード接続npnトランジスタT10を具え、ト
ランジスタT11のコレクタが、端子13に接続された
この電流ミラーの出力ブランチを構成する。トランジス
タT10およびT11のエミッタはこの電流ミラーの端
子12を経て負電源端子に結合する。同様に、トランジ
スタT2のコレクタ電流はnpnトランジスタT20お
よびT21を具える第2電流ミラー21の制御端子20
に供給する。トランジスタT20はダイオード接続さ
れ、そのベースおよびエミッタがトランジスタT21の
ベースおよびエミッタにそれぞれ接続され、トランジス
タT21のコレクタが第2電流ミラー21の出力ブラン
チを構成し、この出力ブランチを端子23に接続する。
トランジスタT20およびT21のエミッタをこの電流
ミラー21の端子22を経て負電源ラインに結合する。
【0016】第2電流ミラー21の出力電流はpnpト
ランジスタT30およびT31からなる第3電流ミラー
31の制御端子30に供給する。トランジスタT30は
ダイオードとして接続され、そのベースおよびエミッタ
がトランジスタT31のベースおよびエミッタにそれぞ
れ接続される。
ランジスタT30およびT31からなる第3電流ミラー
31の制御端子30に供給する。トランジスタT30は
ダイオードとして接続され、そのベースおよびエミッタ
がトランジスタT31のベースおよびエミッタにそれぞ
れ接続される。
【0017】トランジスタT30およびT31のエミッ
タを第3電流ミラー31の端子32を経て正電源ライン
Vccに結合する。トランジスタT31のコレクタが第
3電流ミラー31の出力ブランチを構成し、この出力ブ
ランチを端子33に接続する。この端子を第1電流ミラ
ー11の出力端子13に接続し、差動入力段の出力ノー
ドと称す接続点35を構成する。
タを第3電流ミラー31の端子32を経て正電源ライン
Vccに結合する。トランジスタT31のコレクタが第
3電流ミラー31の出力ブランチを構成し、この出力ブ
ランチを端子33に接続する。この端子を第1電流ミラ
ー11の出力端子13に接続し、差動入力段の出力ノー
ドと称す接続点35を構成する。
【0018】npn型の出力トランジスタT40のコレ
クタを正電源ラインVccに結合し、そのエミッタをエ
ミッタ負荷抵抗41を経て負電源ラインMに結合する。
出力信号0はトランジスタT40のエミッタに現れる。
トランジスタT40のベースは差動入力段の出力ノード
35により制御される。このノード35を安定化キャパ
シタンスCcを経て第1電流ミラー11の制御ブラン
チ、すなわちこの電流ミラーの制御端子10への入力ラ
インにも結合する。
クタを正電源ラインVccに結合し、そのエミッタをエ
ミッタ負荷抵抗41を経て負電源ラインMに結合する。
出力信号0はトランジスタT40のエミッタに現れる。
トランジスタT40のベースは差動入力段の出力ノード
35により制御される。このノード35を安定化キャパ
シタンスCcを経て第1電流ミラー11の制御ブラン
チ、すなわちこの電流ミラーの制御端子10への入力ラ
インにも結合する。
【0019】この安定化キャパシタンスCcの作用につ
いて以下に説明する。時間隔dt中にトランジスタT4
0のベースに現れる差動入力段の出力電圧の変化をdV
とし、安定化キャパシタンスCcの値をCとする。第1
電流ミラー11の制御端子10の電圧の変化は小さいた
め無視できるものとする。その理由は、この電圧変化は
トランジスタT10のエミッタ−ベース電圧に相当し、
この電圧はエミッタ電流に対し対数関数として変化する
ためである。
いて以下に説明する。時間隔dt中にトランジスタT4
0のベースに現れる差動入力段の出力電圧の変化をdV
とし、安定化キャパシタンスCcの値をCとする。第1
電流ミラー11の制御端子10の電圧の変化は小さいた
め無視できるものとする。その理由は、この電圧変化は
トランジスタT10のエミッタ−ベース電圧に相当し、
この電圧はエミッタ電流に対し対数関数として変化する
ためである。
【0020】従って、安定化キャパシタンスCcを流れ
る電流diは di=C・dV/dt で与えられる。この電流変化diは一方ではトランジス
タT10のベース−コレクタダイオードを経てアースに
流れ、他方ではこの電流がトランジスタT11により複
製されて第1電流ミラー11の出力端子13に電流吸収
diが生ずる。この結果、差動入力段の出力ノード35
に−2diの電流変化が生ずる。従って、安定化キャパ
シタンスCcの作用が使用するキャパシタンスの物理的
値Cと比較して2倍になる。
る電流diは di=C・dV/dt で与えられる。この電流変化diは一方ではトランジス
タT10のベース−コレクタダイオードを経てアースに
流れ、他方ではこの電流がトランジスタT11により複
製されて第1電流ミラー11の出力端子13に電流吸収
diが生ずる。この結果、差動入力段の出力ノード35
に−2diの電流変化が生ずる。従って、安定化キャパ
シタンスCcの作用が使用するキャパシタンスの物理的
値Cと比較して2倍になる。
【0021】上述の解析においては、図1に示すトラン
ジスタT10およびT11が等しいエミッタ−ベース接
合面積を有するものとして、第1電流ミラー11が1に
等しいまたは1に近似する出力電流対制御電流比を有す
るものとした。しかし、1より大きい出力電流対制御電
流比Nを用いるのが有利である。この場合には、トラン
ジスタT10を流れる電流変化diがトランジスタT1
1によりN倍に複製され、このとき差動入力段の出力ノ
ード35における安定化キャパシタンスCcによる電流
の吸収がdi(1+N)になる。
ジスタT10およびT11が等しいエミッタ−ベース接
合面積を有するものとして、第1電流ミラー11が1に
等しいまたは1に近似する出力電流対制御電流比を有す
るものとした。しかし、1より大きい出力電流対制御電
流比Nを用いるのが有利である。この場合には、トラン
ジスタT10を流れる電流変化diがトランジスタT1
1によりN倍に複製され、このとき差動入力段の出力ノ
ード35における安定化キャパシタンスCcによる電流
の吸収がdi(1+N)になる。
【0022】この場合にはその物理的値に対する安定化
キャパシタンスの作用が1+N倍になる。この場合この
キャパシタは小スペースで済むため容易に集積すること
が出来る。
キャパシタンスの作用が1+N倍になる。この場合この
キャパシタは小スペースで済むため容易に集積すること
が出来る。
【0023】図2は、第1および第2電流ミラーが1よ
り大きな出力電流対制御電流比を有する本発明増幅器の
第2の実施例の回路図を示す。この図では図1の素子と
対応する素子に同一の符号を付してある。
り大きな出力電流対制御電流比を有する本発明増幅器の
第2の実施例の回路図を示す。この図では図1の素子と
対応する素子に同一の符号を付してある。
【0024】図1と比較すると、本例ではトランジスタ
T2のベースをベース抵抗2を経てアースに結合した点
を除いて入力トランジスタ対T1、T2を同一に配置す
る。本例では単一入力信号がトランジスタT1のベース
に供給される。第1および第2電流ミラー11,12は
それぞれの端子10および20に供給される制御電流の
N倍の出力電流を出力するように構成し、これをそれぞ
れ出力電流を供給する複数のトランジスタT11,T1
2およびT21,T22で記号的に示してある。これは
記号的表示であって、それらの出力電流対制御電流比を
1に等しくしなければならないことを意味するものでは
なく、この比は1より大きい任意の所望の値Nに選択す
ることが出来る。
T2のベースをベース抵抗2を経てアースに結合した点
を除いて入力トランジスタ対T1、T2を同一に配置す
る。本例では単一入力信号がトランジスタT1のベース
に供給される。第1および第2電流ミラー11,12は
それぞれの端子10および20に供給される制御電流の
N倍の出力電流を出力するように構成し、これをそれぞ
れ出力電流を供給する複数のトランジスタT11,T1
2およびT21,T22で記号的に示してある。これは
記号的表示であって、それらの出力電流対制御電流比を
1に等しくしなければならないことを意味するものでは
なく、この比は1より大きい任意の所望の値Nに選択す
ることが出来る。
【0025】第1電流ミラー11では、トランジスタT
10,T11,T12のベース電流は、ベースがこの電
流ミラーの制御端子10から付勢され、コレクタが正電
源ラインVccに結合されたトランジスタT13により
供給される。別の追加のトランジスタT14のベースを
トランジスタT13のベースに結合し、そのエミッタに
T11,T12のコレクタ電流の和を受信させ、そのコ
レクタをこの電流ミラーの出力端子13に結合する。
10,T11,T12のベース電流は、ベースがこの電
流ミラーの制御端子10から付勢され、コレクタが正電
源ラインVccに結合されたトランジスタT13により
供給される。別の追加のトランジスタT14のベースを
トランジスタT13のベースに結合し、そのエミッタに
T11,T12のコレクタ電流の和を受信させ、そのコ
レクタをこの電流ミラーの出力端子13に結合する。
【0026】第2電流ミラー21では、トランジスタT
20,T21,T22のベース電流は、ベースがこの電
流ミラーの制御端子20に結合され、コレクタが正電源
ラインVccに結合されたトランジスタT23により供
給される。トランジスタT14のコレクタ電圧は差動入
力段の出力電圧に相当し、この電圧がかなり大きく変化
しても、第2電流ミラー21の出力端子23の電圧はほ
ぼ一定である。従って、トランジスタT21およびT2
2のコレクタは、第1電流ミラーにおけるように追加の
トランジスタ(T14)を使用することなく出力端子2
3に直接結合することが出来る。
20,T21,T22のベース電流は、ベースがこの電
流ミラーの制御端子20に結合され、コレクタが正電源
ラインVccに結合されたトランジスタT23により供
給される。トランジスタT14のコレクタ電圧は差動入
力段の出力電圧に相当し、この電圧がかなり大きく変化
しても、第2電流ミラー21の出力端子23の電圧はほ
ぼ一定である。従って、トランジスタT21およびT2
2のコレクタは、第1電流ミラーにおけるように追加の
トランジスタ(T14)を使用することなく出力端子2
3に直接結合することが出来る。
【0027】第3電流ミラー31は1に極めて近い出力
電流対制御電流比を有するように構成する。図1と比較
して、この電流ミラーは、そのエミッタがトランジスタ
T30およびT31のベース電流およびトランジスタT
31のコレクタ電流を供給しする追加のトランジスタT
32を具える。トランジスタT32のベースをトランジ
スタT30のコレクタに結合し、コレクタをこの第3電
流ミラーの出力端子33に結合する。図2に示す増幅器
は、1より大きい出力電流対制御電流比を有する第1お
よび第2電流ミラーを用いるとともに全ての電流ミラー
を改良型のものにした点を除いて、図1のものと同一で
ある。
電流対制御電流比を有するように構成する。図1と比較
して、この電流ミラーは、そのエミッタがトランジスタ
T30およびT31のベース電流およびトランジスタT
31のコレクタ電流を供給しする追加のトランジスタT
32を具える。トランジスタT32のベースをトランジ
スタT30のコレクタに結合し、コレクタをこの第3電
流ミラーの出力端子33に結合する。図2に示す増幅器
は、1より大きい出力電流対制御電流比を有する第1お
よび第2電流ミラーを用いるとともに全ての電流ミラー
を改良型のものにした点を除いて、図1のものと同一で
ある。
【0028】本発明の他の実施例を示す図3につき説明
する。本例でも、差動入力段は一対のnpnトランジス
タT1およびT2を具え、それらのコレクタ通路内にそ
れぞれ第1電流ミラー11および第2電流ミラー21を
含んでいる。しかし、入力信号IN1およびIN2は、
エミッタがトランジスタT1およびT2のベースにそれ
ぞれ接続されるとともに追加の電流源S’およびS”に
接続され、コレクタが負電源ラインMに結合された第2
対の入力トランジスタT’1およびT’2のベースに供
給する。上述した実施例と同様に、第2電流ミラー21
の出力端子を第3電流ミラー31の入力端子に結合して
入力段の出力電流の差をこの段の出力ノード35に発生
させ、この出力ノードを出力信号Oを供給する増幅器4
0の入力端子に接続する。
する。本例でも、差動入力段は一対のnpnトランジス
タT1およびT2を具え、それらのコレクタ通路内にそ
れぞれ第1電流ミラー11および第2電流ミラー21を
含んでいる。しかし、入力信号IN1およびIN2は、
エミッタがトランジスタT1およびT2のベースにそれ
ぞれ接続されるとともに追加の電流源S’およびS”に
接続され、コレクタが負電源ラインMに結合された第2
対の入力トランジスタT’1およびT’2のベースに供
給する。上述した実施例と同様に、第2電流ミラー21
の出力端子を第3電流ミラー31の入力端子に結合して
入力段の出力電流の差をこの段の出力ノード35に発生
させ、この出力ノードを出力信号Oを供給する増幅器4
0の入力端子に接続する。
【0029】先に述べた実施例では出力段はエミッタ負
荷を有するトランジスタT40に簡略化してある。図3
に図式的に示すように、本発明は、出力段40が周波数
的に安定であり、従って中ぐらいの電圧利得を有するか
ぎり、電力増幅器用の他の任意のタイプの出力段にも関
連させることができる。
荷を有するトランジスタT40に簡略化してある。図3
に図式的に示すように、本発明は、出力段40が周波数
的に安定であり、従って中ぐらいの電圧利得を有するか
ぎり、電力増幅器用の他の任意のタイプの出力段にも関
連させることができる。
【0030】上述したように、第1電流ミラー11は安
定化キャパシタンスCcの作用を増幅するように1より
大きい出力電流対制御電流比Nを有するのが好ましい。
また、多くの場合、回路素子の対称配置のために、第2
電流ミラー21は同一の出力電流対制御電流比Nを有す
るように実現し、その結果として1に等しい出力電流対
制御電流比を有する第3電流ミラー31を構成しうる様
にするのが好ましい。しかし、本発明は、第2電流ミラ
ー21の前記電流比が1であり、第3電流ミラー31が
第1電流ミラー11に対し選択した比に等しい1より大
きな前記電流比を有する場合にも適用することが出来
る。
定化キャパシタンスCcの作用を増幅するように1より
大きい出力電流対制御電流比Nを有するのが好ましい。
また、多くの場合、回路素子の対称配置のために、第2
電流ミラー21は同一の出力電流対制御電流比Nを有す
るように実現し、その結果として1に等しい出力電流対
制御電流比を有する第3電流ミラー31を構成しうる様
にするのが好ましい。しかし、本発明は、第2電流ミラ
ー21の前記電流比が1であり、第3電流ミラー31が
第1電流ミラー11に対し選択した比に等しい1より大
きな前記電流比を有する場合にも適用することが出来
る。
【0031】最後に、これらの実施例では本発明増幅器
を実現するのに使用したトランジスタはバイポーラ型の
トランジスタであるが、電解効果トランジスタを同様の
構成で使用し、それらのゲート、ソース、ドレインを前
記バイポーラトランジスタのベース、エミッタ、コレク
タと同一に配置することが出来る。
を実現するのに使用したトランジスタはバイポーラ型の
トランジスタであるが、電解効果トランジスタを同様の
構成で使用し、それらのゲート、ソース、ドレインを前
記バイポーラトランジスタのベース、エミッタ、コレク
タと同一に配置することが出来る。
【0032】第1電流ミラー11のような電流ミラーの
一つを実現する場合には、図4に示すように、制御電流
と出力電流との比をトランジスタの異なる寸法比によっ
てのみならず、トランジスタM10,M11のソースと
負電源ラインMに結合された端子12との間に抵抗16
および17のような抵抗を配置することによって調整す
るのが有利である。これは、電解効果トランジスタを使
用する場合の出力電流対制御電流比Nの精度を改善す
る。第2電流ミラー21も図4に示す第1電流ミラー1
1と同様に構成できるとともに、第3電流ミラー31も
正電源ラインVccに結合されたソースを有する反対導
電型チャネルのトランジスタを用いて同様に構成するこ
ともできること明らかである。等業者であれば、他の細
部の種々の変更も明らかである。
一つを実現する場合には、図4に示すように、制御電流
と出力電流との比をトランジスタの異なる寸法比によっ
てのみならず、トランジスタM10,M11のソースと
負電源ラインMに結合された端子12との間に抵抗16
および17のような抵抗を配置することによって調整す
るのが有利である。これは、電解効果トランジスタを使
用する場合の出力電流対制御電流比Nの精度を改善す
る。第2電流ミラー21も図4に示す第1電流ミラー1
1と同様に構成できるとともに、第3電流ミラー31も
正電源ラインVccに結合されたソースを有する反対導
電型チャネルのトランジスタを用いて同様に構成するこ
ともできること明らかである。等業者であれば、他の細
部の種々の変更も明らかである。
【図1】本発明増幅器の第1実施例の回路図を示す。
【図2】本発明増幅器の第2実施例の回路図を示す。
【図3】差動入力段の変形例を示す本発明増幅器の概略
図である。
図である。
【図4】電解効果トランジスタで実現する増幅器に好適
な電流ミラーの回路図である。
な電流ミラーの回路図である。
T1,T2 入力トランジスタ対 11 第1電流ミラー 21 第2電流ミラー 31 第3電流ミラー T40 出力トランジスタ
Claims (3)
- 【請求項1】 基準電極が互いに結合され、制御電極が
入力信号を受信するように配置された少なくとも一対の
入力トランジスタを具える差動入力段と、 高周波数の入力信号時に出力信号を減衰するよう配置さ
れた安定化キャパシタンスと、 前記一対の入力トランジスタの少なくとも一方のトラン
ジスタの出力電流通路内に配置された制御ブランチを有
する電流ミラーとを具えた増幅器において、前記電流ミ
ラー(以後第1電流ミラーと言う)に加えて、制御ブラ
ンチが前記入力トランジスタ対の他方のトランジスタの
出力電流通路内に配置された第2電流ミラーを設け、こ
の電流ミラーの出力電流を、前記第1および第2電流ミ
ラーの極性と反対極性の第3電流ミラーの制御ブランチ
に供給し、第1および第3電流ミラーの出力ブランチを
相互接続して前記差動入力段の出力ノードを形成し、こ
のノードを前記安定化キャパシタンスを経て第1電流ミ
ラーの制御ブランチに結合したことを特徴とする増幅
器。 - 【請求項2】 第3電流ミラーが1にほぼ等しい出力電
流対制御電流比を有し、第1および第2電流ミラーが1
より大きいNに等しい出力電流対制御電流比を有するこ
とを特徴とする請求項1記載の増幅器。 - 【請求項3】 第2電流ミラーが1にほぼ等しい出力電
流対制御電流比を有し、第1および第3電流ミラーが1
より大きいNに等しい出力電流対制御電流比を有するこ
とを特徴とする請求項1記載の増幅器。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR9300806 | 1993-01-27 | ||
FR9300806 | 1993-01-27 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06260854A true JPH06260854A (ja) | 1994-09-16 |
Family
ID=9443406
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6005830A Pending JPH06260854A (ja) | 1993-01-27 | 1994-01-24 | 増幅器 |
Country Status (2)
Country | Link |
---|---|
EP (1) | EP0608938A1 (ja) |
JP (1) | JPH06260854A (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3416479B2 (ja) * | 1997-09-03 | 2003-06-16 | キヤノン株式会社 | 演算増幅器 |
US6084475A (en) * | 1998-10-06 | 2000-07-04 | Texas Instruments Incorporated | Active compensating capacitive multiplier |
EP1050102A1 (en) * | 1998-11-16 | 2000-11-08 | Koninklijke Philips Electronics N.V. | Amplifier with stabilization means |
DE102004007740B4 (de) | 2004-02-16 | 2014-02-13 | Dspace Digital Signal Processing And Control Engineering Gmbh | Modulplatine und Trennbügel |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA1140223A (en) * | 1978-04-13 | 1983-01-25 | Warner-Lambert Company | Voltage-to-current converter |
JPS60187112A (ja) * | 1984-03-06 | 1985-09-24 | Toshiba Corp | 差動増幅器 |
JPS60248010A (ja) * | 1984-05-23 | 1985-12-07 | Toshiba Corp | 複合トランジスタ回路 |
-
1994
- 1994-01-19 EP EP94200123A patent/EP0608938A1/fr not_active Withdrawn
- 1994-01-24 JP JP6005830A patent/JPH06260854A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
EP0608938A1 (fr) | 1994-08-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3962592A (en) | Current source circuit arrangement | |
US4814724A (en) | Gain control circuit of current mirror circuit type | |
US4525683A (en) | Current mirror having base current error cancellation circuit | |
US4059808A (en) | Differential amplifier | |
US4567444A (en) | Current mirror circuit with control means for establishing an input-output current ratio | |
US4636744A (en) | Front end of an operational amplifier | |
JP2861346B2 (ja) | 電流ミラー回路 | |
US4547744A (en) | Integrated amplifier arrangement | |
JPS5857807A (ja) | 電圧制御可変利得回路 | |
US4833424A (en) | Linear amplifier with transient current boost | |
JPH11514193A (ja) | 温度補償増幅器 | |
US5939944A (en) | NPN push-pull output stage with folded cascode JFETs | |
US4733196A (en) | Current gain stage with low voltage drop | |
US4004245A (en) | Wide common mode range differential amplifier | |
US4503381A (en) | Integrated circuit current mirror | |
US5162751A (en) | Amplifier arrangement | |
US4587491A (en) | IC class AB amplifier output stage | |
US4659998A (en) | Voltage follower | |
JPH06260854A (ja) | 増幅器 | |
US3541465A (en) | Transistor differential amplifier circuit | |
US4524330A (en) | Bipolar circuit for amplifying differential signal | |
KR100325900B1 (ko) | 증폭회로 | |
US6734720B2 (en) | Operational amplifier in which the idle current of its output push-pull transistors is substantially zero | |
US5376900A (en) | Push-pull output stage for amplifier in integrated circuit form | |
US5365198A (en) | Wideband amplifier circuit using npn transistors |