JPH06252973A

JPH06252973A - デジタル復調装置

Info

Publication number: JPH06252973A
Application number: JP5063048A
Authority: JP
Inventors: Bauzaa Tatsudo; バウザータツド; Seiji Sakashita; 誠司坂下; Hiroaki Ozeki; 浩明尾関; Ippei Jinno; 一平神野; Daisuke Hayashi; 大介林
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1993-02-26
Filing date: 1993-02-26
Publication date: 1994-09-09

Abstract

(57)【要約】【目的】デジタル伝送において、受信側の制御回路２
０のサンプルクロック位相の調整不良により生ずる符号
間干渉を減少させ、ビット誤り率を改善するデジタル復
調装置を提供すること。【構成】伝送信号の復調を行う検波器１と、この検波
出力をデジタル変換するＡ／Ｄ変換器４と、デジタル信
号の符号間干渉を最小にするデジタルフィルタ５を設け
る。サンプル点間内挿回路１０は、１クロックの間隔で
隣接する符号データＸ_N-1，Ｘ_Nの補間データを作成す
る。このとき制御回路２０はサンプル点間内挿回路１０
に内挿点設定データΦを出力し、等化特性が最適になる
よう補間データを作成する。こうすると実際にサンプル
クロックの位相調整を行ったのと同等の効果が得られ、
送出データが確実に復号される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、デジタル伝送で生じる
符号間干渉の妨害を減少し、符号検出を正確に行うこと
のできるデジタル復調装置に関するものである。

【０００２】

【従来の技術】いかなる伝送方式においてもその主要な
信号の劣化要因は、非線形歪み，マルチパス歪み、及び
その時間変動にある。アナログシステムにおけるマルチ
パス歪みによる劣化は典型的に、ゴースト除去チュー
ナ、又は適応波形等化器の使用により補償される。この
目的のため、ＢＴＡ（Broadcasting Technology Associ
ation ）は波形等化用のトレーニング信号を規格化し、
ＮＴＳＣ方式のテレビジョン伝送に使用している。

【０００３】波形等化器において、受信されたトレーニ
ング信号は記憶された基準信号と比較される。そして誤
りを補償するために、２つの信号間の差異データがフィ
ルタタップ係数値の補正計算のために使用される。ＮＴ
ＳＣテレビジョン伝送システムでは、データフォーマッ
ト中の空き時間インターバルが存在するので、費用はか
かるが容易にトレーニング信号を挿入することができ
る。

【０００４】一方デジタルシステムにおけるマルチパス
歪みによる劣化は、典型的に判定帰還形等化器の使用に
より補償される。アナログのＮＴＳＣ伝送方式と異な
り、デジタル伝送方式では一般にトレーニング信号が挿
入される時間インタバルが設けられていない。データス
トリームは、例えば３２ＱＡＭのように連続した、スペ
クトルの対称なランダム列のデジタル符号データから成
っている。

【０００５】しかしながらデジタルシステムの復号デー
タは，少数の離散値に限定されるので、判定回路を用い
て各符号に対し最良の選択値を決定することができる。
そしてデジタルシステムにおけるトレーニング信号は、
デジタル信号の判定回路に通すことにより、生成するこ
とができる。この場合判定誤差が十分小さければ、判定
回路は各受信符号に対しほぼ常に正しい値を選択でき
る。計算されたトレーニング信号から判定回路への入力
信号を引くことにより、誤差データが得られる。その誤
差データを基に波形等化器のフィルタに対するタップ係
数を計算し、アナログシステムと同じ方法で誤差を補償
することができる。このようなシステムは、信号経路の
一般特性が知られている場合とか、劣化の範囲が予期値
以下であるようなケーブルベースの場合等、現代システ
ムのような制御された環境において効率良く利用されて
いる。

【０００６】地上放送システムにおいて、マルチパス歪
みのレベルが、判定回路の入力信号において、正しい符
号を選ぶことのできない高さまで上昇する場合がある。
この場合は誤差を得るのにトレーニング信号を用いるこ
とはできない。即ち計算された基準信号は正しくなく、
引き出された誤差データはそれ自体が誤っている。この
ため正しくないタップ係数値が出力される。

【０００７】さてトレーニング信号を用いずに誤差信号
を求める波形等化の方式をブラインド等化と呼ぶ。ブラ
インド等化アルゴリズムの一例がジョルジョ・ピッチと
ジャンカルロ・プラーチにより開発され、「ストップ・
アンド・ゴー」アルゴリズムと呼ばれている。その詳細
は［G.Picchi and G.Prati : Blind Equalization and
Carrier Recovery Using a Stop and Go Decision-Dire
cted Algorithm IEEE Transaction on Communicatio
n, Vol. COM-35, No.9, p.877 (1987) ］に報告されて
いる。

【０００８】ピッチとプラーチは、符号誤りにおいて信
頼できないデータ点からの係数の更新を禁止する切り換
えアルゴリズムを論じている。簡単に言うと、このアル
ゴリズムは、データ点が基準誤りから信頼性検査に不合
格の場合「ストップ」し、データ点が検査に合格する場
合「ゴー」とする。「ストップ・アンド・ゴー」技術
は、等化器システムにおいて基準誤差信号に代わる誤差
信号を発生するために直接適用することができ、利得制
御および再生搬送波の位相調整も同時に行うことのでき
るアルゴリズムである。またこのアルゴリズムは、伝送
路上でのデジタル・データの伝送周波数であるシンボル
周波数で動作する非オーバーサンプリング型である。又
オーバーサンプリング型に比べ、同じタップ数の波形等
化器を用いても、両者のサンプリング周波数の比の逆数
に相当する長さのマルチパス歪みにまで対応できるとい
う特長もある。

【０００９】次に従来のデジタル復調装置の一例につい
て説明する。図１０は、従来のデジタル復調装置の全体
構成を示すブロック図である。本図において検波器１は
伝送された信号を受信し、アナログ信号を復調する。ク
ロック再生回路２は検波器１の出力信号からクロックを
検出し、再生クロックをクロック位相調整回路３に与え
る。クロック位相調整回路３はアナログ・デジタル変換
器（Ａ／Ｄ変換器）４が正確にサンプリングデータを出
力するよう、再生クロックの位相を補正する。Ａ／Ｄ変
換器４は検波器１の出力をサンプリングされたデジタル
信号に変換する。デジタルフィルタ５はＡ／Ｄ変換器４
からサンプルデータを受け取り、符号間干渉を最小とす
るロールオフ特性のローパスフィルタ処理を行う。尚、
クロック位相調整回路３の一例は特開昭５７−１３１１
５１号に開示されている。

【００１０】

【発明が解決しようとする課題】このようなデジタル復
調装置におけるサンプルクロックの位相に誤差を生じる
と、すべてのデジタル伝送方式の符号間干渉の源とな
る。この位相誤差は、システムのＡ／Ｄ変換器４におけ
るサンプルクロックの不適切な位相調整の結果生じる。
しかしながら従来例のような構成では、Ａ／Ｄ変換器４
のクロック位相のみを実際に変化させると、受信機内部
で同期して使用されていた他の周波数のクロックとの位
相関係がくずれ、システム全体の動作が不安定もしくは
不能となるという問題点があった。

【００１１】サンプルクロックの位相誤差は、受信機お
よび送信機のクロックのドリフト、および伝送路の線形
歪みのような幾つかの異なる現象によって引き起こさ
れ、また時間の関数として変化する。このようなサンプ
ルクロック位相誤差の時間変化は、オーバーサンプリン
グ型の波形等化器により適応的に除去可能である。しか
しながら、トレーニング信号を必要としない「ストップ
・アンド・ゴー」アルゴリズムを採用する限り、シンボ
ル周波数で動作する非オーバーサンプリング型の波形等
化器は使用できないという問題点があった。

【００１２】本発明はこのような従来の問題点に鑑みて
なされたものであって、サンプルクロックの位相を実際
に制御せずに、非オーバーサンプリング型又はオーバー
サンプリング型の波形等化器の何れを用いても、適応的
にサンプルクロック位相誤差を減少させることのできる
デジタル復調装置を提供するものである。

【００１３】

【課題を解決するための手段】本願の請求項１の発明
は、伝送信号を検波する検波器と、検波器の出力するア
ナログ信号をサンプリングし、デジタル信号に変換する
アナログ・デジタル変換器と、符号間干渉を最小とする
ロールオフ特性を有し、アナログ・デジタル変換器の信
号を入力し、高域周波数成分の遮断を行うデジタルフィ
ルタと、デジタルフィルタの出力信号を入力し、サンプ
リング点間のデータを補間するサンプル点間内挿回路
と、サンプル点間内挿回路の出力信号を入力し、内挿点
を設定するための内挿点設定データをサンプル点間内挿
回路に与え、最適自動等化の制御を行う制御回路と、を
具備することを特徴とするものである。

【００１４】本願の請求項２の発明は、伝送信号を検波
する検波器と、検波器の出力するアナログ信号をサンプ
リングし、デジタル信号に変換するアナログ・デジタル
変換器と、アナログ・デジタル変換器の出力を入力し、
サンプリング点間のデータを補間するサンプル点間内挿
回路と、符号間干渉を最小とするロールオフ特性を有
し、サンプル点間内挿回路の信号を入力し、高域周波数
成分の遮断を行うデジタルフィルタと、デジタルフィル
タの出力信号を入力し、サンプル点間内挿回路の内挿点
を設定するための内挿点設定データを与え、最適自動等
化の制御を行う制御回路と、を具備することを特徴とす
るものである。

【００１５】

【作用】このような特徴を有する本発明によれば、先ず
検波器は入力伝送信号を検波し、アナログ・デジタル変
換器によって検波出力をサンプリングし、デジタル信号
に変換する。ロールオフ特性を有するデジタルフィルタ
は、アナログ・デジタル変換器の信号を入力して高域周
波数成分の遮断を行い、符号間干渉を最小にする。サン
プル点間内挿回路はデジタルフィルタの出力を入力と
し、サンプリング点間のデータを補間する。制御回路は
サンプル点間内挿回路の出力信号を入力し、内挿点を設
定するための内挿点設定データをサンプル点間内挿回路
に帰還し、最適自動等化の制御を行う。こうするとサン
プルクロックの位相調整をしなくても、符号間干渉を減
少させることができる。

【００１６】

【実施例】以下本発明の一実施例のデジタル復調装置に
ついて、図面を参照しながら説明する。図１は本実施例
のデジタル復調装置の全体構成を示すブロック図であ
る。本図において、検波器１，クロック再生回路２，Ａ
／Ｄ変換器４，デジタルフィルタ５が設けられているこ
とは従来例と同一であり、その説明は省略する。

【００１７】サンプル点間内挿回路１０は、不適切なサ
ンプル・クロックの位相調整により発生する符号間干渉
を、入力端子１０ｂに入力される内挿点設定データΦを
用いて、デジタルフィルタ５の出力データのサンプル点
をアイパターンの最適識別点に移動させることにより改
善する回路である。制御回路２０はサンプリング点間内
挿回路１０に対し、内挿点設定データΦを計算する回路
である。又制御回路２０は、内挿点設定データの計算結
果より算出されるサンプリング点で、サンプル点間内挿
回路１０の出力をサブサンプリングする。

【００１８】図２は本発明の他の実施例におけるデジタ
ル復調装置の構成を示すブロック図である。ここでは図
１と同一のサンプル点間内挿回路１０が、Ａ／Ｄ変換器
４とデジタルフィルタ５との間に設けられている以外は
図１のデジタル復調装置と同一であり、詳細な説明は省
略する。

【００１９】図３は、図１，図２に示すサンプル点内挿
回路１０の構成例を示すブロック図である。本図におい
て遅延回路１１は入力端子１０ａから入力されるデジタ
ルフィルタ５の信号を１サンプリングクロック周期遅延
させる回路である。一方、計算回路１２は入力端子１０
ｂから入力される内挿点設定データΦに基づき、内挿係
数φを演算する回路である。第１の乗算器１３は入力端
子１０ａの信号に内挿係数φを乗算する回路である。第
２の乗算器１４は遅延回路１１の出力信号に計算回路１
２から与えられる内挿係数（１−φ）を乗算する回路で
ある。加算器１５は乗算器１３，１４の出力を夫々加算
する回路である。これらの回路は基本的には非巡回形デ
ジタルフィルタであり、デジタルフィルタと同一チップ
のＩＣ回路で構成される。

【００２０】ここでデジタルフィルタ５から出力され、
隣接する２個のサンプル点をＸ_N-1，Ｘ_Nとする。これ
らの２点間の任意の時刻における直線補間値Ｙ_Nは次の
（１），（２）式で与えられる。

【００２１】Ｙ_N＝（Ｘ_N×φ）＋［Ｘ_N-1×（1.0 −φ）］・・・（１）ただし、 φ＝cos ²（Φ）・・・（２）ここで変数としての内挿点設定データΦは適応的に生成
される位相補正項で、符号間干渉を減少させるために、
再生搬送波の位相あるいはサンプルクロックの位相の補
正のいずれかに用いることができる。

【００２２】上記した位相補正項Φを生成する適応的手
法の一例が、前述したピッチおよびプラーチの論文に示
されている。この手法はＱＰＳＫ，１６ＱＡＭなどの直
交変調を用いた２次元伝送システムだけではなく、ＢＰ
ＳＫ，ＡＳＫなどの１次元伝送システムにも使用するこ
とが可能である。（２）式の処理は、サンプル点間内挿
回路１０において、ルックアップテーブルを有する計算
回路１２で生成される。尚、内挿係数φは０〜１の範囲
に限定されるが、Φからφへの変換は（２）式によるも
のだけではなく、規定区間で一様に変化する線形あるい
は非線形の関数であれば、任意の関数を用いることがで
きる。またΦは手動で選択しても良い。

【００２３】次に図１，図２に示す制御回路２０につい
て説明する。図４は第１実施例の制御回路２０の構成例
を示すブロック図である。本図においてサブサンプリン
グ回路２１は入力端子２０ａを介して入力されるサンプ
ル点間内挿回路１０の信号をサブサンプリングする回路
である。即ちサブサンプリング回路２１は、デジタルフ
ィルタ５でのフィルタ処理のためにオーバーサンプリン
グされた信号を、伝送路上でのデジタルデータの伝送周
波数であるシンボル周波数までサブサンプリングする。
この際シンボル周波数のナイキスト制限周波数を越える
周波数成分、すなわちシンボル周波数の１／２以上の周
波数成分を除去するローパスフィルタ処理をサブサンプ
リングを行う前に実行する必要がある。

【００２４】識別回路２２はサブサンプリング回路２１
の出力信号から、伝送方式により決められたＮ値のデジ
タルデータを識別する回路である。ここで、Ｎは直交す
る各軸に射影される符号点の数であり、例えばＱＰＳＫ
ならＮ＝２、１６ＱＡＭならＮ＝４である。減算器２３
は識別回路２２の出力から、サブサンプリング回路２１
の出力を減算し、データ復号時の誤差信号ｅを生成する
回路である。適応制御回路２４は減算器２３の誤差信号
ｅを用いてサンプリング点間内挿回路１０が最適等化を
行うよう内挿点設定データΦを生成する回路である。即
ち図１，図２に示すようにサンプル点間内挿回路１０と
制御回路２０が帰還回路を構成することにより、自動等
化の最適制御を行う。尚、適応制御回路２４はオーバー
サンプリングされた周波数で動作する場合は、サブサン
プリング回路２１は不要となる。又適応制御回路２４が
ある種のブラインド型で構成される場合は、識別回路２
２の入出力の差で表現される誤差信号ｅを必要とせず
に、後述するようにサブサンプリング回路２１の出力か
ら直接に内挿点設定データΦを生成することができる。

【００２５】次にサンプル点間内挿回路１０を制御する
他の制御回路について説明する。図５は第２実施例の制
御回路３０の構成を示すブロック図である。本図におい
てサブサンプリング回路３１と適応制御回路３２は第１
実施例の制御回路２０と同様であり、その説明は省略す
る。波形等化器３３はサブサンプリング回路３１の出力
を適応的に波形等化して、線形歪みを除去して出力する
と同時に、誤差信号ｅを生成して適応制御回路３２に与
える回路である。適応制御回路３２は、この誤差信号ｅ
を用いて出力端子３０ｂを介して内挿点設定データΦを
出力する回路である。尚、波形等化器３３及び適応制御
回路３２がオーバーサンプリングされた周波数で動作す
る場合は、サブサンプリング回路３１は不要となる。又
適応制御回路３２がブラインド型の制御回路で構成され
る場合は、波形等化器３３の誤差信号出力を用いずに、
波形等化器３３の入力信号および出力信号の一方または
両方を用いて、直接に内挿点設定データΦを生成するこ
とができる。

【００２６】又図６に示すように、内挿点設定データΦ
を波形等化器４２から直接出力端子４０ｂに出力するよ
うに、図５の適応制御回路３２を波形等化器４２に取り
込むよう制御回路４０を構成することも可能である。

【００２７】図７は第３実施例の制御回路５０の構成を
示すブロック図である。本図においてサブサンプリング
回路５１は第１実施例の制御回路２０と同様に、入力さ
れるサンプル点間内挿回路１０の信号をサブサンプリン
グする回路である。手動適応制御回路５２は、手動で等
化の最適制御を行う回路であり、例えば伝送信号のアイ
パターンを観測してその開口部が最大になるよう内挿点
設定データΦを設定する。

【００２８】このように構成されたデジタル復調装置の
動作について説明する。図１，図２において検波器１は
伝送された信号を受信し、アナログ信号を復調する。ク
ロック再生回路２は検波器１の出力信号からクロックを
検出し、再生クロックをＡ／Ｄ変換器４に与える。Ａ／
Ｄ変換器４はこの再生クロックを用いて検波器１の出力
をデジタル信号に変換する。デジタルフィルタ５はＡ／
Ｄ変換器４からサンプルデータを受け取り、符号間干渉
を最小とするロールオフ特性のローパスフィルタ処理を
行う。

【００２９】次にサンプル点間内挿回路１０は、不適切
なサンプル・クロックの位相調整により発生する符号間
干渉を、入力端子１０ｂに入力される内挿点設定データ
Φを用いて、デジタルフィルタ５の出力波形の補間を行
う。図８はサンプリング点間内挿回路１０で補間された
サンプル点の波形例を示す説明図である。本図において
実線で示す波形上の●は、実際のサンプル点で得られた
信号の振幅値Ｘ_N-1，Ｘ_N，Ｘ_N+1，・・・である。こ
のように隣接サンプリング点の信号を用いてサンプル点
間内挿回路１０が補間を行うと、○で示すサンプル点が
得られる。尚、□は最も望ましいサンプル点を表すが、
（１）式で示す直線補間方法では、微小な誤差Ｅ１を生
ずる。しかしながらこの誤差Ｅ１は十分に小さく、波形
歪みを生じない。

【００３０】図９は再生符号のアイパターンを示す説明
図である。本図において横軸に付加した矢印は２倍のオ
ーバサンプリング時における再生符号の識別タイミング
を示し、現在の識別タイミングＢと、１周期前後に隣接
した識別タイミングＡ，Ｃにおける再生符号の振幅変化
を縦軸に示している。実線で示す波形は符号間干渉のな
い場合を示し、識別タイミングＢで得られる菱形のアイ
パターンのうち、上部の交点は符号値１を示し、下部の
交点は符号値０を示すものとする。●で示すように、破
線で示す波形上の実際のサンプリング点で得られたデー
タを用いて、○で示す補間データを作成する。

【００３１】ここで点Ｐ１に示すように補間を行わずに
サンプル点●から符号値０，１を判定するときの符号間
干渉をＥ２とし、点Ｐ２に示すように補間されたサンプ
ル点○から符号値０，１を判定するときの符号間干渉を
Ｅ３とすると、Ｅ２＞Ｅ３になることが分かる。このよ
うに、サンプル点間内挿回路１０を用いてサンプル点を
アイパターンの最適識別点に移動させることにより、符
号間干渉が減少することがわかる。

【００３２】一方、図２に示すデジタル復調装置では、
Ａ／Ｄ変換器４から直接与えられたデジタル値に対しサ
ンプル点間内挿回路１０がサンプル点の補間を行ってい
るので、図１のデジタル復調装置より符号判定の正確さ
がやや低くなる。しかし図１と同様に、不適切なサンプ
ルクロックの位相調整により発生する符号間干渉を内挿
処理により減少させることができる。

【００３３】

【発明の効果】以上のように本発明によれば、サンプル
点間内挿回路の補間作用によりサンプルクロックの位相
を変化させずにサンプル点をアイパターンの最適識別点
へ移動させることが可能となり、データ復調装置の動作
を安定に保ちながら符号間干渉を最小にすることができ
る。またサンプル点間内挿回路は、非オーバーサンプリ
ング型の適応アルゴリズムにより制御することができる
ので、オーバーサンプリング型の適応アルゴリズムを用
いた場合に比べ、より長いマルチパス歪みに対応するこ
とが可能となる。

【図面の簡単な説明】

【図１】本発明の一実施例におけるデジタル復調装置の
全体構成を示すブロック図である。

【図２】本発明の他の実施例におけるデジタル復調装置
の全体構成を示すブロック図である。

【図３】本実施例のデジタル復調装置におけるサンプル
点間内挿回路の構成例を示すブロック図である。

【図４】本実施例のデジタル復調装置における制御回路
の構成例（その１）を示すブロック図である。

【図５】本実施例のデジタル復調装置における制御回路
の構成例（その２）を示すブロック図である。

【図６】本実施例のデジタル復調装置における制御回路
の構成例（その３）を示すブロック図である。

【図７】本実施例のデジタル復調装置における制御回路
の構成例（その４）を示すブロック図である。

【図８】補間されたサンプル点の波形例を示す説明図で
ある。

【図９】再生符号のアイパターンを示す説明図である。

【図１０】従来のデジタル復調装置の構成例を示すブロ
ック図である。

【符号の説明】

１検波器２クロック再生回路４Ａ／Ｄ変換器５デジタルフィルタ１０サンプル点間内挿回路１１遅延回路１２計算回路１３，１４乗算器１５加算器２０，３０，４０，５０制御回路２１，３１，４１，５１サブサンプリング回路２２識別回路２３減算器２４，３２適応制御回路３３，４２波形等化器５２手動適応制御回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者神野一平大阪府門真市大字門真1006番地松下電器産業株式会社内 (72)発明者林大介大阪府門真市大字門真1006番地松下電器産業株式会社内

Claims

【特許請求の範囲】

【請求項１】伝送信号を検波する検波器と、前記検波器の出力するアナログ信号をサンプリングし、
デジタル信号に変換するアナログ・デジタル変換器と、符号間干渉を最小とするロールオフ特性を有し、前記ア
ナログ・デジタル変換器の信号を入力し、高域周波数成
分の遮断を行うデジタルフィルタと、前記デジタルフィルタの出力信号を入力し、サンプリン
グ点間のデータを補間するサンプル点間内挿回路と、前記サンプル点間内挿回路の出力信号を入力し、内挿点
を設定するための内挿点設定データを前記サンプル点間
内挿回路に与え、最適自動等化の制御を行う制御回路
と、を具備することを特徴とするデジタル復調装置。
【請求項２】伝送信号を検波する検波器と、前記検波器の出力するアナログ信号をサンプリングし、
デジタル信号に変換するアナログ・デジタル変換器と、前記アナログ・デジタル変換器の出力を入力し、サンプ
リング点間のデータを補間するサンプル点間内挿回路
と、符号間干渉を最小とするロールオフ特性を有し、前記サ
ンプル点間内挿回路の信号を入力し、高域周波数成分の
遮断を行うデジタルフィルタと、前記デジタルフィルタの出力信号を入力し、前記サンプ
ル点間内挿回路の内挿点を設定するための内挿点設定デ
ータを与え、最適自動等化の制御を行う制御回路と、を
具備することを特徴とするデジタル復調装置。
【請求項３】前記サンプル点間内挿回路は、２個の隣接するサンプリング点の再生信号Ｘ_N-1，Ｘ_N
間を直線補間する補間回路であることを特徴とする請求
項１又は２記載のデジタル復調装置。
【請求項４】サンプル点間内挿回路は、入力された隣接する再生信号Ｘ_N-1，Ｘ_Nの内，信号Ｘ
_N-1を１クロック遅延して保持するための遅延回路と、前記内挿点設定データを入力し、信号Ｘ_N-1，Ｘ_Nに対
する第１の内挿係数φ及び第２の内挿係数１−φを夫々
計算する計算回路と、前記入力再生信号と前記第１の内挿係数φとを乗算する
第１の乗算器と、前記遅延回路の出力と前記第２の内挿係数１−φとを乗
算する第２の乗算器と、前記第１の乗算器と前記第２の乗算器の出力を夫々加算
する加算器と、を有することを特徴とする請求項１又は
２記載のデジタル復調装置。
【請求項５】前記デジタルフィルタと前記サンプル点
間内挿回路を、単一チップの集積回路上に構成すること
を特徴とする請求項１又は２記載のデジタル復調装置。
【請求項６】前記アナログ・デジタル変換器と前記サ
ンプル点間内挿回路を、単一チップの集積回路上に構成
することを特徴とする請求項２記載のデジタル復調装
置。
【請求項７】前記制御回路は、前記サンプル点間内挿回路の出力信号をサブサンプリン
グするサブサンプリング回路と、前記サブサンプリング回路の出力をＮ値（Ｎは整数）の
符号に判定する識別回路と、前記識別回路の入力と出力との誤差信号を生成する減算
器と、前記減算器の出力を用いて自動等化の最適内挿点設定デ
ータΦを生成する適応制御回路と、を有することを特徴
とする請求項１記載のデジタル復調装置。
【請求項８】前記制御回路は、前記サンプル点間内挿回路の出力信号をサブサンプリン
グするサブサンプリング回路と、前記サブサンプリング回路の出力を波形等化する波形等
化器と、前記波形等化器で生成される誤差信号を用いて、自動等
化の最適内挿点設定データΦを生成する適応制御回路
と、を有することを特徴とする請求項１記載のデジタル
復調装置。
【請求項９】前記制御回路は、前記サンプル点間内挿回路の出力信号をサブサンプリン
グするサブサンプリング回路と、自動等化の最適内挿点設定データΦを手動で生成する手
動適応制御回路と、を有することを特徴とする請求項１
記載のデジタル復調装置。
【請求項１０】前記制御回路は、前記デジタルフィルタの出力信号をサブサンプリングす
るサブサンプリング回路と、前記サブサンプリング回路の出力をＮ値（Ｎは整数）の
符号に判定する識別回路と、前記識別回路の入力と出力との誤差信号を生成する減算
器と、前記減算器の出力を用いて自動等化の最適内挿点設定デ
ータΦを生成する適応制御回路と、を有することを特徴
とする請求項２記載のデジタル復調装置。
【請求項１１】前記制御回路は、前記デジタルフィルタの出力信号をサブサンプリングす
るサブサンプリング回路と、前記サブサンプリング回路の出力を波形等化する波形等
化器と、前記波形等化器で生成される誤差信号を用いて、自動等
化の最適内挿点設定データΦを生成する適応制御回路
と、を有することを特徴とする請求項２記載のデジタル
復調装置。
【請求項１２】前記制御回路は、前記デジタルフィルタの出力信号をサブサンプリングす
るサブサンプリング回路と、自動等化の最適内挿点設定データΦを手動で生成する手
動適応制御回路と、を有することを特徴とする請求項２
記載のデジタル復調装置。
【請求項１３】前記サンプル点間内挿回路は、２個以上の隣接するサンプル点間を最適曲線で補間する
ものであることを特徴とする請求項１又は２記載のデジ
タル復調装置。
【請求項１４】前記サンプル点間内挿回路は、２タップ以上の非巡回型デジタルフィルタと、内挿点設
定データに対応して前記非巡回型デジタルフィルタの各
タップ係数を生成する変換回路と、を含むものであるこ
とを特徴とする請求項１又は２記載のデジタル復調装
置。