JPH06250187A - 液晶素子及びその製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 ヒステリシスの抑制された液晶素子を提供す
る。 【構成】 ラビング処理した配向膜として導電性高分子
膜を用い、直流電圧又は直流電圧成分を含む交流電圧を
印加して一軸配向処理を行う。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、液晶表示装置や液晶光
シャッター等に用いられる液晶素子、特に強誘電性液晶
素子及びその製造方法に関し、詳しくは強誘電性液晶の
電気光学応答におけるヒステリシスと不安定性を改善す
ることにより階調表示性能を向上させた液晶素子及びそ
の製造方法に関するものである。

【０００２】

【従来の技術】強誘電性液晶分子の屈折率異方性を利用
して偏光子との組み合わせにより透過光量を制御する型
の表示素子がクラーク（Ｃｌａｒｋ）およびラガーヴァ
ル（Ｌａｇｅｒｗａｌｌ）により特開昭５６−１０７２
１６号公報や米国特許第４３６７９２４号明細書等で提
案されている。この強誘電性液晶は、一般に特定の温度
領域において非螺旋構造のカイラルスメクティックＣ相
（ＳｍＣ^*相）ないしＨ相（ＳｍＨ^*相）を呈し、これら
の相状態において、印加される電界に対して第一の光学
的安定状態と第二の光学的安定状態のいずれか一方の状
態をとり、かつ電界を取り外してもその状態を保持する
性質、即ち双安定性を有する。さらに、強誘電性液晶は
電界の変化に対する応答が速やかであるという特徴を有
することから、単純マトリクス駆動可能な高速駆動の記
憶型表示媒体として大画面で高精細な表示装置への応用
が期待されている。

【０００３】

【発明が解決しようとする課題】以上のように、強誘電
性液晶素子は異なる２つの安定状態間を外部電界により
スイッチングさせることを特徴としている。したがっ
て、そのスイッチング（駆動）特性を安定で再現性良い
ものとする必要がある。しかしながら、強誘電性液晶の
スイッチング過程では、外部電界印加直後の素子の強電
緩和過程、自発分極Ｐｓの反転過程、強誘電性液晶中な
いし配向膜中の不純物イオンの変位過程、外部電界オフ
後の素子の強電緩和過程、反転した自発分極Ｐｓの安定
化（ラッチ）過程、不純物イオンの緩和過程等、様々な
時間領域での緩和現象が互いに干渉し合って複雑な時定
数系を構成している。

【０００４】また、強誘電性液晶に電界を印加するため
の電極と液晶を配向させるための配向膜との界面、及び
配向膜と強誘電性液晶層との界面には、電子、イオン等
の電荷に対する障壁、トラップ準位が存在している。こ
れらの結果、強誘電性液晶素子の電気光学特性は、その
直前に書き込まれていた表示状態に起因した内部電場を
履歴として保存しやすいため、前状態が白状態である場
合と黒状態である場合とで書き込みしきい値電圧が異な
り、いわゆるヒステリシスや安定性を生じることがあ
る。したがって、単純マトリクス駆動によって二値表示
（白・黒）を行なう場合、非選択時に印加される電圧値
と選択時に印加される電圧値の差（駆動マージン）の範
囲内にその変動量（ヒステリシス）を押さえ込むことが
必要である。

【０００５】一方、強誘電性液晶素子を単純マトリクス
駆動により階調表示する一つの方法には、一画素内での
スイッチング領域の面積を書き込み印加電圧ないし印加
パルス幅変調によって変化させることにより一画素内で
の透過率を調整するドメイン面積階調がある。この場
合、透過率最小（全黒状態）から透過率最大（全白状
態）までの電圧ないしはパルス幅の範囲に適度なしきい
値分布を持たせることが必要であり、一画素内の電界の
分布を付ける電位勾配やセル厚勾配、反転ドメインの核
となる部位を修飾しておく方法などの手法がある。しか
しながら、このような階調駆動の場合、二値表示のよう
に駆動マージンを利用して変動を押さえ込むという方法
は適用できない。よってある特定の書き込み電圧あるい
はパルス幅に対し常にある特定の中間調が得られなけれ
ばならず、理想的にはヒステリシスや不安定性は完全に
除去する必要がある。言い換えれば、表示可能な階調数
は、ヒステリシス・不安定性の量によって制限されるこ
とになる。

【０００６】以上の詳述した技術課題を解決するため
に、駆動波形中に一度完全に黒状態にするリセットパル
スを印加する方法、強誘電性液晶の自発分極に起因して
生じる反電場効果を低減するために導電性配向膜を用い
ることなどが考案されているが、これら単独もしくは複
合して用いてもヒステリシス低減には依然として限界が
あり階調表示特性の向上に制限を与えている。

【０００７】（発明の概要）本発明は、以上述べた技術
的課題に鑑みなされたものであり、広い面積にわたって
高密度画素を簡易に作成し、また駆動するに適した液晶
素子を提供することにある。

【０００８】本発明の別の目的は、スイッチング過程に
おけるヒステリシスや残像現象を抑制できる液晶素子を
提供することにある。

【０００９】更に、本発明の他の目的は階調駆動を行う
に適した液晶素子を提供することにある。

【００１０】上述した目的は、強誘電性液晶と、この強
誘電性液晶を間に保持して対向するとともに、その対向
面にそれぞれ電圧を印加するための電極が形成され、か
つ強誘電性液晶を配向させるための一軸配向処理が施さ
れた一対の基板とを備えた液晶素子の製造方法であっ
て、該一軸配向処理が、導電性高分子膜をラビングした
ものであり、かつ該液晶素子に直流電圧もしくは直流電
圧成分を含む交流電圧を印加する工程を含むことを特徴
とする液晶素子の製造方法により達成される。

【００１１】又、本発明の目的は強誘電性液晶と、この
強誘電性液晶に間に保持して対向するとともに、その対
向面にはそれぞれ強誘電性液晶に電圧を印加するための
電極が形成され、かつ強誘電性液晶を配向させるための
一軸配向処理が施された一対の基板とを備え、配向状態
における強誘電性液晶が少なくとも２つの安定状態を示
す液晶素子であって、該一軸配向処理が導電性高分子膜
をラビングしたものであり、該液晶素子には休止時間中
に直流電圧もしくは直流電圧成分を含む交流電圧を該液
晶素子に印加するための手段が付設されていることを特
徴とする液晶素子により達成される。

【００１２】

【作用】本発明によれば、ラビング処理した導電性高分
子膜を配向膜として用い、直流電圧又は直流電圧成分を
含む交流電圧を印加することにより、ヒステリシスを抑
制した液晶素子を提供することができる。

【００１３】（好適な実施態様の説明）以下に本発明の
一実施態様について説明する。

【００１４】強誘電性液晶表示素子の階調駆動時に観測
されるヒステリシスと不安定性は、素子の電界印加方向
における電荷分布の片寄りによって生じる電場（反電
場）が１つの原因と考えられている。図１に示すよう
に、強誘電性液晶の自発分極が下向き（Ｐｓ−ｄｏｗ
ｎ）の場合の表示が黒、上向き（Ｐｓ−ｕｐ）の場合が
白とすると、それぞれの表示状態で強誘電性液晶の自発
分極がつくる内部電界の方向が異なる。この内部電界を
打ち消すために素子中の様々な電荷例えば液晶中、配向
膜中の不純物イオン、界面近傍のの捕獲電荷等が移動
し、反電場の原因となる。一般に、強誘電性液晶素子の
階調駆動は書き込みを行なう直前にその前の表示履歴を
一度リセットするためのパルスを印加するが、このパル
スは表示上のちらつき等を考慮すると３００μｓｅｃ程
度以下とする必要がある。しかしながら、上述の素子中
の電界移動の緩和時間は数百ｍｓｅｃ〜数ｓｅｃと３０
０μｓｅｃより長い為、電荷の偏在を完全にリセットす
ることは難しい。

【００１５】一方、配向膜として導電性の高分子を用い
ることで反電場を低減することができる。これは、配向
膜を低インピーダンスにすることにより、強誘電性液晶
と配向膜との界面への外部からの電荷供給が可能になる
ので電荷の偏在が速やかに緩和されるためと考えられ
る。しかしながら、単に導電性配向膜を用いた場合で
も、ヒステリシス・不安定性を除去することは充分では
ない。

【００１６】そこで、本発明では、この導電性高分子配
向膜を用いた液晶セルに一定時間直流電圧を印加するこ
とでヒステリシスの低減を実現した。この方法がいかな
る機構により効果を奏するかについては不明な点がある
が、強誘電性液晶と配向膜との界面の整合性の向上、界
面トラップ密度の減少、液晶中または配向膜中のイオン
量の変化等が原因と考えられる。

【００１７】以上のような直流電圧印加処理（以後ＤＣ
エージングと称する）は、強誘電性液晶素子の製造にお
いて、その工程中に行なうことができるが、強誘電性液
晶を用いた装置（例えば強誘電性液晶表示装置）にあら
かじめＤＣエージングの行なえる手段を付設させてお
き、装置の休止時間等にＤＣエージングが行なえる構成
にしておいてもよい。この場合、例えば表示動作終了
（表示スイッチｏｆｆ）になったとき、それを感知して
ＤＣエージングが開始され、一定時間エージングが行な
われるようにする。この様な手段を講じることで、ヒス
テリシスや不安定性の経時変化を小さくすることができ
る。

【００１８】図２は本発明の一実施態様による液晶素子
の模式図であり、一画素部分を拡大して示している。

【００１９】一方の基板３１の上には第１の電極３２が
設けられており、該第１の電極３２の上には主鎖構造が
π電子共役系の高分子からなる第１の層３３が設けられ
ている。

【００２０】同様に対向基板となる第２の基板３５の上
にも、第２の電極３６、主鎖構造がπ電子共役系の高分
子からなる第２の層３７が順に設けられている。

【００２１】そして、第１及び第２の配向層３４、３８
間には強誘電性液晶１が中に注入されている。

【００２２】又、３９は基板間隔を一定に保つ為のスペ
ーサーである。

【００２３】３０は直流電圧又は直流電圧成分を含む交
流電圧を印加する為の電圧印加手段であり、製造装置又
は該液晶素子の制御回路の一部に設けられるものであ
る。

【００２４】図３は本発明に用いられる３つの代表的な
印加電圧の波形を示す図である。（ａ）はエージング期
間中、一定の直流電圧を印加するもの、（ｂ）は直流電
圧を断続的に印加するもの、（ｃ）は異なる極性の直流
電圧をエージング期間中の積分が０にならないように時
系的に印加するものである。

【００２５】図４は、エージング工程を含む液晶素子の
製造方法の一例を示す流れ図である。

【００２６】基板上に電極、導電性高分子配向膜を順次
形成した後にラビング処理を行い、基板間隔を１μｍ程
にして２つの基板を組み立てる。

【００２７】そして、液晶を基板間に注入した後、降温
させ相転移させてカイラルスメクチックＣ相とする。

【００２８】その後、前述した電圧を印加するエージン
グ処理を行う。ここで相転移とエージングとは逆であっ
てもよい。

【００２９】一方、図５は完成した液晶素子を用いた表
示装置に設定されるエージング処理モードを示す流れ図
である。

【００３０】表示動作終了後に所望のタイミングでエー
ジング処理を行った後に、次の表示動作に移る例を示し
ている。

【００３１】エージング時間は、必要な特性を得るに充
分な時間行えばよく、エージング電圧にもよるが少なく
とも１分以上、より好ましくは１０分以上、最適には１
００分以上である。

【００３２】そして、本発明に用いられる高分子層３
３、３７としては、その主鎖構造がπ電子共役系ででき
ている有機高分子材料であればよく、例えば、ポリアセ
チレン、ポリパラフェニレン、ポリパラフェニレンビニ
レン、ポリピロール、ポリチオフェン、ポリキノリン、
ポリピリジン、ポリアニリン、ポリカルバゾール、ポリ
チエニレン、ポリパラフェニレンスルフィド、ポリチア
ジル、ポリジベンゾチオフェンスルフィド、ポリフラン
等を用いることができる。また、これらの混合物や、堆
積時の成膜性を高める等の目的で側鎖に各種の置換基を
導入してもよい。又、これらのうちのひとつないし複数
のものを成分とした高分子混合物をもちいてもよい。こ
れらの有機高分子材料を第１及び第２の電極３２、３６
上に形成する方法としては、周知のディップ（浸漬）
法、スピンコート法、ラングミュア・ブロジェット（Ｌ
Ｂ）法等の湿式法の他、蒸着法等を利用することが出来
る。また、上記高分子材料に直接、或は、π電子共役系
高分子層形成後に、Ｉ₂，Ｂｒ₂，Ｎａ，ＡｓＦ₅，Ｃｌ
Ｏ₄ ^-，ＰＦ₆ ^-，Ｃｌ^-等のドーパントをドーピングした
ものを用いてもよい。係るドーピング操作は不可欠では
ないが、液晶駆動時のヒステリシスを充分に解消，若し
くは減少させる為に必要に応じて予め（液相注入前）に
行っておくことが好ましい。ドーピング後の該π電子共
役系高分子層の導電率の下限としては、１０^-10Ｓ／ｃ
ｍ以上、好ましくは１０^-6Ｓ／ｃｍ以上、より好ましく
は１０^-4Ｓ／ｃｍ以上であり、導電率の上限は１０⁰Ｓ
／ｃｍ以下である。ドーピング後のドーパントを安定化
させる目的で、必要に応じてドーピング後、ポストベー
クを行うこともできる。

【００３３】又、第１及び第２の電極としては酸化ス
ズ、酸化インジウム、酸化インジウムスズ（ＩＴＯ）等
の透明導電材料が好ましく用いられる。これらの材料は
スパッタリング法、イオンプレーティング法等により好
ましく形成できる。

【００３４】液晶駆動特性、特にヒステリシスや逆電界
発生の解消の観点からは、係る液晶配向層の電気容量成
分を大きくすること、すなわち、係る液晶配向層の膜厚
を出来る限り薄くすることが好ましい。一方、液晶配向
特性の観点からは、液晶配向層の厚さが極端に薄いと、
良好なものが得られない場合があり、加えて膜厚や表面
の均一性も不可欠である。そこで、本発明の液晶配向層
としては、その膜厚が１ｎｍ以上５０ｎｍ以下、より好
ましくは３ｎｍ以上７ｎｍ以下の範囲にあることが望ま
しく、かつ、その均一性に優れるものである必要があ
る。従って現状では、ＬＢ法によって係る液晶配向層を
形成するのが最も好ましい。

【００３５】そして、液晶の一軸配向性や基板面に対す
る液晶分子の分子軸の傾き（プレチルト角）等を制御す
る配向規制力を該液晶配向層に持たせる為に、その表面
をラビング処理する。

【００３６】又、本発明に用いられる液晶としては少な
くとも２つの安定状態を有する液晶としての強誘電性を
有するカイラルスメクチック液晶が最も好ましく、その
内、カイラルスメクチックＣ相（ＳｍＣ^*）、Ｈ相（Ｓ
ｍＨ^*）、Ｉ相（ＳｍＩ^*）、Ｆ相（ＳｍＦ^*）やＧ相
（ＳｍＧ^*）の液晶が適している。以下、係る強誘電性
液晶について簡単に説明する。

【００３７】強誘電性液晶については、Ｒ．Ｂ．Ｍｅｙ
ｅｒらの“Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ
Ｃｒｙｓｔａｌｓ”（Ｌｅ Ｊｏｕｒｎａｌ ｄｅ
Ｐｈｙｓｉｑｕｅ Ｌｅｔｔｒｅ誌，第３６巻Ｌ−６９
頁，１９７５年），Ｎ．Ａ．Ｃｌａｒｋ及びＳ．Ｔ．Ｌ
ａｇｅｒｗａｌｌの“ＳｕｂｍｉｃｒｏｓｅｃｏｎｄＢ
ｉｓｔａｂｌｅ Ｅｌｅｃｔｒｏ−Ｏｐｔｉｃ Ｓｗｉ
ｔｃｈｉｎｇ ｉｎＬｉｑｕｉｄ Ｃｒｙｓｔａｌｓ”
（Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ
誌，第３６巻第１１号８９９頁，１９８０年），福田敦
夫，竹添秀男共著“強誘電性液晶の構造と物性”（コロ
ナ社、１９９０年）等に記載されており、本発明ではこ
れらに開示されている強誘電性液晶を用いることが出来
る。

【００３８】具体的には、本発明に用いられる強誘電性
液晶化合物の例としては、デシルオキシベンジリデン−
ｐ−アミノ−（２−メチル）−ブチルシンナメート（Ｄ
ＯＢＡＭＢＣ）、ヘキシルオキシベンジリデン−ｐ−ア
ミノ−（２−クロロ）−プロピルシンナメート（ＨＯＢ
ＡＣＰＣ）及び４−（２−メチル）−ブチル−ｏ−レゾ
ルシリデン−４′−オクチルアニリン（ＭＢＲＡ８）等
が挙げられる。これらの材料を用いて液晶素子を構成す
る場合、液晶化合物がＳｍＣ^*，ＳｍＨ^*，ＳｍＩ^*，Ｓ
ｍＦ^*，ＳｍＧ^*となるような温度状態に保持するため、
必要に応じて素子をヒーターが埋め込まれた銅ブロック
等により保持することが出来る。

【００３９】以上述べた構成を有する液晶素子の液晶駆
動特性において、従来の液晶素子即ち第１及び第２のπ
電子共役系高分子層が存在せず、電極上にポリイミド類
から成る液晶配向層が堆積している構造を有する液晶素
子と比較して異なる点を列挙すると、 （１）液晶駆動電圧の閾値の低下 （２）液晶駆動時のヒステリシスの減少 （３）液晶駆動時の残像現象の減少 の３点を挙げることができる。

【００４０】本発明の液晶素子において、何故上記のよ
うな変化が見られるかという機構は学術的には不明であ
るが、電極と係る電極に隣接する層との間に形成された
電気的な狭膜の特性に基づくものと考えられる。係る狭
膜の電気特性は、上記隣接層の種類に大きく依存する筈
であり、該隣接層が本発明におけるπ電子共役系高分子
層である場合、該隣接層がポリイミド等のその主鎖がπ
電子共役系のみで構成されていない高分子層である場合
と比較して、その抵抗成分が小さく、かつ容量成分が大
きくなっていることが考えられる。

【００４１】

【実施例】

（実施例１）以下に本発明の実施例１について説明す
る。本実施例では、次に述べる手順で強誘電性液晶セル
を作製した。まず、透明電極としてＩＴＯをスパッタ法
によりコーティングした一対のガラス基板を用意し、そ
れぞれの基板に配向膜としてポリアニリンをスピンコー
ト法で形成した。本実施例で用いたポリアニリンはＮメ
チルピロリドン（ＮＭＰ）等の有機溶媒に可溶なタイプ
のもので、スピンコート後、種々の酸に浸漬ないし雰囲
気中におくことにより１０^-1Ｓ／ｃｍ程度の導電性が発
現する導電性高分子の一種である。このポリアニリンを
ＮＭＰ：ｎ−ブチルセロソルブ（ｎ−ＢＣ）＝１：１の
混合溶媒に０．５ｗｔ％で溶かし、濾紙及びミクロフィ
ルターを用いてフィルタリングしたものを塗布溶液とし
た。スピン条件は２０００回転／分で２０秒とした。塗
布後、８０℃で１５分間乾燥し、得られた膜厚は３０Å
であった。

【００４２】次に、この基板を１Ｎの硫酸に一時間浸漬
し、ポリアニリンのドーピングを行なった。浸漬後水洗
し、８０℃で１０分間乾燥した後、バキュームオーブン
（減圧下）で６５℃、約１３時間のポストベークを行な
った。このポストベークはポリアニリンの導電率の経時
変化を低減する目的で行なったもので本発明に必須のも
のではない。こうして得られたポリアニリンの導電率は
１０^-1Ｓ／ｃｍ程度であった。

【００４３】次に配向処理としてポリアニリン塗布膜の
表面をラビング処理した。ラビングに用いた布はナイロ
ン製のものでラビング条件はローラー回転数１０００回
転／分、基板送り速度１６ｍｍ／秒、ローラーの押し込
み０．４ｍｍである。

【００４４】以上の手順で処理した一対の基板をラビン
グ方向が同一になるように対向して１．４ｕｍの間隙を
もつように張り合わせた。ここで、スペーサはシリカビ
ーズを用いた。この間隙に室温で強誘電性を示す液晶を
等方相（８０℃）で注入した。

【００４５】本実施例で用いた強誘電性液晶は、ショー
トピッチ系の液晶で、カイラルＣピッチ〜０．３５ｕ
ｍ、Ｐｓ７１ｎＣ／ｃｍ²、チルト角２６°（２５℃）
であり、次に記す相系列をもつ。

【００４６】 等方相 →ＳｍＡ相 →Ｓｍ^*Ｃ相 → 結晶相 この液晶は、等方相からＳｍ^*Ｃ相に亘って２０Ｖ／ｕ
ｍ、１０Ｈｚ程度の交流電界を印加しながら徐冷するこ
とにより、ストライプ状のテクスチュアをもつユニフォ
ーム配向が得られ、見かけのチルト角θａ＝２６°の高
コントラスト表示特性を有する。

【００４７】以上のように作製した強誘電性液晶セルに
＋１２Ｖ、１０Ｈｚの単極性矩形パルスを室温下で一定
時間印加してエージングを行なった。エージング後、セ
ルを直交ニコル下におき、実験駆動波形を印加して透過
率を測定した。図６に駆動波形を示す。図中２１は補助
パルス、２２はバイポーラリセットパルス、２３は書き
込みパルスである。補助パルス２１は書き込みパルス２
３の逆極性パルスであり、駆動波形のＤＣ成分をゼロに
するためのものである。リセットパルス２２は書き込み
前に表示状態を一度リセット（黒状態）するためのもの
である。書き込みパルス２３及び補助パルス２１の電圧
値を変化させて、セルの電気光学応答を測定した。ま
た、ヒステリシス特性は図６の駆動波形が印加される前
に黒状態に放置（３秒間）した場合の特性と、白状態に
放置した場合の特性との違いを評価した。なお、測定す
る透過率は、駆動波形印加後３０ｍｓｅｃ以上たった後
の安定（ラッチ）状態の透過率である。

【００４８】図７にＤＣエージングを行なわないセルの
測定結果、図８にＤＣエージング２０時間行なったセル
の測定結果を示す。図７、図８を見比べてみるとＤＣエ
ージングを行なうことによって、ヒステリシス量ΔＶが
ほぼ半減することがわかる。図９は、ＤＣエージング時
間に対してヒステリシス量をプロットしたものである。
図のように、ヒステリシスはエージング時間の対数にほ
ぼ比例するように減少した。また、ＤＣエージングを行
なったセルでは、ビデオレートで駆動した際、同じ階調
表示の書き込み電圧で駆動し続けるときの不安定性も低
減していた。なお、ＤＣエージング電圧の極性は、正負
どちらでも同様の結果を得た。また、ＤＣエージング電
圧は大きい方がよいが、セルのショート等による限界が
ある。

【００４９】（実施例２）実施例１で作製した強誘電性
液晶セルと同じ構成のセルを用い、ＤＣエージングを、
液晶が等方相である温度（８０℃）で行なった。その
後、等方相からＳｍ^*Ｃ相に亘って２０Ｖ／ｕｍ、１０
Ｈｚの交流電界を印加しながら徐冷し、ストライプ状の
テクスチュアをもつユニフォーム配向とした。このセル
において、実施例１の場合と同じ測定をした結果、やは
りＤＣエージングないの場合に比べてヒステリシスと不
安定性が低減していた。

【００５０】

【発明の効果】以上説明したように、ＤＣエージングを
行なうことにより、階調駆動を行なう場合に問題となる
ヒステリシスと不安定性を低減する効果がある。

【図面の簡単な説明】

【図１】本発明に係わる液晶素子の分極状態を示す模式
図。

【図２】本発明による液晶素子及びその製造方法を説明
する為の模式図。

【図３】本発明に用いられる印加電圧を示す図。

【図４】本発明の液晶素子の製造工程の一例を示す流れ
図。

【図５】本発明の液晶素子の動作の一例を示す流れ図。

【図６】本発明の実施例による液晶素子に用いた駆動波
形を説明する図。

【図７】本発明の実施例１によるエージングを行う前の
特性を示す図。

【図８】本発明の実施例１によるエージングを行った後
の特性を示す図。

【図９】本発明によるエージング時間とヒステリシスと
の関係を示す図。

Claims (6)

【特許請求の範囲】
1. 【請求項１】 強誘電性液晶と、この強誘電性液晶を間
   に保持して対向するとともに、その対向面にそれぞれ電
   圧を印加するための電極が形成され、かつ強誘電性液晶
   を配向させるための一軸配向処理が施された一対の基板
   とを備えた液晶素子の製造方法であって、該一軸配向処
   理が、導電性高分子膜をラビングしたものであり、かつ
   該液晶素子に直流電圧もしくは直流電圧成分を含む交流
   電圧を印加する工程を含むことを特徴とする液晶素子の
   製造方法。
2. 【請求項２】 前記液晶素子に直流電圧もしくは直流電
   圧成分を含む交流電圧を印加する時の温度が該強誘電液
   晶が等方相を示す温度領域であることを特徴とする請求
   項１に記載の液晶素子の製造方法。
3. 【請求項３】 前記液晶素子に直流電圧もしくは直流電
   圧成分を含む交流電圧を印加する時の温度が該強誘電液
   晶がカイラルスメクティック相を示す温度領域であるこ
   とを特徴とする請求項１に記載の液晶素子の製造方法。
4. 【請求項４】 前記導電性高分子がドーピングされたパ
   イ電子共役系を主鎖骨格にもつ高分子であることを特徴
   とする請求項１に記載の液晶素子の製造方法。
5. 【請求項５】 強誘電性液晶と、この強誘電性液晶を間
   に保持して対向するとともに、その対向面にはそれぞれ
   強誘電性液晶にに電圧を印加するための電極が形成さ
   れ、かつ強誘電性液晶を配向させるための一軸配向処理
   が施された一対の基板とを備え、配向状態における強誘
   電性液晶が少なくもと２つの安定状態を示す液晶素子で
   あって、該一軸配向処理が導電性高分子膜をラビングし
   たものであり、該液晶素子には休止時間中に直流電圧も
   しくは直流電圧成分を含む交流電圧を該液晶素子に印加
   するための手段が付設されていることを特徴とする液晶
   素子。
6. 【請求項６】 前記一軸配向処理が導電性高分子を一成
   分とする高分子混合物からなる膜をラビングしたもので
   あることを特徴とする請求項１に記載の液晶素子の製造
   方法。