JPH0624205B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0624205B2 JPH0624205B2 JP60136027A JP13602785A JPH0624205B2 JP H0624205 B2 JPH0624205 B2 JP H0624205B2 JP 60136027 A JP60136027 A JP 60136027A JP 13602785 A JP13602785 A JP 13602785A JP H0624205 B2 JPH0624205 B2 JP H0624205B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer
- bonding
- semiconductor substrate
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45147—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔発明の利用分野〕 本発明は、半導体装置に関するものである。
従来、半導体装置の電極・配線でＣu 添加のAlが、例え
ば米国特許第3743894号公報に記載のように、エレクト
ロマイグレーション即ち電気移動の問題を回避するため
に用いられてきた。
ば米国特許第3743894号公報に記載のように、エレクト
ロマイグレーション即ち電気移動の問題を回避するため
に用いられてきた。
半導体装置の配線はＡｌが一般に用いられる この装置を高電流と高温状態の下で作動させるとき、Ａ
ｌ配線膜はそれを流れる電流により移動せしめられてこ
の金属をある区域では盛上げらせ他の区域では空所を形
成させる。この空所は十分大きくなるとこの空所が生じ
た区域での金属接触の抵抗を十分増大させて抵抗加熱を
起こし接触金属を溶融させ、それによりこの装置の早期
の事故を起させる可能性がある。
ｌ配線膜はそれを流れる電流により移動せしめられてこ
の金属をある区域では盛上げらせ他の区域では空所を形
成させる。この空所は十分大きくなるとこの空所が生じ
た区域での金属接触の抵抗を十分増大させて抵抗加熱を
起こし接触金属を溶融させ、それによりこの装置の早期
の事故を起させる可能性がある。
上記米国特許によれば、このエレクトロマイグレーショ
ンの問題を回避するためにＡｌに１〜10重量％のＣu を
混入する。そのためＣu Ａｌ２粒子の細粒構造を形成し
てこれがＡｌ粒界と粒界三重点に介在し、Ａｌの原子移
動を防げエレクトロマイグレーションに対する装置の寿
命を長くすることができる。
ンの問題を回避するためにＡｌに１〜10重量％のＣu を
混入する。そのためＣu Ａｌ２粒子の細粒構造を形成し
てこれがＡｌ粒界と粒界三重点に介在し、Ａｌの原子移
動を防げエレクトロマイグレーションに対する装置の寿
命を長くすることができる。
本発明はＡｌよりも抵抗率の低いＣu を用いて配線膜を
形成するもので、Ａｌに比べ電流密度を大きくとること
ができる。更にＣu の融点はＡl よりも４００℃以上高
いため、エレクトロマイグレーションによる装置の早期
の事故を防ぐことができる。このように配線をＣu で形
成することによつて配線膜の幅を小さくすることができ
半導体基板の実装密度を上げることができる。同時にエ
レクトロマイグレーションによる装置の早期破壊を防止
できる。
形成するもので、Ａｌに比べ電流密度を大きくとること
ができる。更にＣu の融点はＡl よりも４００℃以上高
いため、エレクトロマイグレーションによる装置の早期
の事故を防ぐことができる。このように配線をＣu で形
成することによつて配線膜の幅を小さくすることができ
半導体基板の実装密度を上げることができる。同時にエ
レクトロマイグレーションによる装置の早期破壊を防止
できる。
本発明の目的は従来の半導体Ａｌ配線膜に代わり、耐エ
レクトロマイグレーシヨン性に優れたＣuを用いること
によつて、信頼性の高い半導体素子を提供することにあ
る。
レクトロマイグレーシヨン性に優れたＣuを用いること
によつて、信頼性の高い半導体素子を提供することにあ
る。
従来、半導体装置の電極・配線には純Ａｌ又はＳi 入り
Ａｌが用いられていた。しかし、純Ａｌ，Ｓi 入りＡｌ
はエレクトロマイグレーション耐量が小さく、高電流密
度の電流を流すと、電極と半導体基体とのコンタクト抵
抗が増大する。あるいは、原子移動により配線が断線し
てしまう等の欠点があった。
Ａｌが用いられていた。しかし、純Ａｌ，Ｓi 入りＡｌ
はエレクトロマイグレーション耐量が小さく、高電流密
度の電流を流すと、電極と半導体基体とのコンタクト抵
抗が増大する。あるいは、原子移動により配線が断線し
てしまう等の欠点があった。
またＣu 入りＡｌ配線は耐エレクトロマイグレーション
性を有しているが、Ｃu 添加によりＡｌ配線の比抵抗が
上昇するため、電流を流した際、素子の温度が著しく上
昇し、素子の動作不良の原因となる。またＣu 入りＡｌ
配線ではＡｌ基地中にＣu が分散しているため、エツチ
ングの際にＡｌ原子とＣu 原子とが局部電池として作用
し、Ａｌ配線のパターン精度が悪くなるという欠点があ
る。特に集積密度を高めた素子に於ける配線幅１μｍ以
下のＣu 入りＡｌ配線ではパターニング精度を確保する
ため、高度の加工技術を必要とする。
性を有しているが、Ｃu 添加によりＡｌ配線の比抵抗が
上昇するため、電流を流した際、素子の温度が著しく上
昇し、素子の動作不良の原因となる。またＣu 入りＡｌ
配線ではＡｌ基地中にＣu が分散しているため、エツチ
ングの際にＡｌ原子とＣu 原子とが局部電池として作用
し、Ａｌ配線のパターン精度が悪くなるという欠点があ
る。特に集積密度を高めた素子に於ける配線幅１μｍ以
下のＣu 入りＡｌ配線ではパターニング精度を確保する
ため、高度の加工技術を必要とする。
本発明では、これらの欠点を除去するために、半導体と
のコンタクトをとる電極部分には純ＡｌあるいはＳi 入
りＡｌを用い、電流が流れる配線部分にはＣu を用いた
もので、その目的は高集積、高精度を要求される半導体
装置の高安定電極・配線を実現することにある。またリ
ードフレームと素子を接続するボンディングワイヤとし
てＣu ワイヤを用いることにより、半導体基体上のＣu
配線膜のボンデイングパツド部分とＣu ワイヤとを直接
接合できる利点がある。更にその際、銅製のリードフレ
ームを用いることにより、半導体基体上の配線膜、ボン
ディングワイヤ、リードフレーム全てを銅で構成するこ
とになり、耐湿信頼性・安定性に非常に優れた半導体装
置を提供することができる。
のコンタクトをとる電極部分には純ＡｌあるいはＳi 入
りＡｌを用い、電流が流れる配線部分にはＣu を用いた
もので、その目的は高集積、高精度を要求される半導体
装置の高安定電極・配線を実現することにある。またリ
ードフレームと素子を接続するボンディングワイヤとし
てＣu ワイヤを用いることにより、半導体基体上のＣu
配線膜のボンデイングパツド部分とＣu ワイヤとを直接
接合できる利点がある。更にその際、銅製のリードフレ
ームを用いることにより、半導体基体上の配線膜、ボン
ディングワイヤ、リードフレーム全てを銅で構成するこ
とになり、耐湿信頼性・安定性に非常に優れた半導体装
置を提供することができる。
更にＣu 配線膜の結晶粒を配線幅よりも小さく、結晶性
を半導体基板に対して〔１１１〕又は〔１００〕方向に
優先配向させることにより、耐エレクトロマイグレーシ
ヨン性をより高めることができる。
を半導体基板に対して〔１１１〕又は〔１００〕方向に
優先配向させることにより、耐エレクトロマイグレーシ
ヨン性をより高めることができる。
次に、その理由を述べる。Ｓi 入りＡｌの電気比抵抗が
３．１μΩcmなのに対しＣｕのそれが１．５μΩcmと小
さく、またＳi 入りＡｌの融点が、６６０℃以下である
のに対し、Ｃu のそれが1083℃と高いため、同一電流密
度の通電ではＣu の方が温度上昇が少なく、軟化の度合
も小さい。更に結晶の辷り面の多少を示す積層欠陥エネ
ルギは、（１１１）面内でＣu では小さく（４０erg/cm
2）、Ａｌでは大きい（２００erg/cm2）。これはＡｌの
辷り面の密度がＣu のそれの数倍ある事を意味し、Ａｌ
の方が電流を流した時のエレクトロマイグレーシヨンを
起こし易いことを意味している。
３．１μΩcmなのに対しＣｕのそれが１．５μΩcmと小
さく、またＳi 入りＡｌの融点が、６６０℃以下である
のに対し、Ｃu のそれが1083℃と高いため、同一電流密
度の通電ではＣu の方が温度上昇が少なく、軟化の度合
も小さい。更に結晶の辷り面の多少を示す積層欠陥エネ
ルギは、（１１１）面内でＣu では小さく（４０erg/cm
2）、Ａｌでは大きい（２００erg/cm2）。これはＡｌの
辷り面の密度がＣu のそれの数倍ある事を意味し、Ａｌ
の方が電流を流した時のエレクトロマイグレーシヨンを
起こし易いことを意味している。
一方、Ｃu 配線にＣｕワイヤをボンデイングするばかり
でなく、従来のＡu ワイヤあるいはＡｌワイヤによるボ
ンデイングを行なうため、半導体基体上のＣu配線膜の
ボンデイングパツド部にボンデイングの安定性にすぐれ
た純Ａｌ又はＮｉ，Ｐｄ，Ｐｔのうち少くとも１種以上
を添加したＡｌ層を堆積させればよい。この方法を用い
ることにより、従来設備を生かし、Ｃu ワイヤでボンデ
イングしたのと同等の高信頼性をする半導体装置を提供
することができる。
でなく、従来のＡu ワイヤあるいはＡｌワイヤによるボ
ンデイングを行なうため、半導体基体上のＣu配線膜の
ボンデイングパツド部にボンデイングの安定性にすぐれ
た純Ａｌ又はＮｉ，Ｐｄ，Ｐｔのうち少くとも１種以上
を添加したＡｌ層を堆積させればよい。この方法を用い
ることにより、従来設備を生かし、Ｃu ワイヤでボンデ
イングしたのと同等の高信頼性をする半導体装置を提供
することができる。
このようにして作製した半導体装置をセラミクスモール
ドすることにより劣悪な環境下でも製品の信頼性を確保
できる。また、セラミクスモールドの替わりに、エポキ
シ樹脂を主とする樹脂モールドを行なうことによつても
外部環境から内部の半導体基板を保護することができ
る。
ドすることにより劣悪な環境下でも製品の信頼性を確保
できる。また、セラミクスモールドの替わりに、エポキ
シ樹脂を主とする樹脂モールドを行なうことによつても
外部環境から内部の半導体基板を保護することができ
る。
以下、本発明を実施例によつて詳細に説明する。
第１図は本発明の実施例の構造を示した断面図である。
図において、１は半導体基板（Ｓi 基板，Ｇａ−Ａｓ基
板）、２は不純物（例えばＰ，Ａｓ，Ｂ，Ａｌ等）を拡
散した拡散層、３は窓明けされた絶縁物（例えば厚さ
０．１〜０．５μｍのＳｉO2膜乃至ＰＳＧ膜）、４は純
Ａｌ又はＳi 入りＡｌ層で形成（例えば蒸着、スパツ
タ、ＣＶＤ法等により厚さ０．１〜０．５μｍ堆積さ
せ、フオトエツチングによりパターニング後３５０〜５
５０℃の熱処理を５〜６０分間施して安定化する。）さ
れた電極であり、拡散層２とコンタクト５で接触してい
る。６はＡｌに比べ電気比抵抗が半分のＣu 層で形成
（例えば蒸着、スパツタ、ＣＶＤ法等により厚さ０．５
〜２μｍ堆積させ、パターニング後250〜５５０℃の熱
処理を５〜６０分間施こして安定化する。）された配線
であり、電極４と接触している。７は素子表面を保護す
る保護膜（例えば厚さ０．５〜２．０μｍのＳｉO2膜乃
至ＰＳＧ膜）でボンデイングパツド部分８が開口されて
いる。９はＣu ボンデイングワイヤでパツド部８にボン
デイング（熱圧着又は超音波ボンデイング等による。）
される。
図において、１は半導体基板（Ｓi 基板，Ｇａ−Ａｓ基
板）、２は不純物（例えばＰ，Ａｓ，Ｂ，Ａｌ等）を拡
散した拡散層、３は窓明けされた絶縁物（例えば厚さ
０．１〜０．５μｍのＳｉO2膜乃至ＰＳＧ膜）、４は純
Ａｌ又はＳi 入りＡｌ層で形成（例えば蒸着、スパツ
タ、ＣＶＤ法等により厚さ０．１〜０．５μｍ堆積さ
せ、フオトエツチングによりパターニング後３５０〜５
５０℃の熱処理を５〜６０分間施して安定化する。）さ
れた電極であり、拡散層２とコンタクト５で接触してい
る。６はＡｌに比べ電気比抵抗が半分のＣu 層で形成
（例えば蒸着、スパツタ、ＣＶＤ法等により厚さ０．５
〜２μｍ堆積させ、パターニング後250〜５５０℃の熱
処理を５〜６０分間施こして安定化する。）された配線
であり、電極４と接触している。７は素子表面を保護す
る保護膜（例えば厚さ０．５〜２．０μｍのＳｉO2膜乃
至ＰＳＧ膜）でボンデイングパツド部分８が開口されて
いる。９はＣu ボンデイングワイヤでパツド部８にボン
デイング（熱圧着又は超音波ボンデイング等による。）
される。
このように構成すると、以下に述べるように配線部分を
純Ａｌ又はＳi 入りＡｌを用いた場合に比べ耐エレクト
ロマイグレーシヨン性が高く、また従来のＡｌ配線膜、
Ａu ボンデイングワイヤで構成された樹脂モールド半導
体製品に比べて耐湿信頼性も向上する。
純Ａｌ又はＳi 入りＡｌを用いた場合に比べ耐エレクト
ロマイグレーシヨン性が高く、また従来のＡｌ配線膜、
Ａu ボンデイングワイヤで構成された樹脂モールド半導
体製品に比べて耐湿信頼性も向上する。
第２図は本発明の効果を説明するためのグラフであり、
配線材料として、従来のＳi 入りＡｌを用いた場合と、
本発明のＣu 配線を用いた場合の高温通電試験における
抵抗値の経時変化を示す。図から明らかなようにＳi 入
りＡｌに比べＣｕ配線の方が安定である。
配線材料として、従来のＳi 入りＡｌを用いた場合と、
本発明のＣu 配線を用いた場合の高温通電試験における
抵抗値の経時変化を示す。図から明らかなようにＳi 入
りＡｌに比べＣｕ配線の方が安定である。
この理由は、Ｓi 入りＡｌの電気比抵抗が３．１μΩcm
なのに対しＣuのそれが１．５μΩcmと小さく、またＳi
入りＡｌの融点が６６０℃以下であるのに対し、Ｃu
のそれが1083℃と高いため、同一電流密度の通電ではＣ
u の方が温度上昇が少なく、軟化の度合も小さいためで
ある。
なのに対しＣuのそれが１．５μΩcmと小さく、またＳi
入りＡｌの融点が６６０℃以下であるのに対し、Ｃu
のそれが1083℃と高いため、同一電流密度の通電ではＣ
u の方が温度上昇が少なく、軟化の度合も小さいためで
ある。
第３図は樹脂モールドした場合のＣｕ配線、Ｃｕボンデ
イングワイヤの組合せと、従来のＳi 入りＡｌ配線、Ａ
u ボンデイングワイヤを組合せた場合の加速寿命試験
（２気圧飽和水蒸気中放置試験）の結果を示す。図から
明らかなように従来の方法に比べＣu 配線Ｃu ワイヤの
組合せの方が耐湿信頼性に優れ、寿命が２〜２．５倍に
なる。
イングワイヤの組合せと、従来のＳi 入りＡｌ配線、Ａ
u ボンデイングワイヤを組合せた場合の加速寿命試験
（２気圧飽和水蒸気中放置試験）の結果を示す。図から
明らかなように従来の方法に比べＣu 配線Ｃu ワイヤの
組合せの方が耐湿信頼性に優れ、寿命が２〜２．５倍に
なる。
この理由は、従来の方法ではＡｌとＡu を接合させてお
り、その接合部に水分が侵入してくると局部電池を形成
し電気的に卑なＡｌが溶けてしまうのに対し、本発明で
はＣu 配線Ｃu ワイヤの組合せのため局部電池が形成さ
れず耐食性が向上するものと考えられる。
り、その接合部に水分が侵入してくると局部電池を形成
し電気的に卑なＡｌが溶けてしまうのに対し、本発明で
はＣu 配線Ｃu ワイヤの組合せのため局部電池が形成さ
れず耐食性が向上するものと考えられる。
以上をまとめると、本発明によれば、エレクトロマイグ
レーシヨンに対する信頼性と耐湿信頼性の２つを同時に
満足できると考えられる。
レーシヨンに対する信頼性と耐湿信頼性の２つを同時に
満足できると考えられる。
第４図は本発明のもう一つの実施例の構造を示した断面
図である。図において、前出の図１に於ける同一符号の
ものは同一又は均等部分を示すものとする。この実施例
は、第１図の実施例におけるＣu 配線のボンデイングパ
ツド部分８とＡu 又はＡｌ又はＣu ワイヤ１１の中間に
Ｎｉ，Ｐｄ，Ptのうち少くとも１種以上の元素を０．０
１〜３％含むＡｌ層１０（例えば厚さ０．１〜１．０μ
ｍ）を堆積したものである。このＡｌ層１０は耐食性を
有していることが知られており、ボンデイングワイヤと
Ｃu 配線膜間のボンデイングの安定性を損なうのを防止
するとともに耐湿信頼性を持たせる役割をはたす。
図である。図において、前出の図１に於ける同一符号の
ものは同一又は均等部分を示すものとする。この実施例
は、第１図の実施例におけるＣu 配線のボンデイングパ
ツド部分８とＡu 又はＡｌ又はＣu ワイヤ１１の中間に
Ｎｉ，Ｐｄ，Ptのうち少くとも１種以上の元素を０．０
１〜３％含むＡｌ層１０（例えば厚さ０．１〜１．０μ
ｍ）を堆積したものである。このＡｌ層１０は耐食性を
有していることが知られており、ボンデイングワイヤと
Ｃu 配線膜間のボンデイングの安定性を損なうのを防止
するとともに耐湿信頼性を持たせる役割をはたす。
以上説明したように、本発明によれば、エレクトロマイ
グレーシヨン耐性が高く、かつ耐湿信頼性にすぐれた配
線が得られる。
グレーシヨン耐性が高く、かつ耐湿信頼性にすぐれた配
線が得られる。
また、耐食性を有するＡｌ層をボンデイングパツド上に
設けることにより、Ａｕ，Ａｌ，Ｃｕ何れのワイヤも容
易にボンデイングでき、かつ電極・配線形成後に熱処理
が加わる場合でも、ボンデイングの安定性は維持され、
セラミクスモールド又は樹脂モールドを行つた際に高信
頼性の半導体素子を作製できる。
設けることにより、Ａｕ，Ａｌ，Ｃｕ何れのワイヤも容
易にボンデイングでき、かつ電極・配線形成後に熱処理
が加わる場合でも、ボンデイングの安定性は維持され、
セラミクスモールド又は樹脂モールドを行つた際に高信
頼性の半導体素子を作製できる。
次に、Ｃu 配線膜の構造について本発明の効果を説明す
る。第５図はＣu 配線膜を形成する際に基板温度を変え
て結晶粒の大きさを配線幅（１μｍ）よりも小さくして
いつた場合の高温通電試験における抵抗値の経時変化を
示す。図から明らかなように結晶が小さなもの程安定度
が高く、結晶粒が配線幅よりも大きなものでは寿命が短
かい。
る。第５図はＣu 配線膜を形成する際に基板温度を変え
て結晶粒の大きさを配線幅（１μｍ）よりも小さくして
いつた場合の高温通電試験における抵抗値の経時変化を
示す。図から明らかなように結晶が小さなもの程安定度
が高く、結晶粒が配線幅よりも大きなものでは寿命が短
かい。
この理由は結晶粒が小さなもの程、粒界拡散が均一に起
こり、配線幅と結晶粒の大きさが同程度になると粒界拡
散の影響で粒界から配線が断線するためだと考えられ
る。
こり、配線幅と結晶粒の大きさが同程度になると粒界拡
散の影響で粒界から配線が断線するためだと考えられ
る。
第６図はＣu 配線膜の結晶性を半導体基板に対して〔１
１１〕又は〔１００〕方向に優先配向させた場合（例え
ば、基板温度１５０℃以上でスパツタ法により形成す
る。）と結晶の配向性が無い場合の、高温通電試験にお
ける抵抗値の経時変化を示す。図から明らかなように
〔１１１〕又は〔１００〕方向に優先配向させたもので
は安定度が高い。
１１〕又は〔１００〕方向に優先配向させた場合（例え
ば、基板温度１５０℃以上でスパツタ法により形成す
る。）と結晶の配向性が無い場合の、高温通電試験にお
ける抵抗値の経時変化を示す。図から明らかなように
〔１１１〕又は〔１００〕方向に優先配向させたもので
は安定度が高い。
この理由はＣu が面心立方格子であるため、辷り変形す
る際の剪断応力最大の辷り系は｛１１１｝面となる。そ
の際、結晶が半導体基板に対して〔１１１〕又は〔１０
０〕方向に優先配向していると、｛１１１｝面上を移動
してくる転位は不動転位の障壁に向かつて堆積し、転位
の移動が妨げられることによりＣｕ配線膜が強化される
ことになるためと考えられる。
る際の剪断応力最大の辷り系は｛１１１｝面となる。そ
の際、結晶が半導体基板に対して〔１１１〕又は〔１０
０〕方向に優先配向していると、｛１１１｝面上を移動
してくる転位は不動転位の障壁に向かつて堆積し、転位
の移動が妨げられることによりＣｕ配線膜が強化される
ことになるためと考えられる。
以上説明したように、本発明による構造のＣu 配線膜を
用いれば、エレクトロマイグレーシヨン耐性が高い高信
頼性の半導体素子を作製できる。
用いれば、エレクトロマイグレーシヨン耐性が高い高信
頼性の半導体素子を作製できる。
本発明によれば、耐食性、耐エレクトロマイグレーシヨ
ン性ともに優れた半導体用配線膜が得られる。その結
果、樹脂モールドあるいはセラミクスモールドの半導体
素子の高密度、微細配線パターンに適用でき、半導体装
置の信頼性の向上を図ることができる。
ン性ともに優れた半導体用配線膜が得られる。その結
果、樹脂モールドあるいはセラミクスモールドの半導体
素子の高密度、微細配線パターンに適用でき、半導体装
置の信頼性の向上を図ることができる。
第１図及び第４図はそれぞれ本発明の実施例の構造を示
した断面図、第２図，第５図及び第６図は本発明の効果
による耐エレクトロマイグレーシヨン性を示した線図、
第３図は本発明による耐湿性の効果を示したグラフであ
る。 １……半導体基板、２……拡散層、３……絶縁物、６…
…Ｃu 層、７……保護膜、８……ボンデイングパツド、
９……Ｃu ワイヤ、１１……ボンデイングワイヤ。
した断面図、第２図，第５図及び第６図は本発明の効果
による耐エレクトロマイグレーシヨン性を示した線図、
第３図は本発明による耐湿性の効果を示したグラフであ
る。 １……半導体基板、２……拡散層、３……絶縁物、６…
…Ｃu 層、７……保護膜、８……ボンデイングパツド、
９……Ｃu ワイヤ、１１……ボンデイングワイヤ。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭59−43570（ＪＰ，Ａ) 特開 昭53−116089（ＪＰ，Ａ) 特開 昭59−143320（ＪＰ，Ａ) 実開 昭58−18345（ＪＰ，Ｕ)
Claims (4)
- 【請求項１】内部に拡散層を有する半導体基板と、 上記半導体基板上に形成された絶縁層と、 上記絶縁層上に形成されたＣｕからなる配線層とを有
し、 上記配線層は、純Ａｌ、又は、Ｓｉ入りＡｌからなる電
極を介して上記拡散層にコンタクトされ、 上記配線層のボンディングパッド部にはＣｕボンディン
グワイヤがワイヤボンディングにより接合されているこ
とを特徴とする半導体装置。 - 【請求項２】内部に拡散層を有する半導体基板と、 上記半導体基板上に形成された絶縁層と、 上記絶縁層上に形成されたＣｕからなる配線層とを有
し、 上記配線層は、純Ａｌ、又は、Ｓｉ入りＡｌからなる電
極を介して上記拡散層にコンタクトされ、 上記配線層のボンディングパッド部には、純Ａｌ層、又
は、Ｎｉ、Ｐｄ、Ｐｔのうち少なくとも１種以上の元素
を含むＡｌ層が形成され、この層にＡｕ、Ａｌ、また
は、Ｃｕからなるボンディングワイヤがワイヤボンディ
ングにより接合されていることを特徴とする半導体装
置。 - 【請求項３】特許請求の範囲第１、又は、第２項におい
て、上記配線層を形成するＣｕの結晶粒の大きさが、こ
の配線層の配線幅よりも小さいことを特徴とする半導体
装置。 - 【請求項４】特許請求の範囲第１、第２項、又は、第３
項において、上記配線層を形成するＣｕの結晶性を上記
半導体基板に対して〔１１１〕又は〔１００〕方向に優
先配向させたことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60136027A JPH0624205B2 (ja) | 1985-06-24 | 1985-06-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60136027A JPH0624205B2 (ja) | 1985-06-24 | 1985-06-24 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61294838A JPS61294838A (ja) | 1986-12-25 |
| JPH0624205B2 true JPH0624205B2 (ja) | 1994-03-30 |
Family
ID=15165470
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60136027A Expired - Lifetime JPH0624205B2 (ja) | 1985-06-24 | 1985-06-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0624205B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03131021A (ja) * | 1989-10-16 | 1991-06-04 | Matsushita Electron Corp | 半導体装置の製造方法 |
| TW480636B (en) | 1996-12-04 | 2002-03-21 | Seiko Epson Corp | Electronic component and semiconductor device, method for manufacturing and mounting thereof, and circuit board and electronic equipment |
| JP4513973B2 (ja) * | 1996-12-04 | 2010-07-28 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| TW571373B (en) | 1996-12-04 | 2004-01-11 | Seiko Epson Corp | Semiconductor device, circuit substrate, and electronic machine |
| JP4423379B2 (ja) | 2008-03-25 | 2010-03-03 | 合同会社先端配線材料研究所 | 銅配線、半導体装置および銅配線の形成方法 |
| JP2009246218A (ja) | 2008-03-31 | 2009-10-22 | Renesas Technology Corp | 半導体装置の製造方法および半導体装置 |
| JP2013219385A (ja) * | 2013-06-21 | 2013-10-24 | Renesas Electronics Corp | 半導体装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5639050B2 (ja) * | 1972-08-29 | 1981-09-10 | ||
| JPS53116089A (en) * | 1977-03-22 | 1978-10-11 | Hitachi Ltd | Wiring constituent body |
| JPS5818345U (ja) * | 1981-07-28 | 1983-02-04 | 株式会社日立製作所 | 耐マイグレ−ション性Ａｌ配線 |
| JPH0228249B2 (ja) * | 1983-02-04 | 1990-06-22 | Tdk Electronics Co Ltd | Pataankasaretadodenseisookeiseisuruhoho |
-
1985
- 1985-06-24 JP JP60136027A patent/JPH0624205B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61294838A (ja) | 1986-12-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5126286A (en) | Method of manufacturing edge connected semiconductor die | |
| US5146308A (en) | Semiconductor package utilizing edge connected semiconductor dice | |
| US4908685A (en) | Magnetoelectric transducer | |
| JP4308671B2 (ja) | ワイヤボンドパッドを有する半導体装置とその製作方法 | |
| JP3432284B2 (ja) | 半導体装置 | |
| US6683380B2 (en) | Integrated circuit with bonding layer over active circuitry | |
| US4761386A (en) | Method of fabricating conductive non-metallic self-passivating non-corrodable IC bonding pads | |
| KR890012377A (ko) | 반도체장치 및 그 제조방법 | |
| US3796598A (en) | Method for growing lead conductors on planar transistors | |
| US5291374A (en) | Semiconductor device having an opening and method of manufacturing the same | |
| US4467345A (en) | Semiconductor integrated circuit device | |
| US7459387B2 (en) | Semiconductor electronic device and method of manufacturing thereof | |
| US3739462A (en) | Method for encapsulating discrete semiconductor chips | |
| US4622576A (en) | Conductive non-metallic self-passivating non-corrodable IC bonding pads | |
| JPH0624205B2 (ja) | 半導体装置 | |
| KR970077573A (ko) | 도금된 구리 상부 표면 레벨 상호 접속을 갖는 집적 회로를 위한 플라스틱 캡슐화 | |
| US5308794A (en) | Aluminum-germanium alloys for VLSI metallization | |
| US4734754A (en) | Semiconductor device having improved structure of multi-wiring layers | |
| US5214844A (en) | Method of assembling integrated circuits to a silicon board | |
| US3639811A (en) | Semiconductor with bonded electrical contact | |
| EP0415106B1 (en) | Lead frames for semiconductor device | |
| US3859180A (en) | Method for encapsulating discrete semiconductor chips | |
| JPS615562A (ja) | 半導体装置 | |
| JPH0644579B2 (ja) | 半導体装置 | |
| JP3206035B2 (ja) | 樹脂封止型半導体装置 |