JPH06236536A - Information converting unit and recording and reproducing device - Google Patents
Information converting unit and recording and reproducing deviceInfo
- Publication number
- JPH06236536A JPH06236536A JP5130615A JP13061593A JPH06236536A JP H06236536 A JPH06236536 A JP H06236536A JP 5130615 A JP5130615 A JP 5130615A JP 13061593 A JP13061593 A JP 13061593A JP H06236536 A JPH06236536 A JP H06236536A
- Authority
- JP
- Japan
- Prior art keywords
- recording
- information
- bit
- data
- bits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Adjustment Of The Magnetic Head Position Track Following On Tapes (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、情報変換装置及びそれ
を用いてディジタルデータを記録, 再生する記録再生装
置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an information converting device and a recording / reproducing device for recording / reproducing digital data using the information converting device.
【０００２】[0002]
【従来の技術】情報変換の従来の技術として８−10変換
があり、例えば特開平１−31728 号公報にその変換装置
が示されている。この変換装置は、記録媒体の情報トラ
ックにディジタルデータを記録するに先立って、印加さ
れたディジタル信号の連続情報語（印加情報語）を選択
チャネル符号のチャネル語に変換するものであり、上記
のチャネル符号は相互に異なるＣＤＳ（Codeword Digit
al Sum）をもつ。図51は３つのチャネル語の列（Ｃ１，
Ｃ２，Ｃ３）を有するテーブルを線図的に示している。
１つの列には256 （＝２8 ）個の情報語を与え、これら
は10進表現で０から255 を表わしている。各情報語Ｉ
（ｉ）に対して各列は１つのチャネル語Ｃｊ（ｉ）、ｊ
＝１，２，３のいずれかを含んでいる。また、これらは
互いに異なるＣＤＳを有する。よって、１つの情報語Ｉ
（ｉ）に対して３つのチャネル語が利用可能である。2. Description of the Related Art There is 8-10 conversion as a conventional technique for information conversion. For example, Japanese Patent Laid-Open No. 1-31728 discloses the conversion device. This conversion device converts a continuous information word (applied information word) of an applied digital signal into a channel word of a selected channel code before recording digital data on an information track of a recording medium. Channel codes have different CDS (Codeword Digit
al Sum). FIG. 51 shows a sequence of three channel words (C1,
Figure 2 diagrammatically shows a table with C2, C3).
One column is provided with 256 (= 2 8 ) information words, which represent 0 to 255 in decimal notation. Each information word I
For (i) each column has one channel word Cj (i), j
= 1, 2, or 3 is included. Also, they have different CDSs. Therefore, one information word I
Three channel words are available for (i).
【０００３】８−10変換は、記録された情報信号に関す
る比較的低い周波数の搬送波を備えた第２信号を有す
る。これはパイロット信号であり、このパイロット信号
は情報トラックに関する読み取り要素の相対位置、すな
わちトラック方向を横断する方向の位置について情報を
与えるトラッキング信号となる。The 8-10 transform has a second signal with a relatively low frequency carrier for the recorded information signal. This is a pilot signal which serves as a tracking signal which gives information about the relative position of the read element with respect to the information track, ie the position transverse to the track direction.
【０００４】また、図52は、パイロット信号を用いてト
ラッキング制御を行う従来の二周波パイロット方式のＡ
ＴＦ（Automatic Track Finding ）サーボの説明図であ
り、図において、201 は磁気テープ、202 はプラスアジ
マスを持ち、かつパイロット信号ｆ１が記録されている
Ａトラック、203 はマイナスアジマスを持つＢトラッ
ク、204 はプラスアジマスを持ち、かつパイロット信号
ｆ２が記録されているＡトラック、205 はマイナスアジ
マスを持ったＢヘッドである。Further, FIG. 52 shows a conventional dual frequency pilot system A for performing tracking control using a pilot signal.
FIG. 4 is an explanatory diagram of a TF (Automatic Track Finding) servo, in which 201 is a magnetic tape, 202 is an A track on which a plus azimuth is recorded and a pilot signal f1 is recorded, 203 is a B track having a minus azimuth, and 204 Is an A track having a plus azimuth and a pilot signal f2 recorded thereon, and 205 is a B head having a minus azimuth.
【０００５】Ｂヘッド205 はＢトラック203 よりもやや
幅が広くなっており、Ｂヘッド205の再生信号はＢトラ
ック203 の信号及びその両サイドのＡトラック202, 204
からのクロストーク信号である。トラッキングが正確に
行われている時は前記クロストーク信号の再生レベルは
同じである。これを利用してＡＴＦサーボはこの再生信
号を通過帯域周波数がｆ１のＢＰＦとｆ２のＢＰＦとの
各々に通すことによりｆ１，ｆ２のパイロット信号を抜
き出して積分し、ｆ１，ｆ２の再生レベルが同じになる
ようにトラッキングを可変することによってトラッキン
グ制御を行う。The B head 205 is slightly wider than the B track 203, and the reproduced signal of the B head 205 is the signal of the B track 203 and the A tracks 202, 204 on both sides thereof.
Is the crosstalk signal from. When the tracking is performed accurately, the reproduction level of the crosstalk signal is the same. Utilizing this, the ATF servo extracts and integrates the pilot signals f1 and f2 by passing the reproduced signal through each of the BPF having a pass band frequency of f1 and the BPF having a pass band frequency of f2, and the reproduced levels of f1 and f2 are the same. The tracking control is performed by changing the tracking so that
【０００６】８−10変換ではｆ１及びｆ２のパイロット
信号をチャネル語のデータストリームに挿入するため
に、パイロット信号に応じた制御信号を発生し、記録さ
れたディジタル信号の平均値が比較的低周波のパイロッ
ト信号の変化にほぼ一致して変化するように図51のテー
ブルからチャネル語の選択を行う。In the 8-10 conversion, in order to insert the pilot signals of f1 and f2 into the data stream of the channel word, a control signal corresponding to the pilot signal is generated, and the average value of the recorded digital signals is relatively low frequency. The channel word is selected from the table of FIG. 51 so that it changes substantially in accordance with the change of the pilot signal of.
【０００７】[0007]
【発明が解決しようとする課題】従来の情報変換装置で
ある８−10変換は以上のように構成されている。８−10
変換の変換効率は80％であり、更に高密度記録を達成す
るためには、狭トラック化に必要なパイロット信号を生
成でき、かつ変換効率を上げる必要があるが、簡単に達
成し難いという問題点がある。また、その時の回路規模
ができるだけ小さいことも課題である。The 8-10 conversion, which is the conventional information conversion device, is configured as described above. 8-10
The conversion efficiency of the conversion is 80%, and in order to achieve higher density recording, it is necessary to generate the pilot signal necessary for narrowing the track and to increase the conversion efficiency, but it is difficult to achieve easily. There is a point. Another problem is that the circuit scale at that time is as small as possible.
【０００８】またＡＴＦサーボにおいては、Ｂヘッド20
5 から再生された信号はＢトラック203 に記録された信
号を含んでおり、パイロット信号をＢＰＦで抜き出すと
きにノイズ成分となるためパイロット信号のＳ／Ｎ比が
悪くなるという問題がある。In the ATF servo, the B head 20
The signal reproduced from 5 includes the signal recorded on the B track 203, and becomes a noise component when the pilot signal is extracted by the BPF, which causes a problem that the S / N ratio of the pilot signal deteriorates.
【０００９】本発明の１つの目的は、回路規模が小さ
く、しかも変換効率が高い情報変換装置を提供すること
にある。An object of the present invention is to provide an information conversion device having a small circuit scale and high conversion efficiency.
【００１０】本発明の他の目的は、印加情報列にパイロ
ット信号を重畳することなく印加情報列に同期したパイ
ロット信号を付加することができる情報変換装置を提供
することにある。Another object of the present invention is to provide an information conversion apparatus capable of adding a pilot signal synchronized with an applied information sequence without superimposing the pilot signal on the applied information sequence.
【００１１】本発明の更に他の目的は、簡単な回路構成
にて、トラッキング信号としてのパイロット信号を安定
して取り出すことができる記録再生装置を提供すること
にある。Still another object of the present invention is to provide a recording / reproducing apparatus capable of stably extracting a pilot signal as a tracking signal with a simple circuit configuration.
【００１２】本発明の更に他の目的は、パイロット信号
のＳ／Ｎ比が良いシステムを、回路規模が小さく回路を
安価に構成できる記録再生装置を提供することにある。Still another object of the present invention is to provide a recording / reproducing apparatus which can construct a system having a good pilot signal S / N ratio and a small circuit scale and a low cost circuit.
【００１３】本発明の更に他の目的は、記録時におい
て、記録データの周波数スペクトラムのうちのある周波
数成分を大きくまたは小さくすることができる記録再生
装置を提供することにある。Still another object of the present invention is to provide a recording / reproducing apparatus capable of increasing or decreasing a certain frequency component in the frequency spectrum of recorded data during recording.
【００１４】本発明の更に他の目的は、ｎビットのデー
タに１ビットの制御ビットを付加して、低域成分を抑圧
し、ディジタルデータに同期したパイロット信号を付加
できる記録変調方式をもち、高密度記録、狭トラック化
に適した記録再生装置を提供することにある。Still another object of the present invention is to provide a recording modulation system capable of adding a control bit of 1 bit to n-bit data to suppress a low frequency component and adding a pilot signal synchronized with digital data. It is an object of the present invention to provide a recording / reproducing apparatus suitable for high density recording and narrowing of tracks.
【００１５】[0015]
【課題を解決するための手段】本願の第１発明（請求項
１）に係る情報変換装置は、ｎビットの印加情報列に０
または１の制御ビットを付加してｎ＋１ビットの情報列
を生成し、この情報列をｋ個用いて付加したいパイロッ
ト信号の１周期の長さ（（ｎ＋１）×ｋビット）のＩ−
ＮＲＺＩ変調列を２k 通り生成する手段と、前記各々の
Ｉ−ＮＲＺＩ変調列にパイロット信号の周波数スペクト
ラムを持つｍ1 ビットの既知情報列を付加する手段と、
前記２k 通りの（ｎ＋１）×ｋ＋ｍ1 ビット各々の情報
列の周波数解析を行なう手段と、前記２k 通りの情報列
の周波数解析結果からパイロット信号の周波数スペクト
ラムを比較し、比較結果によって前記２k 通りの情報列
のうち何れかを出力する手段とを備えている。According to a first aspect of the present invention (claim 1), an information conversion apparatus has an n-bit applied information sequence with 0s.
Alternatively, a control bit of 1 is added to generate an n + 1-bit information string, and k pieces of this information string are used to obtain I− of one cycle length ((n + 1) × k bits) of the pilot signal to be added.
Means for generating 2 k NRZI modulation sequences, and means for adding a known information sequence of m 1 bits having a frequency spectrum of a pilot signal to each I-NRZI modulation sequence,
The frequency spectrum of the pilot signal is compared from the means for performing frequency analysis of the information sequence of each of the 2 k (n + 1) × k + m 1 bits, and the frequency spectrum of the pilot signal is compared from the frequency analysis result of the information sequence of the 2 k types, and the 2 and a means for outputting any one of the k kinds of information strings.
【００１６】本願の第２発明（請求項２）に係る情報変
換装置は、周波数解析手段として短時間周波数解析の手
法を用い、第１発明のｍ1 ビット長であるパイロット信
号の周波数スペクトラムをもつ既知情報列分に対してあ
らかじめ計算を行い、短時間周波数解析回路の実数項及
び虚数項において各々１つの係数とし、印加された複数
のパイロット信号の１周期の長さのＩ−ＮＲＺＩ変調列
の各々の計算結果に前記係数を加算して周波数解析を行
う手段を備えている。An information conversion apparatus according to a second invention (claim 2) of the present application uses a short-time frequency analysis method as frequency analysis means and has a frequency spectrum of a pilot signal having an m 1 bit length of the first invention. The calculation is performed in advance for the known information sequence, and one coefficient is set for each of the real number term and the imaginary term of the short-time frequency analysis circuit, and the I-NRZI modulation sequence having the length of one cycle of the plurality of applied pilot signals is calculated. There is provided means for performing frequency analysis by adding the coefficient to each calculation result.
【００１７】本願の第３発明（請求項３）に係る情報変
換装置は、ｋビットの印加情報列に０または１の制御ビ
ットを付加してｋ＋１ビットの情報列を生成し、この情
報列をｎ／ｙ（ｙは１以上の整数）個用いて付加したい
パイロット信号の１／ｙ周期の長さ（ｋ＋１）×（ｎ／
ｙ）ビットのＩ−ＮＲＺＩ変調列を２(n/y) 通り生成す
る手段と、パイロット信号の周波数スペクトラムを有
し、位相が 360／ｙ度づつ異なるｙ種のｍ2 ビットの既
知情報列を生成する手段と、前記各々のＩ−ＮＲＺＩ変
調列に前記ｙ種の内の１種のｍ2 ビットの既知情報列を
付加する手段と、前記２(n/y) 通りの（ｋ＋１）×（ｎ
／ｙ）＋ｍ2 ビットの各々の情報列の周波数解析を行な
う手段と、前記２(n/y) 通りの情報列の周波数解析結果
からパイロット信号の周波数スペクトラムを比較し、比
較結果によって前記２(n/y) 通りの情報列のうち何れか
を出力する手段とを備えている。An information conversion apparatus according to a third invention (claim 3) of the present application adds a control bit of 0 or 1 to a k-bit applied information sequence to generate a k + 1-bit information sequence, and this information sequence is generated. n / y (y is an integer greater than or equal to 1) The length of the 1 / y period of the pilot signal to be added (k + 1) × (n /
y) A means for generating 2 (n / y) I-NRZI modulation sequences and a y-type m 2 -bit known information sequence having a frequency spectrum of a pilot signal and different in phase by 360 / y degrees. Generating means, means for adding a known information sequence of m 2 bits of one of the y types to each of the I-NRZI modulation sequences, and 2 (n / y) (k + 1) × ( n
/ Y) + m and means for frequency analysis of the two bits of each information sequence, by comparing the frequency spectrum of the 2 (n / y) pilot signal from the frequency analysis result of the information string of the street, the according to the comparison result 2 ( and a means for outputting any one of ( n / y) information strings.
【００１８】本願の第４発明（請求項４）に係る情報変
換装置は、第３発明の情報変換装置であって、周波数解
析手段として短時間周波数解析の手法を用い、第３発明
のパイロット信号の周波数スペクトラムを有し位相が 3
60／ｙ度づつ異なるｙ種のｍ2 ビットの既知情報列分を
あらかじめ計算しておき、位相を補償するためのｙ種の
係数とする手段と、第３発明のＩ−ＮＲＺＩ変調データ
分の計算結果に前記係数を加算して周波数解析を行う手
段と、前記ｙ種の係数をパイロット信号の１／ｙ周期毎
に切り換える手段とを備えている。An information conversion apparatus according to a fourth invention (claim 4) of the present application is the information conversion apparatus according to the third invention, wherein a short-time frequency analysis method is used as frequency analysis means, and the pilot signal of the third invention is used. With a frequency spectrum of 3 and a phase of 3
Means for calculating a known information sequence of m 2 bits of y types, which differ by 60 / y degrees, is used in advance to obtain a coefficient of y types for compensating the phase, and I-NRZI modulated data of the third invention. A means for performing frequency analysis by adding the coefficient to the calculation result and a means for switching the y-type coefficient for each 1 / y period of the pilot signal are provided.
【００１９】本願の第５発明（請求項５）に係る情報変
換装置は、第３発明の情報変換装置であって、周波数解
析手段として短時間周波数解析の手法を用い、その短時
間周波数解析回路を奇数タップとし、短時間周波数解析
回路の実数項のｈ（ｎＴ−ｒＴ）・ cos（ωｒＴ）及び
虚数項のｈ（ｎＴ−ｒＴ）・ sin（ωｒＴ）の絶対値が
タップの中央からみて左右対称とし、第３発明のｋ＋１
ビットの情報列より生成されたパイロット信号の１周期
以下のＩ−ＮＲＺＩ変調列のビット数を奇数個とし、前
記Ｉ−ＮＲＺＩ変調列にパイロット信号の周波数スペク
トラムを持った既知情報列ｍ2 ビットを付加する際、前
記Ｉ−ＮＲＺＩ変調列の中央のビットが短時間周波数解
析回路の中央のタップに重なるようにする手段と、前記
Ｉ−ＮＲＺＩ変調列の短時間周波数解析の計算を行う
際、前記左右対称の実数項及び虚数項の補数を制御して
共用する手段とを備えている。An information conversion apparatus according to a fifth invention (claim 5) of the present application is the information conversion apparatus according to the third invention, wherein a short-time frequency analysis method is used as frequency analysis means, and the short-time frequency analysis circuit is used. Is an odd tap, and the absolute values of the real term h (nT-rT) · cos (ωrT) and the imaginary term h (nT−rT) · sin (ωrT) of the short-time frequency analysis circuit are left and right when viewed from the center of the tap. Symmetric, and k + 1 of the third invention
The number of bits of the I-NRZI modulation sequence of one cycle or less of the pilot signal generated from the information sequence of bits is an odd number, and the known information sequence m2 bit having the frequency spectrum of the pilot signal is added to the I-NRZI modulation sequence. Means for causing the central bit of the I-NRZI modulation sequence to overlap the central tap of the short-time frequency analysis circuit; and when performing the short-time frequency analysis calculation of the I-NRZI modulation sequence, And means for controlling and sharing the complement of the symmetric real and imaginary terms.
【００２０】本願の第６発明（請求項６）に係る記録再
生装置は、ヘリカルスキャン方式の記録再生装置におい
て、プリアンブル部にパイロット信号の周波数スペクト
ラムをもつ信号を記録する手段と、情報変換装置により
情報変換された情報列を記録する手段と、プリアンブル
部と情報変換された情報列とのつなぎ目のパイロット信
号の位相が合うように記録する手段とを備えている。A recording / reproducing apparatus according to a sixth invention (claim 6) of the present application is a helical scan type recording / reproducing apparatus, comprising means for recording a signal having a frequency spectrum of a pilot signal in a preamble part and an information converting apparatus. It is provided with a unit for recording the information-converted information sequence and a unit for recording such that the phase of the pilot signal at the joint between the preamble part and the information-converted information sequence is in phase.
【００２１】本願の第７発明（請求項７）に係る記録再
生装置は、記録時、ｎビットのディジタル入力に０また
は１の１ビットの制御ビットを付加してｎ＋１ビットの
情報列とする手段と、前記ｎ＋１ビットの情報列をＩ−
ＮＲＺＩ変調する手段と、情報列０及び情報列１を記憶
するメモリと、情報列０及び情報列１のＣＤＳを計算す
る手段と、ＣＤＳを周期的に変化してある周波数成分を
大きく持たせた既知ＣＤＳの値と前記計算したＣＤＳの
値とを比較し、より既知のＣＤＳに近い方の情報列を選
択する手段と、前記比較結果により前記情報列０または
情報列１のどちらかを記録する手段とを備えている。A recording / reproducing apparatus according to a seventh aspect of the present invention (claim 7) is means for adding a 1-bit control bit of 0 or 1 to an n-bit digital input during recording to obtain an n + 1-bit information string. And the information string of n + 1 bits is I-
A means for NRZI modulation, a memory for storing the information sequence 0 and the information sequence 1, a means for calculating the CDS of the information sequence 0 and the information sequence 1, and a large frequency component in which the CDS is periodically changed are provided. Means for comparing the value of the known CDS with the calculated value of the CDS and selecting the information string closer to the known CDS, and recording either the information string 0 or the information string 1 according to the comparison result. And means.
【００２２】本願の第８発明（請求項８）に係る記録再
生装置は、記録時、ｎビットのディジタル入力に０また
は１の１ビットの制御ビットを付加してｎ＋１ビットの
情報列とする手段と、前記ｎ＋１ビットの情報列をＩ−
ＮＲＺＩ変調する手段と、前記情報列０及び情報列１を
記憶するメモリと、前記情報列０及び情報列１のｎ＋１
ビットの情報列を各々ｍビット毎に分割する手段と、前
記分割したｍビットの各々の情報列に付いてＣＤＳを計
算する手段と、前記情報列０及び情報列１のｆch／Ｌ１
及びｆch／Ｌ２の周波数を解析するｋタップのＳＴＳＡ
と、前記情報列０及び情報列１の周波数解析結果を比較
してｆch／Ｌ１及びｆch／Ｌ２の周波数が共に小さい方
を選択する手段と、前記比較結果により前記情報列０ま
たは情報列１のどちらかを記録する手段とを備えてい
る。In the recording / reproducing apparatus according to the eighth invention (claim 8) of the present application, at the time of recording, a 1-bit control bit of 0 or 1 is added to an n-bit digital input to form an n + 1-bit information string. And the information string of n + 1 bits is I-
NRZI modulation means, memory for storing the information sequence 0 and the information sequence 1, and n + 1 of the information sequence 0 and the information sequence 1.
Means for dividing an information sequence of bits into m bits each, means for calculating a CDS for each information sequence of the divided m bits, and fch / L1 of the information sequences 0 and 1
And k-tap STSA for analyzing fch / L2 frequency
And means for comparing the frequency analysis results of the information sequence 0 and the information sequence 1 to select the one with the smaller frequency of fch / L1 and fch / L2, and the means for comparing the information sequence 0 or the information sequence 1 according to the comparison result. And a means for recording either of them.
【００２３】本願の第９発明（請求項９）に係る記録再
生装置は、第８発明の記録再生装置の情報列０及び情報
列１のｆch／Ｌ１及びｆch／Ｌ２の周波数を解析するＳ
ＴＳＡに於いて、ｍ×ｋタップのＳＴＳＡを想定し、前
記ｍ×ｋタップをｍ分割してｋタップのＳＴＳＡとし、
前記ｋタップのＳＴＳＡの各タップの係数は、前記ｍ×
ｋタップのＳＴＳＡをｍ分割したｋタップの１タップ分
に相当するｍビットのディジタルデータが持ち得るすべ
てのＣＤＳの代表的な既知のディジタルデータを前記ｋ
タップの各々のタップで計算した結果とし、入力された
情報列０または情報列１の各（ｎ＋１）÷ｍ個のＣＤＳ
値と前記既知のディジタルデータのＣＤＳ値が同じとな
る様に前記係数を選択して周波数解析を行うように構成
された周波数解析手段を備えている。A recording / reproducing apparatus according to a ninth invention (claim 9) of the present application analyzes S for frequencies of fch / L1 and fch / L2 of the information sequence 0 and the information sequence 1 of the recording / reproducing apparatus of the eighth invention.
In TSA, assuming m × k tap STSA, the m × k tap is divided into m to obtain k tap STSA,
The coefficient of each tap of the k-tap STSA is m ×
Representative known digital data of all CDSs that can be possessed by m-bit digital data corresponding to one tap of k taps obtained by dividing k tap STSA into m
As a result calculated by each tap, each (n + 1) / m CDS of the input information sequence 0 or information sequence 1
The frequency analysis means is configured to perform the frequency analysis by selecting the coefficient so that the value and the CDS value of the known digital data are the same.
【００２４】本願の第10発明（請求項10）に係る記録再
生装置は、第７発明及び、第８発明または第９発明の記
録再生装置の双方を備えた記録再生装置であり、前記ｎ
ビットのディジタル入力に０または１の１ビットの制御
ビットを付加してｎ＋１ビットの情報列とする手段と、
前記ｎ＋１ビットの情報列をＩ−ＮＲＺＩ変調する手段
と、前記情報列０と情報列１を記憶するメモリとを共用
化することを特徴とする。A recording / reproducing apparatus according to a tenth invention (claim 10) of the present application is a recording / reproducing apparatus provided with both the recording / reproducing apparatus of the seventh invention and the eighth invention or the ninth invention, wherein n
Means for adding a 1-bit control bit of 0 or 1 to a bit digital input to form an n + 1-bit information string,
The means for I-NRZI modulating the n + 1-bit information sequence and the memory for storing the information sequence 0 and the information sequence 1 are shared.
【００２５】本願の第11発明（請求項11）に係る記録再
生装置は、記録時、ｎビットのディジタル入力に０又は
１の１ビットの制御ビットを付加し、これをｋ個（ｋ＞
０、整数）集めてｋ・（ｎ＋１）ビットのデータを２k
通り生成する制御ビット付加手段と、前記データをＩ−
ＮＲＺＩ変調する手段と、前記Ｉ−ＮＲＺＩ変調された
データの各々のｍビット毎（ｋ・（ｎ＋１）／ｍ＝整
数）のＣＤＳを計算するＣＤＳ計算手段と、パイロット
信号成分を持たすことができる既知ＣＤＳと前記計算し
たＣＤＳとの差の絶対値の合計を演算する演算手段と、
前記演算結果が最も小さいデータを出力する出力手段と
を備えている。In the recording / reproducing apparatus according to the eleventh invention (claim 11) of the present application, at the time of recording, a 1-bit control bit of 0 or 1 is added to an n-bit digital input, and k bits (k>k>
0, integer) and collect k · (n + 1) -bit data for 2 k
Control bit adding means for generating
NRZI modulating means, CDS calculating means for calculating the CDS for each m bits (k · (n + 1) / m = integer) of the I-NRZI modulated data, and a known pilot signal component Computing means for computing the sum of the absolute values of the differences between the CDS and the calculated CDS,
And an output unit that outputs the data with the smallest calculation result.
【００２６】本願の第12発明（請求項12）に係る記録再
生装置は、第11発明の演算結果が小さい順にｊ個（ｊ＜
２k ）のデータを選択するデータ選出手段と、前記ｊ個
のデータのスペクトラムを求める周波数解析手段と、パ
イロット周波数周辺のスペクトラムが最も小さいデータ
を出力する出力手段とを備えている。A recording / reproducing apparatus according to the twelfth invention (claim 12) of the present application is j pieces (j <
2k ) data selection means, frequency analysis means for obtaining the spectrum of the j pieces of data, and output means for outputting data having the smallest spectrum around the pilot frequency.
【００２７】本願の第13発明（請求項13）に係る記録再
生装置は、第11発明の演算結果が小さい順にｊ個（ｊ＜
２k ）のデータを選択するデータ選出手段と、前回出力
した記録信号までのＤＳＶを計算するＤＳＶ計算手段
と、前記ＤＳＶと前記選択したｊ個のｋ・（ｎ＋１）ビ
ットのデータのＣＤＳとの和が最も０に近いデータを出
力する手段とを備えている。According to a thirteenth invention (claim 13) of the present application, the recording / reproducing apparatus is j pieces (j <j <
2 k ) data selecting means, DSV calculating means for calculating the DSV up to the previously output recording signal, the DSV and the selected jS k · (n + 1) -bit data CDS And a means for outputting the data whose sum is the closest to zero.
【００２８】本願の第14発明（請求項14）に係る記録再
生装置は、記録時、第11発明のｋ・（ｎ＋１）ビットの
データを２k 通り生成する制御ビット付加手段と、前記
データをＩ−ＮＲＺＩ変調する手段と、前記Ｉ−ＮＲＺ
Ｉ変調されたデータの各々のｍビット毎のＣＤＳを計算
するＣＤＳ計算手段と、前記計算したＣＤＳの合計の各
々の絶対値の合計を計算する演算手段と、前記演算結果
が最も小さいデータを出力する出力手段とを備えてい
る。A recording / reproducing apparatus according to a fourteenth invention (claim 14) of the present application, at the time of recording, is a control bit adding means for generating 2 k kinds of k · (n + 1) -bit data of the eleventh invention, and the data. Means for I-NRZI modulation, and said I-NRZ
CDS calculation means for calculating the CDS of each m-bit of I-modulated data, calculation means for calculating the sum of absolute values of the calculated totals of the CDSs, and outputting the data with the smallest calculation result. And an output means for
【００２９】本願の第15発明（請求項15）に係る記録再
生装置は、第14発明の演算結果が小さい順にｊ個（ｊ＜
２k ）のデータを選択するデータ選出手段と、前記ｊ個
のデータのスペクトラムを求める周波数解析手段と、パ
イロット周波数周辺のスペクトラムが最も小さいデータ
を出力する出力手段とを備えている。The recording / reproducing apparatus according to the fifteenth invention (claim 15) of the present application is j (j <j
2k ) data selection means, frequency analysis means for obtaining the spectrum of the j pieces of data, and output means for outputting data having the smallest spectrum around the pilot frequency.
【００３０】本願の第16発明（請求項16）に係る記録再
生装置は、第14発明の演算結果が小さい順にｊ個（ｊ＜
２k ）のデータを選択するデータ選出手段と、前回出力
した記録信号までのＤＳＶを計算するＤＳＶ計算手段
と、前記ＤＳＶと前記選択したｊ個のｋ・（ｎ＋１）ビ
ットのデータのＣＤＳとの和が最も０に近いデータを出
力する出力手段とを備えている。The recording / reproducing apparatus according to the sixteenth invention (claim 16) of the present application is j (j <j
2 k ) data selecting means, DSV calculating means for calculating the DSV up to the previously output recording signal, the DSV and the selected jS k · (n + 1) -bit data CDS And an output means for outputting data whose sum is closest to zero.
【００３１】本願の第17発明（請求項17）に係る記録再
生装置は、記録時、第11発明のｋ・（ｎ＋１）ビットの
データを２k 通り生成する制御ビット付加手段と、前記
データをＩ−ＮＲＺＩ変調する手段と、前記Ｉ−ＮＲＺ
Ｉ変調されたデータの各々のｍビット毎のＣＤＳを計算
するＣＤＳ計算手段と、前記計算したＣＤＳの合計の各
々の絶対値の合計を計算する演算手段と、第11発明の演
算手段と、第14発明の演算手段と、演算切り換え手段
と、前記演算結果が最も小さいデータを出力する出力手
段とを備え、演算手段を切り換えることで第11発明の出
力及び第14発明の出力のどちらも得ることを特徴とす
る。A recording / reproducing apparatus according to the seventeenth invention (claim 17) of the present application, at the time of recording, controls bit adding means for generating 2 k kinds of k · (n + 1) -bit data of the eleventh invention, and the data. Means for I-NRZI modulation, and said I-NRZ
CDS calculating means for calculating the CDS of each m-bit of I-modulated data, calculating means for calculating the sum of absolute values of the calculated total of CDS, calculating means of the eleventh invention, The invention includes a computing means of the fourteenth invention, a computing switching means, and an output means for outputting the data having the smallest computing result, and obtains both the output of the eleventh invention and the output of the fourteenth invention by switching the computing means. Is characterized by.
【００３２】本願の第18発明（請求項18）に係る記録再
生装置は、第17発明の演算結果が小さい順にｊ個（ｊ＜
２k ）のデータを選択するデータ選出手段と、前記ｊ個
のデータのスペクトラムを求める周波数解析手段と、パ
イロット周波数周辺のスペクトラムが最も小さいデータ
を出力する出力手段とを備え、演算手段を切り換えるこ
とで第12発明の出力及び第15発明の出力のどちらも得る
ことを特徴とする。The recording / reproducing apparatus according to the eighteenth invention (claim 18) of the present application is j pieces (j <j
2k ) data selection means, frequency analysis means for obtaining the spectrum of the j pieces of data, and output means for outputting data with the smallest spectrum around the pilot frequency, and switching the calculation means In the above, both the output of the twelfth invention and the output of the fifteenth invention are obtained.
【００３３】本願の第19発明（請求項19）に係る記録再
生装置は、第17発明の演算結果が小さい順にｊ個（ｊ＜
２k ）のデータを選択するデータ選出手段と、前回出力
した記録信号までのＤＳＶを計算するＤＳＶ計算手段
と、前記ＤＳＶと前記選択したｊ個のｋ・（ｎ＋１）ビ
ットのデータのＣＤＳとの和が最も０に近いデータを出
力する手段とを備え、演算手段を切り換えることで第13
発明の出力及び第16発明の出力のどちらも得ることを特
徴とする。The recording / reproducing apparatus according to the nineteenth invention (claim 19) of the present application is j (j <j
2 k ) data selecting means, DSV calculating means for calculating the DSV up to the previously output recording signal, the DSV and the selected jS k · (n + 1) -bit data CDS And a means for outputting the data whose sum is the closest to 0.
Both the output of the invention and the output of the sixteenth invention are obtained.
【００３４】[0034]
【作用】第１発明では、パイロット信号を付加するため
にｋビットの印加情報列に１ビットの制御ビットを付加
して情報列を生成するように構成したので、変換効率を
高めるように作用する。According to the first aspect of the present invention, since a 1-bit control bit is added to a k-bit applied information string to add a pilot signal to generate an information string, the conversion efficiency is increased. .
【００３５】第２発明では、パイロット信号の周波数成
分をもつ情報列をあらかじめ計算し、係数としたことに
より短時間周波数解析回路のタップ数を減らしたので、
性能を落とすことなく短時間周波数解析回路を著しく縮
小するように作用する。In the second invention, the number of taps of the short-time frequency analysis circuit is reduced by previously calculating the information sequence having the frequency component of the pilot signal and using it as a coefficient.
It acts to significantly reduce the short-time frequency analysis circuit without degrading performance.
【００３６】第３発明では、印加情報列に任意の周波数
のパイロット信号を付加するような情報変換装置におい
て、ｋビットの印加情報列に０または１の制御ビットを
付加してｋ＋１ビットの情報列を生成し、前記情報列を
ｎ／ｙ（ｙは１以上の整数）個用いて付加したいパイロ
ット信号の１／ｙ周期の長さ（（ｋ＋１）×（ｎ／ｙ）
ビット）のＩ−ＮＲＺＩ変調列を２(n/y) 通り生成する
手段と、パイロット信号の周波数スペクトラムを有し、
位相が 360／ｙ度づつ異なるｙ種のｍ2 ビットの既知情
報列を生成する手段と、前記各々のＩ−ＮＲＺＩ変調列
に前記ｙ種の内の１種のｍ2 ビットの既知情報列を付加
する手段と、前記２(n/y) 通りの（ｋ＋１）×（ｎ／
ｙ）＋ｍ2 ビットの各々の情報列の周波数解析を行なう
手段と、前記２(n/y) 通りの情報列の周波数解析結果か
らパイロット信号の周波数スペクトラムを比較し、比較
結果によって前記２(n/y) 通りの情報列のうち何れかを
出力する手段とを備えたので、性能落とすことなく周波
数解析に必要なＩ−ＮＲＺＩ変調列の数を著しく減らす
ことができ、周波数解析回数を著しく減らすように作用
する。According to the third aspect of the present invention, in an information conversion device for adding a pilot signal of an arbitrary frequency to an applied information string, a 0 or 1 control bit is added to a k-bit applied information string to add a k + 1 bit information string. , And the length of the 1 / y period of the pilot signal ((k + 1) × (n / y)) to be added by using n / y (y is an integer of 1 or more) information strings.
Bit) I-NRZI modulation sequence is generated in 2 (n / y) ways, and has a frequency spectrum of the pilot signal,
Means for generating a known data sequence of m 2 bits of phase 360 / y degree increments different y species, known sequence of information one m 2 bits of said y species I-NRZI modulation sequence of the respective and means for adding said 2 (n / y) of the street (k + 1) × (n /
y) + m and means for frequency analysis of the two bits of each information sequence, by comparing the frequency spectrum of the 2 (n / y) pilot signal from the frequency analysis result of the information string of the street, the 2 (n according to the comparison result / y) since a means for outputting one of information sequence street, it can significantly reduce the number of I-NRZI modulation sequence required frequency analysis without sacrificing performance, significantly reduce the number of frequency analysis Acts like.
【００３７】第４発明では、周波数解析手段として短時
間周波数解析の手法を用い、第３発明のパイロット信号
の周波数スペクトラムを有し位相が 360／ｙ度づつ異な
るｙ種のｍ2 ビットの既知情報列分をあらかじめ計算し
ておき、位相を補償するためのｙ種の係数とする手段
と、前記請求項３記載のＩ−ＮＲＺＩ変調データ分の計
算結果に前記係数を加算して周波数解析を行う手段と、
前記ｙ種の係数をパイロット信号の１／ｙ周期毎に順次
切り換える手段とを備えているので、性能を落とすこと
なく短時間周波数解析回路を著しく縮小し、計算回数を
著しく減らすように作用する。In the fourth invention, a short-time frequency analysis method is used as the frequency analysis means, and the y-type m 2 -bit known information having the frequency spectrum of the pilot signal of the third invention and having a phase difference of 360 / y degrees. A means for preliminarily calculating the row portion and using it as a y-type coefficient for compensating the phase, and adding the coefficient to the calculation result of the I-NRZI modulated data according to claim 3 to perform frequency analysis. Means and
Since the y-type coefficient is sequentially switched every 1 / y period of the pilot signal, the short-time frequency analysis circuit can be remarkably reduced in size without lowering the performance, and the number of calculations can be remarkably reduced.
【００３８】第５発明では、短時間周波数解析回路の実
数項と虚数項とを、タップの中央からみて左右対称と
し、情報列の周波数解析を行う際、共通の実数項及び虚
数項は補数を制御して共用するようにしたので、性能を
落とすことなく短時間周波数解析回路を縮小し、計算回
数を減らすように作用する。According to the fifth aspect of the invention, the real and imaginary terms of the short-time frequency analysis circuit are symmetrical with respect to the center of the tap, and the common real and imaginary terms are complemented when performing frequency analysis of the information sequence. Since it is controlled and shared, the short-time frequency analysis circuit can be downsized and the number of calculations can be reduced without degrading the performance.
【００３９】第６発明では、プリアンブル部にパイロッ
ト信号の周波数スペクトラムをもつ信号を記録する手段
と、情報変換された情報列を記録する手段と、プリアン
ブル部及び情報変換された情報列のつなぎ目のパイロッ
ト信号の位相が合うように記録する手段とを備えている
ので、トラッキング制御信号として乱れがない安定した
パイロット信号が得られるように作用する。In the sixth invention, means for recording a signal having the frequency spectrum of the pilot signal in the preamble portion, means for recording the information sequence of information conversion, and pilot for the joint of the preamble portion and the information sequence of information conversion Since it is provided with a means for recording so that the phases of the signals match each other, the tracking control signal acts so as to obtain a stable pilot signal without disturbance.
【００４０】第７発明では、ｎビットの入力データに１
ビットの制御ビットを付加してディジタルデータに同期
したパイロット信号を付加した記録信号を生成するよう
に構成したので、変換効率を高めるように作用する。ま
た、入力データのＣＤＳと既知のＣＤＳとを比較するだ
けでパイロット信号を生成できるので回路規模が小さ
く、回路が安価に構成できるように作用する。In the seventh invention, 1 is added to n-bit input data.
Since the control signal of the bit is added to generate the recording signal to which the pilot signal synchronized with the digital data is added, the conversion signal is enhanced. Further, since the pilot signal can be generated only by comparing the CDS of the input data with the known CDS, the circuit scale is small and the circuit can be constructed at low cost.
【００４１】第８発明では、ｎビットの入力データに１
ビットの制御ビットを付加してｆ１及びｆ２の双方の周
波数成分が減衰した記録信号（以下ノッチ信号と称す
る）を生成できるように作用する。また、情報列をｍビ
ットで分割してそのＣＤＳを計算し、そのＣＤＳ値を用
いてＳＴＳＡによって周波数解析をするように構成した
ので、ＳＴＳＡのタップ数が１／ｍで構成でき、回路規
模が小さく、回路が安価に構成できるように作用する。In the eighth invention, 1 is added to n-bit input data.
A bit control bit is added so that a recording signal (hereinafter referred to as a notch signal) in which both frequency components of f1 and f2 are attenuated is generated. Further, since the information sequence is divided into m bits, the CDS thereof is calculated, and the frequency is analyzed by STSA using the CDS value, the number of taps of STSA can be configured to be 1 / m, and the circuit scale can be reduced. It is small and acts so that the circuit can be constructed inexpensively.
【００４２】第９発明では、ｎビットの入力データに１
ビットの制御ビットを付加してｆ１及びｆ２のノッチ信
号を生成できるように作用する。また、情報列をｍビッ
トで分割してそのＣＤＳを計算し、そのＣＤＳ値を用い
てＳＴＳＡによって周波数解析をするように構成したの
で、ＳＴＳＡのタップ数が１／ｍで構成でき、回路規模
が小さく、回路が安価に構成できるように作用する。In the ninth invention, 1 is added to n-bit input data.
A bit control bit is added to operate to generate f1 and f2 notch signals. Further, since the information sequence is divided into m bits, the CDS thereof is calculated, and the frequency is analyzed by STSA using the CDS value, the number of taps of STSA can be configured to be 1 / m, and the circuit scale can be reduced. It is small and acts so that the circuit can be constructed inexpensively.
【００４３】第10発明では、第７発明のパイロット信号
生成回路と第８発明または第９発明のノッチ信号生成回
路との双方を持ち、その回路の一部を共用するように構
成したので、再生時のパイロット信号のＳ／Ｎ比が良い
システムを、回路規模が小さく、回路が安価に構成でき
るように作用する。The tenth invention has both the pilot signal generating circuit of the seventh invention and the notch signal generating circuit of the eighth invention or the ninth invention, and is configured so as to share a part of the circuit. This serves to reduce the circuit scale of the system having a good S / N ratio of the pilot signal at a time and to make the circuit inexpensive.
【００４４】第11発明では、Ｉ−ＮＲＺＩ変調された記
録信号のｍビット毎のＣＤＳと、直流成分がなく、パイ
ロット信号成分を持つ既知ＣＤＳとの差の絶対値を演算
し、ｋ・（ｎ＋１）／ｍ個の前記演算結果の合計が最も
小さくなる記録信号を出力するように構成したので、記
録信号は既知ＣＤＳと最も似た波形を持つものが選択さ
れ、低域成分が抑圧されると共にディジタルデータに同
期したパイロット信号が得られる様に作用する。In the eleventh aspect of the invention, the absolute value of the difference between the m-bit CDS of the I-NRZI-modulated recording signal and the known CDS that does not have a DC component and has a pilot signal component is calculated, and k · (n + 1) ) / M, the recording signal having the smallest total of the above calculation results is output. Therefore, the recording signal having the waveform most similar to that of the known CDS is selected, and the low frequency component is suppressed. It works so as to obtain a pilot signal synchronized with digital data.
【００４５】第12発明では、Ｉ−ＮＲＺＩ変調された記
録信号のｍビット毎のＣＤＳと、直流成分がなく、パイ
ロット信号成分を持つ既知ＣＤＳとの差の絶対値を演算
し、ｋ・（ｎ＋１）／ｍ個の前記演算結果の合計が小さ
い方からｊ個を選択し、ｊ個のうち最もパイロット信号
周辺のスペクトラムが小さいものを出力するように構成
したので、低域成分が抑圧されると共にディジタルデー
タに同期したパイロット信号が得られ、かつパイロット
信号の周辺のスペクトラムが落ちた記録信号が得られる
様に作用する。In the twelfth aspect of the invention, the absolute value of the difference between the CDS for every m bits of the I-NRZI modulated recording signal and the known CDS having no pilot component and having the pilot signal component is calculated to obtain k.multidot. (N + 1). ) / M, the j is selected from the ones with the smallest total of the calculation results, and the one having the smallest spectrum around the pilot signal is output among the j, so that the low-frequency component is suppressed and It works so that a pilot signal synchronized with digital data can be obtained and a recording signal having a spectrum around the pilot signal dropped can be obtained.
【００４６】第13発明では、Ｉ−ＮＲＺＩ変調された記
録信号のｍビット毎のＣＤＳと、直流成分がなく、パイ
ロット信号成分を持つ既知ＣＤＳとの差の絶対値を演算
し、ｋ・（ｎ＋１）／ｍ個の前記演算結果の合計が小さ
い方からｊ個を選択し、ｊ個のうち最もＤＳＶが０に近
いものを出力するように構成したので、直流成分が抑圧
され、ディジタルデータに同期したパイロット信号が得
られる様に作用する。In the thirteenth aspect of the invention, the absolute value of the difference between the CDS for every m bits of the I-NRZI modulated recording signal and the known CDS having no DC component and having a pilot signal component is calculated to obtain k.multidot. (N + 1). ) / M, the j is selected from the ones with the smallest total of the above calculation results, and the one having the DSV closest to 0 is output among the j, so that the direct current component is suppressed and synchronized with the digital data. It operates so as to obtain the pilot signal.
【００４７】第14発明では、Ｉ−ＮＲＺＩ変調された記
録信号のｍビット毎のＣＤＳの絶対値を演算し、ｋ・
（ｎ＋１）／ｍ個の前記演算結果の合計が最も小さいも
のを出力するように構成したので、ＤＳＶの振幅が小さ
くなり、低域成分が抑圧される様に作用する。In the fourteenth aspect of the invention, the absolute value of the CDS for every m bits of the I-NRZI modulated recording signal is calculated to obtain k ·
Since the smallest sum of (n + 1) / m of the calculation results is output, the amplitude of the DSV becomes small and the low-frequency component is suppressed.
【００４８】第15発明では、Ｉ−ＮＲＺＩ変調された記
録信号のｍビット毎のＣＤＳの絶対値を演算し、ｋ・
（ｎ＋１）／ｍ個の前記演算結果の合計が小さい方から
ｊ個選択し、ｊ個のうち最もパイロット信号周辺のスペ
クトラムが小さいデータを出力するように構成したの
で、低域成分が抑圧され、かつパイロット信号の周辺の
スペクトラムが落ちた記録信号が得られる様に作用す
る。In the fifteenth aspect of the invention, the absolute value of the CDS for every m bits of the I-NRZI modulated recording signal is calculated and k ·
Since j pieces are selected from the one having the smallest total of (n + 1) / m of the calculation results and the data having the smallest spectrum around the pilot signal among the j pieces is output, the low frequency component is suppressed, In addition, it acts so as to obtain a recorded signal in which the spectrum around the pilot signal is dropped.
【００４９】第16発明では、Ｉ−ＮＲＺＩ変調された記
録信号のｍビット毎のＣＤＳの絶対値を演算し、ｋ・
（ｎ＋１）／ｍ個の前記演算結果の合計が小さい方から
ｊ個選択し、ｊ個のうち最もＤＳＶが０に近いものを出
力するように構成したので、直流成分が抑圧される様に
作用する。In the sixteenth aspect of the invention, the absolute value of the CDS for every m bits of the I-NRZI modulated recording signal is calculated and k ·
Since a total of (n + 1) / m calculation results is selected from the smallest j, and the one whose DSV is the closest to 0 is output among the j, the DC component is suppressed. To do.
【００５０】第17発明では、第11発明の演算手段と第14
発明の演算手段とを演算切り換え手段によって切り換え
ることにより第11発明と第14発明との記録信号が得られ
るので、図52のトラックパターンを形成する記録再生装
置を構成する際、全トラックにおいて低域成分が抑圧さ
れた記録信号が得られ、かつパイロット信号を多重する
ことなくディジタルデータに同期したパイロット信号が
得られる様に作用する。In the seventeenth invention, the arithmetic means of the eleventh invention and the fourteenth invention
Since the recording signals of the eleventh invention and the fourteenth invention can be obtained by switching the calculation means of the invention by the calculation switching means, when configuring the recording / reproducing apparatus for forming the track pattern of FIG. The recording signal in which the component is suppressed is obtained, and the pilot signal synchronized with the digital data is obtained without multiplexing the pilot signal.
【００５１】第18発明では、第12発明の演算手段と第15
発明の演算手段とを演算切り換え手段によって切り換え
ることにより第12発明と第15発明との記録信号が得られ
るので、図52のトラックパターンを形成する記録再生装
置を構成する際、全トラックにおいて低域成分が抑圧さ
れ、かつパイロット信号を多重することなくディジタル
データに同期したパイロット信号が得られ、かつパイロ
ット信号周辺のスペクトラムが落ちた記録信号が得られ
る様に作用する。In the eighteenth invention, the arithmetic means of the twelfth invention and the fifteenth invention
Since the recording signals of the twelfth invention and the fifteenth invention can be obtained by switching the calculation means of the invention by the calculation switching means, when configuring the recording / reproducing apparatus for forming the track pattern of FIG. The component is suppressed, the pilot signal synchronized with the digital data can be obtained without multiplexing the pilot signal, and the recording signal with the spectrum around the pilot signal dropped can be obtained.
【００５２】第19発明では、第13発明の演算手段と第16
発明の演算手段とを演算切り換え手段によって切り換え
ることにより第13発明と第16発明との記録信号が得られ
るので、図52のトラックパターンを形成する記録再生装
置を構成する際、全トラックにおいて直流成分が抑圧さ
れた記録信号が得られ、かつパイロット信号を多重する
ことなくディジタルデータに同期したパイロット信号が
得られる様に作用する。In the nineteenth invention, the arithmetic means of the thirteenth invention and the sixteenth invention
Since the recording signals of the thirteenth invention and the sixteenth invention can be obtained by switching the calculation means of the invention by the calculation switching means, when configuring the recording / reproducing apparatus for forming the track pattern of FIG. The recording signal is suppressed, and the pilot signal synchronized with the digital data can be obtained without multiplexing the pilot signal.
【００５３】[0053]
【実施例】以下、本発明をその実施例を示す図面に基づ
いて詳述する。DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below in detail with reference to the drawings showing the embodiments thereof.
【００５４】実施例１．まず本発明の実施例１について
説明する。図１は実施例１による情報変換装置の回路構
成図であり、１は印加情報列に制御ビット０または１を
付加する制御ビット付加回路、２はＩ−ＮＲＺＩ（Inte
rleaved non-return-to-zero inverse）変調を行うＩ−
ＮＲＺＩ変調器、３はＩ−ＮＲＺＩ変調された複数ワー
ドの情報列にパイロット信号の周波数スペクトラムを持
った既知情報列を付加する情報列付加回路、４は情報列
付加回路３から出力された情報列を周波数解析するため
の短時間周波数解析回路（ＳＴＳＡ：Short Time Spect
rum Analyzer）、５はＳＴＳＡ４からの周波数解析結果
を一時格納するためのメモリ、６は周波数解析結果を比
較するための比較器、７は比較器６からの比較結果を基
に出力を選択する出力選択回路、８はＩ−ＮＲＺＩ変調
された複数の変調列を記憶するメモリである。Example 1. First, a first embodiment of the present invention will be described. FIG. 1 is a circuit configuration diagram of an information conversion device according to a first embodiment. Reference numeral 1 is a control bit addition circuit for adding a control bit 0 or 1 to an applied information sequence, and 2 is an I-NRZI (Inte
r-leaved non-return-to-zero inverse) I-modulation
An NRZI modulator 3, an information sequence adding circuit for adding a known information sequence having a frequency spectrum of a pilot signal to an I-NRZI modulated information sequence of a plurality of words, and 4 an information sequence output from the information sequence adding circuit 3. Frequency Analysis Circuit (STSA: Short Time Spect)
rum Analyzer) 5 is a memory for temporarily storing the frequency analysis result from the STSA 4, 6 is a comparator for comparing the frequency analysis results, 7 is an output for selecting an output based on the comparison result from the comparator 6. The selection circuit 8 is a memory for storing a plurality of I-NRZI modulated sequences.
【００５５】次に動作について説明する。印加情報列は
０または１の２値レベルディジタルデータである。今、
以下に限定するものではないが、例として上記印加情報
列を24ビット毎に区分し、これに制御ビットの１ビット
を印加することで１ワードを25ビットにする。これを24
−25変換と称する。よって変換効率は96％であり、８−
10変換の80％に比べて高くなっている。Next, the operation will be described. The applied information string is binary digital data of 0 or 1. now,
Although not limited to the following, for example, the applied information sequence is divided into 24 bits, and 1 bit of the control bit is applied to this to make 1 word into 25 bits. This is 24
This is called -25 conversion. Therefore, the conversion efficiency is 96%,
High compared to 80% of 10 conversions.
【００５６】以下にディジタルデータに同期したパイロ
ット信号を付加できる24−25変換について説明する。例
として、ビット伝送周波数（Ｆch）は35.4MHz 、付加し
たいパイロット信号の周波数（Ｆｐ）はＦchの１／150
倍の周波数（236kHz）とする。The 24-25 conversion capable of adding a pilot signal synchronized with digital data will be described below. As an example, the bit transmission frequency (Fch) is 35.4 MHz, and the frequency of the pilot signal to be added (Fp) is 1/150 of Fch.
Double the frequency (236kHz).
【００５７】印加情報列は制御ビット付加回路１により
24ビット毎に０または１の制御信号が加えられる。これ
をＩ−ＮＲＺＩ変調器２に入力し、１ワードが25ビット
であるＩ−ＮＲＺＩ変調列としてＦchの周波数で出力さ
れる。The applied information string is generated by the control bit addition circuit 1.
A control signal of 0 or 1 is added every 24 bits. This is input to the I-NRZI modulator 2 and is output at the frequency of Fch as an I-NRZI modulation train in which one word is 25 bits.
【００５８】一方、生成したいパイロット周波数はＦch
の１／150 であり、これは印加情報列に制御ビットを加
えてなる25ビットで１ワードの６ワード分（150 ÷25＝
６）に対応する。つまり、６ワード分の制御ビット（Ｍ
ＳＢ）をコントロールする事で、Ｆch／150 の周波数ス
ペクトラムを生成する手段が必要となる。そこで、実施
例１ではパイロット信号の１周期に付加される制御ビッ
ト（６ビット）の０及び１の全ての組合せ２6 （64）通
りに対して、後述する手段でＦch／150 のスペクトラム
を求め、これらをメモリ８にて記憶する。そして、上記
64通りのうち、最もＦch／150 のパワーが大きい６ワー
ド分の変調列を求めて出力に印加することでディジタル
データに同期したパイロット信号を生成している。On the other hand, the pilot frequency to be generated is Fch
1/150 of this, which is 25 bits made up by adding control bits to the applied information string and is equivalent to 6 words of 1 word (150 ÷ 25 =
It corresponds to 6). In other words, control bits (M
By controlling SB), a means for generating the Fch / 150 frequency spectrum is required. Therefore, in the first embodiment, the spectrum of Fch / 150 is calculated by means described later for all 2 6 (64) combinations of 0 and 1 of control bits (6 bits) added to one cycle of the pilot signal. , These are stored in the memory 8. And above
A pilot signal synchronized with digital data is generated by obtaining a modulation sequence for 6 words having the highest Fch / 150 power out of 64 types and applying it to the output.
【００５９】以下にＦch／150 のパワーを求める手段に
ついて詳述する。情報列付加回路３には、制御ビット付
加回路１で６ワード分の制御ビットを全て０にしてＩ−
ＮＲＺＩ変調器２にて変調した 150ビットの第１の変調
列から、６ワード分の制御ビットを全て１にしてＩ−Ｎ
ＲＺＩ変調した 150ビットの第64の変調列までの２6（6
4）種の６ワード単位の変調列群が蓄積されている。さ
らに、前記Ｉ−ＮＲＺＩ変調された６ワード単位の変調
列に、Ｆch／150 のパイロット信号周波数スペクトラム
を有する 150ビットの既知情報列を情報列付加回路３で
付加する。上記既知情報列は例えばＤＳＶ（Digital Su
m Variation ）の変動周期をパイロット信号周期にコン
トロールした信号を用いればよい。図２に付加する既知
情報列の一例を示す。The means for obtaining the power of Fch / 150 will be described in detail below. In the information string adding circuit 3, all the control bits for 6 words are set to 0 by the control bit adding circuit 1 and I-
From the 150-bit first modulation sequence modulated by the NRZI modulator 2, all the control bits for 6 words are set to 1 and the I-N
2 6 (6 up to 64th modulation sequence of RZI modulated 150 bits
4) Kinds of modulation sequence groups of 6 words are stored. Further, a known information string of 150 bits having a pilot signal frequency spectrum of Fch / 150 is added by the information string adding circuit 3 to the I-NRZI modulated modulation string in units of 6 words. The known information sequence is, for example, DSV (Digital Sustain).
A signal in which the variation cycle of m Variation) is controlled to the pilot signal cycle may be used. An example of the known information sequence added to FIG. 2 is shown.
【００６０】このようにして生成された64種の 300ビッ
ト（６ワードの変調列＋150 ビットの既知情報列）を順
次にＳＴＳＡ４に入力し、パイロット信号の周波数スペ
クトラムを分析する。尚、ＦＩＲフィルタにて35.4Mbps
のデータ列から35.4MHz ／150 のパイロット信号周波数
成分を抽出するには、少なくとも 150タップは必要であ
り、より狭バンド幅で抽出するには更に 150タップの数
倍のタップ数が必要となる。そこで、本実施例ではＳＴ
ＳＡ４のタップ数をパイロット信号の２周期分に当たる
300タップとする。The 64 types of 300 bits (modulation sequence of 6 words + known information sequence of 150 bits) thus generated are sequentially input to the STSA 4, and the frequency spectrum of the pilot signal is analyzed. 35.4Mbps with FIR filter
At least 150 taps are required to extract the pilot signal frequency component of 35.4MHz / 150 from the data string of, and a tap number that is several times more than 150 taps is required to extract a narrower bandwidth. Therefore, in this embodiment, ST
The number of SA4 taps corresponds to two pilot signal cycles
300 taps.
【００６１】以下の（１）式に短時間周波数解析の定義
式を示す。The following equation (1) shows a defining equation for short-time frequency analysis.
【００６２】[0062]
【数１】 [Equation 1]
【００６３】ｘは入力データ（印加情報列）、ｈはＦＩ
Ｒフィルターのインパルス応答を示す。解析周波数は位
相項によって決定する。この位相項はオイラーの公式よ
り、（２）式と展開することができる。X is input data (applied information string), h is FI
3 shows an impulse response of an R filter. The analysis frequency is determined by the phase term. This phase term can be expanded to the equation (2) from Euler's formula.
【００６４】[0064]
【数２】 [Equation 2]
【００６５】パイロット周波数を一定とすれば、パイロ
ット周波数について解析を行う場合、実数項のｈ（ｎＴ
−ｒＴ）・ cos（ωｒＴ）と虚数項のｈ（ｎＴ−ｒＴ）
・ sin（ωｒＴ）とは各タップにおいて定数となる。ま
た、周波数スペクトラムの大きさは実数項と虚数項とを
２乗和し、ルートをかけた値になる。本実施例の回路で
はエネルギーの大きさのみを比較しているのでルート回
路は省いている。When the pilot frequency is constant, when the pilot frequency is analyzed, the real term h (nT
−rT) · cos (ωrT) and imaginary term h (nT−rT)
・ Sin (ωrT) is a constant at each tap. Further, the magnitude of the frequency spectrum is a value obtained by multiplying the square of the real number term and the imaginary number term and multiplying by the root. In the circuit of this embodiment, only the magnitude of energy is compared, so the route circuit is omitted.
【００６６】以上の様な 300タップのＦＩＲフィルタを
メインとしたＳＴＳＡ４によって計算されたパイロット
信号の周波数スペクトラムは64通り出力されるので、メ
モリ５に記憶しておく。これらの結果の全てを比較器６
に入力し、最もスペクトラムのエネルギが大きいものを
選び、出力選択回路７によってメモリ８に記憶されてい
る64通りの変調列からこれを選択し、出力に印加する。The frequency spectrum of the pilot signal calculated by the STSA 4 having the above-mentioned 300-tap FIR filter as the main is output in 64 ways, and therefore is stored in the memory 5. Comparing all of these results with comparator 6
Then, the one having the largest spectrum energy is selected, and this is selected by the output selection circuit 7 from the 64 modulation sequences stored in the memory 8 and applied to the output.
【００６７】以上の動作を繰り返して次々に情報変換を
行う。図３に本実施例１の情報変換装置による情報変換
後の変調列の周波数スペクトラムを示す。これにより23
dB程度のパイロット信号が付加できることが確認され
る。Information conversion is performed one after another by repeating the above operation. FIG. 3 shows the frequency spectrum of the modulation train after the information conversion by the information conversion device of the first embodiment. This makes it 23
It is confirmed that a pilot signal of about dB can be added.
【００６８】尚、本実施例においては情報列付加回路３
に64通りの変調列パターンが蓄積されるとして説明した
が、Ｉ−ＮＲＺＩ変調器２から出力される６ワードの変
調列に対して、逐次、既知情報列の 150ビットを情報付
加回路３にて加えてＳＴＳＡ４に入力し、検出したパイ
ロット信号の周波数スペクトラムはメモリ５に記憶して
おき、６ワードの変調列はメモリ８のみに蓄積しても同
様の効果が得られる。In this embodiment, the information string adding circuit 3
Although it has been described that 64 kinds of modulation sequence patterns are accumulated in, the 6-word modulation sequence output from the I-NRZI modulator 2 is sequentially added to the information addition circuit 3 by 150 bits of the known information sequence. In addition, the frequency spectrum of the pilot signal which is input to the STSA 4 and detected is stored in the memory 5, and the 6-word modulation sequence is stored only in the memory 8 to obtain the same effect.
【００６９】実施例２．図４に本発明の実施例２による
情報変換装置の回路構成図を示す。実施例１と同じ回路
については図１と同じ番号を付し、説明を省略する。９
は係数器を用いたＳＴＳＡ、10，11は係数器である。Example 2. FIG. 4 shows a circuit configuration diagram of an information conversion apparatus according to a second embodiment of the present invention. The same circuits as those in the first embodiment are denoted by the same reference numerals as those in FIG. 1 and their description is omitted. 9
Is an STSA using a coefficient unit, and 10, 11 are coefficient units.
【００７０】次に動作について説明する。ＳＴＳＡ９の
ＦＩＲフィルター部は前記実施例１のＳＴＳＡ４の 300
タップのうち、入力段より数えた前半 150タップ分が設
けられている。Ｉ−ＮＲＺＩ変調器２よりの変調列は前
記実施例１と同様に６ワードを単位とした変調列であ
り、制御ビット（６ビット）をオール０からオール１ま
で１ビットづつ変更しながらＩ−ＮＲＺＩ変調した64種
類あり、逐次メモリ８に記憶される一方、ＳＴＳＡ９に
も同時に直接入力され、６ワード分の変調データに対応
する前半 150タップ分が計算される。尚、前記実施例１
に示したＳＴＳＡ４のＦＩＲフィルタの後半 150タップ
には既知の情報列が対応付られており、且つ、64種類の
変調列に対して同一のデータである。Next, the operation will be described. The FIR filter part of STSA9 is 300 of STSA4 of the first embodiment.
Of the taps, the first half 150 taps counted from the input stage are provided. The modulation train from the I-NRZI modulator 2 is a modulation train in units of 6 words as in the first embodiment, and the control bit (6 bits) is changed from all 0s to all 1s by 1 bit at a time. There are 64 types of NRZI-modulated data, which are sequentially stored in the memory 8 and directly input to the STSA 9 at the same time, and the first half 150 taps corresponding to 6 words of modulated data are calculated. In addition, the first embodiment
A known information sequence is associated with the latter half 150 taps of the FIR filter of the STSA4 shown in (4), and the same data is provided for 64 types of modulation sequences.
【００７１】よって、予め前記実施例１に示した図２の
情報列の後半 150タップ分を計算しておき係数器10及び
11として設け、前記前半の 150タップ分の計算に各々加
算し、２乗和が取られる。よって、計算結果は実施例１
と同様になり、パイロット信号の周波数スペクトラムが
求められる。前記求めたスペクトラム値は実施例１と同
様にメモリ５に記憶しておき、64種類の変調列のパター
ンに対するスペクトラム値を比較器６にて比較し、メモ
リ８より最もスペクトラム値が大きい変調列を選択す
る。Therefore, the latter half 150 taps of the information sequence of FIG. 2 shown in the first embodiment are calculated in advance, and the coefficient unit 10 and
It is provided as 11, and is added to the calculation of the 150 taps in the first half, and the sum of squares is taken. Therefore, the calculation result is the first embodiment.
Similarly, the frequency spectrum of the pilot signal is obtained. The calculated spectrum value is stored in the memory 5 as in the first embodiment, the spectrum values for the patterns of 64 types of modulation sequences are compared by the comparator 6, and the modulation sequence having the largest spectrum value than the memory 8 is selected. select.
【００７２】実施例３．図５に本発明の実施例３による
情報変換装置の回路構成図を示す。実施例１と同じ回路
については図１と同じ番号を付し説明を省略する。12は
位相が異なるパイロット信号の周波数スペクトラムをも
つ複数の既知情報列を発生する既知情報列発生回路、13
はパイロット信号の位相を制御するための位相制御回路
である。Example 3. FIG. 5 shows a circuit configuration diagram of an information conversion apparatus according to a third embodiment of the present invention. The same circuits as those in the first embodiment are designated by the same reference numerals as those in FIG. 1 and their description is omitted. 12 is a known information sequence generation circuit that generates a plurality of known information sequences having pilot signal frequency spectra with different phases, 13
Is a phase control circuit for controlling the phase of the pilot signal.
【００７３】実施例３の目的とするところはパイロット
信号の１周期以下の、短いＩ−ＮＲＺＩ変調列の制御ビ
ットをコントロールして、パイロット信号を生成するも
のである。本実施例では１ワード（25÷150 ＝１／６周
期）の変調列からパイロット信号を生成する手段につい
て説明する。パイロット信号を生成するために生成され
る変調列に付加された制御ビットは１ビットであり、変
調列は２1 （２）通りから選択される。The object of the third embodiment is to generate a pilot signal by controlling the control bit of a short I-NRZI modulation train, which is one cycle or less of the pilot signal. In this embodiment, a means for generating a pilot signal from a modulation sequence of 1 word (25/150 = 1/6 cycle) will be described. The control bit added to the modulation sequence generated to generate the pilot signal is 1 bit, and the modulation sequence is selected from 2 1 (2) ways.
【００７４】ここで、本実施例３の動作についての理解
を容易とするために、短時間周波数解析手法を用いてパ
イロット信号を生成する概要説明を行う。図６に示すデ
ータ列が実施例１のＳＴＳＡ４に入力されたとする。図
６のデータ列は25ビットを１ワードとした図２の情報列
Ａと情報列ＢのＣＤＳが＋３と−３のワード列より構成
されており、ＤＳＶが０から−９の間で周期的に変動す
るよう配列している。その結果、データ列からＤＳＶ変
動周期に対応した強いスペクトラムが得られ、これをパ
イロット信号として用いる事が出来る。Here, in order to facilitate understanding of the operation of the third embodiment, a brief description will be given of generating a pilot signal using a short-time frequency analysis method. It is assumed that the data string shown in FIG. 6 is input to the STSA 4 of the first embodiment. The data string of FIG. 6 is composed of the information strings A and B of FIG. 2 in which the 25 bits are one word, and the CDS is composed of +3 and -3 word strings, and the DSV is periodically between 0 and -9. Arranged to vary. As a result, a strong spectrum corresponding to the DSV fluctuation period is obtained from the data string, and this can be used as a pilot signal.
【００７５】300 タップを有するＳＴＳＡ４において、
時刻ｔ0 時には図６のデータ列１で表している12ワード
のデータ列が入力されている。上記データ列１と 300タ
ップの各部のデータとの関係は、先頭が−90度から始ま
り、末尾が−90度で終るパイロット信号（Ｆch／150 ）
の２周期分に対応しており、１ワード毎に位相が60度づ
つ異なっている。この様なデータが入力されている時、
ＳＴＳＡ４から出力されるＦch／150 のスペクトラムは
当然非常に大きな値となる。In STSA4 with 300 taps,
At time t0, the 12-word data string represented by the data string 1 in FIG. 6 is input. The relationship between the above data string 1 and the data of each part of 300 taps is a pilot signal (Fch / 150) that begins at -90 degrees and ends at -90 degrees.
Corresponding to 2 cycles, and the phase differs by 60 degrees for each word. When such data is entered,
The Fch / 150 spectrum output from STSA4 naturally has a very large value.
【００７６】次に、１ワード周期後の時刻ｔ1 時は、デ
ータ列２で表す先頭が−30度から始まり、末尾が−30度
で終わるデータ列としてＳＴＳＡ４に入力される。この
時ＳＴＳＡ４から出力されるＦch／150 のスペクトラム
は時刻ｔ0 の時と同等の大きな値である。以下、同様に
１ワード周期毎に60度づつ位相が進んでいくパイロット
信号周期の２周期分のデータ列がＳＴＳＡ４に入力され
た場合、各々出力されるＦch／150 のスペクトラムはｔ
0 時と同等の大きな値で得られる。ここで注目する事
は、ＳＴＳＡ４に入力されるデータ列の位相に関係な
く、出力されるＦch／150 のスペクトラムはいずれも非
常に大きな値となる点である。この特性を用いれば、以
下の手順でパイロット信号を有するデータ列（変調列）
が生成出来る。Next, at time t1 after one word period, the data string 2 is input to the STSA 4 as a data string beginning at −30 degrees and ending at −30 degrees. At this time, the spectrum of Fch / 150 output from STSA4 has a large value equivalent to that at time t0. Similarly, when a data stream for two pilot signal periods, each phase of which advances by 60 degrees for every one word period, is input to STSA4, the spectrum of each Fch / 150 output is t
It is obtained with a large value equivalent to 0 o'clock. What should be noted here is that the output spectrum of Fch / 150 has a very large value regardless of the phase of the data string input to STSA4. If this characteristic is used, the data sequence (modulation sequence) having the pilot signal is processed in the following procedure.
Can be generated.
【００７７】図７は、前記既知情報列発生回路12から出
力されるパイロット信号の位相を補償するために必要な
既知情報列の一例を示す。まず時刻ｔ0 に、図７に示す
既知情報列１（Ａ，Ａ，Ａ，Ｂ，Ｂ，Ｂ，Ａ，Ａ，Ａ，
Ｂ，Ｂまでの11ワード）をＳＴＳＡ４のＴ26〜Ｔ300 に
入力し、Ｔ1 〜Ｔ25に変換しようとする複数の変調デー
タ（制御ビットを１もしくは０としてＩ−ＮＲＺＩ変調
した２種類の変調データ）を対応づけてＦch／150 のス
ペクトラムを求め最も大きな値が得られる変調データを
ＭＤt0とする。次の１ワード周期後の時刻ｔ1 では、既
知情報列２（Ａ，Ａ，Ｂ，Ｂ，Ｂ，Ａ，Ａ，Ａ，Ｂ，
Ｂ，Ｂまでの11ワード）をＳＴＳＡ４のＴ26〜Ｔ300 に
入力し、Ｔ1 〜Ｔ25には先の変調データに続く、変換し
ようとする複数の変調データ（制御ビットを１もしくは
０としてＩ−ＮＲＺＩ変調した２種類の変調データ）を
対応づけてＦch／150 のスペクトラムを求め、最も大き
な値が得られる変調データをＭＤt1とする。更に次の１
ワード周期後の時刻ｔ2 では、既知情報列３（Ａ，Ｂ，
Ｂ，Ｂ，Ａ，Ａ，Ａ，Ｂ，Ｂ，Ｂ，Ａまでの11ワード）
をＳＴＳＡ４のＴ26〜Ｔ300 に入力し、Ｔ1 〜Ｔ25には
先の変調データに続く、変換しようとする複数の変調デ
ータ（制御ビットを１もしくは０としてＩ−ＮＲＺＩ変
調した２種類の変調データ）を対応づけてＦch／150 の
スペクトラムを求め、最も大きな値が得られる変調デー
タをＭＤt2とする。FIG. 7 shows an example of a known information sequence required to compensate the phase of the pilot signal output from the known information sequence generation circuit 12. First, at time t0, the known information sequence 1 (A, A, A, B, B, B, A, A, A,
B, 11 words up to B) are input to T26 to T300 of STSA4, and a plurality of modulation data (two types of modulation data which are I-NRZI modulated with the control bit set to 1 or 0) to be converted to T1 to T25. The Fch / 150 spectrum is found in association with each other, and the modulation data that gives the largest value is defined as MD t0 . At time t1 after the next one-word cycle, the known information sequence 2 (A, A, B, B, B, A, A, A, B,
B, 11 words up to B) are input to T26 to T300 of STSA4, and a plurality of modulation data (control bits 1 or 0) to be converted following T1 to T25 are modulated by I-NRZI modulation. The Fch / 150 spectrum is obtained by associating the two types of modulation data), and the modulation data that gives the largest value is defined as MD t1 . Next 1
At time t2 after the word period, the known information sequence 3 (A, B,
B, B, A, A, A, B, B, B, A up to 11 words)
Is input to T26 to T300 of STSA4, and a plurality of modulation data (two types of modulation data I-NRZI-modulated with the control bit set to 1 or 0) to be converted following the previous modulation data is input to T1 to T25. The spectrum of Fch / 150 is found in association with each other, and the modulation data that gives the largest value is defined as MD t2 .
【００７８】以後同様に、１ワード周期毎にＴ26〜Ｔ30
0 には位相が60度づつずれていく既知情報列４，５，６
, …を順次入力し、Ｔ1 〜Ｔ25に入力される前記変調デ
ータに続く各々の複数の変調データからＦch／150 のス
ペクトラムが大きく得られる方の変調データを選択して
行き、ＭＤt3，ＭＤt4，ＭＤt5，…とする。Thereafter, similarly, T26 to T30 are set every one word period.
The known information sequence 4, 5, 6 in which the phase shifts by 60 degrees in 0
, ... are sequentially input, and the modulation data having a large Fch / 150 spectrum is selected from a plurality of modulation data following the modulation data input to T1 to T25, and MD t3 , MD t4 , MD t5 , ...
【００７９】この様にして、各時刻においてＦch／150
のスペクトラムが最大となる変調データが選択されたＭ
Ｄt0，ＭＤt1，・・・，ＭＤt5，・・・は位相をも補償
したデータ列として選択されいてることが図７からも判
る。よって、選択された変調データ列から強いＦch／15
0 なるパイロット信号のスペクトラムが得られる事が理
解できる。In this way, Fch / 150 at each time
Of the modulation data that maximizes the spectrum of M
It can be seen from FIG. 7 that D t0 , MD t1 , ..., MD t5 , ... Are selected as a data string in which the phase is also compensated. Therefore, strong Fch / 15 from the selected modulation data sequence
It can be understood that a pilot signal spectrum of 0 can be obtained.
【００８０】以上の説明を念頭に入れて、実施例３の動
作について説明する。図５の既知情報列発生回路12には
先ほど説明した図７の既知情報列１〜既知情報列６の各
11ワードの６種類のデータ列が記憶されている。各既知
情報列は位相制御回路13からの指示に従って、既知情報
列１からワード周期毎に２，３，４，５，６，１，２，
・・・の順に繰り返しながら情報列付加回路３に入力さ
れる。尚、前記情報列付加回路３に入力された既知情報
列１〜既知情報列６はＳＴＳＡ４に入力される際、Ｔ26
〜Ｔ300 に対応付ける。また、情報列付加回路３及びメ
モリ８には制御ビット付加回路１で１もしくは０を付加
した25ビットを１ワードとした２種類の情報列がＩ−Ｎ
ＲＺＩ変調器２で変調され、入力されている。With the above description in mind, the operation of the third embodiment will be described. The known information sequence generating circuit 12 shown in FIG. 5 includes the known information sequence 1 to known information sequence 6 shown in FIG.
Six kinds of data strings of 11 words are stored. According to the instruction from the phase control circuit 13, each known information sequence is 2, 3, 4, 5, 6, 1, 2, from the known information sequence 1 in every word period.
It is input to the information string addition circuit 3 while repeating in the order of. The known information sequence 1 to the known information sequence 6 input to the information sequence adding circuit 3 are input to the STSA 4 at T26.
Corresponds to ~ T300. Further, in the information string adding circuit 3 and the memory 8, two kinds of information strings having 25 bits to which 1 or 0 is added by the control bit adding circuit 1 as one word are IN.
It is modulated by the RZI modulator 2 and input.
【００８１】尚、情報列付加回路３に入力された変調デ
ータ列はＳＴＳＡ４に入力される際、Ｔ1 〜Ｔ25に対応
付ける。従って、情報列付加回路３にはＭＳＢを０とし
てＩ−ＮＲＺＩ変調した変調データ列に各既知情報列を
加えた 300タップ分のデータ列と、ＭＳＢを１としてＩ
−ＮＲＺＩ変調した変調データ列に各既知情報列を加え
た 300タップ分のデータ列との２組のデータ列が存在す
る。上記２種類のデータ列は順次ＳＴＳＡ４に入力さ
れ、実施例１の手段にて各々のＦch／150 のスペクトラ
ムを検出し、メモリ５に記憶し、比較器６にて大きさを
比較し、出力選択回路７の指示により、Ｆch／150 のス
ペクトラムが大きい変調列がメモリ８より選択されて出
力される。The modulation data string input to the information string adding circuit 3 is associated with T1 to T25 when input to the STSA 4. Therefore, in the information string addition circuit 3, a data string for 300 taps in which each known information string is added to the modulated data string which is I-NRZI modulated with MSB set to 0, and the MSB set to 1 for I.
There are two sets of data strings, that is, a data string for 300 taps in which each known information string is added to the modulated data string subjected to NRZI modulation. The above two types of data strings are sequentially input to the STSA4, the spectrum of each Fch / 150 is detected by the means of the first embodiment, stored in the memory 5, the sizes are compared by the comparator 6, and the output is selected. According to an instruction from the circuit 7, a modulation train having a large Fch / 150 spectrum is selected from the memory 8 and output.
【００８２】以下同様に、情報列付加回路３を介して、
位相が60度づつ進んでいく11ワードの既知情報列に、制
御ビットを１または０としてＩ−ＮＲＺＩ変調した１ワ
ードの変調データ列を付加した 300ビット・２種類のデ
ータ列をＳＴＳＡ４に入力し、各々のデータ列のＦch／
150 のスペクトラムを求め、大きい方のデータ列の変調
データをメモリ８から出力するように次々に情報変換す
る。以上の結果、各ワードのＭＳＢに付加する１ビット
の制御ビットをコントロールしてディジタル変調データ
に同期したパイロット信号生成が可能となる。図８に実
施例３の情報変換方式をシミュレーションし、情報変換
を行った変調列の周波数スペクトラムを示す。これによ
り23dB程度のパイロット信号が付加出来る事を確認し
た。これは図３と比較してほぼ同じ結果が得られてい
る。これにより、性能を落とす事なく短時間周波数解析
の計算回数を大幅に減らすことが可能である。Similarly, through the information string adding circuit 3,
Input a 1-word modulated data string I-NRZI-modulated with a control bit of 1 or 0 to the known information string of 11 words in which the phase advances by 60 degrees. , Fch / of each data string
The spectrum of 150 is obtained, and information is converted one after another so that the modulation data of the larger data string is output from the memory 8. As a result, it becomes possible to generate the pilot signal in synchronization with the digital modulation data by controlling the 1-bit control bit added to the MSB of each word. FIG. 8 shows the frequency spectrum of the modulation train that has been subjected to the information conversion by simulating the information conversion method of the third embodiment. This confirmed that a pilot signal of about 23 dB could be added. This is almost the same result as in FIG. This makes it possible to significantly reduce the number of short-time frequency analysis calculations without degrading performance.
【００８３】実施例４．図９に本発明の実施例４による
情報変換装置の回路構成図を示す。前記実施例と同じ回
路については同じ番号を付し、説明を省略する。14は複
数の係数器を用いたＳＴＳＡ、15，16は係数切り換えス
イッチである。Example 4. FIG. 9 shows a circuit configuration diagram of an information conversion apparatus according to a fourth embodiment of the present invention. The same circuits as those in the above embodiment are designated by the same reference numerals, and the description thereof will be omitted. Reference numeral 14 is an STSA using a plurality of coefficient units, and reference numerals 15 and 16 are coefficient changeover switches.
【００８４】次に動作について説明する。前記実施例３
の図５に示した既知情報列発生回路12からの60度づつ位
相が異なる６種類・各11ワードの既知情報列を、前記実
施例２の如く、ＳＴＳＡの前半25タップを除いた 275タ
ップに各々対応づけてあらかじめ計算しておき、係数と
して係数器10及び係数器11に記憶する。これらは６種類
の位相が異なる係数器となり、これを１ワードの情報変
換を行う毎に係数切り換えスイッチ15，16で順次切り換
えを行うことで、前記実施例３と同様の情報変換を順次
行う。Next, the operation will be described. Example 3
6 types of 11-word known information strings each having a phase difference of 60 degrees from the known information string generation circuit 12 shown in FIG. 5 are converted into 275 taps excluding the 25 taps of the first half of STSA as in the second embodiment. The values are associated with each other and calculated in advance, and stored as coefficients in the coefficient unit 10 and the coefficient unit 11. These are six kinds of coefficient units having different phases, and the coefficient conversion switches 15 and 16 sequentially switch each time one word information conversion is performed, thereby sequentially performing the same information conversion as in the third embodiment.
【００８５】実施例５．図10に本発明の実施例５による
情報変換装置の情報列付加回路の回路構成図を示す。本
実施例は前記実施例３の図５のうち、情報列付加回路３
とＳＴＳＡ４とに注目して回路の縮小と計算回数の削減
とを行うことが目的であり、特にこの情報列付加回路と
ＳＴＳＡとの回路構成について説明を行う。Example 5. FIG. 10 shows a circuit configuration diagram of an information string adding circuit of an information converting apparatus according to a fifth embodiment of the present invention. This embodiment is the same as the embodiment 3 shown in FIG.
The purpose is to reduce the circuit size and the number of calculations by paying attention to STSA4 and STSA4. In particular, the circuit configuration of the information sequence adding circuit and STSA will be described.
【００８６】ＳＴＳＡ４のタップ数を奇数個とする。一
例として 301タップとするが、これに限定するものでは
ない。このＳＴＳＡでＦch／150 のパイロット信号の周
波数解析を行う時、ＳＴＳＡ４の実数項のｈ（ｎＴ−ｒ
Ｔ）・ cos（ωｒＴ）と虚数項のｈ（ｎＴ−ｒＴ）・ s
in（ωｒＴ）との絶対値は、全タップの中央（150 番目
のタップ）からみて左右対称となる。The number of taps of STSA4 is an odd number. An example is 301 taps, but is not limited to this. When frequency analysis of the Fch / 150 pilot signal is performed in this STSA, the real term h (nT-r) of STSA4
T) · cos (ωrT) and the imaginary term h (nT−rT) · s
The absolute value of in (ωrT) is symmetrical with respect to the center of all taps (150th tap).
【００８７】さらに、情報列付加回路３によって実施例
３の１ワードの２通りの変調列の中央（ｄ13：13番目の
ビット）が、ＳＴＳＡ４の中央のタップと重なるように
パイロット信号の周波数スペクトラムを持つ既知情報列
を付加する。この様子を図10に示す。位相制御回路13に
よって前記１ワードの変調列に、位相を補償しながら既
知情報列を付加する。情報列付加回路３で生成された 3
01ビットのデータ列は301タップを有するＳＴＳＡ４に
入力され、周波数解析を行い、分析結果をメモリ５に記
憶し、比較器６にて大きさを比較し、出力選択回路７の
指示により、Ｆch／150 のスペクトラムが大きい変調列
がメモリ８より選択されて出力される。これを繰り返す
ことによって情報変換が行われる。Further, by the information sequence adding circuit 3, the frequency spectrum of the pilot signal is adjusted so that the center (d13: the 13th bit) of the two modulation sequences of one word of the third embodiment overlaps with the center tap of the STSA4. Add existing known information string. This is shown in FIG. The phase control circuit 13 adds a known information sequence to the 1-word modulation sequence while compensating for the phase. 3 generated by the information string addition circuit 3
The 01-bit data string is input to the STSA 4 having 301 taps, frequency analysis is performed, the analysis result is stored in the memory 5, the size is compared by the comparator 6, and the Fch / A modulation train having a large spectrum of 150 is selected from the memory 8 and output. Information conversion is performed by repeating this.
【００８８】このときのＳＴＳＡ４は、前述のように実
数項及び虚数項の絶対値が全タップの中央（Ｔ151 ）か
らみて左右対称であるので、実数項及び虚数項の定数器
は左右で共通化でき、係数器を減らすことが出来る。こ
こでＳＴＳＡの説明を簡略化するために、既知情報列に
対応するタップに関しては実施例４の如く係数器に置き
換え、ＦＩＲフィルターのタップ数は25ビット（Ｔ139
〜Ｔ163 ）とする。以下この条件にて説明を行う。In the STSA 4 at this time, as described above, the absolute values of the real number term and the imaginary term are symmetrical with respect to the center (T151) of all taps. The number of coefficient units can be reduced. Here, in order to simplify the description of STSA, the taps corresponding to the known information string are replaced with coefficient units as in the fourth embodiment, and the number of taps of the FIR filter is 25 bits (T139.
~ T163). Hereinafter, description will be given under these conditions.
【００８９】ＳＴＳＡ４に入力される情報列は０または
１の二値レベルディジタルデータであり、同じ定数器を
用いる２つのデータについては定数器を用いる前に計算
を行うことにより定数器の計算回数を減らすことが出来
る。その様子を、ＳＴＳＡ４の実数項及び虚数項の値と
各項を共用するときの制御方法とを示す図11, 図12にて
説明する。実数項については図11（ａ），（ｂ）に、虚
数項については図12（ａ），（ｂ）に示す。また、Ｔ13
9 〜Ｔ163 の25タップは、図13中のｄ1 〜ｄ25に対応す
るものとする。実数項の場合は、図11（ａ）に示すよう
にｄ13からみて左右の定数器は補数も含めて同じであ
り、例えばｄ1 とｄ25とが０または１の各々の場合につ
いての定数器の出力は、図11（ｂ）のようになる。ま
た、虚数項の場合は、図12（ａ）に示すようにｄ13から
みて左右の定数器は同じであるが、補数は異なり、例え
ばｄ1 とｄ25とが０または１の各々の場合の定数器の出
力は、図12（ｂ）のようになる。The information sequence input to STSA4 is binary digital data of 0 or 1, and two data using the same constant device are calculated before the constant device is used to calculate the number of calculations of the constant device. Can be reduced. This will be described with reference to FIGS. 11 and 12 showing the values of the real and imaginary terms of STSA4 and the control method when each term is shared. The real number term is shown in FIGS. 11 (a) and 11 (b), and the imaginary number term is shown in FIGS. 12 (a) and 12 (b). Also, T13
The 25 taps from 9 to T163 correspond to d1 to d25 in FIG. In the case of a real number term, as shown in FIG. 11 (a), the constant units on the left and right as viewed from d13 are the same, including their complements. For example, the output of the constant units when d1 and d25 are 0 or 1 respectively. Is as shown in FIG. 11 (b). In the case of an imaginary number term, as shown in FIG. 12 (a), the right and left constant units are the same as seen from d13, but the complements are different, for example, the constant units when d1 and d25 are 0 or 1, respectively. Output is as shown in FIG.
【００９０】このように、兼用した定数器にはあらかじ
め二倍の定数を入れておき、ｄ1 とｄ25とにあたる２つ
のビットで、定数器の出力の可否及び定数器の補数をコ
ントロールして定数を出力する。本実施例によるＳＴＳ
Ａ４の実数項の回路例を図13に示す。25ビットの場合は
これと同様の回路から全部で12個とｄ13にあたる定数と
をあわせて13個の定数が同時に出力され、これを順次加
算し、計算結果として出力する。これに前記係数器の値
を加算し、二乗和をとったものがＳＴＳＡ４の解析結果
として出力される。As described above, a double constant is inserted in advance in the dual-purpose constant unit, and two bits corresponding to d1 and d25 are used to control the output of the constant unit and the complement of the constant unit to set the constant. Output. STS according to this embodiment
A circuit example of the real number term of A4 is shown in FIG. In the case of 25 bits, a total of 12 constants and a constant corresponding to d13 are simultaneously output from a circuit similar to this, and 13 constants are simultaneously output, which are sequentially added and output as a calculation result. The value of the coefficient unit is added to this, and the sum of squares is output as the analysis result of STSA4.
【００９１】実施例６．図14に本発明の実施例６による
記録再生装置の回路構成図を示す。17はプリアンブル発
生回路、18は本発明による情報変換装置、19は記録信号
切り換えスイッチ、20は記録増幅器、21は記録用磁気ヘ
ッド、22は磁気テープ、23は位相制御回路である。図15
は実施例６による情報記録再生装置の記録トラックの記
録パターンであり、24はプリアンブル部、25は本発明に
よる情報変換方式により変換された情報列の記録部、26
は再生用磁気ヘッドである。図16はプリアンブル部と情
報変換後の情報列とのパイロット信号のつなぎ目を表わ
す図の一例である。Example 6. FIG. 14 shows a circuit configuration diagram of a recording / reproducing apparatus according to a sixth embodiment of the present invention. Reference numeral 17 is a preamble generation circuit, 18 is an information conversion device according to the present invention, 19 is a recording signal changeover switch, 20 is a recording amplifier, 21 is a recording magnetic head, 22 is a magnetic tape, and 23 is a phase control circuit. Figure 15
Is a recording pattern of a recording track of the information recording / reproducing apparatus according to the sixth embodiment, 24 is a preamble part, 25 is a recording part of an information string converted by the information conversion method according to the present invention, 26
Is a reproducing magnetic head. FIG. 16 is an example of a diagram showing a joint between pilot signals of a preamble part and an information sequence after information conversion.
【００９２】次に動作について説明する。プリアンブル
発生回路17からはパイロット信号の周波数スペクトラム
を持った情報列が出力される。これは例えば図２の様な
信号である。これに本発明による情報変換方式により変
換された情報列をつないで記録する。この様子を図15に
示す。パイロット信号はｆ１、ｆ２の２種類ありｆ０に
はパイロット信号は記録されていない。再生用磁気ヘッ
ド26は記録トラックよりやや幅広であり、ｆ０のトラッ
クを再生する際、隣接のｆ１，ｆ２のパイロット信号を
クロストークとして同時に再生する。このｆ１，ｆ２の
パイロット信号のレベルが同じになるように再生用磁気
ヘッド26を可動すればＦ０トラック上を正しく再生出来
る。これをＤＴＦ（Dynamic Tracking Following）サー
ボという。Next, the operation will be described. The preamble generation circuit 17 outputs an information sequence having the frequency spectrum of the pilot signal. This is a signal as shown in FIG. 2, for example. An information string converted by the information conversion method according to the present invention is connected to this and recorded. This is shown in FIG. There are two types of pilot signals f1 and f2, and no pilot signal is recorded in f0. The reproducing magnetic head 26 is slightly wider than the recording track, and when reproducing the track of f0, the adjacent pilot signals of f1 and f2 are simultaneously reproduced as crosstalk. If the reproducing magnetic head 26 is moved so that the pilot signals f1 and f2 have the same level, the F0 track can be correctly reproduced. This is called a DTF (Dynamic Tracking Following) servo.
【００９３】ＤＴＦサーボでは記録されているｆ１，ｆ
２のパイロット信号のレベルが同じである事のみなら
ず、トラック上のパイロット信号が連続している事が望
まれる。よって、プリアンブル部24と情報変換後の情報
列の記録部25とにパイロット信号が記録されているが、
このパイロット信号の位相がずれていればこのつなぎ目
でパイロット信号のレベル及び位相が変化するためＤＴ
Ｆサーボにとっては妨害となる。つまりこの位相をつな
ぐ手段が必要である。図16はつなぎ目のパイロット信号
を表わしており、例えばこのように位相をつなげばＤＴ
Ｆサーボの妨害となるようなパイロット信号のレベル変
動は起こらず、トラッキング制御信号として乱れがない
安定したパイロット信号が得られる。F1, f recorded in the DTF servo
It is desired not only that the two pilot signals have the same level, but that the pilot signals on the track are continuous. Therefore, although the pilot signal is recorded in the preamble section 24 and the recording section 25 of the information sequence after information conversion,
If the pilot signal is out of phase, the level and phase of the pilot signal change at this joint, so DT
It is an obstacle for the F-servo. In other words, a means to connect this phase is necessary. FIG. 16 shows the pilot signal at the joint. For example, if the phases are connected in this way, DT
The level fluctuation of the pilot signal that interferes with the F servo does not occur, and a stable pilot signal without disturbance can be obtained as the tracking control signal.
【００９４】図15においてプリアンブル部24の位相の終
端を例えば図16のように固定しておき、情報変換装置18
の出力の最初の位相をこれに合わせるには、例えば実施
例１の情報変換装置であれば情報列付加装置３で付加さ
れるパイロット信号の周波数スペクトラムを持った既知
情報列の位相と出力される変調データ列の位相とが同じ
になるのはこれまでの説明より明らかである。よって、
150 ビットの既知情報列をプリアンブルの位相と合わせ
るよう設定しておけばよい。In FIG. 15, the end of the phase of the preamble part 24 is fixed as shown in FIG.
In order to match the first phase of the output of the above, for example, in the case of the information conversion apparatus of the first embodiment, the phase of the known information sequence having the frequency spectrum of the pilot signal added by the information sequence addition device 3 is output. It is clear from the above description that the phase of the modulated data string is the same. Therefore,
The 150-bit known information string may be set so as to match the phase of the preamble.
【００９５】尚、上記実施例１〜６までは生成するパイ
ロット信号の周波数をＦch／150 （１／６ワード）に限
定して説明したが、１／（２×ワード周期）であればよ
く、例えばＦchの１／100 倍の周波数のパイロット信号
も同様に生成することが可能である。Although the frequency of the pilot signal to be generated is limited to Fch / 150 (1/6 word) in the first to sixth embodiments, it may be 1 / (2 × word period), For example, a pilot signal having a frequency 1/100 times that of Fch can be similarly generated.
【００９６】実施例７．以下、実施例７について説明す
る。図17は本発明の実施例７による記録再生装置の回路
構成図であり、31は制御ビット付加回路、32は制御ビッ
ト発生回路、33はＩ−ＮＲＺＩ変調器、34はＩ−ＮＲＺ
Ｉ変調器33のデータを保持するデータ保持回路、35は情
報列０及び情報列１を記憶しておくメモリ、36は情報列
コントロール回路、37はＣＤＳ計算回路、38は比較選択
回路、39は選択コントロール回路、40はパイロット周波
数選択回路、41は出力選択スイッチ、42は記録アンプ、
43は180 度対向ヘッドを搭載した回転ドラム、44は磁気
テープ、45は磁気ヘッドのうちのプラスアジマスを持つ
Ａヘッドである。Example 7. Hereinafter, Example 7 will be described. FIG. 17 is a circuit configuration diagram of a recording / reproducing apparatus according to Example 7 of the present invention. Reference numeral 31 is a control bit adding circuit, 32 is a control bit generating circuit, 33 is an I-NRZI modulator, and 34 is an I-NRZ.
A data holding circuit for holding the data of the I modulator 33, 35 a memory for storing the information sequence 0 and the information sequence 1, 36 an information sequence control circuit, 37 a CDS calculation circuit, 38 a comparison / selection circuit, 39 Selection control circuit, 40 pilot frequency selection circuit, 41 output selection switch, 42 recording amplifier,
43 is a rotary drum equipped with a 180 ° facing head, 44 is a magnetic tape, and 45 is an A head having a plus azimuth of the magnetic heads.
【００９７】本実施例において入力データは３バイト
（24ビット) で一入力とする。以下入力データのデータ
長について説明する。入力データはバイト単位（８ビッ
ト）で扱う。また、付加される制御ビットは１ビットで
あり、変換効率は入力データ長が長くなるほど良くな
る。しかし記録信号は入力データに制御ビット０を付加
してＩ−ＮＲＺＩ変調したデータである情報列０または
入力データに制御ビット１を付加してＩ−ＮＲＺＩ変調
したデータである情報列１のいずれかが選択されるの
で、入力データ長が長いほど選択特性が悪くなり、目的
であるパイロット信号のレベルが小さくなる。これを考
慮して本実施例では３バイトで一入力とする。このとき
の変換効率は96％である。In this embodiment, the input data is 3 bytes (24 bits), and one input is made. The data length of the input data will be described below. Input data is handled in byte units (8 bits). Also, the control bit added is 1 bit, and the conversion efficiency becomes better as the input data length becomes longer. However, the recording signal is either the information string 0 which is the I-NRZI modulated data with the control bit 0 added to the input data or the information string 1 which is the I-NRZI modulated data with the control bit 1 added to the input data. Is selected, the longer the input data length is, the worse the selection characteristic is, and the lower the level of the target pilot signal is. In consideration of this, in this embodiment, one input is made up of 3 bytes. The conversion efficiency at this time is 96%.
【００９８】次に、記録信号に付加するパイロット周波
数について説明する。従来例で前述したようにＡＴＦサ
ーボ等を行う際、パイロット信号はアジマス記録された
再生トラックに隣接するトラックからのクロストークに
よって再生される。クロストーク信号は周波数が低いほ
どアジマス損失が減るのでレベルが大きくなるためパイ
ロット信号は低い周波数を選ぶ。しかし、記録信号は回
転ドラム43を経て磁気テープ44に記録される際、低域遮
断特性を持った回転トランスを通る。パイロット信号は
この遮断周波数以上でなければ磁気テープに記録出来な
い。これを考慮して本実施例では記録ビットレートｆch
＝35.388MHz とし、パイロット周波数をｆ１＝ｆch／15
0 （235.9kHz) 、ｆ２＝ｆch／100 （353.9KHz) とす
る。Next, the pilot frequency added to the recording signal will be described. When the ATF servo or the like is performed as described above in the conventional example, the pilot signal is reproduced by the crosstalk from the track adjacent to the azimuth recorded reproduction track. The lower the frequency of the crosstalk signal, the lower the azimuth loss, and the higher the level of the crosstalk signal. Therefore, select a low frequency for the pilot signal. However, when the recording signal passes through the rotary drum 43 and is recorded on the magnetic tape 44, it passes through a rotary transformer having a low frequency cutoff characteristic. The pilot signal cannot be recorded on the magnetic tape unless the cutoff frequency is exceeded. In consideration of this, in the present embodiment, the recording bit rate fch
= 35.388MHz, pilot frequency f1 = fch / 15
0 (235.9kHz) and f2 = fch / 100 (353.9KHz).
【００９９】次に動作について説明する。まず情報列０
を生成する方法について説明する。制御ビット付加回路
31は３バイトの入力データに対し、制御ビット発生回路
32より発生される制御ビット０を入力データのＭＳＢに
付加し25ビットデータを列とする。次にＩ−ＮＲＺＩ変
調器33はデータ保持回路34より前回データを読み出し、
前記25ビットの情報列をＩ−ＮＲＺＩ変調し、情報列０
を生成し、メモリ35に記憶する。また、Ｉ−ＮＲＺＩ変
調器33の遅延器のデータはデータ保持回路34に一時記憶
される。次に情報列１を生成する。情報列コントロール
回路36により制御ビット発生回路32をコントロールし制
御ビット１を発生する。以下情報列０と同様に情報列１
を生成し、メモリ35に記憶する。このときのＩ−ＮＲＺ
Ｉ変調器33の遅延器のデータもデータ保持回路34に一時
記憶される。Next, the operation will be described. First, information string 0
A method of generating will be described. Control bit addition circuit
31 is a control bit generation circuit for 3-byte input data
The control bit 0 generated from 32 is added to the MSB of the input data to make 25-bit data into a column. Next, the I-NRZI modulator 33 reads the previous data from the data holding circuit 34,
The 25-bit information string is I-NRZI-modulated to obtain an information string 0
Is generated and stored in the memory 35. The data of the delay device of the I-NRZI modulator 33 is temporarily stored in the data holding circuit 34. Next, the information sequence 1 is generated. The information bit control circuit 36 controls the control bit generation circuit 32 to generate the control bit 1. Information sequence 1 is the same as information sequence 0 below.
Is generated and stored in the memory 35. I-NRZ at this time
The data of the delay device of the I modulator 33 is also temporarily stored in the data holding circuit 34.
【０１００】メモリ35に記憶された情報列０及び情報列
１は、選択コントロール回路39によってまず情報列０が
呼び出されＣＤＳ計算回路37に入力し、ＣＤＳを計算す
る。ＣＤＳの計算結果は比較選択回路38に入力され、一
時記憶される。次に選択コントロール回路39により情報
列１が呼び出され同様にＣＤＳを計算し、比較選択回路
38に入力され、一時記憶される。比較選択回路38はパイ
ロット周波数選択回路40より指示をうけて、ＣＤＳを周
期的に変化してｆ１のパイロット周波数成分を持たせた
既知のＣＤＳの値（以下既知ＣＤＳｆ１と呼ぶ）または
ｆ２のパイロット周波数成分を持たせた既知のＣＤＳの
値（以下既知ＣＤＳｆ２と呼ぶ）のうちのどちらかを選
択する。Regarding the information sequence 0 and the information sequence 1 stored in the memory 35, the information sequence 0 is first called by the selection control circuit 39 and is input to the CDS calculation circuit 37 to calculate the CDS. The CDS calculation result is input to the comparison / selection circuit 38 and temporarily stored. Next, the information sequence 1 is called by the selection control circuit 39, the CDS is calculated in the same manner, and the comparison selection circuit
It is input to 38 and is temporarily stored. In response to an instruction from the pilot frequency selection circuit 40, the comparison / selection circuit 38 cyclically changes the CDS to give a known CDS value having a pilot frequency component of f1 (hereinafter referred to as known CDSf1) or a pilot frequency of f2. Either one of known CDS values (hereinafter referred to as known CDSf2) having a component is selected.
【０１０１】ここで、前記既知ＣＤＳについて説明す
る。ディジタルデータの低周波数の振幅はＣＤＳで表す
事ができる。本実施例では25ビットのデータ長のＣＤＳ
を周期的に変動する事により既知ＣＤＳを得る。まずｆ
１について考える。ｆ１はｆchの１／150 の周波数であ
り、これを生成するには150 ビットで１周期となる情報
列を考えれば良い。既知ＣＤＳは150 ビット÷25ビット
＝６つのＣＤＳで表現できる。また、パイロット信号の
エネルギは振幅が大きいほど大きくなるのでＣＤＳ値は
大きい方がよい。しかし入力データはランダムデータで
あり、25ビットのデータ列の取り得るＣＤＳは確率的に
多い方から並べると±１，±３，±５，±７, …, ±25
である。これらを考慮して本実施例の既知ＣＤＳｆ１
は、＋３，＋３，＋３，−３，−３，−３とする。既知
ＣＤＳｆ２に付いても同様に考え、＋３，＋３，−３，
−３とする。Now, the known CDS will be described. The low frequency amplitude of digital data can be represented by CDS. In this embodiment, a CDS having a data length of 25 bits
The known CDS is obtained by periodically changing First f
Think about 1. f1 is a frequency of 1/150 of fch, and in order to generate this, it is sufficient to consider an information string having one cycle of 150 bits. The known CDS can be expressed by 150 bits ÷ 25 bits = 6 CDSs. Further, the energy of the pilot signal increases as the amplitude increases, so the CDS value is preferably high. However, the input data is random data, and the CDS that a 25-bit data string can take is stochastically arranged in the order of ± 1, ± 3, ± 5, ± 7,…, ± 25.
Is. Considering these, the known CDSf1 of the present embodiment
Is +3, +3, +3, -3, -3, -3. The same applies to the known CDSf2, +3, +3, -3,
-3.
【０１０２】さて、今既知ＣＤＳｆ１が選択されたとす
る。比較選択回路38に入力された情報列０及び情報列１
のＣＤＳは前記既知ＣＤＳｆ１と比較され、より既知Ｃ
ＤＳｆ１に値が近いものが選択される。既知ＣＤＳは比
較結果を出力する毎に＋３，＋３，＋３，−３，−３，
−３，＋３，＋３, …の順で繰り返し更新される。選択
結果は出力選択スイッチ41に入力され、記録信号として
情報列０または情報列１が出力される。Now, assume that the known CDSf1 is selected. Information sequence 0 and information sequence 1 input to the comparison / selection circuit 38
Of the known CDSf1 is compared with the known CDSf1,
A value having a value close to DSf1 is selected. The known CDS is +3, +3, +3, -3, -3, every time the comparison result is output.
It is repeatedly updated in the order of -3, +3, +3, .... The selection result is input to the output selection switch 41, and the information sequence 0 or the information sequence 1 is output as a recording signal.
【０１０３】また前記選択結果はデータ保持回路34にも
入力され、情報列０または情報列１を発生した時に一時
記憶したＩ−ＮＲＺＩ変調器33の遅延器のデータのうち
どちらかを選択し、記憶する。これは次回の情報列０及
び情報列１を生成するときのデータとして用いられる。
前回データを用いて情報列を生成すれば復調したときに
入力データを再現する事が出来る。また、Ｉ−ＮＲＺＩ
変調はパーシャルレスポンスClass IV（ＰＲ４）のプリ
コーダであり、再生復号時はＰＲ４及びビタビ復号を使
用する。The selection result is also input to the data holding circuit 34 to select either the data of the delay unit of the I-NRZI modulator 33 temporarily stored when the information sequence 0 or the information sequence 1 is generated, Remember. This is used as data when the next information string 0 and information string 1 are generated.
If an information string is generated using the previous data, the input data can be reproduced when demodulated. In addition, I-NRZI
The modulation is a partial response Class IV (PR4) precoder, and PR4 and Viterbi decoding are used during reproduction and decoding.
【０１０４】前記記録信号は記録アンプ42に入力され回
転ドラム43を経て磁気テープ44に記録される。ここで従
来例で示した図52のＡＴＦサーボの説明図においてパイ
ロット信号を記録するのはＡヘッドのみであり、パイロ
ット周波数は180 度対向ペアヘッドを持つ回転ドラムで
は、ドラムの半回転毎に変わる。よってパイロット周波
数選択回路40はドラムの半回転毎にｆ１，ｆ２の周波数
を切り換える。The recording signal is inputted to the recording amplifier 42 and recorded on the magnetic tape 44 through the rotary drum 43. In the explanatory view of the ATF servo of FIG. 52 shown in the conventional example, only the A head records the pilot signal, and the pilot frequency changes every half rotation of the drum in the rotary drum having the 180-degree opposed pair head. Therefore, the pilot frequency selection circuit 40 switches the frequencies f1 and f2 every half rotation of the drum.
【０１０５】以上のような実施例をシミュレーションし
た結果を図18, 図19に示す。図18はｆ１のパイロット信
号、図19はｆ２のパイロット信号を付加した出力の周波
数スペクトラムである。いずれも22〜23ｄＢのパイロッ
ト信号が得られる。The results of simulating the above embodiment are shown in FIGS. FIG. 18 shows the frequency spectrum of the output to which the pilot signal of f1 is added and FIG. 19 shows the output of the pilot signal of f2. In both cases, a pilot signal of 22 to 23 dB can be obtained.
【０１０６】実施例８．以下、実施例８について説明す
る。図20は本発明の実施例８による記録再生装置の回路
構成図の一例である。図17と同一回路については同一符
号を付し説明を省略する。46は制御ビット付加回路、47
は制御ビット発生回路、48は情報列00〜情報列11（制御
ビット０を２ビット付加してＩ−ＮＲＺＩ変調した情報
列を情報列00と称し、以下同様に情報列01、情報列10、
情報列11を定義する）を記憶しておくメモリ、49は10ビ
ット毎にデータを分割する10ビット分割器、50は分割さ
れたデータのＣＤＳを計算するＣＤＳ計算回路、51は記
録信号を選択するための計算を行う際のデータ等をコン
トロールする選択コントロール回路、52はＳＴＳＡ、53
はＳＴＳＡ52の係数と入力データとを乗算する乗算器、
54は比較選択回路、55はデータ記憶回路、56は４チャン
ネルの出力選択スイッチ、57は磁気ヘッドのうちのマイ
ナスアジマスを持つＢヘッドである。Example 8. Example 8 will be described below. 20 is an example of a circuit configuration diagram of a recording / reproducing apparatus according to an eighth embodiment of the present invention. The same circuits as those in FIG. 17 are designated by the same reference numerals and the description thereof will be omitted. 46 is a control bit addition circuit, 47
Is a control bit generation circuit, 48 is an information sequence 00 to 11 (an information sequence which is I-NRZI-modulated by adding 2 bits of control bit 0 is referred to as an information sequence 00, and hereinafter, similarly, an information sequence 01, an information sequence 10,
(Defining the information string 11) is stored, 49 is a 10-bit divider that divides data into 10-bit units, 50 is a CDS calculation circuit that calculates the CDS of the divided data, and 51 is a recording signal selection Selection control circuit for controlling data and the like when performing calculation for calculation, 52 is STSA, 53
Is a multiplier for multiplying the coefficient of STSA52 by the input data,
Reference numeral 54 is a comparison / selection circuit, 55 is a data storage circuit, 56 is a 4-channel output selection switch, and 57 is a B head having a negative azimuth of the magnetic heads.
【０１０７】まず入力データ長について述べる。実施例
７と同様に入力データ３バイトに１ビットの制御ビット
を付加して情報列を生成する。しかし本方式では後段に
おいて生成された情報列を10ビット単位で区切るが、情
報列は25ビットであるので割り切れない。そこで前記25
ビットの情報列を２つ同時に生成し、50ビットの情報列
を生成する。この際付加される制御ビットは２ビットで
ありその組み合わせは00, 01, 10, 11の４通りである。
またパイロット信号の周波数についても実施例７と同様
にｆch／150 及びｆch／100 とする。First, the input data length will be described. Similar to the seventh embodiment, 1 bit of control bit is added to 3 bytes of input data to generate an information string. However, in this method, the information sequence generated in the latter stage is divided into 10-bit units, but since the information sequence is 25 bits, it cannot be divided. Therefore, the above 25
Two bit information strings are simultaneously generated to generate a 50-bit information string. At this time, the control bit added is 2 bits, and there are four combinations of 00, 01, 10, 11.
The frequency of the pilot signal is also set to fch / 150 and fch / 100 as in the seventh embodiment.
【０１０８】次に動作について説明をする。まず情報列
00を作成する。制御ビット付加回路46に３バイトの入力
データを２回入力する。制御ビット発生回路47は00の組
み合わせの制御ビットを出力し、前記２つの３バイト入
力データの各々のＭＳＢに付加する。これを実施例７と
同様にＩ−ＮＲＺＩ変調して情報列00を生成し、メモリ
48に記憶する。次に情報列01を生成する。情報列コント
ロール回路36より制御ビット発生回路47が制御され制御
ビット01を発生する。後は前記情報列00と同様に情報列
01を生成し、メモリ35に記憶する。情報列10、11につい
ても同様に行う。Next, the operation will be described. First, the information column
Create 00. The 3-byte input data is input twice to the control bit adding circuit 46. The control bit generation circuit 47 outputs a control bit of a combination of 00 and adds it to the MSB of each of the two 3-byte input data. This is I-NRZI modulated in the same manner as in the seventh embodiment to generate the information string 00,
Remember in 48. Next, the information sequence 01 is generated. The control bit generation circuit 47 is controlled by the information string control circuit 36 to generate the control bit 01. After that, the same information string as the above information string 00
01 is generated and stored in the memory 35. The same applies to the information columns 10 and 11.
【０１０９】メモリ48に記憶された情報列00〜11は、選
択コントロール回路51によってまず情報列00が呼び出さ
れ、10ビット分割器49に入力される。情報列00は10ビッ
トずつの５つのデータに分割される。これを順次ＣＤＳ
計算回路50に入力して前記５つのデータのＣＤＳを各々
計算する。前記計算された５つのＣＤＳ値はＳＴＳＡ52
に入力され、これを用いて周波数解析を行う。なお、こ
こでの短時間周波数解析の定義式等は前述の実施例１同
様であるので、その説明は省略する。For the information strings 00 to 11 stored in the memory 48, the information string 00 is first called by the selection control circuit 51 and is input to the 10-bit divider 49. The information string 00 is divided into 5 data of 10 bits each. This is sequentially CDS
It is input to the calculation circuit 50 to calculate the CDS of each of the five data. The five calculated CDS values are STSA52
Is input to and frequency analysis is performed using this. The definition formulas and the like of the short-time frequency analysis here are the same as those in the above-described first embodiment, and thus the description thereof will be omitted.
【０１１０】次に本実施例の図20中のＳＴＳＡ52につい
て説明する。解析周波数はｆ１がｆch／150 、ｆ２がｆ
ch／100 であり、これらの周期が整数個はいるようにタ
ップ数は150 と100 との公倍数を選択する。周波数解析
の帯域はタップ数が多いほど狭くなるが、この帯域はノ
ッチ信号（周波数成分が減衰した記録信号）のノッチ幅
となって出力に現れる。再生時はパイロット信号とノッ
チ信号とが混ざった信号をパイロット周波数のＢＰＦで
抜き出すため、ノッチ幅はＢＰＦの帯域より広くなけれ
ばならない。これを考慮して本実施例は300 タップのＳ
ＴＳＡを想定する。しかし、300 タップのＳＴＳＡ52を
ハードウェアで組もうとすれば回路規模は非常に大き
く、実用的でない。そこでＳＴＳＡ52に入力されるデー
タを前述のように10ビット毎にまとめてＣＤＳを計算
し、ディジタルデータの持つ低周波のエネルギーの平均
値を用いることによりＳＴＳＡ52のタップ数を１／10で
構成する。本実施例では30タップのＳＴＳＡ52で300 ビ
ット分のデータを解析している。Next, the STSA 52 in this embodiment shown in FIG. 20 will be described. Analysis frequency f1 is fch / 150, f2 is f
It is ch / 100, and the number of taps is chosen to be a common multiple of 150 and 100 so that these cycles are integers. The band of frequency analysis becomes narrower as the number of taps increases, but this band becomes the notch width of the notch signal (recording signal in which the frequency component is attenuated) and appears in the output. During reproduction, a signal in which the pilot signal and the notch signal are mixed is extracted by the BPF of the pilot frequency, so the notch width must be wider than the BPF band. In consideration of this, this embodiment has an S of 300 taps.
Assume TSA. However, if the 300-tap STSA52 is to be assembled by hardware, the circuit scale is very large and not practical. Therefore, the data input to the STSA 52 is collected every 10 bits as described above, the CDS is calculated, and the average value of the low-frequency energy of the digital data is used to configure the tap number of the STSA 52 to 1/10. In this embodiment, 300-bit data is analyzed by STSA52 with 30 taps.
【０１１１】次に前記30タップのＳＴＳＡ52の周波数解
析方法について説明する。入力データを10ビット毎に分
割して各ＣＤＳを計算し、前記30タップのＳＴＳＡ52に
入力する。ＳＴＳＡの各タップの入力データは、乗算器
53にて係数値を乗算される。前記係数値はｆ１，ｆ２の
各々を計算する際に変わるので、選択コントロール回路
51で制御される。この様に計算して前述の実数項と虚数
項とを求め、２乗和して周波数成分のパワーを求める。Next, the frequency analysis method of the 30-tap STSA 52 will be described. The input data is divided every 10 bits to calculate each CDS, which is input to the STSA 52 of 30 taps. Input data of each tap of STSA is multiplier
At 53, the coefficient value is multiplied. Since the coefficient values change when calculating each of f1 and f2, the selection control circuit
Controlled by 51. In this way, the above-mentioned real number term and imaginary number term are obtained, and the square sum is obtained to obtain the power of the frequency component.
【０１１２】次に動作を図について説明する。Ｔ1 〜Ｔ
30はシフトレジスタである。前記情報列00の５つのＣＤ
Ｓ値がＴ26〜Ｔ30に入力される。まずｆ１について周波
数解析を行う。乗算器53は選択コントロール回路51より
ｆ１の係数を選択するように制御される。各タップに入
力されたＣＤＳ値と乗算器53の係数とが各々乗算され、
実数項, 虚数項の各々について総和を取り、各々を２乗
和して周波数解析結果を得る。周波数解析結果は比較選
択回路54に入力され、一時記憶される。次に選択コント
ロール回路51により乗算器53を制御し、ｆ２の係数を乗
算するように乗算器53を切り換える。以下ｆ１と同様に
周波数解析を行い、結果を比較選択回路54に一時記憶す
る。次に選択コントロール回路51よりＴ1 〜Ｔ25のデー
タをデータ記憶回路55に記憶する。Next, the operation will be described with reference to the drawings. T1 to T
30 is a shift register. 5 CDs of the information string 00
The S value is input to T26 to T30. First, frequency analysis is performed on f1. The multiplier 53 is controlled by the selection control circuit 51 so as to select the coefficient of f1. The CDS value input to each tap is multiplied by the coefficient of the multiplier 53,
The sum of each of the real number term and the imaginary number term is taken, and the sum of the squares is obtained to obtain the frequency analysis result. The frequency analysis result is input to the comparison / selection circuit 54 and temporarily stored. Next, the selection control circuit 51 controls the multiplier 53 to switch the multiplier 53 so that the coefficient of f2 is multiplied. Thereafter, frequency analysis is performed in the same manner as f1, and the result is temporarily stored in the comparison / selection circuit 54. Next, the selection control circuit 51 stores the data of T1 to T25 in the data storage circuit 55.
【０１１３】次に情報列01について周波数解析を行う。
前記情報列00と同様にＴ26〜Ｔ30にデータを入力する。
データ記憶回路55より前記記憶したＴ1 〜Ｔ25のデータ
を読み出す。以下前記情報列00と同様にｆ１，ｆ２につ
いて周波数解析を行い、比較選択回路54に一時記憶す
る。さらに情報列10, 11についても同様に行う。Next, frequency analysis is performed on the information sequence 01.
As in the case of the information string 00, data is input to T26 to T30.
The stored data of T1 to T25 is read from the data storage circuit 55. After that, frequency analysis is performed on f1 and f2 as in the case of the information string 00, and temporarily stored in the comparison / selection circuit 54. Further, the same applies to the information sequences 10 and 11.
【０１１４】次に比較選択回路54では、前記計算された
周波数解析結果により情報列00〜11のうちｆ１，ｆ２が
最も小さくなる情報列を選択し、選択結果により出力選
択スイッチ56を切り換えて情報列00〜11のうちのいずれ
かを記録信号として出力する。これは記録アンプ42に入
力され、回転ドラム43の磁気ヘッド57によって磁気テー
プ44に記録される。また、前記選択結果はデータ保持回
路34にも入力され、情報列00〜11を発生した後のＩ−Ｎ
ＲＺＩ変調器33のデータからデータを選択し、記憶す
る。これは次回の情報列を生成するときのデータとして
用いられる。また、前記選択結果はＣＤＳ計算回路50に
も入力され、前記選択された情報列の前記計算されたＣ
ＤＳ値をＳＴＳＡ52に入力し、データ記憶回路55により
前記記憶したＴ1 〜Ｔ25のデータを読み出す。Next, the comparison / selection circuit 54 selects the information sequence having the smallest f1 and f2 among the information sequences 00-11 according to the calculated frequency analysis result, and switches the output selection switch 56 according to the selection result. Any one of columns 00 to 11 is output as a recording signal. This is input to the recording amplifier 42 and recorded on the magnetic tape 44 by the magnetic head 57 of the rotating drum 43. The selection result is also input to the data holding circuit 34, and the I-N after the information strings 00 to 11 are generated.
Data is selected from the data of the RZI modulator 33 and stored. This is used as data when the next information string is generated. The selection result is also input to the CDS calculation circuit 50, and the calculated C of the selected information string is calculated.
The DS value is input to the STSA 52, and the stored data of T1 to T25 is read by the data storage circuit 55.
【０１１５】実施例９．以下、実施例９について説明す
る。図21は本発明の実施例９による記録再生装置の回路
構成図である。実施例８と同一回路に付いては同一符号
を付し説明を省略する。70はＳＴＳＡ52の係数器であ
る。Example 9. Example 9 will be described below. 21 is a circuit configuration diagram of a recording / reproducing apparatus according to a ninth embodiment of the present invention. The same circuits as those of the eighth embodiment are designated by the same reference numerals and the description thereof will be omitted. 70 is a coefficient unit of STSA52.
【０１１６】実施例９は実施例８のＳＴＳＡの回路構成
を変えたものである。以下、実施例９によるＳＴＳＡに
ついて説明を行う。解析周波数はｆ１がｆch／150 、ｆ
２がｆch／100 であり、これらの周期が整数個はいるよ
うにタップ数は150 と100 との公倍数を選択する。また
解析周波数帯域は再生時にパイロット信号をＢＰＦで抜
き出すため、ノッチ信号の帯域はＢＰＦの帯域より広く
なければならない。これを考慮して本実施例は300 タッ
プのＳＴＳＡを想定する。The ninth embodiment is a modification of the STSA circuit configuration of the eighth embodiment. The STSA according to the ninth embodiment will be described below. The analysis frequency f1 is fch / 150, f
2 is fch / 100, and the number of taps is chosen to be a common multiple of 150 and 100 so that there are integer number of these cycles. Further, since the analysis frequency band extracts the pilot signal by the BPF at the time of reproduction, the band of the notch signal must be wider than the band of the BPF. In consideration of this, the present embodiment assumes a 300-tap STSA.
【０１１７】本来300 タップのＳＴＳＡを10タップ毎に
分割して30タップのＳＴＳＡ52（以下30タップのＳＴＳ
Ａを図20中の記号を用いてＳＴＳＡ52と呼ぶ) とし、前
記分割した10タップに入力される10ビットのデータのＣ
ＤＳを計算して、これを低周波域の振幅エネルギとみな
して周波数解析を行う。これにより300 ビット分のデー
タのｆ１，ｆ２の周波数スペクトラムが30タップのＳＴ
ＳＡ52で解析できる。以下ＳＴＳＡ52について説明す
る。Originally, the 300-tap STSA is divided into 10-tap every 30-tap STSA52 (hereinafter, 30-tap STS
A is referred to as STSA52 by using the symbol in FIG. 20), and C of 10-bit data input to the divided 10 taps.
The frequency is analyzed by calculating the DS and regarding it as the amplitude energy in the low frequency range. As a result, the frequency spectrum of f1 and f2 of 300-bit data is ST with 30 taps.
It can be analyzed with SA52. The STSA 52 will be described below.
【０１１８】前記ＳＴＳＡ52の各タップの係数について
説明する。前述のようにＳＴＳＡ52の各タップは本来10
タップで構成され、これに入力される10ビットデータの
取り得るＣＤＳの値は０，±２，±４，±６，±８，±
10である。図22にこれらの各ＣＤＳ値を持つ代表的なデ
ータを示す。前記ＳＴＳＡ52の各タップの係数は、前記
本来の10タップに前記図22の代表的な10ビットのデータ
が入力された時に出力される10個の係数の総和である。
各タップには前記図22の各ＣＤＳ値のデータの種類と同
数の係数を持ち、本実施例では１タップあたり11個の係
数を持つ。The coefficient of each tap of the STSA 52 will be described. As mentioned above, each tap of STSA52 is originally 10
The value of CDS which is composed of taps and which can be input by 10-bit data is 0, ± 2, ± 4, ± 6, ± 8, ±
Is 10. FIG. 22 shows representative data having each of these CDS values. The coefficient of each tap of the STSA 52 is the sum of 10 coefficients output when the typical 10-bit data of FIG. 22 is input to the original 10 taps.
Each tap has the same number of coefficients as the type of data of each CDS value shown in FIG. 22, and in this embodiment, there are 11 coefficients per tap.
【０１１９】次にＳＴＳＡ52の周波数解析方法について
説明する。入力データを10ビット毎に分割して各ＣＤＳ
を計算し、前記30タップのＳＴＳＡ52に入力する。ＳＴ
ＳＡ52の各タップにおいて、入力されたＣＤＳ値と同じ
ＣＤＳ値のデータで計算された前記係数を選択する。こ
れを計算して前記実数項と虚数項とを求め、２乗和して
周波数成分のパワーを求める。Next, the frequency analysis method of the STSA 52 will be described. Input data is divided into 10-bit units and each CDS
Is calculated and input to the STSA 52 of 30 taps. ST
At each tap of SA52, the coefficient calculated with the data of the same CDS value as the input CDS value is selected. This is calculated to obtain the real number term and the imaginary number term, and the sum of squares is calculated to obtain the power of the frequency component.
【０１２０】次に動作を図について説明する。Ｔ1 〜Ｔ
30はシフトレジスタである。前記情報列00の10ビット毎
のＣＤＳ値がＴ26〜Ｔ30に入力される。まずｆ１につい
て周波数解析を行う。係数器70は選択コントロール回路
51よりｆ１の係数を選択するように制御される。各タッ
プに入力されたＣＤＳ値により係数器70の各係数器は前
述した11個の係数のうちから１つを選択し、実数項, 虚
数項の各々について総和を取り、各々を２乗和して周波
数解析結果を得る。周波数解析結果は比較選択回路54に
入力され、一時記憶される。次に選択コントロール回路
51により係数器70を制御し、ｆ２の係数から各タップの
係数を選択する。以下ｆ１と同様に周波数解析を行い、
結果を比較選択回路54に一時記憶する。次に選択コント
ロール回路51よりＴ1 〜Ｔ25のデータをデータ記憶回路
55に記憶する。Next, the operation will be described with reference to the drawings. T1 to T
30 is a shift register. The CDS value for each 10 bits of the information string 00 is input to T26 to T30. First, frequency analysis is performed on f1. Coefficient device 70 is a selection control circuit
It is controlled to select the coefficient of f1 from 51. According to the CDS value input to each tap, each coefficient unit of the coefficient unit 70 selects one of the 11 coefficients described above, takes the sum of each of the real number term and the imaginary number term, and sums them squared. To obtain the frequency analysis result. The frequency analysis result is input to the comparison / selection circuit 54 and temporarily stored. Next select control circuit
The coefficient unit 70 is controlled by 51, and the coefficient of each tap is selected from the coefficients of f2. Frequency analysis is performed in the same manner as f1 below,
The result is temporarily stored in the comparison / selection circuit 54. Next, the data of T1 to T25 is transferred from the selection control circuit 51 to the data storage circuit.
Remember in 55.
【０１２１】次に情報列01について周波数解析を行う。
前記情報列00と同様にＴ26〜Ｔ30にデータを入力する。
データ記憶回路55より前記記憶したＴ1 〜Ｔ25のデータ
を読み出す。以下前記情報列00と同様にｆ１，ｆ２につ
いて周波数解析を行い、比較選択回路54に一時記憶す
る。さらに情報列10、11についても同様に行う。以下前
述の実施例８と同様に周波数解析結果の比較を行い、選
択された出力を磁気テープ44に記録する。Next, frequency analysis is performed on the information sequence 01.
As in the case of the information string 00, data is input to T26 to T30.
The stored data of T1 to T25 is read from the data storage circuit 55. After that, frequency analysis is performed on f1 and f2 as in the case of the information string 00, and temporarily stored in the comparison and selection circuit 54. The same applies to the information columns 10 and 11. Thereafter, the frequency analysis results are compared in the same manner as in Example 8 described above, and the selected output is recorded on the magnetic tape 44.
【０１２２】図23は300 タップのＳＴＳＡでシミュレー
ションした結果である。約５〜６ｄＢのノッチ信号が得
られる。図24は本実施例における情報列を10ビットで区
切ったときの30タップのＳＴＳＡでシミュレーションし
た結果である。図23と比較してほぼ同じ結果が得られ
る。FIG. 23 shows the result of simulation with 300-tap STSA. A notch signal of about 5-6 dB is obtained. FIG. 24 shows the result of simulation with 30-tap STSA when the information string in this embodiment is divided into 10 bits. Almost the same result is obtained as compared with FIG.
【０１２３】また、本実施例では情報列を10ビット単位
で区切ったが、入力データ長や解析周波数によってはい
かように区切っても良い。しかし区切るデータ長を長く
すればハードウェアはより小さくて済むが、周波数解析
結果の誤差は大きくなる。例をあげて説明する。本実施
例の条件においては25ビット単位で区切る事もできる。
このときのＳＴＳＡは12タップとなる。これをシミュレ
ーションした結果を図25に示す。図23と比較してノッチ
信号の波形に歪があり減衰量が減っている。これは再生
時にパイロット信号を抜きだしたときのＳ／Ｎ比が数ｄ
Ｂ悪くなる事を示す。In the present embodiment, the information string is divided in 10-bit units, but it may be divided in any way depending on the input data length and analysis frequency. However, if the segmented data length is increased, the hardware can be made smaller, but the error in the frequency analysis result will be large. An example will be described. Under the conditions of the present embodiment, it is also possible to divide by 25 bits.
The STSA at this time is 12 taps. The result of simulating this is shown in FIG. Compared to Fig. 23, the waveform of the notch signal is distorted and the amount of attenuation is reduced. This is because the S / N ratio when the pilot signal is extracted during reproduction is several d.
B Shows that it gets worse.
【０１２４】実施例10．以下、実施例10について説明す
る。図26は本発明の実施例10による記録再生装置の回路
構成図である。前述の実施例と同一回路に付いては同一
符号を付し説明を省略する。58は選択コントロール回
路、59はシステムコントロール回路、60は25ビット分割
器、62, 63は切り換えスイッチ、64はパイロット信号生
成回路、65はノッチ信号生成回路、66はドラムの回転周
期でデューティー50％のフリップフロップ信号を発生す
るドラムＦＦ発生回路である。Example 10. Example 10 will be described below. FIG. 26 is a circuit configuration diagram of a recording / reproducing apparatus according to Example 10 of the present invention. The same circuits as those in the above-described embodiment are designated by the same reference numerals and the description thereof will be omitted. 58 is a selection control circuit, 59 is a system control circuit, 60 is a 25-bit divider, 62 and 63 are changeover switches, 64 is a pilot signal generation circuit, 65 is a notch signal generation circuit, and 66 is a drum rotation cycle with a duty of 50%. 2 is a drum FF generation circuit for generating the flip-flop signal of FIG.
【０１２５】まず概要に付いて述べる。本発明では、実
施例７にてパイロット信号の生成方法を、実施例８，９
にてノッチ信号の生成方法を示した。磁気記録再生装置
はこれら２つの例を兼ね備える事により、再生時のパイ
ロット信号はよりＳ／Ｎ比が良くなり安定したサーボシ
ステムを組む事ができる。そこで実施例７と実施例８と
を搭載するに当たり、共通点である制御ビット付加回路
46、制御ビット発生回路47、Ｉ−ＮＲＺＩ変調器33、デ
ータ保持回路34、情報列コントロール回路36、メモリ4
8、出力切り換えスイッチ56を共用化してシステムを組
む事で回路規模の増加を抑えながらパイロット信号の性
能を良くできる。First, the outline will be described. In the present invention, the method of generating a pilot signal in the seventh embodiment is the same as in the eighth and ninth embodiments.
The method of generating a notch signal is shown in. The magnetic recording / reproducing apparatus combines these two examples, so that the pilot signal at the time of reproduction has a better S / N ratio and a stable servo system can be assembled. Therefore, in mounting the seventh embodiment and the eighth embodiment, a control bit addition circuit which is a common point
46, control bit generation circuit 47, I-NRZI modulator 33, data holding circuit 34, information string control circuit 36, memory 4
8. By sharing the output selector switch 56 and forming a system, the performance of the pilot signal can be improved while suppressing an increase in the circuit scale.
【０１２６】次にシステムの動作について説明する。記
録パターンは従来例で示した図52である。回転ドラム43
は180 度対向２チャンネルヘッドの構成であり、回転ド
ラム43の半回転毎にＡＣＨ（ｆ１）、ＢＣＨ（ノッチ信
号），ＡＣＨ（ｆ２）、ＢＣＨ（ノッチ信号）の順で繰
り返し記録される。Next, the operation of the system will be described. The recording pattern is shown in FIG. 52 in the conventional example. Rotating drum 43
Is a 180-degree opposite two-channel head configuration, and ACH (f1), BCH (notch signal), ACH (f2), and BCH (notch signal) are repeatedly recorded every half rotation of the rotary drum 43.
【０１２７】次に動作について説明する。まずｆ１のパ
イロット信号を作成する。情報列00〜11を生成するまで
は実施例８と同様なので説明を省略する。まずシステム
コントロール回路59により切り換えスイッチ62, 63をパ
イロット信号生成回路64側に切り換え、選択コントロー
ル回路58により情報列00が読み出され、25ビット分割器
60に入力される。ここで50ビットの情報列00を２つに分
割する。次に分割された25ビットの２つのデータをＣＤ
Ｓ計算回路37に入力し、各々のＣＤＳを計算して比較選
択回路38に入力し、一時記憶する。次に情報列01〜11に
ついても同様に行う。比較選択回路38はシステムコント
ロール回路59によって実施例７で前述の既知のＣＤＳ値
をｆ１に相当するものとし、前記計算されたＣＤＳ値の
うち最も近いものを選択し、結果を出力する。選択結果
は出力選択スイッチ56に入力され記録信号が情報列00〜
11から選ばれ、記録アンプ42に入力される。システムコ
ントロール回路59より記録アンプ42が制御され、記録信
号はＡＣＨのヘッド45より磁気テープ44に記録される。
この際、ドラムＦＦ発生回路66よりドラムＦＦ信号がシ
ステムコントロール回路59に入力される。ドラムＦＦ信
号は例えばＡＣＨを記録中はHIGHで、ＢＣＨを記録中は
LOW である。Next, the operation will be described. First, a pilot signal of f1 is created. The process up to the generation of the information strings 00 to 11 is the same as that of the eighth embodiment, and the description thereof is omitted. First, the system control circuit 59 switches the changeover switches 62 and 63 to the pilot signal generation circuit 64 side, the selection control circuit 58 reads out the information string 00, and the 25-bit divider
Entered in 60. Here, the 50-bit information string 00 is divided into two. Next, CD the two divided 25-bit data
It is input to the S calculation circuit 37, each CDS is calculated and input to the comparison / selection circuit 38, and temporarily stored. Next, the information columns 01 to 11 are similarly processed. The comparison / selection circuit 38 makes the known CDS value in the seventh embodiment correspond to f1 by the system control circuit 59, selects the closest one of the calculated CDS values, and outputs the result. The selection result is input to the output selection switch 56, and the recording signal is transferred to the information sequence 00-
It is selected from 11 and inputted to the recording amplifier 42. The recording amplifier 42 is controlled by the system control circuit 59, and the recording signal is recorded on the magnetic tape 44 by the ACH head 45.
At this time, the drum FF signal is input from the drum FF generation circuit 66 to the system control circuit 59. The drum FF signal is HIGH during recording of ACH, for example, while recording BCH.
It is LOW.
【０１２８】ドラムＦＦ信号がHIGHからLOW に変わると
システムコントロール回路59は切り換えスイッチ62, 63
をノッチ信号生成回路65側に切り換え、更に記録アンプ
42を制御してＢＣＨヘッド57で記録を行う。ノッチ信号
の生成方法は実施例８と同様なので説明を省略する。When the drum FF signal changes from HIGH to LOW, the system control circuit 59 causes the changeover switches 62, 63.
Is switched to the notch signal generation circuit 65 side, and the recording amplifier
42 is controlled and recording is performed with the BCH head 57. The method of generating the notch signal is the same as that in the eighth embodiment, so the description is omitted.
【０１２９】次にドラムＦＦ信号がLOW からHIGHに変わ
るとシステムコントロール回路59は切り換えスイッチ6
2, 63をパイロット信号生成回路64側に切り換え、比較
選択回路38の既知のＣＤＳ値をｆ２に相当するものに切
り換え、更に記録アンプ42を制御してＡＣＨヘッド45で
記録を行う。ｆ２の生成方法はｆ１と同様であり説明を
省略する。Next, when the drum FF signal changes from LOW to HIGH, the system control circuit 59 causes the changeover switch 6
2, 63 are switched to the pilot signal generation circuit 64 side, the known CDS value of the comparison / selection circuit 38 is switched to a value corresponding to f2, and the recording amplifier 42 is further controlled to perform recording by the ACH head 45. The method of generating f2 is the same as that of f1 and its description is omitted.
【０１３０】実施例11．以下、本発明の実施例11につい
て説明する。図27は実施例11による記録再生装置の記録
変調部を示すブロック図である。図において、71は制御
ビット付加回路、72, 77は切り換えスイッチ、73はシフ
トレジスタ、74は制御ビット発生回路、75はＩ−ＮＲＺ
Ｉ変調器、76はデータ保持回路、78は25ビット毎にＣＤ
Ｓを計算するＣＤＳ計算回路、79は既知ＣＤＳ発生回
路、80は既知ＣＤＳと入力データのＣＤＳの差の絶対値
の合計を演算する比較演算回路、81は前記演算結果が最
も小さいデータを選択する出力選択回路、82はバッファ
メモリ、83はヘッドアンプ、84は回転ドラム、85は磁気
テープ、86はシステムコントロール回路、87は実施例11
における第１演算部である。Example 11. Example 11 of the present invention will be described below. FIG. 27 is a block diagram showing the recording modulator of the recording / reproducing apparatus in the eleventh embodiment. In the figure, 71 is a control bit adding circuit, 72 and 77 are changeover switches, 73 is a shift register, 74 is a control bit generating circuit, and 75 is an I-NRZ.
I modulator, 76 is a data holding circuit, 78 is a CD every 25 bits
A CDS calculation circuit for calculating S, 79 for a known CDS generation circuit, 80 for a comparison operation circuit for calculating the total absolute value of the differences between the known CDS and the CDS of input data, and 81 for selecting the data with the smallest operation result. Output selection circuit, 82 buffer memory, 83 head amplifier, 84 rotating drum, 85 magnetic tape, 86 system control circuit, 87 embodiment 11
Is a first arithmetic unit in.
【０１３１】本実施例による磁気記録再生装置は、二周
波パイロット方式ＡＴＦサーボ、180 度対向ペアヘッド
を有し、磁気テープ85の記録トラックパターンは図52に
示す通りである。ドラムの半回転毎にＡ, Ｂの二本のト
ラックを同時に記録する。また、Ａトラックに記録する
パイロット信号はｆ１とｆ２とがドラムの半回転毎に交
互に切り換わる。本実施例ではｆ１をｆchの１／150 、
ｆ２をｆchの１／100とする。The magnetic recording / reproducing apparatus according to the present embodiment has a dual-frequency pilot type ATF servo and a 180-degree opposed pair head, and the recording track pattern of the magnetic tape 85 is as shown in FIG. Two tracks A and B are recorded simultaneously for each half rotation of the drum. Further, the pilot signals recorded on the A track f1 and f2 are alternately switched every half rotation of the drum. In this embodiment, f1 is 1/150 of fch,
Let f2 be 1/100 of fch.
【０１３２】入力データは例えば映像信号や音声信号を
二値データに変換したディジタルデータである。本実施
例の磁気記録再生装置の記録変調部はシステムコントロ
ール回路86で制御される。磁気記録再生装置が記録モー
ドになるとシステムコントロール回路86から図27の各回
路に制御命令を出力して記録変調を行う。まず、入力デ
ータを制御ビット付加回路71に入力する。切り換えスイ
ッチ72は入力データ側にあり、シフトレジスタ73に24ビ
ットのデータを４組入力する。次に、制御ビット発生回
路74より入力データの24ビット毎のＭＳＢに制御ビット
を付加して100ビットのデータを生成する。制御ビット
発生回路74は４ビットの制御ビットを発生し、0000〜11
11までの16通り（２4 通り）を発生する。まず、0000の
制御ビットが付加されたデータがシフトレジスタ73より
出力される。この際、切り換えスイッチ72はシフトレジ
スタ73の出力側に切り換わり、入力データは再度シフト
レジスタ73に入力される。The input data is, for example, digital data obtained by converting a video signal and an audio signal into binary data. The recording modulator of the magnetic recording / reproducing apparatus of this embodiment is controlled by the system control circuit 86. When the magnetic recording / reproducing apparatus enters the recording mode, the system control circuit 86 outputs a control command to each circuit of FIG. 27 to perform recording modulation. First, the input data is input to the control bit adding circuit 71. The changeover switch 72 is on the input data side and inputs four sets of 24-bit data to the shift register 73. Next, a control bit is added from the control bit generating circuit 74 to the MSB of every 24 bits of the input data to generate 100-bit data. The control bit generation circuit 74 generates four control bits and outputs 0000 to 11
There are 16 ways up to 11 (2 4 ways). First, the data to which the control bit of 0000 is added is output from the shift register 73. At this time, the changeover switch 72 is switched to the output side of the shift register 73, and the input data is input to the shift register 73 again.
【０１３３】制御ビットが付加されたデータはＩ−ＮＲ
ＺＩ変調器75でＩ−ＮＲＺＩ変調される。Ｉ−ＮＲＺＩ
変調器75は２ビット遅延データとＥＸＯＲする様に構成
される。しかし、本実施例では記録信号一回の出力に対
して16回のＩ−ＮＲＺＩ変調を行うので前回出力した記
録信号の遅延器の２ビットデータを保持しておかなけれ
ばならない。そこで、データ保持回路76で記録信号をバ
ッファメモリ82に出力したときの遅延器のデータを記憶
しておき、Ｉ−ＮＲＺＩ変調する場合は必ずデータ保持
回路76のデータをＩ−ＮＲＺＩ変調器75の遅延器に読み
出す。データ保持回路76では例えばトラックの最初の記
録信号では前回の記録信号がないので初期値を例えば00
として決めておけば再生時に復調が可能である。The data to which the control bit is added is I-NR.
The ZI modulator 75 performs I-NRZI modulation. I-NRZI
The modulator 75 is configured to EXOR with the 2-bit delay data. However, in this embodiment, since the I-NRZI modulation is performed 16 times for one output of the recording signal, it is necessary to hold the 2-bit data of the delay unit of the recording signal output last time. Therefore, the data of the delay unit when the recording signal is output to the buffer memory 82 is stored in the data holding circuit 76, and the data of the data holding circuit 76 is always stored in the I-NRZI modulator 75 when the I-NRZI modulation is performed. Read to the delay device. In the data holding circuit 76, for example, since there is no previous recording signal in the first recording signal of the track, the initial value is set to 00, for example.
If decided as, it is possible to demodulate at the time of reproduction.
【０１３４】次に記録変調の方法について説明する。制
御ビット付加回路71で、まず制御ビット0000を発生し、
これをＩ−ＮＲＺＩ変調する。切り換えスイッチ77はＣ
ＤＳ計算回路78側にあり、Ｉ−ＮＲＺＩ変調されたデー
タをＣＤＳ計算回路78に入力する。計算された25ビット
毎のＣＤＳと既知ＣＤＳ発生回路79より出力される既知
ＣＤＳとを比較演算回路80に入力し、入力データのＣＤ
Ｓと既知ＣＤＳとの差をとり、その絶対値の合計を出力
選択回路81に入力する。出力選択回路81は演算結果が最
も小さい制御ビットを選択する。Next, the recording modulation method will be described. In the control bit adding circuit 71, first generate the control bit 0000,
This is I-NRZI modulated. Changeover switch 77 is C
It is on the side of the DS calculation circuit 78 and inputs the I-NRZI modulated data to the CDS calculation circuit 78. The calculated CDS for each 25 bits and the known CDS output from the known CDS generation circuit 79 are input to the comparison calculation circuit 80, and the CD of the input data is input.
The difference between S and the known CDS is calculated, and the sum of the absolute values is input to the output selection circuit 81. The output selection circuit 81 selects the control bit having the smallest calculation result.
【０１３５】ここで、既知ＣＤＳについて説明する。ま
ず、パイロット周波数がｆch／100であるｆ２について
説明する。ディジタルデータに同期したパイロット信号
ｆ２を得るためには、まず100 ビットで一周期になるＤ
ＳＶを持つデータを考える。例えば25ビット毎のＣＤＳ
が＋５，＋５，−５，−５のデータである。これを既知
ＣＤＳと称する。既知ＣＤＳを持つ記録信号を繰り返し
出力したものは直流成分を含まず、また、ディジタルデ
ータに同期したｆ２のパイロット信号を持つ。ｆ１につ
いても同様に150 ビットで一周期になる信号を考える。
既知ＣＤＳは＋５，＋５，＋５，−５，−５，−５とな
る。ここで入力データ長は100 ビットであるので、＋
５，＋５，＋５，−５と−５，−５，＋５，＋５と＋
５，−５，−５のパターンを繰り返すことによりパイロ
ット信号ｆ１を得る。Here, the known CDS will be described. First, f2 having a pilot frequency of fch / 100 will be described. In order to obtain the pilot signal f2 synchronized with the digital data, 100 bits make one cycle D
Consider data with SV. For example, CDS every 25 bits
Is the data of +5, +5, -5, -5. This is called a known CDS. A signal obtained by repeatedly outputting a recording signal having a known CDS does not contain a DC component, and has a pilot signal of f2 synchronized with digital data. Similarly for f1, consider a signal that has one cycle of 150 bits.
The known CDS is +5, +5, +5, -5, -5, -5. Here, the input data length is 100 bits, so +
5, +5, +5, -5 and -5, -5, +5, +5 and +
The pilot signal f1 is obtained by repeating the pattern of 5, -5, -5.
【０１３６】前述の演算についてｆ１を例にあげて説明
する。例えば入力データに制御ビット0000を付加してＩ
−ＮＲＺＩ変調したデータのＣＤＳが＋３、−５、−
５、＋１であったとすれば、演算値は｜（３−５）｜＋
｜（−５−５）｜＋｜（−５＋５）｜＋｜（１＋５）｜
＝18となる。この値は既知ＣＤＳとデータのＣＤＳの波
形がどれくらいずれているかを表しており、これが小さ
いほどデータのＣＤＳは既知ＣＤＳに近く、０で有れば
既知ＣＤＳと同じＣＤＳを持つ。The above calculation will be described by taking f1 as an example. For example, by adding the control bit 0000 to the input data, I
-CDS of NRZI modulated data is +3, -5,-
If it is 5, +1, the calculated value is | (3-5) | +
| (-5-5) | + | (-5 + 5) | + | (1 + 5) |
= 18. This value represents how much the known CDS and the data CDS have different waveforms. The smaller this value is, the closer the data CDS is to the known CDS, and the value 0 is the same as the known CDS.
【０１３７】以上の動作を制御ビット0000〜1111につい
て順次行う。出力選択回路81で選択された制御ビットを
制御ビット付加回路71で入力データに付加してＩ−ＮＲ
ＺＩ変調し、記録信号を生成する。切り換えスイッチ77
をバッファメモリ82側とし、記録信号をバッファメモリ
82に入力して、ヘッドアンプ83に前回の記録信号に続け
て伝送し、回転ヘッド84を通って磁気テープ85に記録す
る。また、このときのＩ−ＮＲＺＩ変調器75の遅延器の
データはデータ保持回路76に保持される。The above operation is sequentially performed for the control bits 0000-1111. The control bit selected by the output selection circuit 81 is added to the input data by the control bit addition circuit 71 to obtain the I-NR.
ZI modulation is performed to generate a recording signal. Changeover switch 77
Is the buffer memory 82 side, and the recording signal is the buffer memory
It is input to 82, transmitted to the head amplifier 83 following the previous recording signal, and recorded on the magnetic tape 85 through the rotary head 84. The data of the delay device of the I-NRZI modulator 75 at this time is held in the data holding circuit 76.
【０１３８】本実施例の記録信号のシミュレーション結
果を図28，図29に示す。これらの図は、ｆch＝35.388 M
Hz（ｆ１＝235.9 kHz ，ｆ２＝353.9 kHz ）として記録
信号を作成し、そのスペクトラムを表している。また、
記録信号のランレングスは10以上をＮＧとする。従来の
記録信号は24ビットのＭＳＢに０または１の制御ビット
を付加して25ビットのデータを作成してＩ−ＮＲＺＩ変
調し、300 タップのＳＴＳＡに入力する際、残りの275
ビットは既知ＣＤＳと同じＣＤＳを持つデータを付加し
て周波数解析を行い、パイロット信号の成分が大きい方
の制御ビットを付加するようにして作成する。図28，図
29より、本実施例では約１ MHz以下の低域成分が抑圧さ
れており、かつ約23ｄＢのパイロット信号が得られるこ
とが分かる。Simulation results of the recording signal of this embodiment are shown in FIGS. 28 and 29. These figures are fch = 35.388 M
The recording signal is created as Hz (f1 = 235.9 kHz, f2 = 353.9 kHz) and the spectrum is shown. Also,
The run length of the recording signal is NG if 10 or more. A conventional recording signal adds 25 bits of data by adding 0 or 1 control bit to 24-bit MSB, I-NRZI-modulates it, and inputs it to the STSA of 300 taps.
The bit is created by adding data having the same CDS as the known CDS, performing frequency analysis, and adding the control bit having the larger pilot signal component. Figure 28, Figure
From 29, it can be seen that in the present embodiment, the low frequency component of about 1 MHz or less is suppressed and a pilot signal of about 23 dB is obtained.
【０１３９】本実施例では二周波パイロット方式ＡＴＦ
サーボとしたが、例えば四周波パイロット方式ＡＴＦサ
ーボや、ＤＴＦサーボなどでも同様の効果が得られる。
また、180 度対向ペアヘッドとしたが、これに限定する
ものではなく、例えば180 度対向シングルヘッドとして
も同様の効果が得られる。また、24ビットに１ビットの
制御ビットを付加するように構成したが、これに限定す
る物ではなく、例えば16ビットに１ビットの制御ビット
を付加しても同様の効果を得ることができる。この場合
パイロット信号のエネルギーは大きくなるが、変換効率
は悪くなる。また、ＣＤＳ計算回路78で25ビット毎のＣ
ＤＳを計算したが、25ビットに限定するものではない。
また、既知ＣＤＳとして±５を用いたが、これに限定す
るものではなく例えば±３でも良い。±３の場合はＤＳ
Ｖの振幅が小さいのでパイロット信号は若干小さくなる
反面、低域成分をより抑圧できる。但し、±１など、あ
まり小さい値にするとパイロット信号のエネルギーは非
常に小さくなり、パイロット信号としての性能がでない
ので注意が必要である。In this embodiment, the dual frequency pilot system ATF is used.
Although the servo is used, a similar effect can be obtained with, for example, a four-frequency pilot type ATF servo or a DTF servo.
Further, although the 180-degree facing pair head is used, the present invention is not limited to this, and a similar effect can be obtained by using a 180-degree facing single head. Further, although the configuration is such that one control bit is added to 24 bits, the present invention is not limited to this, and the same effect can be obtained by adding one control bit to 16 bits, for example. In this case, the energy of the pilot signal increases, but the conversion efficiency decreases. Also, in the CDS calculation circuit 78, C for every 25 bits
The DS has been calculated, but is not limited to 25 bits.
Further, although ± 5 is used as the known CDS, the known CDS is not limited to this and may be ± 3, for example. DS in case of ± 3
Since the amplitude of V is small, the pilot signal becomes slightly smaller, but the low frequency component can be suppressed more. However, if the value is set to a very small value such as ± 1, the energy of the pilot signal becomes very small, and the performance as the pilot signal is not good.
【０１４０】実施例12．以下、本発明の実施例12につい
て説明する。図30は実施例12による記録再生装置の記録
変調部を示すブロック図である。図において、図27と同
じ回路については同一符号を付し、説明を省略する。92
はデータ選出回路、93はデータを記憶しておくメモリ、
94はＳＴＳＡ、95は実施例12の第２演算部である。図31
はＳＴＳＡ94の構成例を示す図であり、96は10ビット毎
にＣＤＳを計算するＣＤＳ計算回路、97はシフトレジス
タ、98はデータ保持回路、99は係数発生器、100 は二乗
器である。Example 12. Example 12 of the present invention will be described below. FIG. 30 is a block diagram showing a recording modulator of the recording / reproducing apparatus according to the twelfth embodiment. In the figure, the same circuits as those in FIG. 27 are designated by the same reference numerals, and the description thereof will be omitted. 92
Is a data selection circuit, 93 is a memory for storing data,
Reference numeral 94 is STSA, and 95 is the second operation unit of the twelfth embodiment. Figure 31
Is a diagram showing a configuration example of the STSA 94, 96 is a CDS calculation circuit for calculating the CDS every 10 bits, 97 is a shift register, 98 is a data holding circuit, 99 is a coefficient generator, and 100 is a squarer.
【０１４１】本実施例の磁気記録再生装置のシステム構
成は実施例11と同じである。以下、実施例11と同様に、
制御ビット付加回路71にて４ビットの制御ビットを付加
し、Ｉ−ＮＲＺＩ変調し、25ビット毎にＣＤＳを計算
し、比較演算回路80で既知ＣＤＳと前記計算したＣＤＳ
との差の絶対値の合計を演算する。The system configuration of the magnetic recording / reproducing apparatus of this embodiment is the same as that of the eleventh embodiment. Hereinafter, similar to Example 11,
The control bit adding circuit 71 adds 4 control bits, I-NRZI modulates, calculates the CDS every 25 bits, and the comparison calculation circuit 80 calculates the known CDS and the calculated CDS.
Calculate the sum of the absolute values of the difference between and.
【０１４２】比較演算回路80の演算結果はデータ選出回
路92に入力され、演算結果が小さい順にデータを選出
し、選出された４つのデータをメモリ93に記憶する。メ
モリ93に入力された４つのデータはＳＴＳＡ94で周波数
解析され、解析結果が出力選択回路81に入力され、ｆ
１, ｆ２周辺の周波数成分が最も小さいデータを選択
し、制御ビット付加回路71を制御して実施例11と同様に
記録信号を前回データに続けて出力し、磁気テープ85に
記録する。The operation result of the comparison operation circuit 80 is input to the data selection circuit 92, the data is selected in ascending order of the operation result, and the selected four data are stored in the memory 93. The four data input to the memory 93 are frequency-analyzed by the STSA 94, and the analysis result is input to the output selection circuit 81, f
The data having the smallest frequency component around 1 and f2 is selected, and the control bit adding circuit 71 is controlled to output the recording signal following the previous data similarly to the eleventh embodiment, and the data is recorded on the magnetic tape 85.
【０１４３】前述の実施例の場合と同様に、周波数解析
には短時間周波数解析の手法を用い、またそのタップ数
を小さくしている。10ビット毎のＣＤＳはシフトレジス
タ97に入力される。本実施例では、４つのデータの周波
数解析を行うが、図中のＴ1〜Ｔ25までのＣＤＳは前回
までの記録信号のものでありデータ保持回路98にて記憶
しておき、解析を行う毎にデータを読み出す。シフトレ
ジスタ97に入力されたＣＤＳによって係数発生器99より
ｆ１及びｆ２のそれぞれについて、実数項と虚数項とを
出力する。これを図の様にそれぞれ合計して二乗和の平
方根をとり、ｆ１, ｆ２のエネルギーを求める。ｆ１,
ｆ２のエネルギーを合計して出力選択回路81に周波数解
析結果として送る。これはｆ１とｆ２とのエネルギーの
平均値であり、これの最も小さいデータを出力する。As in the case of the above-mentioned embodiment, a short-time frequency analysis method is used for frequency analysis, and the number of taps is reduced. The CDS for every 10 bits is input to the shift register 97. In the present embodiment, frequency analysis of four data is performed. The CDS from T1 to T25 in the figure is the recording signal up to the previous time and is stored in the data holding circuit 98, and every time analysis is performed. Read the data. The CDS input to the shift register 97 causes the coefficient generator 99 to output a real number term and an imaginary number term for each of f1 and f2. These are summed up as shown in the figure and the square root of the sum of squares is taken to obtain the energies of f1 and f2. f1,
The energy of f2 is summed and sent to the output selection circuit 81 as a frequency analysis result. This is the average value of the energies of f1 and f2, and the smallest data of this is output.
【０１４４】ｆch＝35.3 MHzとして記録信号を作成した
場合の本実施例のシミュレーション結果を図32, 図33に
示す。また、ランレングスが10以上はＮＧとする。図33
より本実施例の記録信号はパイロット信号の周辺のスペ
クトラムが約３ｄＢ落ち、また、約20ｄＢのパイロット
信号が得らることが分かる。32 and 33 show the simulation results of this embodiment when a recording signal was created with fch = 35.3 MHz. If the run length is 10 or more, it will be NG. Figure 33
It can be seen from the record signal of this embodiment that the spectrum around the pilot signal drops by about 3 dB and a pilot signal of about 20 dB is obtained.
【０１４５】本実施例では演算結果が小さい順に４つの
データを選択して、その中から記録信号を選択するよう
にしたが、これに限定するものではなく、例えば３つの
データを選択し、その中から記録信号を選択するように
しても良い。この場合、データ選出回路92で最初に絞り
込まれるデータの数を減らすほどパイロット信号のエネ
ルギは大きくなり、ノッチ成分のスペクトラムは浅くな
る。In this embodiment, four data are selected in the ascending order of the calculation result, and the recording signal is selected from them. However, the present invention is not limited to this. For example, three data are selected and A recording signal may be selected from among them. In this case, the energy of the pilot signal increases and the spectrum of the notch component becomes shallower as the number of data initially narrowed down by the data selection circuit 92 is reduced.
【０１４６】実施例13．以下、本発明の実施例13につい
て説明する。図34は実施例13による記録再生装置の記録
変調部を示すのブロック図である。図において、図27と
同じ回路については同一符号を付し、説明を省略する。
101 はＤＳＶ計算部、102 はＤＳＶ保持回路、103 はＤ
ＳＶ計算回路、104 は実施例13の第３演算部である。Example 13. Example 13 of the present invention will be described below. FIG. 34 is a block diagram showing the recording modulator of the recording / reproducing apparatus according to the thirteenth embodiment. In the figure, the same circuits as those in FIG. 27 are designated by the same reference numerals, and the description thereof will be omitted.
101 is a DSV calculator, 102 is a DSV holding circuit, and 103 is D
The SV calculation circuit 104 is the third operation unit of the thirteenth embodiment.
【０１４７】本実施例の磁気記録再生装置のシステム構
成は実施例11と同じである。以下、実施例11と同様に、
制御ビット付加回路71にて４ビットの制御ビットを付加
し、Ｉ−ＮＲＺＩ変調し、25ビット毎にＣＤＳを計算
し、比較演算回路80で既知ＣＤＳと前記計算したＣＤＳ
との差の絶対値の合計を演算する。The system configuration of the magnetic recording / reproducing apparatus of this embodiment is the same as that of the eleventh embodiment. Hereinafter, similar to Example 11,
The control bit adding circuit 71 adds 4 control bits, I-NRZI modulates, calculates the CDS every 25 bits, and the comparison calculation circuit 80 calculates the known CDS and the calculated CDS.
Calculate the sum of the absolute values of the difference between and.
【０１４８】比較演算回路80の演算結果はデータ選出回
路92に入力され、演算結果が小さい順にデータを選出
し、選出された４つのデータのＣＤＳをメモリ93に記憶
する。メモリ93に入力された４つのＣＤＳはＤＳＶ計算
部101 でＤＳＶ保持回路102 に記憶してある前回出力し
た記録信号までのＤＳＶと加算し、ＤＳＶを計算する。
トラックの最初の記録信号では前回の記録信号がないの
で、初期値を０とする。出力選択回路81によって前記入
力されたＤＳＶが最も０に近い制御ビットを選択し、制
御ビット付加回路71を制御し、実施例11と同様に記録信
号を前回データに続けて出力し、磁気テープ85に記録す
る。また、この時の記録信号のＤＳＶをＤＳＶ保持回路
102 に記憶する。The calculation result of the comparison calculation circuit 80 is input to the data selection circuit 92, the data is selected in ascending order of the calculation result, and the CDS of the selected four data is stored in the memory 93. The four CDSs input to the memory 93 are added by the DSV calculator 101 to the DSVs up to the previously output recording signal stored in the DSV holding circuit 102 to calculate the DSVs.
Since there is no previous recording signal in the first recording signal of the track, the initial value is set to 0. The output selection circuit 81 selects the control bit for which the input DSV is closest to 0, controls the control bit addition circuit 71, and outputs the recording signal following the previous data as in the eleventh embodiment. To record. Also, the DSV of the recording signal at this time is changed to the DSV holding circuit.
Store in 102.
【０１４９】ｆch＝35.388 MHzとして記録信号を作成し
た場合の本実施例のシミュレーション結果を図35, 図36
に示す。また、ランレングスは10以上をＮＧとする。図
36より本実施例の記録信号は約23ｄＢのパイロット信号
が得られ、直流成分が抑圧されていることが分かる。35 and 36 show the simulation results of this embodiment when a recording signal was created with fch = 35.388 MHz.
Shown in. In addition, run length is 10 or more is NG. Figure
From 36, it can be seen that a pilot signal of about 23 dB is obtained for the recording signal of this embodiment, and the DC component is suppressed.
【０１５０】実施例14．以下、本発明の実施例14につい
て説明する。図37は実施例14による記録再生装置の記録
変調部を示すブロック図である。図において、図27と同
じ回路については同一符号を付し、説明を省略する。10
5 はＣＤＳ絶対値合計演算回路、106 は実施例14の第４
演算部である。Example 14. Example 14 of the present invention will be described below. FIG. 37 is a block diagram showing the recording modulator of the recording / reproducing apparatus according to the fourteenth embodiment. In the figure, the same circuits as those in FIG. 27 are designated by the same reference numerals, and the description thereof will be omitted. Ten
Reference numeral 5 is a CDS absolute value sum calculation circuit, and 106 is the fourth embodiment.
It is a calculation unit.
【０１５１】本実施例による記録信号はパイロット信号
がない、低域成分のみ抑圧された信号であり、磁気記録
再生装置の記録変調部により発生される記録信号は例え
ば図52のトラックパターンのＢトラック203 に記録す
る。The recording signal according to the present embodiment has no pilot signal and only the low frequency component is suppressed. The recording signal generated by the recording modulator of the magnetic recording / reproducing apparatus is, for example, the B track of the track pattern shown in FIG. Record in 203.
【０１５２】本実施例の磁気記録再生装置のシステム構
成は実施例11と同じである。以下、実施例11と同様に、
制御ビット付加回路71にて４ビットの制御ビットを付加
し、Ｉ−ＮＲＺＩ変調し、25ビット毎のＣＤＳを計算す
る。次に、ＣＤＳ絶対値合計演算回路105 で、計算した
ＣＤＳの絶対値の合計を演算する。以上を制御ビット00
00〜1111について順次行う。出力選択回路81では前記演
算結果が最も小さいものを選択し、制御ビット付加回路
71を制御して実施例11と同様に記録信号を生成し、磁気
テープ85に記録する。The system configuration of the magnetic recording / reproducing apparatus of this embodiment is the same as that of the eleventh embodiment. Hereinafter, similar to Example 11,
The control bit adding circuit 71 adds 4 control bits, performs I-NRZI modulation, and calculates the CDS for each 25 bits. Next, the CDS absolute value sum calculation circuit 105 calculates the sum of the calculated absolute CDS values. Control bit 00 above
This is done sequentially for 00-1111. In the output selection circuit 81, the one with the smallest result of the operation is selected, and the control bit addition circuit is selected.
By controlling 71, a recording signal is generated and recorded on the magnetic tape 85 as in the eleventh embodiment.
【０１５３】ｆch＝35.3 MHzとして記録信号を作成した
場合の、ランダムデータのスペクトラムを図38に、本実
施例のシミュレーション結果を図39に示す。また、ラン
レングスは10以上をＮＧとする。本実施例では記録信号
の25ビット毎のＣＤＳの絶対値が小さいものを選択して
いるので、ＤＳＶの振幅が小さくなることにより低域成
分を抑圧することができる。図39より本実施例の記録信
号は低域成分が抑圧されていることが分かる。FIG. 38 shows a spectrum of random data when a recording signal is created with fch = 35.3 MHz, and FIG. 39 shows a simulation result of this embodiment. In addition, run length is 10 or more is NG. In this embodiment, since the absolute value of the CDS for every 25 bits of the recording signal is selected, the low frequency component can be suppressed by reducing the amplitude of the DSV. From FIG. 39, it can be seen that the low-frequency component is suppressed in the recording signal of this embodiment.
【０１５４】本実施例では25ビット毎のＣＤＳを計算し
たが、例えば100 ビット毎でもよく、より多いビットの
ＣＤＳを計算することによってより低い周波数成分を抑
圧することができる。図40に100 ビット毎のＣＤＳを計
算して本実施例と同様に記録変調を行ったときのシミュ
レーション結果を示す。図39と比較して、より低域の周
波数が抑圧されていることが分かる。In this embodiment, the CDS is calculated for every 25 bits, but it may be calculated for every 100 bits, for example. By calculating the CDS for more bits, lower frequency components can be suppressed. FIG. 40 shows a simulation result when the CDS is calculated for every 100 bits and the recording modulation is performed as in the present embodiment. As compared with FIG. 39, it can be seen that frequencies in lower frequencies are suppressed.
【０１５５】実施例15．以下、本発明の実施例15につい
て説明する。図41は実施例15による記録再生装置の記録
変調部を示すブロック図である。図において、前述の図
と同じ回路については同一符号を付し、説明を省略す
る。107 は実施例15の第５演算部である。Example 15. Example 15 of the present invention will be described below. FIG. 41 is a block diagram showing the recording modulator of the recording / reproducing apparatus in the fifteenth embodiment. In the figure, the same circuits as those in the above-mentioned figures are designated by the same reference numerals, and the description thereof will be omitted. Reference numeral 107 is a fifth arithmetic unit of the fifteenth embodiment.
【０１５６】本実施例の磁気記録再生装置のシステム構
成は実施例14と同じである。以下、実施例14と同様に制
御ビット付加回路71にて４ビットの制御ビットを付加
し、Ｉ−ＮＲＺＩ変調し、25ビット毎のＣＤＳを計算
し、計算したＣＤＳの絶対値の合計を演算する。以上の
動作を制御ビット0000〜1111について順次行う。データ
選出回路92はＣＤＳ絶対値合計演算回路105 の演算結果
が小さい順に４つのデータを選択し、データをメモリ93
に記憶する。メモリ93に入力された４つのデータはＳＴ
ＳＡ94にて周波数解析され、出力選択回路81は、この周
波数解析結果よりｆ１, ｆ２周辺の周波数成分が最も小
さいデータを選択し、制御ビット付加回路71を制御して
実施例11と同様に記録信号を生成し、磁気テープ85に記
録する。The system configuration of the magnetic recording / reproducing apparatus of this embodiment is the same as that of the fourteenth embodiment. Thereafter, as in the fourteenth embodiment, the control bit adding circuit 71 adds 4 bits of control bits, I-NRZI modulation is performed, CDS is calculated every 25 bits, and the total absolute value of the calculated CDS is calculated. . The above operation is sequentially performed for the control bits 0000-1111. The data selection circuit 92 selects four data in the ascending order of the calculation result of the CDS absolute value sum calculation circuit 105, and stores the data in the memory 93.
Remember. The four data input to the memory 93 are ST
The frequency is analyzed at SA94, and the output selection circuit 81 selects the data having the smallest frequency component around f1 and f2 from the frequency analysis result, controls the control bit addition circuit 71, and outputs the recording signal as in the eleventh embodiment. Is generated and recorded on the magnetic tape 85.
【０１５７】ｆch＝35.3 MHzとして記録信号を作成した
場合の本実施例のシミュレーション結果を図42，図43に
示す。また、ランレングスは10以上をＮＧとする。本実
施例では記録信号の25ビット毎のＣＤＳの絶対値が小さ
いもの４つの中から最もパイロット信号周辺の周波数成
分が小さいものを選択しているので、低域成分を抑圧す
ると共にノッチ信号を生成できる。図42より本実施例の
記録信号は低域成分が抑圧され、かつ約９ｄＢのノッチ
信号が生成されていることが分かる。42 and 43 show the simulation results of this embodiment when a recording signal was created with fch = 35.3 MHz. In addition, run length is 10 or more is NG. In the present embodiment, the one having the smallest absolute value of the CDS for every 25 bits of the recording signal is selected from the four having the smallest frequency component around the pilot signal, so that the low frequency component is suppressed and the notch signal is generated. it can. From FIG. 42, it can be seen that the recording signal of this embodiment has the low-frequency component suppressed and a notch signal of about 9 dB is generated.
【０１５８】本実施例では25ビット毎のＣＤＳを計算し
たが、例えば100 ビット毎でもよく、より多いビットの
ＣＤＳを計算することによってより低い周波数成分を抑
圧することができる。図44, 図45に100 ビット毎のＣＤ
Ｓを計算して本実施例と同様に記録変調を行ったときの
シミュレーション結果を示す。図42，図43と比較して、
より低域の周波数が抑圧され、かつ約６ｄＢのノッチ信
号が生成されていることが分かる。In the present embodiment, the CDS for every 25 bits is calculated, but it may be for example every 100 bits, and by calculating the CDS of more bits, lower frequency components can be suppressed. Figures 44 and 45 show CDs for every 100 bits
A simulation result when S is calculated and recording modulation is performed as in the present embodiment is shown. Compared to FIG. 42 and FIG. 43,
It can be seen that the lower frequency is suppressed and a notch signal of about 6 dB is generated.
【０１５９】実施例16．以下、本発明の実施例16につい
て説明する。図46は実施例16による記録再生装置の記録
変調部を示すブロック図である。図において、前述の図
と同じ回路については同一符号を付し、説明を省略す
る。108 は実施例16の第６演算部であり、実施例15の第
５演算部107 と同じである。Example 16. Example 16 of the present invention will be described below. FIG. 46 is a block diagram showing a recording modulator of a recording / reproducing apparatus according to the sixteenth embodiment. In the figure, the same circuits as those in the above-mentioned figures are designated by the same reference numerals, and the description thereof will be omitted. Reference numeral 108 denotes a sixth arithmetic unit of the sixteenth embodiment, which is the same as the fifth arithmetic unit 107 of the fifteenth embodiment.
【０１６０】本実施例の磁気記録再生装置のシステム構
成は実施例14と同じである。以下、実施例14と同様に制
御ビット付加回路71にて４ビットの制御ビットを付加
し、Ｉ−ＮＲＺＩ変調し、25ビット毎のＣＤＳを計算
し、前記計算したＣＤＳの絶対値の合計を演算する。以
上の動作を制御ビット0000〜1111について順次行う。デ
ータ選出回路92はＣＤＳ絶対値合計演算回路105 の演算
結果が小さい順に４つのデータを選択し、データのＣＤ
Ｓをメモリ93に記憶する。メモリ93に入力された４つの
ＣＤＳを用いてＤＳＶ計算部101 にて各データのＤＳＶ
を計算し、出力選択回路81はこのＤＳＶ計算結果よりｆ
１, ｆ２周辺の周波数成分が最も小さいデータを選択
し、制御ビット付加回路71を制御して実施例11と同様に
記録信号を生成し、磁気テープ85に記録する。The system configuration of the magnetic recording / reproducing apparatus of this embodiment is the same as that of the 14th embodiment. Thereafter, similar to the fourteenth embodiment, a control bit adding circuit 71 adds four control bits, I-NRZI modulation is performed, CDS is calculated every 25 bits, and the total absolute value of the calculated CDS is calculated. To do. The above operation is sequentially performed for the control bits 0000-1111. The data selection circuit 92 selects four data in the ascending order of the calculation result of the CDS absolute value sum calculation circuit 105,
S is stored in the memory 93. The DSV calculation unit 101 uses the four CDSs input to the memory 93 to obtain the DSV of each data.
The output selection circuit 81 calculates f from this DSV calculation result.
Data having the smallest frequency component around 1 and f2 is selected, the control bit adding circuit 71 is controlled to generate a recording signal as in the eleventh embodiment, and the recording signal is recorded on the magnetic tape 85.
【０１６１】ｆch＝35.388 MHzとして記録信号を作成し
た場合の本実施例のシミュレーション結果を図47に示
す。また、ランレングスは10以上をＮＧとする。本実施
例ではＤＳＶを制御して常に０に近づけるようにしてい
るので直流成分に近い低周波成分が確実に抑圧される。
図47よりこれを確認することができる。FIG. 47 shows the simulation result of this embodiment when a recording signal was created with fch = 35.388 MHz. In addition, run length is 10 or more is NG. In the present embodiment, the DSV is controlled so as to be always close to 0, so that the low frequency component close to the DC component is surely suppressed.
This can be confirmed from FIG. 47.
【０１６２】実施例17．以下、本発明の実施例17につい
て説明する。図48は実施例17による記録再生装置の記録
変調部を示すブロック図である。図において、前述の図
と同じ回路については同一符号を付し、説明を省略す
る。109, 110, 111, 112は切り換えスイッチ、113 はＡ
ｃｈバッファメモリ、114 はＢｃｈバッファメモリであ
る。Example 17 Example 17 of the present invention will be described below. FIG. 48 is a block diagram showing a recording modulator of the recording / reproducing apparatus according to the seventeenth embodiment. In the figure, the same circuits as those in the above-mentioned figures are designated by the same reference numerals, and the description thereof will be omitted. 109, 110, 111, 112 are changeover switches, 113 is A
A ch buffer memory and a Bch buffer memory 114.
【０１６３】本実施例の磁気記録再生装置のシステム構
成は実施例11と同じである。本実施例は実施例11の記録
信号と実施例14の記録信号とにより図52のトラックパタ
ーンを形成する磁気記録再生装置であり、実施例11の第
１演算部87と実施例14の第４演算部106 との両方を有
し、これらの演算部を切り換えることによって実施例11
のパイロット信号を有するＡＣＨ記録信号と実施例14の
ＢＣＨ記録信号とを得るものである。本実施例の磁気記
録再生装置は、ドラムの半回転毎にＡＣＨ記録信号のパ
イロット信号はｆ１，ｆ２と交互に変わる。また、ドラ
ムの半回転毎にＡＣＨ及びＢＣＨの二本のトラックが記
録される。The system configuration of the magnetic recording / reproducing apparatus of this embodiment is the same as that of the eleventh embodiment. This embodiment is a magnetic recording / reproducing apparatus for forming the track pattern of FIG. 52 by the recording signal of the eleventh embodiment and the recording signal of the fourteenth embodiment, and the first arithmetic unit 87 of the eleventh embodiment and the fourth of the fourteenth embodiment. Embodiment 11 has both the arithmetic unit 106 and by switching these arithmetic units.
The ACH recording signal having the pilot signal and the BCH recording signal of the fourteenth embodiment are obtained. In the magnetic recording / reproducing apparatus of this embodiment, the pilot signal of the ACH recording signal alternates with f1 and f2 every half rotation of the drum. Also, two tracks of ACH and BCH are recorded every half rotation of the drum.
【０１６４】以下、動作について説明する。回転ドラム
84が一回転で一周期の方形波信号となるドラムＦＦ信号
はシステムコントロール回路86に入力され、これにより
記録信号の記録開始タイミングや記録変調の開始タイミ
ングを制御する。記録変調は回転ドラムが記録開始タイ
ミングになる前に開始する。まず、パイロット信号ｆ１
を有するＡＣＨ記録信号を生成する。切り換えスイッチ
109, 110はＡＣＨ側、切り換えスイッチ111, 112は実施
例11の第１演算部87側にする。以下、実施例11のように
ＡＣＨ記録信号を生成し、Ａｃｈバッファメモリ113 に
記憶する。これにより100 ビットのＡＣＨ記録信号が生
成される。次にＢＣＨ記録信号を生成する。切り換えス
イッチ109, 110はＢＣＨ側、切り換えスイッチ111, 112
は実施例14の第４演算部106 側にする。以下、実施例14
のようにＢＣＨ記録信号を生成し、Ｂｃｈバッファメモ
リ114 に記憶する。これにより100 ビットのＢＣＨ記録
信号が生成される。The operation will be described below. Rotating drum
The drum FF signal, which is a square wave signal of one cycle in one rotation of 84, is input to the system control circuit 86, and thereby the recording start timing of the recording signal and the recording modulation start timing are controlled. The recording modulation starts before the rotary drum reaches the recording start timing. First, the pilot signal f1
To generate an ACH recording signal. Changeover switch
109 and 110 are on the ACH side, and changeover switches 111 and 112 are on the first computing section 87 side of the eleventh embodiment. Hereinafter, as in the eleventh embodiment, the ACH recording signal is generated and stored in the Ach buffer memory 113. As a result, a 100-bit ACH recording signal is generated. Next, a BCH recording signal is generated. Changeover switches 109 and 110 are on the BCH side, changeover switches 111 and 112
Is on the side of the fourth arithmetic unit 106 of the fourteenth embodiment. Hereinafter, Example 14
The BCH recording signal is generated as described above and stored in the Bch buffer memory 114. As a result, a 100-bit BCH recording signal is generated.
【０１６５】回転ドラム84が記録開始タイミングの位置
になるとＡｃｈバッファメモリ113及びＢｃｈバッファ
メモリ114 に記憶された記録信号が記録チャンネルレー
トで順次ヘッドアンプ83に出力され始める。同時に次の
ＡＣＨ記録信号及びＢＣＨ記録信号を生成し、バッファ
メモリに記憶し、前回の記録信号に続けて出力する。こ
れをドラム半回転の間繰り返すことによりパイロット信
号ｆ１を有するＡトラック202 とこれに隣接するＢトラ
ック203 とが得られる。次のドラム半回転ではパイロッ
ト信号ｆ２を有するＡＣＨ記録信号とＢＣＨ記録信号と
を前述と同様に生成し、記録する。これを繰り返すこと
によって図52のトラックパターンを生成することができ
る。When the rotary drum 84 reaches the recording start timing position, the recording signals stored in the Ach buffer memory 113 and the Bch buffer memory 114 start to be sequentially output to the head amplifier 83 at the recording channel rate. At the same time, the next ACH recording signal and the BCH recording signal are generated, stored in the buffer memory, and output following the previous recording signal. By repeating this for a half rotation of the drum, the A track 202 having the pilot signal f1 and the B track 203 adjacent thereto can be obtained. In the next half rotation of the drum, the ACH recording signal having the pilot signal f2 and the BCH recording signal are generated and recorded in the same manner as described above. By repeating this, the track pattern of FIG. 52 can be generated.
【０１６６】実施例18．以下、本発明の実施例18につい
て説明する。図49は実施例18による記録再生装置の記録
変調部を示すブロック図である。図において、前述の図
と同じ回路については同一符号を付し、説明を省略す
る。Example 18. Example 18 of the present invention will be described below. FIG. 49 is a block diagram showing a recording modulator of the recording / reproducing apparatus according to the eighteenth embodiment. In the figure, the same circuits as those in the above-mentioned figures are designated by the same reference numerals, and the description thereof will be omitted.
【０１６７】本実施例の磁気記録再生装置のシステム構
成は実施例11と同じである。本実施例は実施例12の記録
信号と実施例15の記録信号とにより図52のトラックパタ
ーンを形成する磁気記録再生装置であり、実施例12の第
２演算部95と実施例15の第５演算部107 との両方を有
し、これらの演算部を切り換えることによって実施例12
のパイロット信号を有するＡＣＨ記録信号と実施例15の
ＢＣＨ記録信号とを得るものである。システムの動作は
基本的には実施例17と同じである。The system configuration of the magnetic recording / reproducing apparatus of this embodiment is the same as that of the eleventh embodiment. This embodiment is a magnetic recording / reproducing apparatus for forming the track pattern of FIG. 52 by the recording signal of the twelfth embodiment and the recording signal of the fifteenth embodiment, and the second arithmetic unit 95 of the twelfth embodiment and the fifth arithmetic part of the fifteenth embodiment. Embodiment 12 is provided with both the arithmetic unit 107 and the arithmetic unit 107 by switching these arithmetic units.
The ACH recording signal having the pilot signal of and the BCH recording signal of the fifteenth embodiment are obtained. The operation of the system is basically the same as in Example 17.
【０１６８】以下、動作について説明する。まず、パイ
ロット信号ｆ１を有するＡＣＨ記録信号を生成する。切
り換えスイッチ109, 110はＡＣＨ側、切り換えスイッチ
111,112は実施例12の第２演算部95側にする。以下、実
施例12のようにＡＣＨ記録信号を生成し、Ａｃｈバッフ
ァメモリ113 に記憶する。これにより100 ビットのＡＣ
Ｈ記録信号が生成される。次に、ＢＣＨ記録信号を生成
する。切り換えスイッチ109, 110はＢＣＨ側、切り換え
スイッチ111, 112は実施例15の第５演算部107側にす
る。以下、実施例15のようにＢＣＨ記録信号を生成し、
Ｂｃｈバッファメモリ114 に記憶する。これにより100
ビットのＢＣＨ記録信号が生成される。The operation will be described below. First, an ACH recording signal having the pilot signal f1 is generated. Changeover switches 109 and 110 are on the ACH side, changeover switches
111 and 112 are on the side of the second calculation unit 95 of the twelfth embodiment. Hereinafter, as in the twelfth embodiment, an ACH recording signal is generated and stored in the Ach buffer memory 113. This allows 100-bit AC
An H recording signal is generated. Next, a BCH recording signal is generated. The changeover switches 109 and 110 are set to the BCH side, and the changeover switches 111 and 112 are set to the fifth calculation unit 107 side of the fifteenth embodiment. Hereinafter, a BCH recording signal is generated as in Example 15,
It is stored in the Bch buffer memory 114. This gives 100
A bit BCH recording signal is generated.
【０１６９】回転ドラム84が記録開始タイミングの位置
になるとＡｃｈバッファメモリ113及びＢｃｈバッファ
メモリ114 に記憶された記録信号が記録チャンネルレー
トで順次ヘッドアンプ83に出力され始める。同時に次の
ＡＣＨ記録信号及びＢＣＨ記録信号を生成し、バッファ
メモリに記憶し、前回の記録信号に続けて出力する。こ
れをドラム半回転の間繰り返すことによりパイロット信
号ｆ１を有するＡトラック202 とこれに隣接するＢトラ
ック203 とが得られる。次のドラム半回転ではパイロッ
ト信号ｆ２を有するＡＣＨ記録信号とＢＣＨ記録信号を
同様に生成し、記録する。これを繰り返すことによって
図52のトラックパターンを生成することができる。When the rotary drum 84 reaches the position of the recording start timing, the recording signals stored in the Ach buffer memory 113 and the Bch buffer memory 114 are sequentially output to the head amplifier 83 at the recording channel rate. At the same time, the next ACH recording signal and the BCH recording signal are generated, stored in the buffer memory, and output following the previous recording signal. By repeating this for a half rotation of the drum, the A track 202 having the pilot signal f1 and the B track 203 adjacent thereto can be obtained. In the next half rotation of the drum, the ACH recording signal having the pilot signal f2 and the BCH recording signal are similarly generated and recorded. By repeating this, the track pattern of FIG. 52 can be generated.
【０１７０】実施例19．以下、本発明の実施例19につい
て説明する。図50は実施例19による記録再生装置の記録
変調部を示すブロック図である。図において、前述の図
と同じ回路については同一符号を付し、説明を省略す
る。Example 19. Example 19 of the present invention will be described below. FIG. 50 is a block diagram showing a recording modulator of the recording / reproducing apparatus according to the nineteenth embodiment. In the figure, the same circuits as those in the above-mentioned figures are designated by the same reference numerals, and the description thereof will be omitted.
【０１７１】本実施例の磁気記録再生装置のシステム構
成は実施例11と同じである。本実施例は実施例13の記録
信号と実施例16の記録信号とにより図52のトラックパタ
ーンを形成する磁気記録再生装置であり、実施例13の第
３演算部104 と実施例16の第６演算部108 との両方を有
し、これらの演算部を切り換えることによって実施例13
のパイロット信号を有するＡＣＨ記録信号と実施例16の
ＢＣＨ記録信号とを得るものである。システムの動作は
基本的には実施例17と同じである。The system configuration of the magnetic recording / reproducing apparatus of this embodiment is the same as that of the eleventh embodiment. This embodiment is a magnetic recording / reproducing apparatus for forming the track pattern of FIG. 52 by the recording signal of the thirteenth embodiment and the recording signal of the sixteenth embodiment, and the third arithmetic unit 104 of the thirteenth embodiment and the sixth arithmetic part of the sixteenth embodiment. The embodiment 13 has both the arithmetic unit 108 and these arithmetic units are switched.
The ACH recording signal having the pilot signal of and the BCH recording signal of the sixteenth embodiment are obtained. The operation of the system is basically the same as in Example 17.
【０１７２】以下、動作について説明する。まず、パイ
ロット信号ｆ１を有するＡＣＨ記録信号を生成する。切
り換えスイッチ109, 110はＡＣＨ側、切り換えスイッチ
111,112は実施例13の第３演算部104 側にする。以下、
実施例13のようにＡＣＨ記録信号を生成し、Ａｃｈバッ
ファメモリ113 に記憶する。これにより100 ビットのＡ
ＣＨ記録信号が生成される。次に、ＢＣＨ記録信号を生
成する。切り換えスイッチ109, 110はＢＣＨ側、切り換
えスイッチ111, 112は実施例16の第６演算部108 側にす
る。以下、実施例16のようにＢＣＨ記録信号を生成し、
Ｂｃｈバッファメモリ114 に記憶する。これにより100
ビットのＢＣＨ記録信号が生成される。The operation will be described below. First, an ACH recording signal having the pilot signal f1 is generated. Changeover switches 109 and 110 are on the ACH side, changeover switches
111 and 112 are located on the side of the third arithmetic unit 104 of the thirteenth embodiment. Less than,
An ACH recording signal is generated as in the thirteenth embodiment and stored in the Ach buffer memory 113. This gives 100-bit A
A CH recording signal is generated. Next, a BCH recording signal is generated. The changeover switches 109 and 110 are set to the BCH side, and the changeover switches 111 and 112 are set to the sixth computing unit 108 side of the sixteenth embodiment. Hereinafter, a BCH recording signal is generated as in Example 16,
It is stored in the Bch buffer memory 114. This gives 100
A bit BCH recording signal is generated.
【０１７３】回転ドラム84が記録開始タイミングの位置
になるとＡｃｈバッファメモリ113及びＢｃｈバッファ
メモリ114 に記憶された記録信号が記録チャンネルレー
トで順次ヘッドアンプ83に出力され始める。同時に次の
ＡＣＨ記録信号及びＢＣＨ記録信号を生成し、バッファ
メモリに記憶し、前回の記録信号に続けて出力する。こ
れをドラム半回転の間繰り返すことによりパイロット信
号ｆ１を有するＡトラック202 とこれに隣接するＢトラ
ック203 とが得られる。次のドラム半回転ではパイロッ
ト信号ｆ２を有するＡＣＨ記録信号とＢＣＨ記録信号と
を同様に生成し、記録する。これを繰り返すことによっ
て図52のトラックパターンを生成することができる。When the rotary drum 84 reaches the recording start timing position, the recording signals stored in the Ach buffer memory 113 and the Bch buffer memory 114 start to be sequentially output to the head amplifier 83 at the recording channel rate. At the same time, the next ACH recording signal and the BCH recording signal are generated, stored in the buffer memory, and output following the previous recording signal. By repeating this for a half rotation of the drum, the A track 202 having the pilot signal f1 and the B track 203 adjacent thereto can be obtained. In the next half rotation of the drum, the ACH recording signal having the pilot signal f2 and the BCH recording signal are similarly generated and recorded. By repeating this, the track pattern of FIG. 52 can be generated.
【０１７４】[0174]
【発明の効果】以上のように、第１発明の情報変換装置
によれば、パイロット信号を付加するためにｋビットの
印加情報列に１ビットの制御ビットを付加して情報列を
生成するように構成したので、変換効率を高める効果が
得られる。As described above, according to the information conversion apparatus of the first aspect of the present invention, in order to add a pilot signal, a 1-bit control bit is added to a k-bit applied information string to generate an information string. Since it is configured as described above, the effect of increasing the conversion efficiency can be obtained.
【０１７５】また、第２発明の情報変換装置によれば、
パイロット信号の周波数成分をもつ情報列をあらかじめ
計算して係数としたことによりＳＴＳＡのタップ数を減
らすので、パイロット信号スペクトラムの検出能力を落
とすことなくＳＴＳＡの回路規模を大幅に縮小すること
が可能となる効果が得られる。Further, according to the information converting apparatus of the second invention,
Since the number of taps of STSA is reduced by preliminarily calculating the information sequence having the frequency component of the pilot signal and using it as a coefficient, the circuit scale of STSA can be significantly reduced without lowering the detection capability of the pilot signal spectrum. The effect is obtained.
【０１７６】また、第３発明の情報変換装置によれば、
印加情報列に任意の周波数のパイロット信号を付加する
ような情報変換装置において、ｋビットの印加情報列に
０または１の制御ビットを付加してｋ＋１ビットの情報
列を生成し、前記情報列をｎ／ｙ（ｙは１以上の整数）
個用いて付加したいパイロット信号の１／ｙ周期の長さ
（（ｋ＋１）×（ｎ／ｙ）ビット）のＩ−ＮＲＺＩ変調
列を２(n/y) 通り生成し、パイロット信号の周波数スペ
クトラムを有し、位相が 360／ｙ度づつ異なるｙ種のｍ
2 ビットの既知情報列を生成し、各々のＩ−ＮＲＺＩ変
調列にｙ種の内の１種のｍ2 ビットの既知情報列を付加
し、２(n/y) 通りの（ｋ＋１）×（ｎ／ｙ）＋ｍ2 ビッ
トの各々の情報列の周波数解析を行ない、２(n/y) 通り
の情報列の周波数解析結果からパイロット信号の周波数
スペクトラムを比較し、比較結果によって２(n/y) 通り
の情報列のうち何れかを出力するように構成したので、
性能を落とす事なく周波数解析に必要なＩ−ＮＲＺＩ変
調列の数を著しく減らすことができ、周波数解析回数を
著しく減らす効果が得られる。Further, according to the information converting apparatus of the third invention,
In an information conversion device for adding a pilot signal of an arbitrary frequency to an applied information sequence, a control bit of 0 or 1 is added to a k-bit applied information sequence to generate a k + 1-bit information sequence, and the information sequence is n / y (y is an integer of 1 or more)
Generate 1 / y cycle length ((k + 1) × (n / y) bits) of I-NRZI modulation sequence in 2 (n / y) ways and add the frequency spectrum of the pilot signal. And m of y kinds having different phases by 360 / y degrees
A 2- bit known information sequence is generated, an m 2 -bit known information sequence of one of y types is added to each I-NRZI modulation sequence, and 2 (n / y) (k + 1) × ( n / y) + m 2 performs frequency analysis of the bits of each information sequence, by comparing the frequency spectrum of 2 (n / y) pilot signal from the frequency analysis result of the information sequence as the comparison result by 2 (n / y ) Since it is configured to output any of the information strings,
The number of I-NRZI modulation sequences required for frequency analysis can be significantly reduced without degrading the performance, and the number of frequency analysis can be significantly reduced.
【０１７７】また、第４発明の情報変換装置によれば、
周波数解析手段として短時間周波数解析の手法を用い、
第３発明のパイロット信号の周波数スペクトラムを有し
位相が 360／ｙ度づつ異なるｙ種のｍ2 ビットの既知情
報列分をあらかじめ計算しておき、位相を補償するため
のｙ種の係数とし、第３発明のＩ−ＮＲＺＩ変調データ
分の計算結果にこの係数を加算して周波数解析を行い、
ｙ種の係数をパイロット信号の１／ｙ周期毎に順次切り
換えるように構成したので、性能を落とす事なく、ＳＴ
ＳＡの回路規模を大幅に縮小し、計算回数を著しく低減
できる効果が得られる。Further, according to the information converting apparatus of the fourth invention,
Using the method of short-time frequency analysis as frequency analysis means,
A known information sequence of m 2 bits of y kinds having the frequency spectrum of the pilot signal of the third invention and having phases different by 360 / y degrees is calculated in advance, and is set as a coefficient of y kinds for compensating the phase, This coefficient is added to the calculation result of the I-NRZI modulated data of the third invention to perform frequency analysis,
The y-type coefficient is configured to be sequentially switched every 1 / y period of the pilot signal, so that the ST can be performed without degrading the performance.
The SA circuit scale can be significantly reduced, and the number of calculations can be significantly reduced.
【０１７８】また、第５発明の情報変換装置によれば、
ＳＴＳＡの実数項と虚数項とを、タップの中央からみて
左右対称とし、情報列の周波数解析を行う際、共通の実
数項及び虚数項は補数を制御して共用するようにしたの
で、性能を落とす事なくＳＴＳＡを縮小し、計算回数を
低減できる効果が得られる。Further, according to the information converting apparatus of the fifth invention,
The real term and the imaginary term of STSA are symmetrical with respect to the center of the tap, and when performing the frequency analysis of the information sequence, the common real term and the imaginary term are shared by controlling their complements. The STSA can be reduced without dropping, and the number of calculations can be reduced.
【０１７９】また、第６発明の記録再生装置によれば、
プリアンブル部にパイロット信号の周波数スペクトラム
をもつ信号を記録し、情報変換された情報列を記録し、
プリアンブル部と情報変換された情報列とのつなぎ目の
パイロット信号の位相が合うように記録するように構成
したので、トラッキング制御信号として乱れがない安定
したパイロット信号が得られる効果がある。According to the recording / reproducing apparatus of the sixth invention,
A signal having the frequency spectrum of the pilot signal is recorded in the preamble part, and the information sequence after information conversion is recorded,
Since the recording is performed so that the pilot signal at the joint between the preamble portion and the information-converted information sequence has the same phase, a stable pilot signal with no disturbance can be obtained as a tracking control signal.
【０１８０】また、第７発明の記録再生装置によれば、
ｎビットの入力データに１ビットの制御ビットを付加し
てディジタルデータに同期したパイロット信号を付加し
た記録信号を生成するように構成したので、変換効率を
高めることができ、また、入力データのＣＤＳと既知の
ＣＤＳとを比較するだけでパイロット信号を生成できる
ので回路規模が小さく、回路が安価に構成できる効果が
ある。According to the recording / reproducing apparatus of the seventh invention,
Since the recording signal in which the pilot signal synchronized with the digital data is added by adding the control bit of 1 bit to the n-bit input data is formed, the conversion efficiency can be improved and the CDS of the input data can be improved. Since the pilot signal can be generated simply by comparing the known CDS with the known CDS, the circuit scale is small and the circuit can be inexpensively constructed.
【０１８１】また、第８発明の記録再生装置によれば、
ｎビットの入力データに１ビットの制御ビットを付加し
てｆ１及びｆ２の双方のノッチ信号を生成でき、また、
情報列をｍビットで分割してそのＣＤＳを計算し、その
ＣＤＳ値を用いてＳＴＳＡによって周波数解析をするよ
うに構成したので、ＳＴＳＡのタップ数が１／ｍで構成
でき、回路規模が小さく、回路が安価に構成できる効果
がある。According to the recording / reproducing apparatus of the eighth invention,
A control bit of 1 bit can be added to n-bit input data to generate notch signals of both f1 and f2.
Since the information sequence is divided by m bits to calculate the CDS and the frequency is analyzed by STSA using the CDS value, the number of taps of STSA can be configured by 1 / m, the circuit scale is small, The circuit can be inexpensively constructed.
【０１８２】また、第９発明の記録再生装置によれば、
ｎビットの入力データに１ビットの制御ビットを付加し
てｆ１及びｆ２の双方のノッチ信号を生成でき、また、
情報列をｍビットで分割してそのＣＤＳを計算し、その
ＣＤＳ値を用いてＳＴＳＡによって周波数解析をするよ
うに構成したので、ＳＴＳＡのタップ数が１／ｍで構成
でき、回路規模が小さく、回路が安価に構成できる効果
がある。According to the recording / reproducing apparatus of the ninth invention,
A control bit of 1 bit can be added to n-bit input data to generate notch signals of both f1 and f2.
Since the information sequence is divided by m bits to calculate the CDS and the frequency is analyzed by STSA using the CDS value, the number of taps of STSA can be configured by 1 / m, the circuit scale is small, The circuit can be inexpensively constructed.
【０１８３】また、第10発明の記録再生装置によれば、
第７発明のパイロット信号生成回路と第８発明（または
第９発明）のノッチ信号生成回路との双方を有し、その
回路の一部を共用するように構成したので、再生時のパ
イロット信号のＳ／Ｎ比が良いシステムを、回路規模が
小さく、回路が安価に構成できる効果がある。According to the recording / reproducing apparatus of the tenth invention,
Since the pilot signal generating circuit of the seventh invention and the notch signal generating circuit of the eighth invention (or the ninth invention) are both provided and a part of the circuit is shared, the pilot signal at the time of reproduction is There is an effect that a system having a good S / N ratio can be configured with a small circuit scale and a low cost.
【０１８４】また、第11発明の記録再生装置によれば、
ｎビットに１ビットの制御信号を付加して記録変調を行
うので変換効率が向上し、また、記録信号は低域成分が
抑圧され、かつディジタルデータに同期したパイロット
信号が得られるので、ＡＴＦサーボ等を用いる狭トラッ
クの磁気記録再生装置に適した記録信号が得られる効果
がある。Further, according to the recording / reproducing apparatus of the eleventh invention,
Since recording modulation is performed by adding a 1-bit control signal to n bits, conversion efficiency is improved, and a low-frequency component of the recording signal is suppressed, and a pilot signal synchronized with digital data is obtained. There is an effect that a recording signal suitable for a narrow track magnetic recording / reproducing apparatus using the above or the like can be obtained.
【０１８５】また、第12発明の記録再生装置によれば、
ｎビットに１ビットの制御信号を付加して記録変調を行
うので変換効率が向上し、また、記録信号は低域成分が
抑圧され、かつディジタルデータに同期したパイロット
信号が得られ、かつパイロット信号の周辺のスペクトラ
ムが落ちた記録信号が得られるので、ＡＴＦサーボ等を
用いる狭トラックの磁気記録再生装置に適した記録信号
が得られ、更に、ＡＴＦサーボに必要なパイロット信号
を再生信号からＢＰＦで抜くとき、パイロット信号の周
辺のスペクトラムが落ちているのでパイロット信号のＳ
／Ｎが向上する効果がある。According to the recording / reproducing apparatus of the twelfth invention,
Since recording modulation is performed by adding a 1-bit control signal to n bits, the conversion efficiency is improved, a low-frequency component of the recording signal is suppressed, and a pilot signal synchronized with digital data is obtained, and a pilot signal is obtained. Since a recording signal with a reduced spectrum around is obtained, a recording signal suitable for a narrow track magnetic recording / reproducing device using an ATF servo or the like can be obtained, and a pilot signal necessary for ATF servo can be obtained from the reproduction signal by BPF. When unplugging, the spectrum around the pilot signal is falling, so the pilot signal S
There is an effect that / N is improved.
【０１８６】また、第13発明の記録再生装置によれば、
ｎビットに１ビットの制御信号を付加して記録変調を行
うので変換効率が向上し、また、記録信号は直流成分が
抑圧され、かつディジタルデータに同期したパイロット
信号が得られるので、ＡＴＦサーボ等を用いる狭トラッ
クの磁気記録再生装置に適した記録信号が得られる効果
がある。According to the recording / reproducing apparatus of the thirteenth invention,
Since recording modulation is performed by adding a 1-bit control signal to n bits, conversion efficiency is improved, and a DC signal is suppressed in the recording signal, and a pilot signal synchronized with digital data is obtained, so that an ATF servo, etc. There is an effect that a recording signal suitable for a narrow track magnetic recording / reproducing apparatus using is used.
【０１８７】また、第14発明の記録再生装置によれば、
ｎビットに１ビットの制御信号を付加して記録変調を行
うので変換効率が向上し、また、記録信号は低域成分が
抑圧され、磁気記録再生装置に適した記録信号を得るこ
とができる効果がある。According to the recording / reproducing apparatus of the fourteenth invention,
Since the recording modulation is performed by adding the 1-bit control signal to the n bits, the conversion efficiency is improved, and the low-frequency component of the recording signal is suppressed, so that the recording signal suitable for the magnetic recording / reproducing apparatus can be obtained. There is.
【０１８８】また、第15発明の記録再生装置によれば、
ｎビットに１ビットの制御信号を付加して記録変調を行
うので変換効率が向上し、また、記録信号は低域成分が
抑圧され、パイロット信号の周辺のスペクトラムが落ち
た記録信号が得られ、ＡＴＦサーボ等を用いる狭トラッ
クの磁気記録再生装置に適した記録信号を得ることがで
きる効果がある。According to the recording / reproducing apparatus of the fifteenth invention,
Since recording modulation is performed by adding a 1-bit control signal to n bits, the conversion efficiency is improved, and a low-frequency component is suppressed in the recording signal, and a recording signal in which the spectrum around the pilot signal is dropped is obtained. There is an effect that a recording signal suitable for a narrow track magnetic recording / reproducing device using an ATF servo or the like can be obtained.
【０１８９】また、第16発明の記録再生装置によれば、
ｎビットに１ビットの制御信号を付加して記録変調を行
うので変換効率が向上し、また、記録信号は直流成分が
抑圧されて、磁気記録再生装置に適した記録信号を得る
ことができる効果がある。Further, according to the recording / reproducing apparatus of the 16th invention,
Since the recording modulation is performed by adding the 1-bit control signal to the n bits, the conversion efficiency is improved, and the DC component of the recording signal is suppressed, so that the recording signal suitable for the magnetic recording / reproducing apparatus can be obtained. There is.
【０１９０】また、第17発明の記録再生装置によれば、
第11発明と第14発明との記録信号が得られるので、全ト
ラックにおいて低域成分が抑圧された記録信号が得ら
れ、更にパイロット信号を多重することなくディジタル
データに同期したパイロット信号が得られ、この結果、
回転トランスによる低域遮断による記録信号のサグが軽
減され、かつパイロット信号を多重しなくて良いので記
録信号に余分な信号を付加しないので、再生時のデータ
の誤り率が向上し、また、演算回路以外は共用化できる
ので回路規模が縮小し、ＩＣ化する際にもチップ面積を
縮小することができる効果がある。According to the recording / reproducing apparatus of the seventeenth invention,
Since the recording signals of the eleventh invention and the fourteenth invention can be obtained, a recording signal in which the low-frequency component is suppressed can be obtained in all tracks, and a pilot signal synchronized with digital data can be obtained without multiplexing the pilot signal. ,As a result,
The sag of the recording signal due to the low frequency cut-off by the rotary transformer is reduced, and since the pilot signal does not have to be multiplexed, an extra signal is not added to the recording signal, so the error rate of the data during reproduction is improved, and the calculation Since the circuits other than the circuit can be shared, the circuit scale can be reduced, and the chip area can be reduced even when integrated into an IC.
【０１９１】また、第18発明の記録再生装置によれば、
第12発明と第14発明との記録信号が得られるので、全ト
ラックにおいて低域成分が抑圧され、かつパイロット信
号周辺のスペクトラムが落ちた記録信号が得られ、更に
パイロット信号を多重することなくディジタルデータに
同期したパイロット信号が得られ、この結果、回転トラ
ンスによる低域遮断による記録信号のサグが軽減され、
かつパイロット信号を多重しなくて良いので記録信号に
余分な信号を付加しないので、再生時のデータの誤り率
が向上し、また、パイロット信号周辺のスペクトラムが
落ちているのでパイロット信号のＳ／Ｎが良く、トラッ
キングの安定度が向上し、更に、演算回路以外は共用化
できるので回路規模が縮小し、ＩＣ化する際にもチップ
面積を縮小することができる効果がある。According to the recording / reproducing apparatus of the 18th invention,
Since the recording signals of the twelfth invention and the fourteenth invention can be obtained, a low-frequency component is suppressed in all tracks, and a recording signal in which the spectrum around the pilot signal is reduced can be obtained, and digital signals can be obtained without multiplexing the pilot signal. A pilot signal synchronized with the data is obtained, and as a result, sag of the recording signal due to low frequency cutoff by the rotary transformer is reduced,
Moreover, since the pilot signal does not have to be multiplexed, an extra signal is not added to the recording signal, so that the error rate of the data at the time of reproduction is improved, and the spectrum around the pilot signal is lowered, so that the S / N ratio of the pilot signal is reduced. In addition, the stability of tracking is improved, and since the circuits other than the arithmetic circuit can be commonly used, the circuit scale can be reduced, and the chip area can be reduced even when integrated into an IC.
【０１９２】また、第19発明の記録再生装置によれば、
第13発明と第16発明との記録信号が得られるので、全ト
ラックにおいて直流成分が抑圧された記録信号が得ら
れ、更にパイロット信号を多重することなくディジタル
データに同期したパイロット信号が得られ、この結果、
回転トランスによる低域遮断による記録信号のサグが大
きく軽減され、かつパイロット信号を多重しなくて良い
ので記録信号に余分な信号を付加しないので、再生時の
データの誤り率が向上し、また、演算回路以外は共用化
できるので回路規模が縮小し、ＩＣ化する際にもチップ
面積を縮小することができる効果がある。Further, according to the recording / reproducing apparatus of the 19th invention,
Since the recording signals of the thirteenth invention and the sixteenth invention are obtained, a recording signal in which the DC component is suppressed is obtained in all tracks, and a pilot signal synchronized with digital data is obtained without further multiplexing the pilot signal, As a result,
The sag of the recording signal due to the low frequency cutoff by the rotary transformer is greatly reduced, and since it is not necessary to multiplex the pilot signal, an extra signal is not added to the recording signal, so the error rate of the data at the time of reproduction is improved. Since the circuits other than the arithmetic circuit can be shared, the circuit scale can be reduced, and the chip area can be reduced even when integrated into an IC.
【図１】本発明の実施例１の情報変換装置の回路構成図
である。FIG. 1 is a circuit configuration diagram of an information conversion device according to a first embodiment of the present invention.
【図２】パイロット信号の周波数スペクトラムをもつ既
知情報列を示す図である。FIG. 2 is a diagram showing a known information sequence having a frequency spectrum of a pilot signal.
【図３】実施例１の情報変換装置により情報変換を行っ
た変調列の周波数スペクトラムを示す図である。FIG. 3 is a diagram showing a frequency spectrum of a modulation train subjected to information conversion by the information conversion device of the first embodiment.
【図４】本発明の実施例２の情報変換装置の回路構成図
である。FIG. 4 is a circuit configuration diagram of an information conversion device according to a second embodiment of the present invention.
【図５】本発明の実施例３の情報変換装置の回路構成図
である。FIG. 5 is a circuit configuration diagram of an information conversion device according to a third embodiment of the present invention.
【図６】短時間周波数解析回路に入力される情報列を示
す図である。FIG. 6 is a diagram showing an information string input to the short-time frequency analysis circuit.
【図７】既知情報列発生回路から出力されるパイロット
信号の位相を補償するために必要な既知情報列を示す図
である。FIG. 7 is a diagram showing a known information string necessary for compensating the phase of a pilot signal output from the known information string generation circuit.
【図８】実施例３の情報変換装置により情報変換を行っ
た変調列の周波数スペクトラムを示す図である。FIG. 8 is a diagram showing a frequency spectrum of a modulation train subjected to information conversion by the information conversion device of the third embodiment.
【図９】本発明の実施例４の情報変換装置の回路構成図
である。FIG. 9 is a circuit configuration diagram of an information conversion device according to a fourth embodiment of the present invention.
【図１０】本発明の実施例５の情報変換装置の情報列付
加回路の回路構成図である。FIG. 10 is a circuit configuration diagram of an information string adding circuit of an information converting apparatus according to a fifth embodiment of the present invention.
【図１１】実施例５の情報変換装置の短時間周波数解析
回路の定数器における実数項の出力と制御方法とを示す
図である。FIG. 11 is a diagram showing an output of a real number term and a control method in a constant unit of a short-time frequency analysis circuit of an information conversion apparatus according to a fifth embodiment.
【図１２】実施例５の情報変換装置の短時間周波数解析
回路の定数器における虚数項の出力と制御方法とを示す
図である。FIG. 12 is a diagram showing an output of an imaginary term and a control method in a constant unit of a short-time frequency analysis circuit of an information conversion apparatus according to a fifth embodiment.
【図１３】実施例５の情報変換装置の短時間周波数解析
回路の回路構成図である。FIG. 13 is a circuit configuration diagram of a short-time frequency analysis circuit of the information conversion apparatus according to the fifth embodiment.
【図１４】本発明の実施例６の記録再生装置の回路構成
図である。FIG. 14 is a circuit configuration diagram of a recording / reproducing apparatus of Example 6 of the present invention.
【図１５】実施例６の記録再生装置の記録トラックの記
録パターン図である。FIG. 15 is a recording pattern diagram of a recording track of the recording / reproducing apparatus of Example 6.
【図１６】プリアンブル部と情報変換後の情報列とのパ
イロット信号のつなぎ目を表わす図である。[Fig. 16] Fig. 16 is a diagram illustrating a joint between pilot signals of a preamble part and an information sequence after information conversion.
【図１７】本発明の実施例７の記録再生装置の回路構成
図である。FIG. 17 is a circuit configuration diagram of a recording / reproducing apparatus of Example 7 of the present invention.
【図１８】実施例７をシミュレーションした結果出力さ
れたｆ１のパイロット信号を付加したデータ列の周波数
スペクトラムを示す図である。FIG. 18 is a diagram showing a frequency spectrum of a data string to which the pilot signal of f1 output as a result of simulating the seventh embodiment is added.
【図１９】実施例７をシミュレーションした結果出力さ
れたｆ２のパイロット信号を付加したデータ列の周波数
スペクトラムを示す図である。FIG. 19 is a diagram showing a frequency spectrum of a data string to which the pilot signal of f2 output as a result of simulating the seventh embodiment is added.
【図２０】本発明の実施例８の記録再生装置の回路構成
図である。FIG. 20 is a circuit configuration diagram of a recording / reproducing apparatus of Example 8 of the present invention.
【図２１】本発明の実施例９の記録再生装置の回路構成
図である。FIG. 21 is a circuit configuration diagram of a recording / reproducing apparatus of Example 9 of the present invention.
【図２２】10ビットのディジタルデータが持ち得るＣＤ
Ｓの各値の代表的なデータを示す図である。FIG. 22: CD that can have 10-bit digital data
It is a figure which shows the typical data of each value of S.
【図２３】ＳＴＳＡを圧縮せずに300 タップとしたとき
のシミュレーション結果を示す図である。FIG. 23 is a diagram showing a simulation result when STSA is not compressed and has 300 taps.
【図２４】情報列を10ビットで区切ったときのシミュレ
ーション結果を示す図である。FIG. 24 is a diagram showing a simulation result when an information string is divided into 10 bits.
【図２５】情報列を25ビットで区切ったときのシミュレ
ーション結果を示す図である。FIG. 25 is a diagram showing a simulation result when an information string is divided into 25 bits.
【図２６】本発明の実施例10の記録再生装置の回路構成
図である。FIG. 26 is a circuit configuration diagram of a recording / reproducing apparatus in Example 10 of the present invention.
【図２７】本発明の実施例11の記録再生装置の記録変調
部を示すブロック図である。FIG. 27 is a block diagram showing a recording modulator of a recording / reproducing apparatus in Example 11 of the present invention.
【図２８】実施例11をシミュレーションした結果の記録
信号のスペクトラムを示す図である。FIG. 28 is a diagram showing a spectrum of a recording signal as a result of simulating the eleventh embodiment.
【図２９】実施例11をシミュレーションした結果の記録
信号のスペクトラムを示す図である。FIG. 29 is a diagram showing a spectrum of a recording signal as a result of simulating the eleventh embodiment.
【図３０】本発明の実施例12の記録再生装置の記録変調
部を示すブロック図である。FIG. 30 is a block diagram showing a recording modulator of a recording / reproducing apparatus in Example 12 of the present invention.
【図３１】短時間周波数解析回路の構成例を示す図であ
る。FIG. 31 is a diagram showing a configuration example of a short-time frequency analysis circuit.
【図３２】実施例12をシミュレーションした結果の記録
信号のスペクトラムを示す図である。FIG. 32 is a diagram showing a spectrum of a recording signal as a result of simulating the twelfth embodiment.
【図３３】実施例12をシミュレーションした結果の記録
信号のスペクトラムを示す図である。FIG. 33 is a diagram showing a spectrum of a recording signal as a result of simulating the twelfth embodiment.
【図３４】本発明の実施例13の記録再生装置の記録変調
部を示すブロック図である。FIG. 34 is a block diagram showing a recording modulation section of a recording / reproducing apparatus in Example 13 of the present invention.
【図３５】実施例13をシミュレーションした結果の記録
信号のスペクトラムを示す図である。FIG. 35 is a diagram showing a spectrum of a recording signal as a result of simulating Example 13.
【図３６】実施例13をシミュレーションした結果の記録
信号のスペクトラムを示す図である。FIG. 36 is a diagram showing a spectrum of a recording signal as a result of simulating Example 13.
【図３７】本発明の実施例14の記録再生装置の記録変調
部を示すブロック図である。FIG. 37 is a block diagram showing a recording modulation section of the recording / reproducing apparatus in Example 14 of the present invention.
【図３８】ランダムデータのスペクトラムを示す図であ
る。FIG. 38 is a diagram showing a spectrum of random data.
【図３９】実施例14をシミュレーションした結果の記録
信号のスペクトラムを示す図である。FIG. 39 is a diagram showing a spectrum of a recording signal as a result of simulating Example 14.
【図４０】実施例14において100 ビットのＣＤＳを計算
した場合のシミュレーション結果の記録信号のスペクト
ラムを示す図である。FIG. 40 is a diagram showing a spectrum of a recording signal as a simulation result when 100-bit CDS is calculated in Example 14.
【図４１】本発明の実施例15の記録再生装置の記録変調
部を示すブロック図である。FIG. 41 is a block diagram showing a recording modulation section of a recording / reproducing apparatus in Example 15 of the present invention.
【図４２】実施例15をシミュレーションした結果の記録
信号のスペクトラムを示す図である。42 is a diagram showing a spectrum of a recording signal as a result of simulating Example 15. FIG.
【図４３】実施例15をシミュレーションした結果の記録
信号のスペクトラムを示す図である。43 is a diagram showing a spectrum of a recording signal as a result of simulating Example 15. FIG.
【図４４】実施例15において100 ビットのＣＤＳを計算
した場合のシミュレーション結果の記録信号のスペクト
ラムを示す図である。FIG. 44 is a diagram showing a spectrum of a recording signal as a simulation result when a 100-bit CDS is calculated in Example 15.
【図４５】実施例15において100 ビットのＣＤＳを計算
した場合のシミュレーション結果の記録信号のスペクト
ラムを示す図である。FIG. 45 is a diagram showing a spectrum of a recording signal as a simulation result when 100-bit CDS is calculated in Example 15.
【図４６】本発明の実施例16の記録再生装置の記録変調
部を示すブロック図である。FIG. 46 is a block diagram showing a recording modulation section of a recording / reproducing apparatus in Example 16 of the present invention.
【図４７】実施例16をシミュレーションした結果の記録
信号のスペクトラムを示す図である。FIG. 47 is a diagram showing a spectrum of a recording signal as a result of simulating Example 16.
【図４８】本発明の実施例17の記録再生装置の記録変調
部を示すブロック図である。FIG. 48 is a block diagram showing a recording modulation section of a recording / reproducing apparatus in Example 17 of the present invention.
【図４９】本発明の実施例18の記録再生装置の記録変調
部を示すブロック図である。FIG. 49 is a block diagram showing a recording modulator of a recording / reproducing apparatus in Example 18 of the present invention.
【図５０】本発明の実施例19の記録再生装置の記録変調
部を示すブロック図である。FIG. 50 is a block diagram showing a recording modulation section of a recording / reproducing apparatus in Example 19 of the present invention.
【図５１】３つのチャネル語の列（Ｃ１，Ｃ２，Ｃ３）
を有するテーブルを線図的に示した図である。FIG. 51 is a sequence of three channel words (C1, C2, C3).
It is the figure which showed diagrammatically the table which has.
【図５２】ＡＴＦサーボの説明図である。FIG. 52 is an explanatory diagram of ATF servo.
１，31, 46, 71 制御ビット付加回路 ２, 33, 75 Ｉ−ＮＲＺＩ変調器 ３ 情報列付加回路 ４，９，14, 52 短時間周波数解析回路（ＳＭＳＡ） ５，８, 35, 48, 93 メモリ ６ 比較器 ７, 81 出力選択回路 10，11 係数器 12 既知情報列発生回路 13，23 位相制御回路 15, 16 係数切り換えスイッチ 17 プリアンブル発生回路 18 情報変換装置 19 記録信号切り換えスイッチ 21, 26 磁気ヘッド 24 プリアンブル部 25 情報列の記録部 32, 47 制御ビット発生回路 34 データ保持回路 36 情報列コントロール回路 37, 50, 78, 96 ＣＤＳ計算回路 38, 54 比較選択回路 39, 51, 58 選択コントロール回路 40 パイロット周波数選択回路 41, 56 出力選択スイッチ 42 記録アンプ 49 10ビット分割器 53 乗算器 55 データ記憶回路 59, 86 システムコントロール回路 60 25ビット分割器 62, 63, 77, 109, 110, 111, 112 切り換えスイッチ 64 パイロット生成回路 65 ノッチ信号生成回路 66 ドラムＦＦ発生回路 70 係数器 76, 98 データ保持回路 79 既知ＣＤＳ発生回路 87 第１演算部 92 データ選出回路 94 周波数解析回路 95 第２演算部 99 係数発生器 101 ＤＳＶ計算部 102 ＤＳＶ保持回路 103 ＤＳＶ計算回路 104 第３演算部 105 ＣＤＳ絶対値合計演算回路 106 第４演算部 107 第５演算部 108 第６演算部 113 Ａｃｈバッファメモリ 114 Ｂｃｈバッファメモリ 1, 31, 46, 71 Control bit addition circuit 2, 33, 75 I-NRZI modulator 3 Information sequence addition circuit 4, 9, 14, 52 Short-time frequency analysis circuit (SMSA) 5, 8, 35, 48, 93 Memory 6 Comparator 7, 81 Output selection circuit 10, 11 Coefficient device 12 Known information sequence generation circuit 13, 23 Phase control circuit 15, 16 Coefficient changeover switch 17 Preamble generation circuit 18 Information conversion device 19 Recording signal changeover switch 21, 26 Magnetic Head 24 Preamble part 25 Information string recording part 32, 47 Control bit generation circuit 34 Data holding circuit 36 Information string control circuit 37, 50, 78, 96 CDS calculation circuit 38, 54 Comparison selection circuit 39, 51, 58 Selection control circuit 40 Pilot frequency selection circuit 41, 56 Output selection switch 42 Recording amplifier 49 10-bit divider 53 Multiplier 55 Data storage circuit 59, 86 System control circuit 60 25-bit divider 62, 63, 77, 109, 110, 111, 112 Switching Switch 64 Pilot generation circuit 65 Notch signal generation circuit 66 Drum FF generation circuit 70 Coefficient unit 76, 98 Data holding circuit 79 Known CDS generation circuit 87 First calculation unit 92 Data selection circuit 94 Frequency analysis circuit 95 Second calculation unit 99 Coefficient generation Unit 101 DSV calculation unit 102 DSV holding circuit 103 DSV calculation circuit 104 Third calculation unit 105 CDS absolute value total calculation circuit 106 Fourth calculation unit 107 Fifth calculation unit 108 Sixth calculation unit 113 Ach buffer memory 114 Bch buffer memory
Claims (19)
信号を付加する情報変換装置において、ｋビットの印加
情報列に０または１の制御ビットを付加してｋ＋１ビッ
トの情報列を生成し、生成したｎ個の情報列を用いて付
加すべきパイロット信号の１周期の長さ（ｋ＋１）×ｎ
ビットのＩ−ＮＲＺＩ変調列を２n 通り生成する手段
と、生成した各々のＩ−ＮＲＺＩ変調列にパイロット信
号の周波数スペクトラムを持つｍ1 ビットの既知情報列
を付加する手段と、２n 通りの（ｋ＋１）×ｎ＋ｍ1 ビ
ットの各々の情報列の周波数解析を行なう手段と、２n
通りの情報列の周波数解析結果からパイロット信号の周
波数スペクトラムを比較し、比較結果によって前記２n
通りの情報列のうちの何れかを出力する手段とを備える
ことを特徴とする情報変換装置。1. An information conversion apparatus for adding a pilot signal of an arbitrary frequency to an applied information sequence, wherein a control bit of 0 or 1 is added to the applied information sequence of k bits to generate an information sequence of k + 1 bits and generated. The length (k + 1) × n of one cycle of the pilot signal to be added using the n number of information sequences
Means for generating 2 n patterns of I-NRZI modulation sequences of bits, means for adding a known information sequence of m 1 bits having a frequency spectrum of a pilot signal to each of the generated I-NRZI modulation sequences, and 2 n ways (K + 1) × n + m means for frequency analysis of each 1- bit information string, and 2 n
The frequency spectrums of the pilot signals are compared from the frequency analysis results of the information strings as shown in FIG.
And a means for outputting any one of the following information strings.
波数解析の手法を用い、請求項１のｍ1 ビット長である
パイロット信号の周波数スペクトラムをもつ既知情報列
分に対してあらかじめ計算を行い、短時間周波数解析回
路の実数項及び虚数項において各々１つの係数とし、付
加された複数のパイロット信号の１周期の長さのＩ−Ｎ
ＲＺＩ変調列の各々の計算結果に前記係数を印加して周
波数解析を行うように構成したことを特徴とする請求項
１記載の情報変換装置。2. The means for performing frequency analysis uses a technique of short-time frequency analysis, and performs a calculation in advance for a known information sequence having a frequency spectrum of a pilot signal having an m 1 bit length according to claim 1. , An I-N having a length of one cycle of a plurality of added pilot signals, each having one coefficient in the real number term and the imaginary number term in the short-time frequency analysis circuit
The information conversion apparatus according to claim 1, wherein the coefficient is applied to each calculation result of the RZI modulation sequence to perform frequency analysis.
信号を付加する情報変換装置において、ｋビットの印加
情報列に０または１の制御ビットを付加してｋ＋１ビッ
トの情報列を生成し、生成したｎ／ｙ（ｙは１以上の整
数）個の情報列を用いて付加すべきパイロット信号の１
／ｙ周期の長さ（ｋ＋１）×（ｎ／ｙ）ビットのＩ−Ｎ
ＲＺＩ変調列を２(n/y) 通り生成する手段と、パイロッ
ト信号の周波数スペクトラムを有し、位相が 360／ｙ度
づつ異なるｙ種のｍ2 ビットの既知情報列を生成する手
段と、生成した各々のＩ−ＮＲＺＩ変調列に前記ｙ種の
内の１種のｍ2 ビットの既知情報列を付加する手段と、
２(n/y) 通りの（ｋ＋１）×（ｎ／ｙ）＋ｍ2 ビットの
各々の情報列の周波数解析を行なう手段と、２(n/y) 通
りの情報列の周波数解析結果からパイロット信号の周波
数スペクトラムを比較し、比較結果によって前記２
(n/y) 通りの情報列のうちの何れかを出力する手段とを
備えることを特徴とする情報変換装置。3. An information conversion device for adding a pilot signal of an arbitrary frequency to an applied information sequence, generating a k + 1-bit information sequence by adding 0 or 1 control bits to a k-bit applied information sequence. 1 of pilot signals to be added using n / y (y is an integer of 1 or more) information sequences
/ Y of length (k + 1) × (n / y) bits IN
A means for generating 2 (n / y) RZI modulation sequences, a means for generating a y-type m 2 -bit known information sequence having a frequency spectrum of a pilot signal and having a phase difference of 360 / y degrees, and Means for adding a known information sequence of m 2 bits of one of the y types to each I-NRZI modulation sequence,
2 (n / y) of the street (k + 1) × (n / y) + m and means for frequency analysis of the two bits of each information sequence, 2 (n / y) pilot signal from the frequency analysis result of the sequence of information as Compare the frequency spectrum of the
An information conversion device, comprising: a means for outputting any one of (n / y) information strings.
波数解析の手法を用い、請求項３のパイロット信号の周
波数スペクトラムを有し位相が 360／ｙ度づつ異なるｙ
種のｍ2 ビットの既知情報列をあらかじめ計算してお
き、位相を補償するためのｙ種の係数を保持する手段
と、請求項３のＩ−ＮＲＺＩ変調列の付加結果に前記係
数を加算して周波数解析を行う手段と、前記ｙ種の係数
をパイロット信号の１／ｙ周期毎に順次切り換える手段
とを備えることを特徴とする請求項３記載の情報変換装
置。4. The means for performing frequency analysis uses the technique of short-time frequency analysis, and has the frequency spectrum of the pilot signal according to claim 3, and the phase is different every 360 / y degrees.
A known information sequence of m 2 bits of a seed is calculated in advance, and means for holding a y-type coefficient for compensating the phase, and the coefficient are added to the addition result of the I-NRZI modulation sequence of claim 3. 4. The information conversion apparatus according to claim 3, further comprising means for performing frequency analysis by means of frequency analysis and means for sequentially switching the y-type coefficient for each 1 / y period of the pilot signal.
波数解析の手法を用い、その短時間周波数解析回路を奇
数タップとし、前記短時間周波数解析回路の実数項のｈ
（ｎＴ−ｒＴ）・ cos（ωｒＴ）及び虚数項のｈ（ｎＴ
−ｒＴ）・ sin（ωｒＴ）の絶対値がタップの中央から
みて左右対称とし、請求項３記載のｋ＋１ビットの情報
列より生成されたパイロット信号の１周期以下のＩ−Ｎ
ＲＺＩ変調列のビット数を奇数個とし、前記Ｉ−ＮＲＺ
Ｉ変調列にパイロット信号の周波数スペクトラムを持っ
た既知情報列ｍ2 ビットを付加する際、前記Ｉ−ＮＲＺ
Ｉ変調列の中央のビットが前記短時間周波数解析回路の
中央のタップに重なるようにし、前記Ｉ−ＮＲＺＩ変調
列の短時間周波数解析の計算を行う際、前記左右対称の
実数項及び虚数項の補数を制御して共用するように構成
したことを特徴とする請求項３記載の情報変換装置。5. The means for performing frequency analysis uses a method of short-time frequency analysis, uses the short-time frequency analysis circuit as an odd tap, and sets h as a real number term of the short-time frequency analysis circuit.
(NT−rT) · cos (ωrT) and the imaginary term h (nT
The absolute value of −rT) · sin (ωrT) is symmetrical with respect to the center of the tap, and an I-N of one cycle or less of the pilot signal generated from the k + 1-bit information sequence according to claim 3.
The number of bits of the RZI modulation sequence is an odd number, and the I-NRZ
When adding the known information sequence m 2 bits having the frequency spectrum of the pilot signal to the I modulation sequence, the I-NRZ
When the central bit of the I-modulation sequence is overlapped with the central tap of the short-time frequency analysis circuit and the short-time frequency analysis of the I-NRZI modulation sequence is calculated, the symmetric real and imaginary terms 4. The information conversion apparatus according to claim 3, wherein the information conversion apparatus is configured so that the complement is controlled and shared.
おいて、プリアンブル部にパイロット信号の周波数スペ
クトラムをもつ信号を記録する手段と、印加情報列にパ
イロット信号を付加する情報変換装置と、プリアンブル
部と情報変換された情報列とののつなぎ目のパイロット
信号の位相が合うように、情報変換された情報列を記録
する手段とを備えることを特徴とする記録再生装置。6. A helical scan type recording / reproducing apparatus, means for recording a signal having a frequency spectrum of a pilot signal in a preamble part, an information conversion device for adding a pilot signal to an applied information sequence, a preamble part and information conversion. And a unit for recording the information sequence whose information has been converted so that the phase of the pilot signal at the joint with the generated information sequence matches.
生装置において、ｎビットのディジタル入力に０または
１の１ビットの制御ビットを付加してｎ＋１ビットの情
報列とする手段と、前記ｎ＋１ビットの情報列をインタ
ーリーブドＮＲＺＩ変調（Ｉ−ＮＲＺＩ変調）する手段
と、前記０の制御ビットを付加してＩ−ＮＲＺＩ変調さ
れたｎ＋１ビットの情報列（情報列０）と、１の制御ビ
ットを付加してＩ−ＮＲＺＩ変調されたｎ＋１ビットの
情報列（情報列１）とを記憶する手段と、情報列０及び
情報列１のCodeword Digital Sum（ＣＤＳ）を計算する
手段と、ＣＤＳを周期的に変化してある周波数成分を大
きく持たせた既知ＣＤＳの値と前記計算した各ＣＤＳの
値とを比較し、より既知ＣＤＳの値に近い方の情報列を
選択する手段と、この比較結果により前記情報列０また
は情報列１の何れかを記録する手段とを備えることを特
徴とする記録再生装置。7. A recording / reproducing apparatus for recording / reproducing digital data, means for adding a 1-bit control bit of 0 or 1 to an n-bit digital input to form an n + 1-bit information string, and the n + 1-bit information. Means for interleaved NRZI modulation (I-NRZI modulation), an information string of n + 1 bits (information string 0) I-NRZI modulated by adding the control bit of 0, and a control bit of 1 are added Means for storing the I + 1-NRZI modulated n + 1-bit information string (information string 1), a means for calculating the Codeword Digital Sum (CDS) of the information strings 0 and 1, and a CDS that changes periodically. Means for comparing the value of the known CDS having a large frequency component and the calculated value of each CDS, and selecting the information sequence closer to the value of the known CDS; Recording and reproducing apparatus, characterized in that it comprises a means for recording one of the sequence of information 0 or information column 1 by fruit.
生装置において、ｎビットのディジタル入力に０または
１の１ビットの制御ビットを付加してｎ＋１ビットの情
報列とする手段と、前記ｎ＋１ビットの情報列をＩ−Ｎ
ＲＺＩ変調する手段と、情報列０及び情報列１を記憶す
る手段と、前記情報列０及び情報列１のｎ＋１ビットの
情報列を各々ｍビット毎に分割する手段と、前記分割し
たｍビットの各々の情報列に付いてＣＤＳを計算する手
段と、前記情報列０及び情報列１のｆch／Ｌ１及びｆch
／Ｌ２（ｆch：ビットレート）の周波数を解析するｋタ
ップ（ｋはＬ１／ｍ，Ｌ２／ｍの公倍数）のShort Time
Spectrum Analyzer（ＳＴＳＡ）と、前記情報列０及び
情報列１の周波数解析結果を比較してｆch／Ｌ１及びｆ
ch／Ｌ２の周波数が共に小さい方を選択する手段と、こ
の比較結果により前記情報列０または情報列１の何れか
を記録する手段とを備えることを特徴とする記録再生装
置。8. A recording / reproducing apparatus for recording / reproducing digital data, means for adding a 1-bit control bit of 0 or 1 to an n-bit digital input to form an n + 1-bit information string, and the n + 1-bit information. I-N columns
RZI modulation means, means for storing information sequence 0 and information sequence 1, means for dividing the information sequence of n + 1 bits of the information sequence 0 and information sequence 1 into m bits each, and for the divided m bits Means for calculating the CDS for each information string and fch / L1 and fch of the information string 0 and the information string 1
/ L2 (fch: bit rate) frequency of k taps (k is a common multiple of L1 / m and L2 / m) Short Time
Spectrum analyzer (STSA) is compared with the frequency analysis result of the information sequence 0 and the information sequence 1 to obtain fch / L1 and fch.
A recording / reproducing apparatus comprising: a means for selecting one having a smaller frequency of ch / L2 and a means for recording either the information sequence 0 or the information sequence 1 according to the comparison result.
ｆch／Ｌ２の周波数を解析するＳＴＳＡにおいて、ｍ×
ｋタップのＳＴＳＡを想定し、前記ｍ×ｋタップをｍ分
割してｋタップのＳＴＳＡとし、該ｋタップのＳＴＳＡ
の各タップの係数は、前記ｍ×ｋタップのＳＴＳＡをｍ
分割したｋタップの１タップ分に相当するｍビットのデ
ィジタルデータが持ち得るすべてのＣＤＳの代表的な既
知のディジタルデータを前記ｋタップの各々のタップで
計算した結果とし、入力された情報列０または情報列１
の各（ｎ＋１）÷ｍ個のＣＤＳ値と前記既知のディジタ
ルデータのＣＤＳ値が同じとなる様に前記係数を選択し
て周波数解析を行うように構成したことを特徴とする請
求項８記載の記録再生装置。9. In STSA for analyzing the frequencies of fch / L1 and fch / L2 of information sequence 0 and information sequence 1, m ×
Assuming a k-tap STSA, the m × k tap is divided into m parts to form a k-tap STSA.
The coefficient of each tap of m is the m × k tap STSA
An input information string 0 is obtained as a result of calculation of representative known digital data of all CDSs that can be possessed by m-bit digital data corresponding to one tap of the divided k taps at each of the k taps. Or information string 1
9. The frequency analysis is performed by selecting the coefficient so that each (n + 1) ÷ m number of CDS values of the above and the CDS value of the known digital data are the same. Recording / playback device.
９の記録再生装置の双方を備えており、前記ｎビットの
ディジタル入力に０または１の１ビットの制御ビットを
付加してｎ＋１ビットの情報列とする手段と、前記ｎ＋
１ビットの情報列をＩ−ＮＲＺＩ変調する手段と、前記
情報列０及び情報列１を記憶する手段とを共用化するよ
うに構成したことを特徴とする記録再生装置。10. The recording / reproducing apparatus according to claim 7, and the recording / reproducing apparatus according to claim 8 are provided, wherein a control bit of 1 bit of 0 or 1 is added to the digital input of n bits to obtain n + 1 bits. Means for making the information sequence of
A recording / reproducing apparatus characterized in that the means for I-NRZI modulating a 1-bit information string and the means for storing the information string 0 and the information string 1 are shared.
再生装置において、ｎビットのディジタル入力に０また
は１の１ビットの制御ビットを付加し、これをｋ個（ｋ
＞０，整数）集めてｋ・（ｎ＋１）ビットのデータを２
k 通り生成する手段と、生成した２k 通りのデータをＩ
−ＮＲＺＩ変調する手段と、Ｉ−ＮＲＺＩ変調されたデ
ータの各々のｍビット毎（ｋ・（ｎ＋１）／ｍ＝整数）
のＣＤＳを計算する手段と、パイロット信号成分を持た
すことができる既知ＣＤＳと計算したＣＤＳの差の絶対
値の合計を演算する演算手段と、この演算結果が最も小
さいデータを出力する出力手段とを備えることを特徴と
する記録再生装置。11. A recording / reproducing apparatus for recording / reproducing digital data, wherein a 1-bit control bit of 0 or 1 is added to an n-bit digital input, and k bits (k) are added.
> 0, integer) and collect k · (n + 1) -bit data as 2
The means for generating k types and the generated 2 k types of data are I
-NRZI modulating means and every m bits of I-NRZI modulated data (k · (n + 1) / m = integer)
Of the known CDS capable of having a pilot signal component and a calculating means for calculating the sum of absolute values of differences between the calculated CDS and an output means for outputting data having the smallest calculation result. A recording / reproducing apparatus provided with.
個（ｊ＜２k ）のデータを選択する手段と、前記ｊ個の
データのスペクトラムを求める手段と、パイロット周波
数周辺のスペクトラムが最も小さいデータを出力する手
段とを更に備えることを特徴とする請求項11記載の記録
再生装置。12. The calculation result according to claim 11 is j in ascending order.
It further comprises means for selecting a number (j <2 k ) of data, means for obtaining a spectrum of the j number of data, and means for outputting data having the smallest spectrum around the pilot frequency. The recording / reproducing apparatus according to Item 11.
個（ｊ＜２k ）のデータを選択する手段と、前回出力し
た記録信号までのDigital Sum Variation （ＤＳＶ）を
計算する手段と、計算したＤＳＶと選択したｊ個のｋ・
（ｎ＋１）ビットのデータのＣＤＳとの和が最も０に近
いデータを出力する手段とを更に備えることを特徴とす
る請求項11記載の記録再生装置。13. The calculation result according to claim 11 is j in ascending order.
A means for selecting (j <2 k ) data, a means for calculating the Digital Sum Variation (DSV) up to the previously output recording signal, and a calculated DSV and the selected j k ·
12. The recording / reproducing apparatus according to claim 11, further comprising means for outputting data whose sum of (n + 1) -bit data and CDS is closest to zero.
再生装置において、ｎビットのディジタル入力に０また
は１の１ビットの制御ビットを付加し、これをｋ個集め
てｋ・（ｎ＋１）ビットのデータを２k 通り生成する手
段と、生成した２k 通りのデータをＩ−ＮＲＺＩ変調す
る手段と、Ｉ−ＮＲＺＩ変調されたデータの各々のｍビ
ット毎のＣＤＳを計算する手段と、計算したＣＤＳの絶
対値の合計を演算する演算手段と、この演算結果が最も
小さいデータを出力する出力手段とを備えることを特徴
とする記録再生装置。14. A recording / reproducing apparatus for recording / reproducing digital data, wherein a 1-bit control bit of 0 or 1 is added to an n-bit digital input, and k bits are collected to obtain k · (n + 1) -bit data. A means for generating 2 k ways, a means for I-NRZI modulating the generated 2 k ways of data, a means for calculating a CDS for each m bits of the I-NRZI modulated data, and an absolute value of the calculated CDS A recording / reproducing apparatus comprising: a calculation unit that calculates the sum of the values and an output unit that outputs the data having the smallest calculation result.
個（ｊ＜２k ）のデータを選択する手段と、前記ｊ個の
データのスペクトラムを求める手段と、パイロット周波
数周辺のスペクトラムが最も小さいデータを出力する手
段とを更に備えることを特徴とする請求項14記載の記録
再生装置。15. The ascending order of the calculation result of claim 14 is j
It further comprises means for selecting a number (j <2 k ) of data, means for obtaining a spectrum of the j number of data, and means for outputting data having the smallest spectrum around the pilot frequency. Item 14. The recording / reproducing apparatus according to item 14.
個（ｊ＜２k ）のデータを選択する手段と、前回出力し
た記録信号までのＤＳＶを計算する手段と、計算したＤ
ＳＶと選択したｊ個のｋ・（ｎ＋１）ビットのデータの
ＣＤＳとの和が最も０に近いデータを出力する手段とを
更に備えることを特徴とする請求項14記載の記録再生装
置。16. The calculation result according to claim 14 is j in ascending order.
A means for selecting a number (j <2 k ) of data, a means for calculating the DSV up to the previously output recording signal, and a calculated D
15. The recording / reproducing apparatus according to claim 14, further comprising means for outputting data whose sum of the SV and the CDS of j pieces of k · (n + 1) -bit data selected is closest to zero.
再生装置において、ｎビットのディジタル入力に０また
は１の１ビットの制御ビットを付加し、これをｋ個集め
てｋ・（ｎ＋１）ビットのデータを２k 通り生成する手
段と、生成した２k 通りのデータをＩ−ＮＲＺＩ変調す
る手段と、Ｉ−ＮＲＺＩ変調されたデータの各々のｍビ
ット毎のＣＤＳを計算する手段と、請求項11の演算手段
と、請求項14の演算手段と、請求項11の出力手段と、請
求項14の出力手段と、請求項11の出力手段及び請求項14
の出力手段を切り換える手段とを備えることを特徴とす
る記録再生装置。17. A recording / reproducing apparatus for recording / reproducing digital data, wherein a 1-bit control bit of 0 or 1 is added to an n-bit digital input, and k bits are collected to obtain k · (n + 1) -bit data. The means for generating 2 k patterns, the means for I-NRZI modulating the generated 2 k patterns of data, the means for calculating a CDS for each m bit of the I-NRZI modulated data, and the operation according to claim 11. Means, computing means of claim 14, output means of claim 11, output means of claim 14, output means of claim 11 and claim 14
And a means for switching the output means of the recording / reproducing apparatus.
個（ｊ＜２k ）のデータを選択する手段と、前記ｊ個の
データのスペクトラムを求める手段と、パイロット周波
数周辺のスペクトラムが最も小さいデータを出力する手
段とを更に備えることを特徴とする請求項17記載の記録
再生装置。18. The ascending order of the calculation result of claim 17 is j
It further comprises means for selecting a number (j <2 k ) of data, means for obtaining a spectrum of the j number of data, and means for outputting data having the smallest spectrum around the pilot frequency. The recording / reproducing apparatus according to Item 17.
（ｊ＜２k ）のデータを選択する手段と、前回出力した
記録信号までのＤＳＶを計算する手段と、計算したＤＳ
Ｖと選択したｊ個のｋ・（ｎ＋１）ビットのデータのＣ
ＤＳとの和が最も０に近いデータを出力する手段とを更
に備えることを特徴とする請求項17記載の記録再生装
置。19. A means for selecting j (j <2 k ) data in an ascending order of the calculation result in the claims, a means for calculating a DSV up to a recording signal output last time, and a calculated DS.
V and C of j selected k · (n + 1) -bit data
18. The recording / reproducing apparatus according to claim 17, further comprising means for outputting data whose sum with DS is closest to zero.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5130615A JPH06236536A (en) | 1992-06-09 | 1993-06-01 | Information converting unit and recording and reproducing device |
Applications Claiming Priority (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14934792 | 1992-06-09 | ||
| JP23347292 | 1992-09-01 | ||
| JP35512592 | 1992-12-16 | ||
| JP4-233472 | 1992-12-16 | ||
| JP4-149347 | 1992-12-16 | ||
| JP4-355125 | 1992-12-16 | ||
| JP5130615A JPH06236536A (en) | 1992-06-09 | 1993-06-01 | Information converting unit and recording and reproducing device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06236536A true JPH06236536A (en) | 1994-08-23 |
Family
ID=27471553
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5130615A Pending JPH06236536A (en) | 1992-06-09 | 1993-06-01 | Information converting unit and recording and reproducing device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06236536A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1996024933A1 (en) * | 1995-02-10 | 1996-08-15 | Sony Corporation | Digital data transfer apparatus |
-
1993
- 1993-06-01 JP JP5130615A patent/JPH06236536A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1996024933A1 (en) * | 1995-02-10 | 1996-08-15 | Sony Corporation | Digital data transfer apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5432651A (en) | Data conversion device and recording/reproduction apparatus | |
| JP2996612B2 (en) | Digital signal recording device | |
| JPH04225625A (en) | Digital modulation system | |
| JPS63501988A (en) | Recording and retrieval of digital information using video signals | |
| KR930000441B1 (en) | Digital signal recording device | |
| US4979052A (en) | Digital signal magnetic recording/reproducing apparatus | |
| RU2150149C1 (en) | Devices for writing digital words | |
| JPH06236536A (en) | Information converting unit and recording and reproducing device | |
| KR0155824B1 (en) | Digital signal recording apparatus | |
| JPH04302224A (en) | System and device for modulating digital | |
| US5602547A (en) | Data conversion apparatus and encoding apparatus | |
| KR19990044464A (en) | Transmission, recording and playback of digital information signals | |
| US5802081A (en) | Digital information modulating apparatus | |
| JP2637644B2 (en) | Information conversion method, pilot signal generation method, and rotating magnetic head device | |
| JP2713011B2 (en) | Information conversion method and information recording device / information reproducing device | |
| JP3190687B2 (en) | Signal recording device for video device using magnetic recording medium | |
| JPH08227559A (en) | Digital signal modulation device | |
| JP3311428B2 (en) | Track following control method | |
| KR0160732B1 (en) | Apparatus for recording a digital signal | |
| JP3610089B2 (en) | Digital modulation circuit and digital recording apparatus | |
| JPH03234146A (en) | Digital modulation method | |
| KR0160733B1 (en) | Apparatus for recording a digital signal | |
| JP3243137B2 (en) | Data conversion method | |
| JPH04313861A (en) | Multi-value recorder and multi-value reproducing device | |
| JP3087860B2 (en) | Recording circuit of magnetic storage device |