JPH06232742A - Frequency synthesizer - Google Patents
Frequency synthesizerInfo
- Publication number
- JPH06232742A JPH06232742A JP50A JP3281593A JPH06232742A JP H06232742 A JPH06232742 A JP H06232742A JP 50 A JP50 A JP 50A JP 3281593 A JP3281593 A JP 3281593A JP H06232742 A JPH06232742 A JP H06232742A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- frequency
- temperature
- vco
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、自動車電話、携帯電話
等の移動通信システムに使用される位相同期ループを用
いた周波数シンセサイザに関し、特に、高速に周波数を
切り換えて出力信号を発生することができる周波数シン
セサイザに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a frequency synthesizer using a phase locked loop used in a mobile communication system such as an automobile telephone, a mobile telephone, etc. Frequency synthesizer.
【０００２】[0002]
【従来技術】近年、移動通信サービスにおいて時分割多
元接続（ＴＤＭＡ）方式を用いたデジタル移動通信シス
テムが提唱されている。ＴＤＭＡ移動通信方式では、移
動局側で周辺無線ゾーンの基地局波レベルをモニタし、
次に移行すべきゾーンを決定するチャネル切り換え方法
を採用しているため、移動局は極めて短時間に隣接基地
局波レベルをモニタできなければならない。例えば、日
本方式のデジタルセルラー・システムではフレーム周期
２０ｍｓの３チャネルＴＤＭＡであり、アイドルスロッ
ト（５．７ｍｓ）を利用して隣接基地局波レベルをモニ
タするためには、２ｍｓ以下で周波数切り換えを終了し
なければならなかった。ところが、従来の自動車電話・
携帯電話（アナログセルラー・システム）で使用されて
いる周波数シンセサイザの周波数切り換え時間は２０ｍ
ｓ〜５０ｍｓもかかってしまい、このままではＴＤＭＡ
方式へ適用できない欠点があった。2. Description of the Related Art In recent years, a digital mobile communication system using a time division multiple access (TDMA) system has been proposed in mobile communication services. In the TDMA mobile communication system, the mobile station monitors the base station wave level in the peripheral wireless zone,
The mobile station must be able to monitor the adjacent base station wave level in a very short time because it adopts a channel switching method that determines the zone to be moved to next. For example, in the Japanese digital cellular system, three-channel TDMA with a frame period of 20 ms is used, and in order to monitor the adjacent base station wave level using the idle slot (5.7 ms), frequency switching is completed within 2 ms or less. I had to do it. However, conventional car phones
Frequency switching time of the frequency synthesizer used in mobile phones (analog cellular system) is 20m
It takes s to 50 ms, and TDMA is left as it is.
There is a drawback that cannot be applied to the method.
【０００３】図４に従来の周波数シンセサイザの構成の
一例を示す。図４において、この周波数シンセサイザ
は、基準発振器１の出力を基準分周器２により分周し基
準信号ｆ1 とし、これと後述する出力信号の可変分周器
６の信号ｆ0 の位相とを位相比較器３により比較し、両
者の差の信号｜ｆ1 −ｆ0 ｜をループフィルタ４を介し
て電圧制御発振器（ＶＣＯ）５へ入力し、その入力電圧
によって決まる周波数を持つ出力信号を得る構成となっ
ている。この回路によれば、上記可変分周器６の分周比
を切り変えることによって高安定度の基準発振器出力に
同期した所望の出力信号周波数を得ることができる。FIG. 4 shows an example of the configuration of a conventional frequency synthesizer. In FIG. 4, this frequency synthesizer divides the output of the reference oscillator 1 by the reference frequency divider 2 to obtain a reference signal f 1, and the phase of the signal f 0 of the variable frequency divider 6 of the output signal described later The phase comparator 3 compares the signals, and the difference signal | f 1 −f 0 | is input to the voltage controlled oscillator (VCO) 5 via the loop filter 4 to obtain an output signal having a frequency determined by the input voltage. It is composed. According to this circuit, by changing the frequency division ratio of the variable frequency divider 6, a desired output signal frequency synchronized with the high-stability reference oscillator output can be obtained.
【０００４】しかし、この様な従来のシンセサイザで
は、上記ループフィルタ４は例えば図５に示す如く時定
数を有するＣＲ回路により構成されているため、プリセ
ット式文周器６の分周率を変化させたときこのＣＲ回路
の充電時間分切り換え時間の遅れが生じてしまうため高
速切換えが不可能であった。なお、このＣＲ回路の時定
数を小さくすることにより周波数切り換え時間を短縮す
ることができるが、同時にループの応答特性が広帯域と
なり、スプリアス特性や雑音除去性能が劣化する等周波
数シンセサイザの基本特性が低下してしまう問題があっ
た。そこで、従来この欠点を除去する手段として特開平
２−６７８２１号に開示されている技術が提案されてい
る。さらに、上記従来の周波数シンセサイザでは、加算
器にて印加する補正電圧は温度変化に対する考慮がなさ
れていなかったため、常温から著しい温度差がある場合
加算した結果が所望値とはずれたものになると云う欠点
があった。However, in such a conventional synthesizer, since the loop filter 4 is composed of a CR circuit having a time constant as shown in FIG. 5, for example, the frequency dividing ratio of the preset type sentence divider 6 is changed. At this time, the switching time is delayed by the charging time of the CR circuit, so that high-speed switching is impossible. Although the frequency switching time can be shortened by reducing the time constant of this CR circuit, at the same time, the response characteristics of the loop become wide band, and spurious characteristics and noise rejection performance deteriorate, and the basic characteristics of the frequency synthesizer deteriorate. I had a problem. Therefore, the technique disclosed in Japanese Patent Laid-Open No. 2-67821 has been proposed as a means for eliminating this defect. Further, in the above-mentioned conventional frequency synthesizer, since the correction voltage applied by the adder is not considered for the temperature change, there is a drawback that the addition result becomes out of the desired value when there is a significant temperature difference from room temperature. was there.
【０００５】[0005]
【目的】本発明は、上記事情に鑑みてなされたものであ
って、周波数の切り換え時間を短縮することができると
共に、温度変化による悪影響をも排除することができる
周波数シンセサイザを提供することを目的とする。The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a frequency synthesizer capable of shortening the frequency switching time and eliminating adverse effects due to temperature changes. And
【０００６】[0006]
【発明の概要】上記目的を達成するため、本発明は、電
圧制御発振器（ＶＣＯ）を有すると共に、位相同期ルー
プを用いて所望の周波数の出力信号を発生する周波数シ
ンセサイザにおいて、周波数の切り換え時に上記電圧制
御発振器（ＶＣＯ）への入力電圧をプリセット電圧によ
って強制的に変える手段を具備し、上記プリセット電圧
が、切り換え周波数データおよび温度変化情報に基づい
て決定されることを特徴としている。SUMMARY OF THE INVENTION To achieve the above object, the present invention relates to a frequency synthesizer which has a voltage controlled oscillator (VCO) and uses a phase locked loop to generate an output signal of a desired frequency. It is characterized in that it comprises means for forcibly changing the input voltage to the voltage controlled oscillator (VCO) by a preset voltage, and the preset voltage is determined based on the switching frequency data and the temperature change information.
【０００７】[0007]
【実施例】以下、本発明を図示した実施例に基づいて説
明する。図１は、本発明による周波数シンセサイザの一
実施例を示す構成図である。図１において、この周波数
シンセサイザは、図４に示した従来の周波数シンセサイ
ザのループフィルタ４と電圧制御発振器（ＶＣＯ）５と
の間に加算器７を設け、周波数の切り換え時に上記ＶＣ
Ｏ５への入力電圧を、加算器７によって強制的に変え
て、所望の周波数の出力電圧を短時間で得られる様にし
たものである。そのために、ＲＡＭ８内に図２に示す様
な所望周波数および温度に対するプリセット電圧の関係
を示すテーブルを記憶しておき、場合場合におけるプリ
セット電圧をＤＡ変換器９を介して加算器７へ出力す
る。また、上記ＲＡＭ８内のテーブルの読み出しの制御
および上記可変分周器６の制御は制御部１０によって行
われる様になっており、その制御部１０には、温度セン
サー１１よりの測定結果が入力される様になっている。
また、上記ＲＡＭ８内のテーブルの更新のために、上記
ループフィルタ４よりの電圧がＡＤ変換器１２を介して
上記ＲＡＭ８へ入力される様になっている。The present invention will be described below based on the illustrated embodiments. FIG. 1 is a block diagram showing an embodiment of a frequency synthesizer according to the present invention. In FIG. 1, this frequency synthesizer is provided with an adder 7 between a loop filter 4 and a voltage controlled oscillator (VCO) 5 of the conventional frequency synthesizer shown in FIG.
The input voltage to O5 is forcibly changed by the adder 7 so that an output voltage of a desired frequency can be obtained in a short time. Therefore, a table showing the relationship between the desired frequency and the preset voltage with respect to temperature as shown in FIG. 2 is stored in the RAM 8, and the preset voltage in some cases is output to the adder 7 via the DA converter 9. Further, the control of reading the table in the RAM 8 and the control of the variable frequency divider 6 are performed by the control unit 10, and the measurement result from the temperature sensor 11 is input to the control unit 10. It is supposed to be.
Further, in order to update the table in the RAM 8, the voltage from the loop filter 4 is input to the RAM 8 via the AD converter 12.
【０００８】次に、上述の如き構成の周波数シンセサイ
ザの動作について説明する。まず、上記制御部１０に当
無線局の出力周波数を得るための周波数データが入力さ
れている状態では、上記制御部１０は、その周波数デー
タに従って上記可変分周器６の制御を行い、それにより
ＰＬＬループが同期し、上記ＶＣＯ５から当局の周波数
の出力信号が得られている。ここで、隣接基地局波レベ
ルをモニタするために隣接基地局の周波数情報である新
たな周波数データが上記制御部１０に入力されると、上
記制御部１０は、上記可変分周器６に分周比を設定する
と共に、上記温度センサー１１からその時の温度を読み
取り、その温度によって補正すべき電圧情報と上記新た
な周波数データによって上記ＲＡＭ８に記憶されている
テーブル（図２参照）からプリセット電圧を読み出し上
記ＤＡ変換器９を介して上記加算器７へ入力する。Next, the operation of the frequency synthesizer having the above configuration will be described. First, in a state where the frequency data for obtaining the output frequency of the radio station is input to the control unit 10, the control unit 10 controls the variable frequency divider 6 according to the frequency data, and The PLL loop is synchronized, and the output signal of the authority frequency is obtained from the VCO 5. Here, when new frequency data, which is frequency information of the adjacent base station in order to monitor the wave level of the adjacent base station, is input to the control unit 10, the control unit 10 divides the frequency into the variable frequency divider 6. In addition to setting the frequency ratio, the temperature at that time is read from the temperature sensor 11, and the preset voltage is read from the table (see FIG. 2) stored in the RAM 8 according to the voltage information to be corrected by the temperature and the new frequency data. The data is read and input to the adder 7 via the DA converter 9.
【０００９】そして、上記加算器７によって、上記ルー
プフィルタ４よりの電圧に上記プリセット電圧が加算さ
れ、上記ＶＣＯ５への入力電圧が強制的に変えられる。
従って、上記ループフィルタ４のＲＣ回路の時定数の悪
影響を受けることなく、瞬時に所望の周波数の出力信号
へ切り換えることができる。また、上記ＲＡＭ８内のテ
ーブルが温度情報に基づいて形成されているため、温度
の変化による各部の特性変化を補償することが出来、温
度変化によるずれを排除することができる。さらに、上
記ＲＡＭ８内のテーブルは、周波数データを設定した後
の定常時に、上記ループフィルタ４の電圧を上記ＡＤ変
換器１２を介して、その時のプリセット電圧に加える事
によって更新する学習機能を付加しておけば、より精度
の高いテーブルが得られる。すなわち、図２のテーブル
に基づいて次に移るチャネル周波数の初期設定を行った
場合、もし、ＶＣＯ５等の経年変化あるいはデジタル誤
差によりＰＬＬ同期周波数に対するループフィルタ４の
出力電圧（すなわちＶＣＯ５への制御電圧値）が初期設
定値と異なることがあるので、同期時のループフィルタ
４の出力値に基づいてＲＡＭ８中のテーブル値を補正す
る。ここで、上記テーブルの補正方法の例としては、上
記誤差を無くすようにテーブル値全体をスライドすれば
簡単であろう。The adder 7 adds the preset voltage to the voltage from the loop filter 4 and forcibly changes the input voltage to the VCO 5.
Therefore, the output signal of a desired frequency can be instantaneously switched without being adversely affected by the time constant of the RC circuit of the loop filter 4. Further, since the table in the RAM 8 is formed on the basis of the temperature information, it is possible to compensate the characteristic change of each part due to the temperature change and eliminate the shift due to the temperature change. Further, the table in the RAM 8 is added with a learning function for updating the voltage of the loop filter 4 by adding the voltage of the loop filter 4 to the preset voltage at that time through the AD converter 12 in a stationary state after setting the frequency data. If this is done, a more accurate table can be obtained. That is, when the initial setting of the next channel frequency is made based on the table of FIG. 2, if the output voltage of the loop filter 4 with respect to the PLL synchronizing frequency (that is, the control voltage to the VCO 5 is changed due to the secular change of the VCO 5 or the like or a digital error). Since the value) may differ from the initial setting value, the table value in the RAM 8 is corrected based on the output value of the loop filter 4 at the time of synchronization. Here, as an example of the correction method of the table, it would be simple if the entire table value is slid so as to eliminate the error.
【００１０】なお、上記温度センサー１１としては、図
３に示す様に、温度に応じて共振周波数が変化するカッ
トアングルの水晶振動子１３を振動源とする、オシレー
タ１４と、タイムゲート１５と、カウンタ１６と、カウ
ント結果を温度情報に変換するテーブルを記憶したＲＯ
Ｍ１７とを具え、タイムゲートにより単位時間あたりの
前記オシレータ出力パルスを計数し、計数結果をテーブ
ル値と比較することによってそのときの温度情報、ある
いは直接に補正電圧を出力する。尚、温度センサとして
は白金を用いた他の構成のものでも良い。以上、本発明
の一実施例について説明したが、本発明はこれに限定さ
れることなく、以下の様に変形することもできる。As the temperature sensor 11, as shown in FIG. 3, an oscillator 14, a time gate 15, which uses a crystal oscillator 13 of a cut angle whose resonance frequency changes according to temperature as a vibration source, RO storing a counter 16 and a table for converting the count result into temperature information
The oscillator output pulse per unit time is counted by a time gate, and the temperature information at that time or the correction voltage is directly output by comparing the count result with a table value. The temperature sensor may have another structure using platinum. Although one embodiment of the present invention has been described above, the present invention is not limited to this and can be modified as follows.
【００１１】すなわち、この変形例では、チャネル使用
頻度を検出し、頻繁に使用する周波数チャネルについて
は、別のメモリにプリセット電圧のテーブルを記憶して
おき、その使用頻度の高いチャネルの指定にあたって、
より迅速にプリセット電圧を設定できるようにしてい
る。That is, in this modification, the frequency of channel use is detected, and for frequency channels that are frequently used, a table of preset voltages is stored in another memory, and when a channel with high frequency of use is specified,
The preset voltage can be set more quickly.
【００１２】[0012]
【発明の効果】本発明は、以上説明したように、周波数
の切り換え時にＶＣＯへの入力電圧をプリセット電圧に
よって強制的に変える様にしているため、周波数の切り
換え時間を短縮することができると共に、上記プリセッ
ト電圧を切り換え周波数データおよび温度変化情報に基
づいて決めているため、温度変化による悪影響をも排除
することができる。As described above, according to the present invention, the input voltage to the VCO is forcibly changed by the preset voltage when the frequency is switched, so that the frequency switching time can be shortened. Since the preset voltage is determined based on the switching frequency data and the temperature change information, the adverse effect due to the temperature change can be eliminated.
【図１】本発明による周波数シンセサイザの一実施例を
示す構成図である。FIG. 1 is a block diagram showing an embodiment of a frequency synthesizer according to the present invention.
【図２】図１に示すＲＡＭ内に記憶されるテーブルにお
ける所望周波数および温度に対するプリセット電圧の関
係を示すグラフ図である。FIG. 2 is a graph showing a relationship between preset frequencies and desired frequencies and temperatures in a table stored in the RAM shown in FIG.
【図３】図１に示す温度センサーの一例を示す構成図で
ある。FIG. 3 is a configuration diagram showing an example of a temperature sensor shown in FIG.
【図４】従来の周波数シンセサイザの構成図である。FIG. 4 is a block diagram of a conventional frequency synthesizer.
【図５】図４に示すループフィルタの構成図である。5 is a configuration diagram of the loop filter shown in FIG.
１……基準発振器 ２……基準分周器 ３……位相比較器 ４……ループフィルタ ５……電圧制御発振器（ＶＣＯ） ６……可変分周器 ７……加算器 ８……ＲＡＭ ９……ＤＡ変換器 １０……制御部 １１……温度センサー １２……ＡＤ変換器 １３……水晶振動子 １４……オシレータ １５……タイムゲート １６……カウンタ １７……ＲＯＭ 1 ... Reference oscillator 2 ... Reference frequency divider 3 ... Phase comparator 4 ... Loop filter 5 ... Voltage controlled oscillator (VCO) 6 ... Variable frequency divider 7 ... Adder 8 ... RAM 9 ... ... DA converter 10 ... control unit 11 ... temperature sensor 12 ... AD converter 13 ... crystal oscillator 14 ... oscillator 15 ... time gate 16 ... counter 17 ... ROM
Claims (2)
に、位相同期ループを用いて所望の周波数の出力信号を
発生する周波数シンセサイザであって、周波数の切り換
え時に上記電圧制御発振器（ＶＣＯ）への入力電圧をプ
リセット電圧によって強制的に変える手段を具備し、上
記プリセット電圧が、切り換え周波数データおよび温度
変化情報に基づいて決定されることを特徴とする周波数
シンセサイザ。1. A frequency synthesizer having a voltage-controlled oscillator (VCO) and generating an output signal of a desired frequency by using a phase-locked loop, the input to the voltage-controlled oscillator (VCO) when switching frequencies. A frequency synthesizer comprising means for forcibly changing a voltage according to a preset voltage, the preset voltage being determined based on switching frequency data and temperature change information.
タよりの出力電圧と上記プリセット電圧とが加算されて
入力されることを特徴とする請求項１に記載の周波数シ
ンセサイザ。2. The frequency synthesizer according to claim 1, wherein an output voltage from a loop filter and the preset voltage are added and input to the voltage controlled oscillator.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50A JPH06232742A (en) | 1993-01-28 | 1993-01-28 | Frequency synthesizer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50A JPH06232742A (en) | 1993-01-28 | 1993-01-28 | Frequency synthesizer |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06232742A true JPH06232742A (en) | 1994-08-19 |
Family
ID=12369337
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50A Pending JPH06232742A (en) | 1993-01-28 | 1993-01-28 | Frequency synthesizer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06232742A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999005792A1 (en) * | 1997-07-24 | 1999-02-04 | Mitsubishi Denki Kabushiki Kaisha | Pll frequency synthesizer and method for controlling the pll frequency synthesizer |
| JP2007043563A (en) * | 2005-08-04 | 2007-02-15 | Murata Mfg Co Ltd | Communication system and radio communication device |
| JP2007298317A (en) * | 2006-04-28 | 2007-11-15 | Fujitsu Ltd | Frequency modulation circuit, fm-cw radar device, and communication integrated radar device |
-
1993
- 1993-01-28 JP JP50A patent/JPH06232742A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999005792A1 (en) * | 1997-07-24 | 1999-02-04 | Mitsubishi Denki Kabushiki Kaisha | Pll frequency synthesizer and method for controlling the pll frequency synthesizer |
| JP2007043563A (en) * | 2005-08-04 | 2007-02-15 | Murata Mfg Co Ltd | Communication system and radio communication device |
| JP2007298317A (en) * | 2006-04-28 | 2007-11-15 | Fujitsu Ltd | Frequency modulation circuit, fm-cw radar device, and communication integrated radar device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0165007B1 (en) | Phase loop lock synchronization circuit and method thereof | |
| JP3000673B2 (en) | Automatic frequency controller | |
| KR101444966B1 (en) | Method and apparatus for automatic frequency correction in a multimode device | |
| US5289506A (en) | Automatic frequency control circuit | |
| EP1325559A1 (en) | Method and system for managing reference signals for network clock synchronization | |
| KR0178619B1 (en) | Apparatus and method for operating a phase locked loop frequency synthesizer responsive to radio frequency channel spacing | |
| JPH08223037A (en) | Frequency synthesizer | |
| EP0664617B1 (en) | PLL synthesizer | |
| US5977839A (en) | Compensated frequency source with latched temperature compensation, and method for it's control | |
| JP2003069426A (en) | Frequency synthesizer | |
| EP0731579A2 (en) | Method and apparatus for controlling a digital phase lock loop within a cordless telephone | |
| US5793819A (en) | Radio communication terminal station | |
| JPH06232742A (en) | Frequency synthesizer | |
| US6329847B1 (en) | Radio device including a frequency synthesizer and phase discriminator for such a device | |
| US11114978B2 (en) | Variable reactance apparatus for dynamic gain switching of tunable oscillator | |
| US4816782A (en) | Modulation sensitivity correction circuit for voltage-controlled oscillator | |
| JPH10145229A (en) | Pll synthesizer | |
| CN114401001B (en) | Phase-locked loop rapid phase locking method | |
| KR0183793B1 (en) | Delay characteristic correction apparatus of image signal | |
| KR100206462B1 (en) | Phase locked loop for frequency hopping communication | |
| JPH024020A (en) | Microwave band synthesizer | |
| JPH06318963A (en) | Mobile radio equipment | |
| JPH06268551A (en) | Synthesizer circuit | |
| EP0618682B1 (en) | Frequency synthesizer | |
| JP2773481B2 (en) | Local oscillator circuit using direct digital synthesizer |